JP5801328B2 - 積層セラミックキャパシタ及びその製造方法 - Google Patents

Description

本発明は、積層セラミックキャパシタ及びその製造方法に関する。

通常、キャパシタ、インダクタ、圧電体素子、バリスタ又はサーミスタなどのセラミック材料を用いる電子部品は、セラミック材料からなるセラミック本体と、セラミック本体の内部に形成された内部電極と、上記内部電極に接続するようにセラミック本体の表面に設けられた外部電極と、を備える。

セラミック電子部品のうち積層セラミックキャパシタは、積層された複数の誘電体層と、一つの誘電体層を挟んで対向配置される内部電極と、上記内部電極に電気的に接続された外部電極と、を含む。

積層セラミックキャパシタは、小型でかつ高容量が保障され、実装が容易であるという長所により、コンピュータ、ＰＤＡ、携帯電話などの移動通信装置の部品として広く用いられている。

近年、電子製品の小型化及び多機能化に伴い、チップ部品もまた小型化及び高機能化される傾向にあるため、積層セラミックキャパシタに対してもサイズが小さく、容量が大きい高容量の製品が求められている。

また、積層セラミックキャパシタは、ＬＳＩの電源回路内に配置されるバイパス（ｂｙｐａｓｓ）キャパシタとして有用に用いられており、このようなバイパスキャパシタとして機能するためには、積層セラミックキャパシタが高周波ノイズを効果的に除去しなければならない。このような要求は、電子装置の高周波化傾向に伴いさらに増加している。バイパスキャパシタとして用いられる積層セラミックキャパシタは、回路基板上の実装パッド上に半田付けによって電気的に連結され、上記実装パッドは、基板上の配線パターン又は導電性ビアを介して他の外部回路に連結されることができる。

積層セラミックキャパシタは、キャパシタンス成分の他に等価直列抵抗（ＥＳＲ）及び等価直列インダクタンス（ＥＳＬ）の成分をともに有しており、このような等価直列抵抗（ＥＳＲ）及び等価直列インダクタンス（ＥＳＬ）の成分はバイパスキャパシタの機能を阻害する。特に、等価直列インダクタンス（ＥＳＬ）は、高周波でキャパシタのインダクトンスを高めることで高周波ノイズ除去特性を阻害する。

日本公開特許公報１９９８‐２８９８３７号

本発明は、優れた静電容量及び高い実装密度を有する積層セラミックキャパシタ及びその製造方法を提供することを目的とする。

本発明の一形態は、誘電体層を含み、互いに対向する第１及び第２主面と、互いに対向する第１及び第２側面と、互いに対向する第１及び第２端面と、を有するセラミック本体と、上記セラミック本体の側面及び端面の両方に露出する第１パターン部と、上記セラミック本体の第１コーナー部及び上記第１コーナー部の幅方向反対側の第３コーナー部に形成される第１非パターン部と、を有する第１内部電極と、上記誘電体層を挟んで上記第１内部電極と対向して配置され、上記セラミック本体の側面及び端面の両方に露出する第２パターン部と、上記第１及び第３コーナー部の長さ方向反対側の第２及び第４コーナー部に形成される第２非パターン部と、を有する第２内部電極と、上記第１側面上の上記第１パターン部と上記第２非パターン部が重畳する領域に形成されて上記第１パターン部と電気的に接続し、上記第１側面から上記第１及び第２主面と第２側面のうち少なくとも一面に延長して形成される第１外部電極と、上記第１側面上の上記第２パターン部と上記第１非パターン部が重畳する領域に形成されて上記第２パターン部と電気的に接続し、上記第１側面から上記第１及び第２主面と第２側面のうち少なくとも一面に延長して形成される第２外部電極と、上記第１及び第２側面及び上記第１及び第２端面と上記第１及び第２側面上に形成された第１及び第２外部電極を全て包むように形成される絶縁層と、を含む積層セラミックキャパシタを提供する。

上記第１及び第２内部電極の全体長さをＡ、上記第１及び第２非パターン部の長さをａとしたときに、０．０５≦ａ／Ａ≦０．４を満たすことができる。

上記第１及び第２外部電極はバンド状に形成され、上記第１及び第２側面上に形成された第１及び第２外部電極のバンド幅をＢＷ、上記第１及び第２非パターン部の長さをａとしたときに、ＢＷ＜ａを満たすことができる。

上記第１及び第２外部電極は、上記第１側面から上記第１及び第２主面のうち何れか一面に延長して形成されることができる。

上記第１及び第２外部電極は、上記第１側面から上記第１及び第２主面に延長して形成されることができる。

上記第１及び第２外部電極は、上記第１側面から上記第１及び第２主面のうち何れか一面と第２側面に延長して形成されることができる

上記第１及び第２外部電極は、上記第１側面から上記第１及び第２主面と第２側面に延長して形成されることができ、上記第１及び第２外部電極は「□」状であることができる。

上記絶縁層は、有機樹脂、セラミック、無機フィラー、ガラス又はこれらの混合物を含むことができる。

上記第１及び第２内部電極は、上記セラミック本体の実装面に対して水平に配置されることができる。

上記セラミック本体は、長さ方向が幅方向より長く形成されることができる。

本発明の他の形態は、誘電体層を含み、互いに対向する第１及び第２主面と、互いに対向する第１及び第２側面と、互いに対向する第１及び第２端面と、を有するセラミック本体と、上記セラミック本体の側面及び端面の両方に露出する第１パターン部と、上記セラミック本体の第１コーナー部に形成される第１非パターン部と、を有する第１内部電極と、上記誘電体層を挟んで上記第１内部電極と対向して配置され、上記セラミック本体の側面及び端面の両方に露出する第２パターン部と、上記第１コーナー部の長さ方向反対側の第２コーナー部に形成される第２非パターン部と、を有する第２内部電極と、上記第１内部電極と電気的に接続し、上記第２内部電極と電気的に接続しない第１外部電極と、上記第２内部電極と電気的に接続し、上記第１内部電極と電気的に接続しない第２外部電極と、上記第１及び第２側面及び上記第１及び第２端面と上記第１及び第２側面上に形成された第１及び第２外部電極を全て包むように形成される絶縁層と、を含む積層セラミックキャパシタを提供する。

本発明のさらに他の形態は、複数の第１及び第２セラミックグリーンシートを準備する段階と、上記第１セラミックグリーンシート上に第１内部電極を形成する段階と、上記第２セラミックグリーンシート上に第２内部電極を形成する段階と、上記第１及び第２セラミックグリーンシートを交互に積層してから焼成して、互いに対向する第１及び第２主面と、互いに対向する第１及び第２側面と、互いに対向する第１及び第２端面と、を有するセラミック本体を製造する段階と、上記第１及び第２内部電極にそれぞれ電気的に連結される第１及び第２外部電極を形成する段階と、上記第１及び第２側面及び上記第１及び第２端面と上記第１及び第２側面上に形成された第１及び第２外部電極を包むように絶縁層を形成する段階と、を含み、上記第１内部電極が、上記セラミック本体の側面及び端面の両方に露出する第１パターン部と、上記セラミック本体の第１コーナー部及び上記第１コーナー部の幅方向反対側の第３コーナー部に形成される第１非パターン部と、を有し、上記第２内部電極が、上記第１内部電極と対向して配置され、上記セラミック本体の側面及び端面の両方に露出する第２パターン部と、上記第１及び第３コーナー部の長さ方向反対側の第２及び第４コーナー部に形成される第２非パターン部と、を有する積層セラミックキャパシタの製造方法を提供する。

上記絶縁層を形成する段階はＢＭＰ（ｂｉｓｃｕｉｔ ｍａｒｇｉｎ ｐｕｎｃｈｉｎｇ）工法により行われることができる。

上記第１及び第２内部電極の全体長さをＡ、上記第１及び第２非パターン部の長さをａとしたときに、０．０５≦ａ／Ａ≦０．４を満たすことができる。

上記第１及び第２外部電極はバンド状に形成され、上記第１及び第２側面上に形成された第１及び第２外部電極のバンド幅をＢＷ、上記第１及び第２非パターン部の長さをａとしたときに、ＢＷ＜ａを満たすことができる。

上記第１及び第２外部電極は、上記第１側面から上記第１及び第２主面のうち何れか一面に延長して形成されることができる。

上記第１及び第２外部電極は、上記第１側面から上記第１及び第２主面に延長して形成されることができる。

上記第１及び第２外部電極は、上記第１側面から上記第１及び第２主面のうち何れか一面と第２側面に延長して形成されることができる

上記第１及び第２外部電極は、上記第１側面から上記第１及び第２主面と第２側面に延長して形成されることができ、上記第１及び第２外部電極は「□」状であることができる。

上記絶縁層は、有機樹脂、セラミック、無機フィラー、ガラス又はこれらの混合物を含むことができる。

上記第１及び第２内部電極は上記セラミック本体の実装面に対して水平に配置されることができる。

上記セラミック本体は、長さ方向が幅方向より長く形成されることができる。

本発明の一形態によると、容量部を形成する第１及び第２内部電極の重畳領域が増加して積層セラミックキャパシタの容量が増加することができる。

また、本発明の一形態による積層セラミックキャパシタによると、外部電極がセラミックキャパシタの同一面に形成されて実装密度を向上させることができる。

本発明の実施形態による積層セラミックキャパシタを概略的に示す斜視図である。 本発明の実施形態による積層セラミックキャパシタを概略的に示す斜視図である。 本発明の一実施形態による積層セラミックキャパシタのセラミック本体を概略的に示す斜視図である。 本発明の一実施形態による積層セラミックキャパシタのセラミック本体に対する分解斜視図である。 本発明の一実施形態による積層セラミックキャパシタの内部電極構造を示す平面図である。 本発明の一実施形態による積層セラミックキャパシタの内部電極構造を示す平面図である。 本発明の実施形態による積層セラミックキャパシタのセラミック本体及び外部電極を示す斜視図である。 本発明の実施形態による積層セラミックキャパシタのセラミック本体及び外部電極を示す斜視図である。 本発明の実施形態による積層セラミックキャパシタのセラミック本体及び外部電極を示す斜視図である。 本発明の実施形態による積層セラミックキャパシタのセラミック本体及び外部電極を示す斜視図である。 図１ａのｘ‐ｚ方向の断面図である。 図１ｂのｘ‐ｚ方向の断面図である。 本発明の実施形態による積層セラミックキャパシタの製造方法を示す図面である。 本発明の実施形態による積層セラミックキャパシタの製造方法を示す図面である。 積層セラミックキャパシタの製造方法によって製造された積層セラミックキャパシタの平面図である。 積層セラミックキャパシタの製造方法によって製造された積層セラミックキャパシタの平面図である。

以下、添付の図面を参照して本発明の好ましい実施形態を説明する。但し、本発明の実施形態は様々な他の形態に変形することができ、本発明の範囲は以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における要素の形状及び大きさ等はより明確な説明のために誇張されることがあり、図面上において同一の符号で表される要素は同一の要素である。

図１ａ及び１ｂは本発明の実施形態による積層セラミックキャパシタを概略的に示す斜視図であり、図２は本発明の一実施形態による積層セラミックキャパシタのセラミック本体を概略的に示す斜視図であり、図３は本発明の一実施形態による積層セラミックキャパシタのセラミック本体に対する分解斜視図である。

図４ａ及び図４ｂは本発明の一実施形態による積層セラミックキャパシタの内部電極構造を示す平面図である。

図５ａから図５ｄは本発明の実施形態による積層セラミックキャパシタのセラミック本体及び外部電極を示す斜視図であり、図６ａは図１ａのｘ‐ｚ方向の断面図であり、図６ｂは図１ｂのｘ‐ｚ方向の断面図である。

図１ａ及び図１ｂを参照すると、本実施形態による積層セラミックキャパシタは、セラミック本体１１０と、第１及び第２外部電極１３１、１３２と、絶縁層１４０と、を含むことができる。

図２を参照すると、上記セラミック本体１１０は、互いに対向する第１主面５及び第２主面６と、上記第１主面及び第２主面を連結する第１側面１及び第２側面２と、第１端面３及び第２端面４と、を有することができる。上記セラミック本体１１０の形状は特に制限されないが、図示されたように、上記セラミック本体１１０は六面体形状からなることができる。チップ焼成時のセラミック粉末の焼成収縮により、セラミック本体１１０は完全な直線を有する六面体形状ではないが、実質的に六面体形状を有することができる。

上記セラミック本体１１０は、図２の分解斜視図である図３に示されたように、複数の誘電体層１１１と、誘電体層１１１上に形成された第１及び第２内部電極１２１、１２２と、を含み、内部電極が形成された複数の誘電体層が積層されて形成されることができる。また、第１及び第２内部電極は、一つの誘電体層１１１を挟んで互いに対向するようにｙ‐方向に配置されることができる。

本発明の一実施形態によると、ｙ‐方向はセラミック本体の厚さ方向であり、内部電極が誘電体層を挟んで積層される方向であり、ｘ‐方向はセラミック本体の長さ方向であり、ｚ‐方向はセラミック本体の幅方向であることができる。

上記セラミック本体１１０は、長さ方向が幅方向又は厚さ方向より長く形成されることができる。

本発明の一実施形態によると、上記セラミック本体１１０を構成する複数の誘電体層１１１は焼結された状態で、隣接する誘電体層同士の境界は確認できない程度に一体化されることができる。

上記誘電体層１１１は、セラミック粉末、有機溶剤及び有機バインダーを含むセラミックグリーンシートの焼成によって形成されることができる。上記セラミック粉末は、高い誘電率を有する物質であり、これに制限されるものではないが、チタン酸バリウム（ＢａＴｉＯ_３）系材料及びチタン酸ストロンチウム（ＳｒＴｉＯ_３）系材料などを用いることができる。

本発明の一実施形態によると、第１及び第２内部電極１２１、１２２は、積層セラミックキャパシタの実装面、即ち、第１主面５に水平に配置されることができる。

本発明において、第１及び第２は、互いに異なる極性を意味することができる。

本発明の一実施形態によると、第１及び第２内部電極１２１、１２２は導電性金属を含むことができ、上記導電性金属はこれに制限されるものではないが、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、又はこれらの合金であることができる。

図４ａ及び図４ｂによると、上記第１及び第２内部電極１２１、１２２は、パターン部１２１ａ、１２２ａと非パターン部１２１ｂ、１２２ｂからなっており、ここで、パターン部１２１ａ、１２２ａとは誘電体層上に伝導性パターンが形成された領域を意味し、非パターン部１２１ｂ、１２２ｂとは誘電体層上に伝導性パターンが形成されていない領域を意味する。

パターン部と非パターン部を含む第１及び第２内部電極は、上記誘電体層と同一の面積で形成されることができる。

換言すれば、誘電体層と同一の面積を有する内部電極において、伝導性パターンが形成された部分をパターン部、パターン部以外の領域を非パターン部と定義することができる。

上記第１パターン部１２１ａは、上記セラミック本体の両側面及び両端面の両方に露出するように形成されることができ、上記第１非パターン部１２１ｂは、上記セラミック本体の第１及び第３コーナー部に形成されることができる。

また、上記第２パターン部１２２ａは、上記セラミック本体の両側面及び両端面の両方に露出するように形成されることができ、上記第２非パターン部１２２ｂは、上記セラミック本体の第２及び第４コーナー部に形成されることができる。

本明細書に用いられる「コーナー部」という用語は、二つの面が接して形成される角部付近の領域を意味する。断面を基準として説明すると、本発明のセラミック本体のｘ‐ｚ断面上で四角形の頂点付近の領域を意味する。

ここで、第２コーナー部は、第１コーナー部の長さ方向反対側に形成されており、第３及び第４コーナー部は、それぞれ第１及び第２コーナー部に対して幅方向反対側に形成されている。

図４ａ及び４ｂに図示されたように、第１及び第２内部電極１２１、１２２の全体長さをＡ、第１及び第２非パターン部１２１ｂ、１２２ｂの長さをａとしたときに、本発明の積層セラミック電子部品は０．０５≦ａ／Ａ≦０．４を満たすことができる。上述したように、本発明において、内部電極と誘電体層１１１の面積が同一であるため、Ａは誘電体層１１１又はセラミック本体１１０の長さとみなしてもよい。

以下でより詳細に後述するが、上記第１側面上の上記第１パターン部１２１ａと上記第２非パターン部１２２ｂが重畳する領域に第１外部電極１３１が形成されることができ、上記第１側面上の上記第２パターン部１２２ａと上記第１非パターン部１２１ｂが重畳する領域に第２外部電極１３２が形成されることができる。

従って、ａ／Ａが０．０５より小さい場合、非パターン部の幅が狭くて内部電極と外部電極との間の接触不良が発生したり、非パターン部とパターン部が重畳する領域を超えて外部電極が形成されて第１及び第２内部電極が電気的に導通する問題が発生し得る。即ち、内外部電極の接触不良及びショートが発生する可能性が非常に高くなる。

また、ａ／Ａが０．４を超える場合、内部電極のオーバラップ面積不足により容量が低下して目標容量の８０％に及ばず容量不良が発生する。

従って、内部電極の寸法は０．０５≦ａ／Ａ≦０．４を満たさなければならない。

図５ａから図５ｄを参照すると、上記第１及び第２内部電極１２１、１２２にそれぞれ連結されるように第１及び第２外部電極１３１、１３２が形成されることができる。

第１外部電極１３１は、上記第１側面上の上記第１パターン部１２１ａと上記第２非パターン部１２２ｂが重畳する領域に形成されて上記第１パターン部と電気的に接続し、上記第１側面から上記第１及び第２主面と第２側面のうち少なくとも一面に延長して形成され、第２外部電極１３２は、上記第１側面上の上記第２パターン部１２２ａと上記第１非パターン部１２１ｂが重畳する領域に形成されて上記第２パターン部と電気的に接続し、上記第１側面から上記第１及び第２主面と第２側面のうち少なくとも一面に延長して形成される。

具体的には、上記第１及び第２外部電極１３１、１３２は、上記第１側面から上記第１及び第２主面のうち何れか一面に延長して形成（図５ａ）されるか、上記第１及び第２側面のうち何れか一面と第２側面に延長して形成（図５c）されるか、上記第１及び第２主面に延長して形成（図５b）されることができる

上記第１及び第２外部電極は、上記第１側面から上記第１及び第２主面と第２側面に延長して形成されることができ、この場合、上記第１及び第２外部電極は「□」状（図５ｄ）であることができる。

上述した外部電極の延長形態は適切に変更することができ、これに限定されるものではない。しかし、セラミック本体の第１及び第２主面のうち一面には必ず延長して形成されなければならない。以下で後述するが、絶縁層１４０がセラミック本体１１０の両側面及び両端面と両側面に形成された外部電極１３１、１３２を全て包むように形成されるため、外部電極が主面に露出していない場合には外部との導通が困難になる。

また、上記第１及び第２外部電極１３１、１３２はバンド状に形成されることができる。

図６ａは図１ａのｘ‐ｚ方向の断面図であり、図６ｂは図１ｂのｘ‐ｚ方向の断面図である。

図６ａ及び図６ｂを参照すると、上記第１及び第２側面上に形成された第１及び第２外部電極のバンド幅をＢＷ、上記第１及び第２非パターン部１２１ｂ、１２２ｂの長さをａとしたときに、ＢＷ＜ａを満たすことができる。

ＢＷがａと同じかａより大きくなる場合、第１及び第２内部電極が電気的に連結される問題が発生する。

さらに、図示されてはいないが、上記外部電極１３１、１３２は、必ずしもセラミック本体１１０の角部に接するように形成される必要はなく、セラミック本体の角部から所定間隔離隔して形成されることができる。

上記第１及び第２外部電極１３１、１３２は導電性金属を含むことができ、上記導電性金属は、これに制限されるものではないが、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）、又はこれらの合金であることができる。

一方、本発明の一実施形態によると、図１ａ、図１ｂ、図６ａ及び図６ｂに図示されたように、セラミック本体１１０の第１及び第２側面及び第１及び第２端面と上記第１及び第２側面上に形成された第１及び第２外部電極を全て包むように絶縁層１４０が形成されることができる。

一方、図示されていないが、図５ｂ及び図５ｃの実施例のように、外部電極１３１、１３２がセラミック本体１１０に形成され、セラミック本体１１０の第１及び第２側面及び第１及び第２端面と上記第１及び第２側面上に形成された第１及び第２外部電極を全て包むように絶縁層１４０が形成されることもできる。

上記絶縁層１４０は、セラミック本体の側面及び端面に露出した第１及び第２内部電極１２１、１２２を覆って内部電極間のショートを防止し、耐湿特性低下などの内部欠陥を防止することができる。

上記絶縁層１４０がセラミック本体の両側面に形成された第１及び第２外部電極１３１、１３２まで包むことにより、第１及び第２外部電極は第１及び第２側面のうち少なくとも一面に露出しなければならず、第１又は第２主面が実装面になる。

従って、上記第１及び第２内部電極１２１、１２２は、上記セラミック本体の実装面に対して水平に配置される。

これに制限されるものではないが、上記絶縁層１４０は、有機樹脂、セラミック、無機フィラー、ガラス又はこれらの混合物を含むことができる。

上述した本発明の実施形態によると、第１及び第２内部電極が重畳する面積を最大化することにより高容量を具現することができ、マージンのないセラミック本体に絶縁層を形成してマージンと同一の機能を果たすことによりマージン領域の厚さを容易に制御することができる。従って、積層セラミック電子部品のサイズを減少させることができる。

さらに、外部電極がセラミック本体の同一面に形成されて実装密度を向上させることができる。

本発明の他の実施形態は、誘電体層１１１を含み、互いに対向する第１及び第２主面５、６と、互いに対向する第１及び第２側面１、２と、互いに対向する第１及び第２端面３、４と、を有するセラミック本体１１０と、上記セラミック本体１１０の側面及び端面の両方に露出する第１パターン部１２１ａと、上記セラミック本体の第１コーナー部に形成される第１非パターン部１２１ｂと、を有する第１内部電極１２１と、上記誘電体層１１１を挟んで上記第１内部電極１２１と対向して配置され、上記セラミック本体１１０の側面１、２及び端面３、４の両方に露出する第２パターン部１２２ａと、上記第１コーナー部の長さ方向反対側の第２コーナー部に形成される第２非パターン部１２２ｂと、を有する第２内部電極１２２と、上記第１内部電極１２１と電気的に接続し、上記第２内部電極１２２と電気的に接続しない第１外部電極１３１と、上記第２内部電極１２２と電気的に接続し、上記第１内部電極１２１と電気的に接続しない第２外部電極１３２と、上記第１及び第２側面及び上記第１及び第２端面と上記第１及び第２側面上に形成された第１及び第２外部電極を全て包むように形成される絶縁層１４０と、を含む積層セラミックキャパシタを提供する。

本発明のさらに他の実施形態は、複数の第１及び第２セラミックグリーンシートを準備する段階と、上記第１セラミックグリーンシート上に第１内部電極１２１を形成する段階と、上記第２セラミックグリーンシート上に第２内部電極１２２を形成する段階と、上記第１及び第２セラミックグリーンシートを交互に積層してから焼成して、互いに対向する第１及び第２主面５、６と、互いに対向する第１及び第２側面１、２と、互いに対向する第１及び第２端面３、４と、を有するセラミック本体１１０を製造する段階と、上記第１及び第２内部電極１２１、１２２にそれぞれ電気的に連結される第１及び第２外部電極１３１、１３２を形成する段階と、上記第１及び第２側面及び上記第１及び第２端面と上記第１及び第２側面上に形成された第１及び第２外部電極を包むように絶縁層１４０を形成する段階と、を含み、上記第１内部電極１２１が、上記セラミック本体の側面及び端面の両方に露出する第１パターン部１２１ａと、上記セラミック本体の第１コーナー部及び上記第１コーナー部の幅方向反対側の第３コーナー部に形成される第１非パターン部１２１ｂと、を有し、上記第２内部電極１２２が、上記第１内部電極１２１と対向して配置され、上記セラミック本体の側面及び端面の両方に露出する第２パターン部１２２ａと、上記第１及び第３コーナー部の長さ方向反対側の第２及び第４コーナー部に形成される第２非パターン部１２２ｂと、を有する積層セラミックキャパシタの製造方法を提供する。

以下、上述した積層セラミックキャパシタに関する説明と重複する説明は省略し、積層セラミックキャパシタの製造方法について詳述する。

これに限定されるものではないが、第１及び第２内部電極１２１、１２２を形成する段階は、誘電体層を形成するセラミックグリーンシート上にスクリーン印刷法又はグラビア印刷法のような印刷法により導電性ペーストで内部電極を印刷する方法によって行われることができる。

次に、第１及び第２内部電極が形成された複数の第１及び第２セラミックグリーンシートを交互に積層し、積層方向から加圧して、積層された第１及び第２セラミックシートと第１及び第２内部電極とを互いに圧着してから焼成する。

これにより、複数の誘電体層１１１と複数の第１及び第２内部電極１２１、１２２が交互に積層された積層体を構成する。

次に、上記積層体をそれぞれの積層セラミックキャパシタに対応する領域ごとに切断してチップ化し、切断したチップを高温で仮焼及び焼成してから研磨して第１及び第２内部電極１２１、１２２を有するセラミック本体１１０を完成する。

次に、上記第１側面上の第１パターン部１２１ａと上記第２非パターン部１２２ｂが重畳する領域に形成されて上記第１パターン部と電気的に接続し、上記第１側面から上記第１及び第２主面と第２側面のうち少なくとも一面に延長される第１外部電極１３１と、上記第１側面上の第２パターン部１２２ａと上記第１非パターン部１２１ｂが重畳する領域に形成されて上記第２パターン部と電気的に接続し、上記第１側面から上記第１及び第２主面と第２側面のうち少なくとも一面に延長される第２外部電極１３２と、を形成する。

上記第１及び第２外部電極１３１、１３２は、これに制限されるものではないが、導電性金属を含む導電性ペーストによって形成されることができる。

上記導電性金属は、これに制限されるものではないが、ニッケル（Ｎｉ）、銅（Ｃｕ）、スズ（Ｓｎ）、又はこれらの合金であることができる。上記導電性ペーストは絶縁性物質をさらに含むことができ、これに制限されるものではないが、上記絶縁性物質としてはガラス、有機樹脂などが挙げられる。

上記第１及び第２外部電極１３１、１３２を形成する方法は特に制限されず、上記セラミック本体をディッピング（ｄｉｐｐｉｎｇ）して形成することもでき、メッキ、印刷などの様々な方法を用いることもできることは言うまでもない。

次に、上記第１及び第２側面及び上記第１及び第２端面と上記第１及び第２側面上に形成された第１及び第２外部電極を全て包むように絶縁層１４０を形成する。

上記絶縁層１４０は、ペーストを塗布して形成されることができ、上記ペーストは、これに限定されるものではないが、有機樹脂、セラミック、無機フィラー、ガラス又はこれらの混合物を含むことができる。

上記ペーストを塗布する方法としてはスプレー方式又はローラーを用いる方式が挙げられ、本発明はこれに限定されるものではない。

本発明の他の実施形態によると、上記絶縁層１４０を形成する段階は、ＢＭＰ（ｂｉｓｃｕｉｔ ｍａｒｇｉｎ ｐｕｎｃｈｉｎｇ）工法により行われることができる。

以下、図７ａから図７ｂを参照してＢＭＰ（ｂｉｓｃｕｉｔ ｍａｒｇｉｎ ｐｕｎｃｈｉｎｇ）工法によって絶縁層を形成する段階について詳細に説明する。

上記ＢＭＰ（ｂｉｓｃｕｉｔ ｍａｒｇｉｎ ｐｕｎｃｈｉｎｇ）工法を適用するために外部電極１３１、１３２が形成されており、仮焼したセラミック本体１１０を準備する。上記外部電極とセラミック本体の構成及び形状に関する説明は上述した内容と重複するため省略する。

このように仮焼したセラミック本体１１０を磁力などを利用して自動整列することができる。この際、仮焼の範囲は、セラミック本体１１０にある程度の強度を付与するために、焼成収縮率５〜１６％に限定することが好ましい。

次に、上記セラミック本体１１０の第１及び第２側面１、２に、セラミック本体に含まれた誘電体層と同じかガラス含量が１〜２．５倍増量するか、又はマグネシウム（Ｍｇ）酸化物又はマンガン（Ｍｎ）酸化物などの添加剤を１〜２．５倍増量して形成された所定厚さのカバーシート３４１、３５１を対称的に重ね、それぞれのカバーシート３４１、３５１上に、作業後のカバーシートに他の部材が付着することを防止するための離型フィルム４１０を配置する。

そして、離型フィルム４１０上にゴムなどの材質からなるクッション部材４２０を入れ、第１面１側のクッション部材４２０上にアルミニウムなどの金属からなる支持板４５０を配置した後、広い範囲の圧縮圧力、圧縮時間及び圧縮温度の条件下で１次圧縮を行ってセラミック本体１１０の第１及び第２側面１、２にカバーシート３４１、３５１を均一な厚さで付着することができる。

この際、圧縮圧力が低すぎると、第１及び第２側面にカバーシート３４１、３５１がうまく付着されないことがあり、圧縮圧力が高すぎると、セラミック本体１１０が破損されることがある。

本実施形態では、仮焼を先に行ってセラミック本体１１０が一部収縮されており、さらに収縮される可能性が少ないため、絶縁層１４０の形成によるクラック発生の可能性を低減することができる。

以後、図７ｃ及び７ｄに示されたように、カバーシート３４１、３５１をセラミック本体１１０のサイズに合わせて切断し、セラミック本体の第１及び第２端面に対して上記作業を繰り返して行うと、セラミック本体の第１及び第２側面及び上記第１及び第２端面と上記第１及び第２側面上に形成された第１及び第２外部電極を全て包むように絶縁層１４０が形成された積層セラミックキャパシタが完成される。

本実施形態によると、外部電極が形成されて突出した表面を有するセラミック本体の側面に容易に塗布することができ、仮焼を先に行うことでセラミック本体１１０の一部が収縮されており、さらに収縮される可能性が少ないため、絶縁層１４０の形成によるクラック発生の可能性を低減することができる。

実験例
以下の表１は、内部電極の寸法、具体的には内部電極の全体長さＡ及び非パターン部の長さａを変化させてａ／Ａによる積層セラミックキャパシタの容量不良率及び電極不良率を測定したデータを示したものである。

具体的には、容量が目標容量の８０％未満のものを容量不良とし、第１及び第２内部電極が導通しているか内部電極と外部電極が導通していない場合を全て電極不良とし、小数点以下を四捨五入して示した。

＊：比較例

上記表１に示されたように、ａ／Ａが０．０５より小さい場合には、容量不良率は低いが、電極不良率は著しく高く、ａ／Ａが０．４０より大きい場合には、電極不良率は低いが、容量不良率は高いことが分かる。

従って、上述したように、ａ／Ａは０．０５以上０．４０以下であることが好ましいことを確認することができる。

本発明は、上述した実施形態及び添付図面によって限定されず、添付の請求範囲によって限定する。従って、請求範囲に記載の本発明の技術的思想を外れない範囲内で当技術分野における通常の知識を有する者による様々な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属する。

１、２ 第１及び第２側面
３、４ 第１及び第２端面
５、６ 第１及び第２主面
１００ 積層セラミックキャパシタ
１１０ セラミック本体
１１１ 誘電体層
１２１、１２２ 第１及び第２内部電極
１３１、１３２ 第１及び第２外部電極
１４０ 絶縁層
４１０ フィルム
４２０ クッション部材
４５０ 支持板

Claims (20)

1. 誘電体層を含み、互いに対向する第１及び第２主面と、互いに対向する第１及び第２側面と、互いに対向する第１及び第２端面と、を有するセラミック本体と、
   前記セラミック本体の側面及び端面の両方に露出する第１パターン部と、前記セラミック本体の第１コーナー部及び前記第１コーナー部の幅方向反対側の第３コーナー部に形成される第１非パターン部と、を有する第１内部電極と、
   前記誘電体層を挟んで前記第１内部電極と対向して配置され、前記セラミック本体の側面及び端面の両方に露出する第２パターン部と、前記第１及び第３コーナー部の長さ方向反対側の第２及び第４コーナー部に形成される第２非パターン部と、を有する第２内部電極と、
   前記第１側面上の前記第１パターン部と前記第２非パターン部が重畳する領域に形成されて前記第１パターン部と電気的に接続し、前記第１側面から前記第１及び第２主面と第２側面のうち少なくとも一面に延長して形成される第１外部電極と、
   前記第１側面上の前記第２パターン部と前記第１非パターン部が重畳する領域に形成されて前記第２パターン部と電気的に接続し、前記第１側面から前記第１及び第２主面と第２側面のうち少なくとも一面に延長して形成される第２外部電極と、
   前記第１又は第２主面に形成された前記第１及び第２外部電極を露出させ、前記第１及び第２側面及び前記第１及び第２端面と前記第１及び第２側面上に形成された第１及び第２外部電極を全て包むように形成される絶縁層と、
   を含み、
   前記第１及び第２内部電極の全体長さをＡ、前記第１及び第２非パターン部の長さをａとしたときに、０．０５≦ａ／Ａ≦０．４を満たし、前記第１及び第２外部電極はバンド状に形成され、前記第１及び第２側面上に形成された第１及び第２外部電極のバンド幅をＢＷとしたときに、ＢＷ＜ａを満たす、積層セラミックキャパシタ。
2. 前記第１及び第２外部電極は、前記第１側面から前記第１及び第２主面のうち何れか一面に延長して形成される、請求項１に記載の積層セラミックキャパシタ。
3. 前記第１及び第２外部電極は、前記第１側面から前記第１及び第２主面に延長して形成される、請求項１に記載の積層セラミックキャパシタ。
4. 前記第１及び第２外部電極は、前記第１側面から前記第１及び第２主面のうち何れか一面と第２側面に延長して形成される、請求項１に記載の積層セラミックキャパシタ。
5. 前記第１及び第２外部電極は、前記第１側面から前記第１及び第２主面と第２側面に延長して形成される、請求項１に記載の積層セラミックキャパシタ。
6. 前記第１及び第２外部電極は「□」状である、請求項５に記載の積層セラミックキャパシタ。
7. 前記絶縁層は、有機樹脂、セラミック、無機フィラー、ガラス又はこれらの混合物を含む、請求項１に記載の積層セラミックキャパシタ。
8. 前記第１及び第２内部電極は、前記セラミック本体の実装面に対して水平に配置される、請求項１に記載の積層セラミックキャパシタ。
9. 前記セラミック本体は、長さ方向が幅方向より長く形成される、請求項１に記載の積層セラミックキャパシタ。
10. 誘電体層を含み、互いに対向する第１及び第２主面と、互いに対向する第１及び第２側面と、互いに対向する第１及び第２端面と、を有するセラミック本体と、
    前記セラミック本体の側面及び端面の両方に露出する第１パターン部と、前記セラミック本体の第１コーナー部に形成される第１非パターン部と、を有する第１内部電極と、
    前記誘電体層を挟んで前記第１内部電極と対向して配置され、前記セラミック本体の側面及び端面の両方に露出する第２パターン部と、前記第１コーナー部の長さ方向反対側の第２コーナー部に形成される第２非パターン部と、を有する第２内部電極と、
    前記第１内部電極と電気的に接続し、前記第２内部電極と電気的に接続しない第１外部電極と、
    前記第２内部電極と電気的に接続し、前記第１内部電極と電気的に接続しない第２外部電極と、
    前記第１又は第２主面に形成された前記第１及び第２外部電極を露出させ、前記第１及び第２側面及び前記第１及び第２端面と前記第１及び第２側面上に形成された第１及び第２外部電極を全て包むように形成される絶縁層と、
    を含み、
    前記第１及び第２内部電極の全体長さをＡ、前記第１及び第２非パターン部の長さをａとしたときに、０．０５≦ａ／Ａ≦０．４を満たし、前記第１及び第２外部電極はバンド状に形成され、前記第１及び第２側面上に形成された第１及び第２外部電極のバンド幅をＢＷとしたときに、ＢＷ＜ａを満たす、積層セラミックキャパシタ。
11. 複数の第１及び第２セラミックグリーンシートを準備する段階と、
    前記第１セラミックグリーンシート上に第１内部電極を形成する段階と、
    前記第２セラミックグリーンシート上に第２内部電極を形成する段階と、
    前記第１及び第２セラミックグリーンシートを交互に積層してから焼成して、互いに対向する第１及び第２主面と、互いに対向する第１及び第２側面と、互いに対向する第１及び第２端面と、を有するセラミック本体を製造する段階と、
    前記第１及び第２内部電極にそれぞれ電気的に連結される第１及び第２外部電極を形成する段階と、
    前記第１又は第２主面に形成された前記第１及び第２外部電極を露出させ、前記第１及び第２側面及び前記第１及び第２端面と前記第１及び第２側面上に形成された第１及び第２外部電極を包むように絶縁層を形成する段階と、
    を含み、
    前記第１内部電極が、前記セラミック本体の側面及び端面の両方に露出する第１パターン部と、前記セラミック本体の第１コーナー部及び前記第１コーナー部の幅方向反対側の第３コーナー部に形成される第１非パターン部と、を有し、前記第２内部電極が、前記第１内部電極と対向して配置され、前記セラミック本体の側面及び端面の両方に露出する第２パターン部と、前記第１及び第３コーナー部の長さ方向反対側の第２及び第４コーナー部に形成される第２非パターン部と、を有し、前記第１及び第２内部電極の全体長さをＡ、前記第１及び第２非パターン部の長さをａとしたときに、０．０５≦ａ／Ａ≦０．４を満たし、前記第１及び第２外部電極はバンド状に形成され、前記第１及び第２側面上に形成された第１及び第２外部電極のバンド幅をＢＷとしたときに、ＢＷ＜ａを満たす、積層セラミックキャパシタの製造方法。
12. 前記絶縁層を形成する段階はＢＭＰ（ｂｉｓｃｕｉｔ ｍａｒｇｉｎ ｐｕｎｃｈｉｎｇ）工法により行われる、請求項１１に記載の積層セラミックキャパシタの製造方法。
13. 前記第１及び第２外部電極は、前記第１側面から前記第１及び第２主面のうち何れか一面に延長して形成される、請求項１１に記載の積層セラミックキャパシタの製造方法。
14. 前記第１及び第２外部電極は、前記第１側面から前記第１及び第２主面に延長して形成される、請求項１１に記載の積層セラミックキャパシタの製造方法。
15. 前記第１及び第２外部電極は、前記第１側面から前記第１及び第２主面のうち何れか一面と第２側面に延長して形成される、請求項１１に記載の積層セラミックキャパシタの製造方法。
16. 前記第１及び第２外部電極は、前記第１側面から前記第１及び第２主面と第２側面に延長して形成される、請求項１１に記載の積層セラミックキャパシタの製造方法。
17. 前記第１及び第２外部電極は「□」状である、請求項１６に記載の積層セラミックキャパシタの製造方法。
18. 前記絶縁層は、有機樹脂、セラミック、無機フィラー、ガラス又はこれらの混合物を含む、請求項１１に記載の積層セラミックキャパシタの製造方法。
19. 前記第１及び第２内部電極は前記セラミック本体の実装面に対して水平に配置される、請求項１１に記載の積層セラミックキャパシタの製造方法。
20. 前記セラミック本体は、長さ方向が幅方向より長く形成される、請求項１１に記載の積層セラミックキャパシタの製造方法。

Images