KR20150012075A - 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판 - Google Patents

적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판 Download PDF

Info

Publication number
KR20150012075A
KR20150012075A KR1020130087459A KR20130087459A KR20150012075A KR 20150012075 A KR20150012075 A KR 20150012075A KR 1020130087459 A KR1020130087459 A KR 1020130087459A KR 20130087459 A KR20130087459 A KR 20130087459A KR 20150012075 A KR20150012075 A KR 20150012075A
Authority
KR
South Korea
Prior art keywords
dielectric layer
thickness
electrode
multilayer ceramic
ceramic body
Prior art date
Application number
KR1020130087459A
Other languages
English (en)
Inventor
이승호
김종한
이윤희
이민곤
박재만
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130087459A priority Critical patent/KR20150012075A/ko
Publication of KR20150012075A publication Critical patent/KR20150012075A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명의 일 실시형태는 유전체층을 포함하는 세라믹 본체; 및 상기 세라믹 본체 내부에 형성되며, 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극;을 포함하며, 상기 제1 및 제2 내부전극 중 중앙부 내부전극의 두께를 a, 상기 제1 및 제2 내부전극 중 커버부 내부전극의 두께를 b 라고 할 때, 1.04≤b/a≤1.28을 만족하는 적층 세라믹 전자부품을 제공할 수 있다.

Description

적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판{Multilayered ceramic electronic component and board for mounting the same}
본 발명은 적층 세라믹 전자부품 및 적층 세라믹 전자부품이 실장된 기판에 관한 것이다.
일반적으로 커패시터, 인덕터, 압전 소자, 바리스터 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 본체, 세라믹 본체 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 본체 표면에 설치된 외부전극을 구비한다.
세라믹 전자부품 중 적층 세라믹 커패시터는 적층된 복수의 유전체층, 일 유전체층을 사이에 두고 대향 배치되는 내부전극, 상기 내부전극에 전기적으로 접속된 외부전극을 포함한다.
적층 세라믹 커패시터는 소형이면서 고용량이 보장되고, 실장이 용이하다는 장점으로 인하여 컴퓨터, PDA, 휴대폰 등의 이동 통신장치의 부품으로서 널리 사용되고 있다.
최근 전기, 전자기기 산업의 고성능화 및 경박단소화에 따라 전자부품에 있어서도 소형, 고성능 및 고용량화가 요구되고 있다. 특히 CPU의 고속화, 기기의 소형 경량화, 디지털화 및 고기능화가 진전됨에 따라, 적층 세라믹 커패시터도 소형화, 박층화, 고용량화 등의 특성을 구현하기 위한 연구 개발이 활발히 진행되고 있다.
또한, 적층 세라믹 커패시터는 LSI의 전원 회로 내에 배치되는 바이패스(bypass) 커패시터로 유용하게 사용되고 있으며, 이러한 바이패스 커패시터로 기능하기 위해서는 적층 세라믹 커패시터가 고주파 노이즈를 효과적으로 제거할 수 있어야 한다. 이러한 요구는 전자장치의 고주파화 경향에 따라 더욱 증가되고 있다. 바이패스 커패시터로 사용되는 적층 세라믹 커패시터는 회로기판 상의 실장 패드 상에 솔더링을 통하여 전기적으로 연결되며 상기 실장 패드는 기판 상의 배선 패턴이나 도전성 비아를 통해 다른 외부 회로와 연결될 수 있다.
대한민국 등록특허 제 10-0586962호
본 발명은 딜라미네이션의 발생이 감소된 고신뢰성의 적층 세라믹 전자부품 및 적층 세라믹 전자부품이 실장된 기판을 제공하고자 한다.
본 발명의 일 실시형태는 유전체층을 포함하는 세라믹 본체; 및 상기 세라믹 본체 내부에 형성되며, 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극;을 포함하며, 상기 제1 및 제2 내부전극 중 중앙부 내부전극의 두께를 a, 상기 제1 및 제2 내부전극 중 커버부 내부전극의 두께를 b 라고 할 때, 1.04≤b/a≤1.28을 만족하는 적층 세라믹 전자부품을 제공할 수 있다.
상기 적층 세라믹 전자부품은 상기 유전체층의 두께를 Td 라고 할 때, 0.5≤a/Td≤1.2를 만족할 수 있다.
상기 중앙부 내부전극의 두께 a는 0.1㎛≤a≤0.6㎛를 만족할 수 있다.
상직 적층 세라믹 전자부품은 상기 유전체층의 두께를 Td라고 할 때, Td≤0.6㎛를 만족할 수 있다.
상기 제1 및 제2 내부전극의 평균 전극 연결성은 85% 이상일 수 있다.
상기 제1 및 제2 내부전극은 니켈(Ni), 망간(Mn), 크롬(Cr), 구리(Cu), 팔라듐(Pd), 은(Ag), 코발트(Co), 알루미늄(Al)으로 이루어진 군에서 선택되는 하나 이상을 포함할 수 있다.
본 발명의 다른 일 실시형태는 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및 상기 인쇄회로기판 위에 설치된 적층 세라믹 전자부품;을 포함하며, 상기 적층 세라믹 전자부품은 유전체층을 포함하는 세라믹 본체 및 상기 세라믹 본체 내부에 형성되며, 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극을 포함하며, 상기 제1 및 제2 내부전극 중 중앙부 내부전극의 두께를 a, 상기 제1 및 제2 내부전극 중 커버부 내부전극의 두께를 b 라고 할 때, 1.04≤b/a≤1.28을 만족하는 적층 세라믹 전자부품의 실장 기판을 제공할 수 있다.
본 발명에 의하면 딜라미네이션의 발생이 감소된 고신뢰성의 적층 세라믹 전자부품 및 적층 세라믹 전자부품이 실장된 기판을 제공할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다.
도 2a는 도 1의 A-A'선을 따라 취한 적층 세라믹 커패시터를 나타내는 개략적인 단면도이다.
도 2b는 도 1의 B-B'선을 따라 취한 적층 세라믹 커패시터를 나타내는 개략적인 단면도이다.
도 3은 본 발명 일 실시형태에 따른 적층 세라믹 커패시터가 실장된 기판에 관한 개략적인 사시도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
적층 세라믹 전자부품(100)
본 발명의 일 실시형태는 적층 세라믹 전자부품에 관한 것으로, 세라믹 재료를 사용하는 전자부품은 커패시터, 인덕터, 압전체 소자, 바리스터, 또는 서미스터 등이 있다. 하기에서는 적층 세라믹 전자부품의 일례로서 적층 세라믹 커패시터에 관하여 설명한다.
본 발명의 일 실시형태는 유전체층(111)을 포함하는 세라믹 본체(110); 및 상기 세라믹 본체(110) 내부에 형성되며, 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극(121,122);을 포함하며, 상기 제1 및 제2 내부전극 중 중앙부 내부전극(120A)의 두께를 a, 상기 제1 및 제2 내부전극 중 커버부 내부전극(120B)의 두께를 b 라고 할 때, 1.04≤b/a≤1.28을 만족하는 적층 세라믹 전자부품을 제공할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다.
도 2a는 도 1의 A-A'선을 따라 취한 적층 세라믹 커패시터를 나타내는 개략적인 단면도이다.
도 2b는 도 1의 B-B'선을 따라 취한 적층 세라믹 커패시터를 나타내는 개략적인 단면도이다.
도 1, 도 2a 및 도 2b를 참조하면, 본 실시형태에 따른 적층 세라믹 커패시터는 유전체층(111)을 포함하는 세라믹 본체(110), 상기 세라믹 본체(110) 내부에 형성되며, 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극(121, 122) 및 상기 세라믹 본체(110)의 외표면에 형성되는 제1 및 제2 외부 전극(131, 132)을 포함할 수 있다.
본 발명의 일 실시 형태에서, 적층 세라믹 커패시터의 '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의될 수 있다. 상기 '두께 방향'은 유전체층를 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
상기 세라믹 본체(110)의 형상에 특별히 제한은 없지만, 본 발명의 일 실시형태에 따르면 육면체 형상을 가질 수 있다.
상기 세라믹 본체(110)는 복수 개의 유전체층(111)이 적층되어 형성될 수 있다.
상기 세라믹 본체(110)를 구성하는 복수의 유전체층(111)은 소결된 상태로써, 인접하는 유전체층끼리의 경계는 확인할 수 없을 정도로 일체화되어 있을 수 있다.
상기 유전체층(111)은 세라믹 분말을 포함하는 세라믹 그린시트의 소결에 의하여 형성될 수 있다.
상기 세라믹 분말은 당업계에서 일반적으로 사용되는 것이면 특별히 제한되지 않는다.
이에 제한되는 것은 아니나, 예를 들면 BaTiO3계 세라믹 분말을 포함할 수 있다.
상기 BaTiO3계 세라믹 분말은 이에 제한되는 것은 아니며, 예를 들면, BaTiO3에 Ca, Zr 등이 일부 고용된 (Ba1 - xCax)TiO3, Ba(Ti1 - yCay)O3, (Ba1 - xCax)(Ti1 - yZry)O3 또는 Ba(Ti1 - yZry)O3 등이 있다.
또한, 상기 세라믹 그린시트는 상기 세라믹 분말과 함께 전이금속, 희토류 원소, 마그네슘(Mg), 알루미늄(Al) 등을 포함할 수 있다.
상기 일 유전체층(111)의 두께는 적층 세라믹 커패시터의 용량 설계에 맞추어 적절히 변경될 수 있다.
이에 제한되는 것은 아니나, 예를 들면 소결 후 인접하는 2개의 내부 전극 사이에 형성된 유전체층(111)의 두께는 0.6㎛이하 일 수 있다.
즉 일 유전체층(111)의 두께를 Td라고 할 때, Td≤0.6㎛ 일 수 있다.
상기 세라믹 본체(110) 내부에는 제1 및 제2 내부 전극(121, 122)이 형성될 수 있다.
상기 제1 및 제2 내부 전극(121, 122)은 세라믹 그린시트 상에 형성되어 적층되고, 소결에 의하여 일 유전체층을 사이에 두고, 상기 세라믹 본체(110) 내부에 형성될 수 있다.
상기 제1 및 제2 내부 전극은 서로 다른 극성을 갖는 제1 내부전극(121) 및 제2 내부전극(122)을 한 쌍으로 할 수 있으며, 유전체층의 적층 방향에 따라 대향 배치될 수 있다.
도 2a에 도시된 바와 같이, 상기 제1 및 제2 내부 전극(121, 122)의 말단은 세라믹 본체(110)의 길이 방향으로 대향하는 일면으로 교대로 노출될 수 있다.
또한, 도시되지 않았으나, 본 발명의 일 실시형태에 따르면 제1 및 제2 내부 전극은 리드부를 갖고, 리드부를 통하여 세라믹 본체의 동일면으로 노출될 수 있다.
또는 제1 및 제2 내부 전극(121, 122)은 리드부를 갖고 리드부를 통하여 세라믹 본체의 하나 이상의 면으로 노출될 수 있다.
상기 제1 및 제2 내부 전극(121, 122)을 형성하는 도전성 금속의 종류는 특별히 제한되지 않으며, 예를 들면 비금속(base metal)을 사용할 수 있다.
이에 제한되는 것은 아니나, 예를 들면 니켈(Ni), 망간(Mn), 크롬(Cr), 코발트(Co), 알루미늄(Al) 또는 이들의 합금이 있고, 이들을 하나 이상 포함할 수 있다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터의 제1 및 제2 내부전극(121, 122)은 서로 다른 두께를 가질 수 있다. 상기 제1 및 제2 내부전극의 두께를 제어함으로써 딜라미네이션의 발생을 억제하고 내습신뢰성을 향상시킬 수 있다.
구체적으로, 상기 제1 및 제2 내부전극 중 중앙부 내부전극(120A)의 두께를 a, 커버부 내부전극(120B)의 두께를 b라고 할 때, 1.04≤b/a≤1.28을 만족할 수 있다.
도 2a 및 도 2b를 참조하여 보면, 상기 중앙부 내부전극(120A)는 제1 및 제2 내부전극의 적층 방향에서 중앙부에 위치한 내부전극을 의미한다. 특히 제1 및 제2 내부전극 중 중앙부의 제1 및 제2 내부전극은 각각 121A, 122A로 도시하였다.
상기 커버부 내부전극(120B)은 제1 및 제2 내부전극 중 상부로부터 다섯 번째 내의 내부전극 중 적어도 하나 이상의 내부전극 또는 하부로부터 다섯 번째 내의 내부전극중 적어도 하나 이상의 내부전극을 의미한다.
제1 및 제2 내부전극 중 커버부의 제1 및 제2 내부전극은 121B, 122B로 도시하였다.
상기 중앙부와 커버부 내부전극의 두께비(b/a)가 1.04≤b/a≤1.28을 만족할 때, 딜라미네이션의 억제 및 내습성의 향상이 가능하다.
b/a가 10.4 미만인 경우 최외측 내부전극의 상하에 배치된 커버영역과 내부전극이 존재하는 액티브영역의 경계 부근에서 딜라미네이션이 발생할 수 있으며, 이로 인하여 내습성이 저하될 수 있다. 또한 b/a가 1.28을 초과하는 경우 커버부 내부전극이 지나치게 두꺼워져 내부전극 적층수가 감소하여 목표용량구현에 어려움이 있을 수 있다.
따라서 중앙부와 커버부 내부전극의 두께비는 1.04≤b/a≤1.28을 만족하도록 형성되는 것이 바람직하다.
나아가 본 발명의 적층 세라믹 커패시터는 상기 유전체층의 두께를 Td 라고 할 때, 0.5≤a/Td≤1.2를 만족하도록 제조될 수 있다. 내부전극 및 유전체층의 두께를 제어하는 이유는 수축크랙 및 딜라미네이션의 발생을 방지하기 위한 것으로 a/Td가 1.2를 초과하도록 제작되는 경우 소성과정에서 수축크랙 또는 딜라미네이션이 발생하는 문제가 있으며, a/Td가 0.5 미만으로 제작되는 경우 목표용량구현에 어려움이 있다
따라서 a/Td는 0.5 내지 1.2가 되도록 형성되는 것이 바람직하다.
나아가 상기 중앙부 내부전극의 두께는 용도 등에 따라 적절히 결정할 수 있으며 0.1 내지 0.6㎛일 수 있다.
상기 중앙부 내부전극 및 커버부 내부전극의 두께는 상기 유전체층 사이에 배치되는 중앙부 내부전극 및 커버부 내부전극의 평균 두께를 의미할 수 있다.
상기 중앙부 내부전극 및 커버부 내부전극의 평균 두께는 세라믹 본체(110)의 길이 - 두께(L-T) 방향 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다.
예를 들어, 세라믹 본체(110)의 폭(W) 방향의 중앙부에서 절단한 길이 및 두께 방향(L-T) 단면을 주사전자현미경(SEM, Scanning Electron Microscope)로 스캔한 이미지에서 추출된 내부전극에 대해서, 길이 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다.
또한 상기 제1 및 제2 내부전극(121, 122)은 용량 구형을 구하여 평균 전극 연결성이 85% 이상이 되도록 할 수 있다.
상기 제1 및 제2 내부전극은 이에 제한되는 것은 아니나 니켈(Ni), 망간(Mn), 크롬(Cr), 구리(Cu), 팔라듐(Pd), 은(Ag), 코발트(Co), 알루미늄(Al)으로 이루어진 군에서 선택되는 하나 이상을 포함할 수 있다.
상기 세라믹 본체(110)의 외표면에는 제1 및 제2 외부 전극(131, 132)이 형성될 수 있고, 상기 제1 및 제2 외부 전극(131, 132)은 제1 및 제2 내부 전극(121, 122)과 각각 전기적으로 연결될 수 있다.
보다 구체적으로, 상기 세라믹 본체(110)의 일면으로 노출된 제1 내부 전극(121)과 전기적으로 연결된 제1 외부전극(131)과 상기 세라믹 본체(110)의 타면으로 노출된 제2 내부 전극(122)과 전기적으로 연결된 제2 외부전극으로 구성될 수 있다.
또한 도시되지 않았으나, 세라믹 본체로 노출되는 제1 및 제2 내부 전극과 연결되기 위하여 복수 개의 외부전극이 형성될 수 있다.
상기 제1 및 제2 외부 전극(131, 132)은 금속 분말을 포함하는 도전성 페이스트로 형성될 수 있다.
상기 도전성 페이스트에 포함되는 금속 분말은 특별히 제한되지 않으며, 예를 들면 니켈(Ni), 구리(Cu), 또는 이들 합금을 사용할 수 있다.
적층 세라믹 전자부품의 내부전극과 유전체 층이 박층화되고 적층수가 증가함에 따라 세라믹 본체의 소결 시 내부전극과 유전체층의 수축온도 차이에 의해 내부전극이 인쇄된 액티브영역과 내부전극이 인쇄되지 않은 커버영역의 수축량 차이가 급격해지게 된다. 이로 인해 커버영역과 액티브영역 사이에서 딜라미네이션 및 수축 크랙이 다발하게 되는데, 본 발명의 실시형태와 같이 중심부와 커버부 내부전극의 두께 비를 제어하는 경우 딜라미네이션 및 수축크랙의 발생이 감소하고, 내습성을 향상시킬 수 있어 고신뢰성의 전자부품을 제공할 수 있다.
적층 세라믹 커패시터의 실장 기판(200)
도 3은 본 발명 다른 일 실시형태에 따른 적층 세라믹 커패시터가 실장된 기판에 관한 개략적인 사시도이다.
도 3을 참조하면 본 실시형태에 따른 적층 세라믹 커패시터가 실장된 기판(200)은 상부에 제1 및 제2 전극 패드(221, 222)를 갖는 인쇄회로기판(210); 및 상기 인쇄회로기판 위에 설치된 적층 세라믹 전자부품(100);을 포함하며, 상기 적층 세라믹 전자부품은 유전체층을 포함하는 세라믹 본체 및 상기 세라믹 본체 내부에 형성되며, 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극을 포함하며, 상기 제1 및 제2 내부전극 중 중앙부 내부전극의 두께를 a, 상기 제1 및 제2 내부전극 중 커버부 내부전극의 두께를 b 라고 할 때, 1.04≤b/a≤1.28을 만족할 수 있다.
본 실시형태에서 인쇄회로기판(210)에 실장되는 적층 세라믹 커패시터(100)는 상술한 적층 세라믹 커패시터에 관한 설명과 중복되므로 그 설명을 생략하도록 한다.
실험 예
하기 표 1은 적층 세라믹 커패시터의 중앙부 내부전극 및 커버부 내부전극의 두께비에 따른 딜라미네이션 발생 여부, 내습특성평가 및 목표 용량 구현 여부를 나타내는 데이터이다.
본 실험 예에 따른 적층 세라믹 커패시터는 하기와 같은 단계로 제작되었다.
우선, 티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 제조된 복수 개의 세라믹 그린 시트를 마련하며, 이로써 유전체층을 형성하게 된다.
다음으로 상기 그린시트 상에 상기 내부전극용 도전성 페이스트를 스크린 인쇄공법으로 도포하여 내부전극을 형성한 후 220층 내지 300층 적층하여 적층체를 만들었다.
상기 내부전극은 하기 표 1에 나타난 b/a에 따라 다양한 두께로 제작되었다.
이후 압착, 절단하여 0603 규격의 Size의 칩을 만들며, 상기 칩을 H2 0.1%이하의 환원 분위기의 온도 1050~1200℃에서 소성하였다.
다음으로, 외부전극 형성, 도금 등의 공정을 거쳐 적층 세라믹 커패시터로 제작하여 특성을 평가하였으며 설계된 커패시터의 정전용량 측정결과 10% 이상 용량이 저하되는 경우 (예 4.7uF 정전용량을 목표로 하여 4.23 uF 이하의 용량값을 가지는 경우) 목표 용량 미구현으로 판정하였다.
딜라미네이션의 발생은 상술한 것과 동일한 조건으로 제작된 50개의 소성된 세라믹 본체에 대해 도 2a와 같이 세라믹 본체의 길이(L) 방향의 중앙부에서 절단한 폭 및 두께 방향(W-T) 단면을 광학현미경으로 관찰한 이미지에서 관찰하였다. 구체적으로 내부전극이 인쇄되지 않은 마진부(커버영역)와 내부전극이 인쇄된 용량형성부(액티브영역)의 경계 부분 근처에서 딜라미네이션의 발생 여부를 관찰하였다.
표 1의 실험 데이터에서 중앙부 내부전극과 유전체층의 두께비는 1 : 1 이 되도록 제작되었다.
샘플 b/a 딜라미네이션 내습성 목표 용량 구현
1* 0.78 × × ×
2* 0.84 × × ×
3* 0.91 × × ×
4* 0.94 × × ×
5* 0.98 × × ×
6 1.04 ○ ○ ○
7 1.12 ○ ○ ○
8 1.17 ○ ○ ○
9 1.19 ○ ○ ○
10 1.22 ○ ○ ○
11 1.28 ○ ○ ○
12* 1.36 ○ ○ ×
13* 1.40 ○ ○ ×
14* 1.46 ○ ○ ×
15* 1.53 ○ ○ ×
* : 비교 예
○ : 딜라미네이션 미발생, 내습성 양호, 목표 용량 구현
× : 딜라미네이션 발생, 내습성 불량, 목표 용량 미구현
표 1에 나타난 바와 같이 b/a가 1.04 미만인 경우 딜라미네이션이 발생하여 내습성이 저하되는 문제가 발생하였으며, 커버부 내부전극 두께가 얇아져 쇼트가 발생해 목표용량이 구현되지 않는 것을 알 수 있다.
또한 b/a가 1.28을 초과하는 경우 커버부 내부전극이 지나지게 두꺼워져 용량이 저하되는 것을 알 수 있다.
실시 예인 샘플 6 내지 11은 b/a가 1.04≤b/a≤1.28를 만족하며 딜라미네이션이 발생하지 않고 내습성이 양호하며 목표 용량도 구현되는 것을 알 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100 : 적층 세라믹 커패시터
110 : 세라믹 본체
111 : 유전체 층
121, 122 : 제1 및 제2 내부전극
131, 132 : 외부 전극
200 ; 실장 기판
210 ; 인쇄회로기판
221, 222 ; 제1 및 제2 전극 패드
230 ; 솔더링

Claims (7)

  1. 유전체층을 포함하는 세라믹 본체; 및
    상기 세라믹 본체 내부에 형성되며, 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극;을 포함하며,
    상기 제1 및 제2 내부전극 중 중앙부 내부전극의 두께를 a, 상기 제1 및 제2 내부전극 중 커버부 내부전극의 두께를 b 라고 할 때, 1.04≤b/a≤1.28을 만족하는 적층 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 유전체층의 두께를 Td 라고 할 때, 0.5≤a/Td≤1.2를 만족하는 적층 세라믹 전자부품.
  3. 제1항에 있어서,
    상기 중앙부 내부전극의 두께 a는 0.1㎛≤a≤0.6㎛를 만족하는 적층 세라믹 전자부품.
  4. 제1항에 있어서,
    상기 유전체층의 두께를 Td라고 할 때, Td≤0.6㎛를 만족하는 적층 세라믹 전자부품.
  5. 제1항에 있어서,
    상기 제1 및 제2 내부전극의 평균 전극 연결성은 85% 이상인 적층 세라믹 전자부품.
  6. 제1항에 있어서,
    상기 제1 및 제2 내부전극은 니켈(Ni), 망간(Mn), 크롬(Cr), 구리(Cu), 팔라듐(Pd), 은(Ag), 코발트(Co), 알루미늄(Al)으로 이루어진 군에서 선택되는 하나 이상을 포함하는 적층 세라믹 전자부품.
  7. 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및
    상기 인쇄회로기판 위에 설치된 적층 세라믹 전자부품;을 포함하며,
    상기 적층 세라믹 전자부품은 유전체층을 포함하는 세라믹 본체 및 상기 세라믹 본체 내부에 형성되며, 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극을 포함하며, 상기 제1 및 제2 내부전극 중 중앙부 내부전극의 두께를 a, 상기 제1 및 제2 내부전극 중 커버부 내부전극의 두께를 b 라고 할 때, 1.04≤b/a≤1.28을 만족하는 적층 세라믹 전자부품의 실장 기판.
KR1020130087459A 2013-07-24 2013-07-24 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판 KR20150012075A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130087459A KR20150012075A (ko) 2013-07-24 2013-07-24 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130087459A KR20150012075A (ko) 2013-07-24 2013-07-24 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판

Publications (1)

Publication Number Publication Date
KR20150012075A true KR20150012075A (ko) 2015-02-03

Family

ID=52488283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130087459A KR20150012075A (ko) 2013-07-24 2013-07-24 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판

Country Status (1)

Country Link
KR (1) KR20150012075A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190121150A (ko) * 2018-08-16 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190121150A (ko) * 2018-08-16 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
US11152153B2 (en) 2018-08-16 2021-10-19 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component with internal electrode including nickel powder and copper coating layer and method of manufacturing the same

Similar Documents

Publication Publication Date Title
KR102004773B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
KR101496814B1 (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
KR101681358B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101514512B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
JP5801328B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP5777179B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
KR101565651B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR20160084614A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
US20130241361A1 (en) Multilayer ceramic electronic component and fabrication method thereof
KR101514559B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101197787B1 (ko) 적층형 세라믹 캐패시터 및 이의 제조방법
US9818538B2 (en) Multilayer ceramic electronic component and board for mounting thereof
KR101642636B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장기판
KR102295102B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20170077548A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101496813B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법
KR101434103B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
KR20140024584A (ko) 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품
KR20190116134A (ko) 적층 세라믹 전자 부품
KR20140125111A (ko) 적층 세라믹 전자 부품, 그 제조 방법 및 그 실장 기판
US9159495B2 (en) Multilayer ceramic electronic component, manufacturing method thereof and board for mounting the same
JP5694459B2 (ja) 積層セラミック電子部品及びその実装基板
KR20150012075A (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
KR102089704B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR102198539B1 (ko) 내부전극용 도전성 페이스트 및 적층 세라믹 전자부품의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application