KR101642636B1 - 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장기판 - Google Patents

적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장기판 Download PDF

Info

Publication number
KR101642636B1
KR101642636B1 KR1020150000834A KR20150000834A KR101642636B1 KR 101642636 B1 KR101642636 B1 KR 101642636B1 KR 1020150000834 A KR1020150000834 A KR 1020150000834A KR 20150000834 A KR20150000834 A KR 20150000834A KR 101642636 B1 KR101642636 B1 KR 101642636B1
Authority
KR
South Korea
Prior art keywords
internal electrodes
ceramic body
thickness
thicker
center portion
Prior art date
Application number
KR1020150000834A
Other languages
English (en)
Other versions
KR20160084217A (ko
Inventor
임진형
홍민희
김창훈
김두영
이철승
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150000834A priority Critical patent/KR101642636B1/ko
Priority to US14/857,809 priority patent/US9779875B2/en
Priority to CN201510648261.9A priority patent/CN105761933B/zh
Publication of KR20160084217A publication Critical patent/KR20160084217A/ko
Application granted granted Critical
Publication of KR101642636B1 publication Critical patent/KR101642636B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Abstract

본 발명은 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부전극을 포함하는 세라믹 본체 및 상기 세라믹 본체의 외측에 배치되는 외부전극을 포함하며, 상기 제1 및 제2 내부전극 중 적어도 하나 이상은 상기 세라믹 본체의 폭 방향으로 양쪽 가장자리부가 중앙부에 비해 두꺼우며, 상기 중앙부의 두께(T1) 대비 가장자리부의 두께(T2)의 비(T2/T1)는 1.0〈 T2/T1 ≤ 2.0를 만족하는 적층 세라믹 전자부품 및 그 실장기판을 제공한다.

Description

적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장기판{Laminated ceramic electronic parts and and board having the same mounted thereon}
본 발명은 잔류 탄소의 흐름 및 농도 구배를 제어하여 신뢰성이 우수한 대용량 적층 세라믹 전자부품 및 이의 제조방법에 관한 것이다.
최근, 전자 제품들의 소형화 추세에 따라, 적층 세라믹 전자 부품 역시 소형화되고, 대용량화될 것이 요구되고 있다.
이에 따라 유전체와 내부전극의 박막화, 다층화가 다양한 방법으로 시도되고 있으며, 근래에는 유전체층의 두께는 얇아지면서 적층수가 증가하는 적층 세라믹 전자 부품들이 제조되고 있다.
이러한 전자 제품들의 소형화 및 고기능 복합화에 따라, 적층 세라믹 전자부품 역시 소형화되고, 대용량화 및 우수한 내전압 특성이 요구되고 있다.
이에 따라, 유전체층과 내부전극의 박막화 및 다층화가 다양한 방법으로 시도되고 있으며, 근래에는 유전체층의 두께가 얇으며, 적층수가 500층 이상인 적층 세라믹 전자부품들이 제조되고 있다.
일반적으로 적층된 그린 칩을 가소시 그린 칩 내부의 유기물은 칩의 중심부로부터 바깥쪽으로 확산 및 이동하여 나가게 된다.
상기와 같이 유기물이 내부로부터 확산되어 나가기 때문에 칩의 중심부와 가장자리의 유기물 농도에 있어서 위치별 구배가 발생하게 된다.
이와 같이, 칩의 위치별 유기물 농도 구배 특히 잔류 탄소의 농도 구배는 소결시 중심부와 가장자리의 소결 구동력에 차이를 발생시키게 되므로, 상기의 농도 구배가 발생하지 않도록 하여야 한다.
따라서, 상기와 같이 칩의 위치별 유기물 또는 잔류 탄소의 농도 구배를 억제하는 설계에 대한 연구가 필요한 실정이다.
본 발명은 잔류 탄소의 흐름 및 농도 구배를 제어하여 신뢰성이 우수한 대용량 적층 세라믹 전자부품 및 이의 제조방법에 관한 것이다.
본 발명의 일 실시형태는 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부전극을 포함하는 세라믹 본체 및 상기 세라믹 본체의 외측에 배치되는 외부전극을 포함하며, 상기 제1 및 제2 내부전극 중 적어도 하나 이상은 상기 세라믹 본체의 폭 방향으로 양쪽 가장자리부가 중앙부에 비해 두꺼우며, 상기 중앙부의 두께(T1) 대비 가장자리부의 두께(T2)의 비(T2/T1)는 1.0〈 T2/T1 ≤ 2.0를 만족하는 적층 세라믹 전자부품을 제공한다.
본 발명의 다른 실시형태는 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부전극을 포함하는 세라믹 본체 및 상기 세라믹 본체의 외측에 배치되는 외부전극을 포함하며, 상기 제1 및 제2 내부전극 중 적어도 하나 이상은 상기 세라믹 본체의 폭 방향으로 양쪽 가장자리부가 중앙부에 비해 두꺼우며, 상기 두꺼운 부분의 폭은 w1 및 상기 제1 및 제2 내부전극의 전체 폭을 w라 하면, 0.2 ≤ w1/w ≤ 0.4를 만족하는 적층 세라믹 전자부품을 제공한다.
본 발명의 다른 실시형태는 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부전극을 포함하는 세라믹 본체 및 상기 세라믹 본체의 외측에 배치되는 외부전극을 포함하며, 상기 제1 및 제2 내부전극 중 적어도 하나 이상은 상기 세라믹 본체의 길이 방향으로 양쪽 가장자리부가 중앙부에 비해 두꺼우며, 상기 제1 및 제2 내부전극의 전체 길이를 b라 하고, 상기 두꺼운 부분의 길이를 b1이라 하면, 0.3 ≤ b1/b ≤ 0.7를 만족하는 적층 세라믹 전자부품을 제공한다.
본 발명의 또 다른 일 실시형태는 상부에 복수 개의 전극 패드를 갖는 인쇄회로기판 및 상기 인쇄회로기판 위에 설치된 상기 적층 세라믹 전자부품을 포함하는 적층 세라믹 전자부품의 실장 기판을 제공한다.
본 발명의 일 실시형태에 따르면 세라믹 본체의 길이 방향 및 폭 방향으로 배치된 내부 전극의 중앙부와 가장자리부 두께를 다르게 형성하여, 잔류 탄소의 흐름 및 농도 구배를 제어함으로써, 신뢰성이 우수한 적층 세라믹 전자부품의 구현이 가능하다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 개략적으로 나타내는 사시도이다.
도 2는 본 발명의 일 실시형태에 따른 도 1의 A-A' 단면도이다.
도 3은 도 2의 S 영역의 확대도이다.
도 4는 본 발명의 다른 실시형태에 따른 도 1의 B-B' 단면도이다.
도 5는 본 발명의 또 다른 일 실시형태에 따른 적층 세라믹 전자부품의 실장 기판을 개략적으로 도시한 사시도이다.
도 6은 내부전극의 인쇄 두께에 따른 잔류 탄소의 양을 나타내는 그래프이다.
도 7은 세라믹 본체의 길이-두께 방향 단면에서 내부전극의 인쇄 길이에 따른 잔류 탄소의 양을 나타내는 그래프이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
적층 세라믹 전자부품
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 개략적으로 나타내는 사시도이다.
도 2는 본 발명의 일 실시형태에 따른 도 1의 A-A' 단면도이다.
도 3은 도 2의 S 영역의 확대도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품(100)은 유전체층(111)과 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부전극(121, 122)을 포함하는 세라믹 본체(110) 및 상기 세라믹 본체(110)의 외측에 배치되는 외부전극(131, 132)을 포함하며, 상기 제1 및 제2 내부전극(121, 122) 중 적어도 하나 이상은 상기 세라믹 본체(110)의 폭 방향으로 양쪽 가장자리부가 중앙부에 비해 두꺼우며, 상기 중앙부의 두께(T1) 대비 가장자리부의 두께(T2)의 비(T2/T1)는 1.0〈 T2/T1 ≤ 2.0를 만족한다.
이하에서는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 이에 제한되는 것은 아니다.
상기 세라믹 본체(110)는 특별히 제한되지 않으며, 예를 들어 육면체 형상을 가질 수 있다.
한편, 본 실시 형태의 적층 세라믹 커패시터에 있어서, '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의하기로 한다. 여기서 '두께 방향'은 유전체층를 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 유전체층(111)을 포함하는 세라믹 본체(110) 및 상기 세라믹 본체(110) 내에서 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되며, 상기 세라믹 본체(110)의 폭 방향으로 양쪽 가장자리부가 중앙부에 비해 두꺼운 제1 및 제2 내부전극(121, 122)을 포함할 수 있다.
상기 제1 및 제2 내부전극(121, 122)은 특별히 제한되지 않으며, 예를 들어, 팔라듐(Pd), 팔라듐-은(Pd-Ag) 합금 등의 귀금속 재료 및 니켈(Ni), 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.
정전 용량 형성을 위해 제1 및 제2 외부전극(131, 132)이 상기 세라믹 본체(110)의 외측에 형성될 수 있으며, 상기 제1 및 제2 내부전극(121, 122)과 전기적으로 연결될 수 있다.
상기 제1 및 제2 외부전극(131, 132)은 내부전극과 동일한 재질의 도전성 물질로 형성될 수 있으나 이에 제한되지는 않으며, 예를 들어, 구리(Cu), 은(Ag), 니켈(Ni) 등으로 형성될 수 있다.
상기 제1 및 제2 외부전극(131, 132)은 상기 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제1 및 제2 내부전극(121, 122) 중 적어도 하나 이상은 상기 세라믹 본체(110)의 폭 방향으로 양쪽 가장자리부가 중앙부에 비해 두꺼우며, 상기 중앙부의 두께(T1) 대비 가장자리부의 두께(T2)의 비(T2/T1)는 1.0〈 T2/T1 ≤ 2.0를 만족한다.
상기 제1 및 제2 내부전극(121, 122) 중 적어도 하나 이상에 있어서, 상기 중앙부의 두께(T1) 대비 가장자리부의 두께(T2)의 비(T2/T1)가 1.0〈 T2/T1 ≤ 2.0를 만족하도록 조절함으로써, 잔류 탄소의 흐름 및 농도 구배를 제어할 수 있어, 신뢰성이 우수한 적층 세라믹 전자부품의 구현이 가능하다.
즉, 상기 중앙부의 두께(T1) 대비 가장자리부의 두께(T2)의 비(T2/T1)가 1.0〈 T2/T1 ≤ 2.0를 만족함으로써, 잔류 탄소의 제거 효과가 우수할 수 있다.
상기 중앙부의 두께(T1) 대비 가장자리부의 두께(T2)의 비(T2/T1)가 1.0인 경우는 종래의 적층 세라믹 커패시터의 경우로서, 적층 세라믹 커패시터 내의 잔류 탄소 농도가 높아 신뢰성에 문제가 생길 수 있다.
한편, 상기 중앙부의 두께(T1) 대비 가장자리부의 두께(T2)의 비(T2/T1)가 2.0을 초과하는 경우에는 내부 전극의 가장자리부의 두께가 너무 두꺼워져서 쇼트 불량이 발생할 수 있다.
상기 제1 및 제2 내부전극(121, 122) 중 양쪽 가장자리부가 중앙부에 비해 두꺼운 것은 교대로 적층될 수 있다.
즉, 상기 제1 및 제2 내부전극(121, 122) 중 양쪽 가장자리부가 중앙부에 비해 두꺼운 내부 전극은 적층시 하나의 내부전극과 인접한 내부전극 사이에 두께의 비가 1.0인 내부 전극층이 적어도 1층 이상 배치될 수 있다.
즉, 상기 제1 및 제2 내부전극(121, 122) 중 양쪽 가장자리부가 중앙부에 비해 두꺼운 내부 전극은 1층 내지 19층마다 적층될 수 있으며, 이는 양쪽 가장자리부가 중앙부에 비해 두꺼운 내부 전극 하나와 인접한 내부 전극 사이에 두께가 일정한 내부 전극이 1층 내지 19층 적층될 수 있음을 의미한다.
상기와 같이, 상기 제1 및 제2 내부전극(121, 122) 중 양쪽 가장자리부가 중앙부에 비해 두꺼운 내부 전극이 연속하여 적층 배치되지 않고, 인접한 내부전극 사이에 두께가 일정한 내부 전극이 1층 내지 19층 적층됨으로써, 단차율을 30% 이내로 조절할 수 있어 크랙 발생 불량을 낮출 수 있다.
상기 두께가 일정한 내부 전극이 1층 내지 19층 적층되는 것은 총 적층수가 100층인 경우를 기준으로 한 것으로서, 총 적층수에 따라 상기의 1 내지 19층의 적층수는 조절될 수 있다.
상기 제1 및 제2 내부전극(121, 122) 중 양쪽 가장자리부가 중앙부에 비해 두꺼운 내부 전극이 연속하여 적층 배치될 경우, 단차가 증가하여 크랙 불량이 발생할 수 있다.
반면, 총 적층수가 100층을 기준으로, 상기 양쪽 가장자리부가 중앙부에 비해 두꺼운 내부 전극 하나와 인접한 내부 전극 사이에 두께가 일정한 내부 전극이 19층 이상 적층될 경우에는 본 발명의 목적인 잔류 탄소의 흐름 및 농도 구배를 제어하는 것이 어려워 신뢰성에 문제가 생길 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제1 및 제2 내부전극(121, 122)의 전체 폭을 w 및 상기 두꺼운 부분의 폭을 w1 라 하면, 0.2 ≤ w1/w ≤ 0.4를 만족할 수 있다.
상기 제1 및 제2 내부전극(121, 122)의 전체 폭(w) 대비 상기 두꺼운 부분의 폭(w1)의 비율이 0.2 ≤ w1/w ≤ 0.4를 만족하도록 조절함으로써, 잔류 탄소의 제거 효과가 우수하여 적층 세라믹 전자부품의 신뢰성을 향상시킬 수 있다.
상기 제1 및 제2 내부전극(121, 122)의 전체 폭(w) 대비 상기 두꺼운 부분의 폭(w1)의 비율(w1/w)이 0.2 미만이거나, 0.4를 초과하는 경우에는 잔류 탄소의 제거 효과가 없어 신뢰성에 문제가 생길 수 있다.
도 4는 본 발명의 다른 실시형태에 따른 도 1의 B-B' 단면도이다.
도 4를 참조하면, 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품은 상기 제1 및 제2 내부전극(121, 122) 중 적어도 하나 이상은 상기 세라믹 본체(110)의 길이 방향으로 양쪽 가장자리부가 중앙부에 비해 두꺼우며, 상기 제1 및 제2 내부전극(121, 122)의 전체 길이를 b라 하고, 상기 두꺼운 부분의 길이를 b1이라 하면, 0.3 ≤ b1/b ≤ 0.7를 만족할 수 있다.
상기 제1 및 제2 내부전극(121, 122)의 전체 길이를 b라 하고, 상기 두꺼운 부분의 길이를 b1이라 하면, 0.3 ≤ b1/b ≤ 0.7를 만족하도록 조절함으로써, 잔류 탄소의 제거 효과가 우수하여 적층 세라믹 전자부품의 신뢰성을 향상시킬 수 있다.
상기 제1 및 제2 내부전극(121, 122)의 전체 길이(b) 대비 상기 두꺼운 부분의 길이(b1)의 비율(b1/b)이 0.3 미만이거나, 0.7을 초과하는 경우에는 잔류 탄소의 제거 효과가 없어 신뢰성에 문제가 생길 수 있다.
본 발명의 일 실시형태에 따르면, 상기 유전체층(111)의 평균 두께는 0.6 μm 이하일 수 있다.
본 발명의 일 실시형태에서, 상기 유전체층(111)의 두께는 내부 전극층(121, 122) 사이에 배치되는 유전체층(111)의 평균 두께를 의미할 수 있다.
상기 유전체층(111)의 평균 두께는 도 2와 같이 세라믹 본체(10)의 폭 방향 단면을 주사전자현미경(SEM, Scanning Eletron Microscope)으로 이미지를 스캔하여 측정할 수 있다.
예를 들어, 도 2와 같이 세라믹 본체(110)의 길이(L) 방향의 중앙부에서 절단한 폭 및 두께 방향(W-T) 단면을 주사전자현미경(SEM, Scanning Eletron Microscope)로 스캔한 이미지에서 추출된 임의의 유전체층에 대해서, 폭 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다.
상기 등간격인 30개의 지점은 제1 및 제2 내부전극(21, 22)이 중첩되는 영역을 의미하는 용량 형성부에서 측정될 수 있다.
또한, 이러한 평균값 측정을 10개 이상의 유전체층으로 확장하여 평균값을 측정하면, 유전체층의 평균 두께를 더욱 일반화할 수 있다.
상기 제1 및 제2 내부전극(121, 122)의 소성후 평균 두께는 정전용량을 형성할 수 있다면 특별히 제한은 없으며, 예를 들어, 0.6 μm 이하일 수 있다.
상기 제1 및 제2 내부전극(121, 122) 중 적어도 하나 이상에 있어서, 상기 중앙부의 두께(T1) 대비 가장자리부의 두께(T2)의 비(T2/T1)가 1.0〈 T2/T1 ≤ 2.0를 만족하는 내부전극은 상기 소성후 평균 두께가 중앙부의 두께일 수 있다.
본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품(100)은 유전체층(111)과 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부전극(121, 122)을 포함하는 세라믹 본체(110) 및 상기 세라믹 본체(110)의 외측에 배치되는 외부전극(131, 132)을 포함하며, 상기 제1 및 제2 내부전극(121, 122) 중 적어도 하나 이상은 상기 세라믹 본체(110)의 폭 방향으로 양쪽 가장자리부가 중앙부에 비해 두꺼우며, 상기 두꺼운 부분의 폭은 w1 및 상기 제1 및 제2 내부전극(121, 122)의 전체 폭을 w라 하면, 0.2 ≤ w1/w ≤ 0.4를 만족한다.
본 발명의 다른 실시형태에 따르면, 상기 제1 및 제2 내부전극(121, 122)의 전체 폭(w) 대비 상기 두꺼운 부분의 폭(w1)의 비율이 0.2 ≤ w1/w ≤ 0.4를 만족하도록 조절함으로써, 잔류 탄소의 제거 효과가 우수하여 적층 세라믹 전자부품의 신뢰성을 향상시킬 수 있다.
상기 제1 및 제2 내부전극(121, 122)의 전체 폭(w) 대비 상기 두꺼운 부분의 폭(w1)의 비율(w1/w)이 0.2 미만이거나, 0.4를 초과하는 경우에는 잔류 탄소의 제거 효과가 없어 신뢰성에 문제가 생길 수 있다.
본 발명의 다른 실시형태에 따르면, 상기 제1 및 제2 내부전극(121, 122) 중 적어도 하나 이상은 상기 세라믹 본체(110)의 길이 방향으로 양쪽 가장자리부가 중앙부에 비해 두꺼우며, 상기 제1 및 제2 내부전극(121, 122)의 전체 길이를 b라 하고, 상기 두꺼운 부분의 길이를 b1이라 하면, 0.3 ≤ b1/b ≤ 0.7를 만족할 수 있다.
상기의 설명을 제외하고 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 특징과 중복되는 설명은 여기서 생략하도록 한다.
본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품은 유전체층(111)과 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부전극(121, 122)을 포함하는 세라믹 본체(110) 및 상기 세라믹 본체(110)의 외측에 배치되는 외부전극(131, 132)을 포함하며, 상기 제1 및 제2 내부전극(121, 122) 중 적어도 하나 이상은 상기 세라믹 본체(110)의 길이 방향으로 양쪽 가장자리부가 중앙부에 비해 두꺼우며, 상기 제1 및 제2 내부전극(121, 122)의 전체 길이를 b라 하고, 상기 두꺼운 부분의 길이를 b1이라 하면, 0.3 ≤ b1/b ≤ 0.7를 만족한다.
상기 제1 및 제2 내부전극(121, 122)의 전체 길이를 b라 하고, 상기 두꺼운 부분의 길이를 b1이라 하면, 0.3 ≤ b1/b ≤ 0.7를 만족하도록 조절함으로써, 잔류 탄소의 제거 효과가 우수하여 적층 세라믹 전자부품의 신뢰성을 향상시킬 수 있다.
상기 제1 및 제2 내부전극(121, 122)의 전체 길이(b) 대비 상기 두꺼운 부분의 길이(b1)의 비율(b1/b)이 0.3 미만이거나, 0.7을 초과하는 경우에는 잔류 탄소의 제거 효과가 없어 신뢰성에 문제가 생길 수 있다.
본 발명의 다른 실시형태에 따르면, 상기 제1 및 제2 내부전극(121, 122) 중 적어도 하나 이상은 상기 세라믹 본체(110)의 폭 방향으로 양쪽 가장자리부가 중앙부에 비해 두꺼우며, 상기 중앙부의 두께(T1) 대비 가장자리부의 두께(T2)의 비(T2/T1)는 1.0〈 T2/T1 ≤ 2.0를 만족한다.
상기의 설명을 제외하고 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 특징과 중복되는 설명은 여기서 생략하도록 한다.
이하, 실시예를 들어 본 발명을 더욱 상세히 설명하지만, 본 발명이 이에 의해 제한되는 것은 아니다.
본 실시예에 따른 적층 세라믹 커패시터는 하기와 같은 단계로 제작되었다.
우선, 평균 입경이 0.1μm인 티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 1.05μm 및 0.95μm의 두께로 제조된 복수 개의 세라믹 그린 시트를 마련하며, 이로써 유전체층을 형성하게 된다.
다음으로, 니켈 입자 평균 크기가 0.1 내지 0.2 μm이며, 40 내지 50 중량부의 니켈 분말을 포함하는 내부전극용 도전성 페이스트를 마련하였다.
상기 그린시트 상에 상기 내부전극용 도전성 페이스트를 스크린 인쇄공법으로 도포하여 내부전극을 형성한 후 400 내지 500층 적층하여 적층체를 만들었다.
이때, 본 발명의 일 실시형태에 따라 내부전극의 가장자리부가 중앙부에 비해 두께가 더 두껍게 형성하였다.
상기 내부전극의 가장자리부의 두께, 폭 및 길이와 중앙부의 두께, 폭 및 길이는 본 발명의 상기 실시형태에 따른 수치범위에 맞춰 제작하였다.
이후 압착, 절단하여 칩을 만들며, 상기 칩을 H2 0.1%이하의 환원 분위기의 온도 1050~1200℃에서 소성하였다.
다음으로, 외부전극, 도금 등의 공정을 거쳐 적층 세라믹 커패시터로 제작하였다.
비교예는 제1 및 제2 내부전극에 있어서 중앙부와 가장자리부의 인쇄 두께, 폭 및 길이에 있어서 차이가 없도록 제작한 것을 제외하고는 상기 실시예에 의한 방법과 동일하게 제작하였다.
아래의 표 1은 제1 및 제2 내부전극에 있어서, 중앙부의 두께(T1) 대비 가장자리부의 두께(T2)의 비(T2/T1)에 따른 쇼트 발생율 및 잔류 탄소량을 비교한 표이다.
상기 중앙부의 두께(T1) 대비 가장자리부의 두께(T2)의 비(T2/T1)가 1.0인 경우가 종래 적층 세라믹 커패시터로서 비교예에 해당한다.
T2/T1 1.0 1.2 1.4 1.6 1.8 2.0 2.2 2.4
쇼트 발생율
(%)		 3 3 4 3 8 7 11 15
잔류 탄소량
(ppm)		 150 145 141 132 125 123 124 113
상기 표 1을 참조하면, 비교예인 상기 중앙부의 두께(T1) 대비 가장자리부의 두께(T2)의 비(T2/T1)가 1.0인 경우 잔류 탄소량이 150 ppm으로서 실시예에 비해 높은 것을 알 수 있다.
또한, 상기 중앙부의 두께(T1) 대비 가장자리부의 두께(T2)의 비(T2/T1)가 2.0을 초과하여 2.2 및 2.4가 될 경우 쇼트 발생율이 증가함을 알 수 있다.
반면, 본 발명의 실시예인 상기 중앙부의 두께(T1) 대비 가장자리부의 두께(T2)의 비(T2/T1)가 1.0 초과 2.0 이하인 경우 잔류 탄소량도 적고, 쇼트 발생율도 문제가 없음을 알 수 있다.
적층 세라믹 전자부품의 실장 기판
도 5는 본 발명의 또 다른 일 실시형태에 따른 적층 세라믹 전자부품의 실장 기판을 개략적으로 도시한 사시도이다.
도 5를 참조하면, 본 발명의 또 다른 실시 형태에 따른 적층 세라믹 전자부품의 실장 기판(200)은 적층 세라믹 전자부품(100) 및 적층 세라믹 전자부품(100)이 실장되는 인쇄회로기판(210)을 포함한다.
상기 인쇄회로기판(210)은 인쇄회로기판(210)의 상면에 형성된 전극 패드(221, 222)를 포함한다.
상기 적층 세라믹 전자부품(100)은 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품으로서 이하에서는 자세한 설명은 중복을 피하기 위해 생략하도록 한다.
상기 전극 패드(221, 222)는 상기 적층 세라믹 전자부품(100)의 제1 외부전극(131) 및 제2 외부전극(132)과 각각 연결되는 제1 및 제2 전극 패드(221, 222)로 이루어질 수 있다.
이때, 적층 세라믹 전자부품(100)의 상기 제1 외부전극(131) 및 제2 외부전극(132)은 각각 제1 및 제2 전극 패드(221, 222) 위에 접촉되게 위치한 상태에서 솔더(230)에 의해 인쇄회로기판(210)과 전기적으로 연결될 수 있다.
도 6은 내부전극의 인쇄 두께에 따른 잔류 탄소의 양을 나타내는 그래프이다.
도 6을 참조하면, 본 발명의 실시예인 상기 제1 및 제2 내부전극(121, 122)의 전체 폭(w) 대비 상기 두꺼운 부분의 폭(w1)의 비율이 0.2 ≤ w1/w ≤ 0.4를 만족할 경우, 잔류 탄소의 양이 낮은 것을 알 수 있으며, 이로 인해 잔류 탄소의 제거 효과가 우수하여 적층 세라믹 전자부품의 신뢰성을 향상시킬 수 있다.
반면, 상기 제1 및 제2 내부전극(121, 122)의 전체 폭(w) 대비 상기 두꺼운 부분의 폭(w1)의 비율(w1/w)이 0.2 미만이거나, 0.4를 초과하는 경우에는 잔류 탄소의 제거 효과가 없어 신뢰성에 문제가 생길 수 있음을 알 수 있다.
도 7은 세라믹 본체의 길이-두께 방향 단면에서 내부전극의 인쇄 길이에 따른 잔류 탄소의 양을 나타내는 그래프이다.
도 7을 참조하면, 본 발명의 실시예인 상기 제1 및 제2 내부전극(121, 122)의 전체 길이(b) 대비 상기 두꺼운 부분의 길이(b1)의 비율(b1/b)이 0.3 ≤ b1/b ≤ 0.7를 만족할 경우, 잔류 탄소의 허용량인 150 ppm 이하로서 적층 세라믹 전자부품의 신뢰성을 향상시킬 수 있음을 알 수 있다.
반면, 상기 제1 및 제2 내부전극(121, 122)의 전체 길이(b) 대비 상기 두꺼운 부분의 길이(b1)의 비율(b1/b)이 0.3 미만이거나, 0.7을 초과하는 경우에는 잔류 탄소의 제거 효과가 없어 신뢰성에 문제가 생길 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100 : 적층 세라믹 전자부품
110 : 세라믹 본체 111 : 유전체층
121, 122 : 내부전극 131, 132 : 외부전극
200: 실장 기판
210: 인쇄회로기판 221, 222: 제1 및 제2 전극 패드
230: 솔더

Claims (14)

  1. 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부전극을 포함하는 세라믹 본체; 및
    상기 세라믹 본체의 외측에 배치되는 외부전극;을 포함하며,
    상기 제1 및 제2 내부전극 중 적어도 하나 이상은 상기 세라믹 본체의 폭 방향으로 양쪽 가장자리부가 중앙부에 비해 두꺼우며, 상기 중앙부의 두께(T1) 대비 가장자리부의 두께(T2)의 비(T2/T1)는 1.0〈 T2/T1 ≤ 2.0를 만족하며, 상기 제1 및 제2 내부전극의 전체 폭을 w 및 상기 두꺼운 부분의 폭을 w1 라 하면, 0.2 ≤ w1/w ≤ 0.4를 만족하는 적층 세라믹 전자부품.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 및 제2 내부전극 중 적어도 하나 이상은 상기 세라믹 본체의 길이 방향으로 양쪽 가장자리부가 중앙부에 비해 두꺼우며, 상기 제1 및 제2 내부전극의 전체 길이를 b라 하고, 상기 두꺼운 부분의 길이를 b1이라 하면, 0.3 ≤ b1/b ≤ 0.7를 만족하는 적층 세라믹 전자부품.
  4. 제1항에 있어서,
    상기 제1 및 제2 내부전극 중 양쪽 가장자리부가 중앙부에 비해 두꺼운 것은 교대로 적층된 적층 세라믹 전자부품.
  5. 제4항에 있어서,
    상기 제1 및 제2 내부전극 중 양쪽 가장자리부가 중앙부에 비해 두꺼운 것은 1층 내지 19층마다 적층된 적층 세라믹 전자부품.
  6. 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부전극을 포함하는 세라믹 본체; 및
    상기 세라믹 본체의 외측에 배치되는 외부전극;을 포함하며,
    상기 제1 및 제2 내부전극 중 적어도 하나 이상은 상기 세라믹 본체의 폭 방향으로 양쪽 가장자리부가 중앙부에 비해 두꺼우며, 상기 두꺼운 부분의 폭은 w1 및 상기 제1 및 제2 내부전극의 전체 폭을 w라 하면,
    0.2 ≤ w1/w ≤ 0.4를 만족하는 적층 세라믹 전자부품.
  7. 제6항에 있어서,
    상기 제1 및 제2 내부전극 중 적어도 하나 이상은 상기 세라믹 본체의 길이 방향으로 양쪽 가장자리부가 중앙부에 비해 두꺼우며, 상기 제1 및 제2 내부전극의 전체 길이를 b라 하고, 상기 두꺼운 부분의 길이를 b1이라 하면, 0.3 ≤ b1/b ≤ 0.7를 만족하는 적층 세라믹 전자부품.
  8. 제6항에 있어서,
    상기 제1 및 제2 내부전극 중 양쪽 가장자리부가 중앙부에 비해 두꺼운 것은 교대로 적층된 적층 세라믹 전자부품.
  9. 제8항에 있어서,
    상기 제1 및 제2 내부전극 중 양쪽 가장자리부가 중앙부에 비해 두꺼운 것은 1층 내지 19층마다 적층된 적층 세라믹 전자부품.
  10. 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부전극을 포함하는 세라믹 본체; 및
    상기 세라믹 본체의 외측에 배치되는 외부전극;을 포함하며,
    상기 제1 및 제2 내부전극 중 적어도 하나 이상은 상기 세라믹 본체의 길이 방향으로 양쪽 가장자리부가 중앙부에 비해 두꺼우며, 상기 제1 및 제2 내부전극의 전체 길이를 b라 하고, 상기 두꺼운 부분의 길이를 b1이라 하면, 0.3 ≤ b1/b ≤ 0.7를 만족하며, 상기 제1 및 제2 내부전극의 전체 폭을 w 및 상기 두꺼운 부분의 폭을 w1 라 하면, 0.2 ≤ w1/w ≤ 0.4를 만족하는 적층 세라믹 전자부품.
  11. 제10항에 있어서,
    상기 제1 및 제2 내부전극 중 적어도 하나 이상은 상기 세라믹 본체의 폭 방향으로 양쪽 가장자리부가 중앙부에 비해 두꺼우며, 상기 중앙부의 두께(T1) 대비 가장자리부의 두께(T2)의 비(T2/T1)는 1.0〈 T2/T1 ≤ 2.0를 만족하는 적층 세라믹 전자부품.
  12. 제10항에 있어서,
    상기 제1 및 제2 내부전극 중 양쪽 가장자리부가 중앙부에 비해 두꺼운 것은 교대로 적층된 적층 세라믹 전자부품.
  13. 제12항에 있어서,
    상기 제1 및 제2 내부전극 중 양쪽 가장자리부가 중앙부에 비해 두꺼운 것은 1층 내지 19층마다 적층된 적층 세라믹 전자부품.
  14. 상부에 복수 개의 전극 패드를 갖는 인쇄회로기판; 및
    상기 인쇄회로기판 위에 설치된 상기 제1항, 제6항 및 제10항 중 어느 한 항의 적층 세라믹 전자부품;을
    포함하는 적층 세라믹 전자부품의 실장 기판.
KR1020150000834A 2015-01-05 2015-01-05 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장기판 KR101642636B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150000834A KR101642636B1 (ko) 2015-01-05 2015-01-05 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장기판
US14/857,809 US9779875B2 (en) 2015-01-05 2015-09-17 Multilayer ceramic electronic component
CN201510648261.9A CN105761933B (zh) 2015-01-05 2015-10-09 多层陶瓷电子组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150000834A KR101642636B1 (ko) 2015-01-05 2015-01-05 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장기판

Publications (2)

Publication Number Publication Date
KR20160084217A KR20160084217A (ko) 2016-07-13
KR101642636B1 true KR101642636B1 (ko) 2016-07-25

Family

ID=56286859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150000834A KR101642636B1 (ko) 2015-01-05 2015-01-05 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장기판

Country Status (3)

Country Link
US (1) US9779875B2 (ko)
KR (1) KR101642636B1 (ko)
CN (1) CN105761933B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102527709B1 (ko) * 2018-11-09 2023-05-02 삼성전기주식회사 적층 세라믹 전자부품
DE102019105116A1 (de) * 2019-02-28 2020-09-03 Tdk Electronics Ag Bauelement
KR20190116138A (ko) * 2019-07-18 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20210069280A (ko) 2019-12-03 2021-06-11 삼성전기주식회사 적층형 전자 부품
US11450484B2 (en) * 2019-12-27 2022-09-20 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP2021174838A (ja) * 2020-04-23 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP7444008B2 (ja) * 2020-09-24 2024-03-06 株式会社村田製作所 積層セラミックコンデンサ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010093136A (ja) * 2008-10-09 2010-04-22 Taiyo Yuden Co Ltd 積層セラミック電子部品及びその製造方法
KR101379874B1 (ko) 2009-12-11 2014-04-01 가부시키가이샤 무라타 세이사쿠쇼 적층형 세라믹 전자부품

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3767704B2 (ja) * 1995-11-16 2006-04-19 株式会社Ｍａｒｕｗａ チップ型電子部品
JPH1050548A (ja) 1996-08-01 1998-02-20 Nippon Chemicon Corp 積層セラミックコンデンサ
KR100466073B1 (ko) 2002-05-24 2005-01-13 삼성전기주식회사 균일성 및 절연저항성이 증대된 유전체 조성물, 그제조방법 및 이를 이용한 적층 세라믹 콘덴서
JP4578507B2 (ja) * 2007-07-02 2010-11-10 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP2009164446A (ja) 2008-01-09 2009-07-23 Panasonic Corp 積層セラミックコンデンサおよびその製造方法
KR101922863B1 (ko) 2011-05-31 2018-11-28 삼성전기 주식회사 적층형 세라믹 전자부품 및 그 제조방법
JP5729349B2 (ja) * 2012-04-24 2015-06-03 株式会社村田製作所 セラミック電子部品

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010093136A (ja) * 2008-10-09 2010-04-22 Taiyo Yuden Co Ltd 積層セラミック電子部品及びその製造方法
KR101379874B1 (ko) 2009-12-11 2014-04-01 가부시키가이샤 무라타 세이사쿠쇼 적층형 세라믹 전자부품

Also Published As

Publication number Publication date
CN105761933A (zh) 2016-07-13
CN105761933B (zh) 2018-06-01
US9779875B2 (en) 2017-10-03
US20160196917A1 (en) 2016-07-07
KR20160084217A (ko) 2016-07-13

Similar Documents

Publication Publication Date Title
KR101642636B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장기판
KR101565641B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR101548798B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR101630029B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101681358B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101514512B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101862396B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
US9704648B2 (en) Multilayer ceramic capacitor, manufacturing method thereof, and board having the same
KR102004773B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
KR102018306B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101565651B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR102061507B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판
KR101514515B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR102076152B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR101434103B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
KR101376824B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
US9281121B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
KR20170088794A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101565725B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR20160053682A (ko) 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
KR101444598B1 (ko) 적층 세라믹 전자부품 및 그 실장 기판
KR102004784B1 (ko) 적층 세라믹 전자부품 및 그 실장기판
KR20130106120A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20150012075A (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 4