JP2010093136A - 積層セラミック電子部品及びその製造方法 - Google Patents

Abstract

【課題】積層セラミック電子部品において、内部電極の電極材料の使用量を抑えつつ外部電極との接続性を高め、かつ積層ずれを抑制して積層精度の向上も図る。
【解決手段】積層セラミックコンデンサ１０は、セラミック層１４と内部電極１６，１８の積層体１２の端面１２Ａ，１２Ｂに外部電極２０，２２が設けられ、一方の内部電極１６の端部１６Ａが外部電極２０に、他方の内部電極１８の端部１８Ｂが外部電極２２に接続されている。内部電極１６，１８は、一対の縁部１６Ｃ，１６Ｄと縁部１８Ｃ，１８Ｄが、他の部分（中央部１６Ｅや１８Ｅ）よりも０．１１μｍ〜０．２０μｍ厚く形成されている。このため、電極材料の使用量を抑えながら積層体端面１２Ａ，１２Ｂにおける露出面積を増加させて外部電極２０，２２との接続性を改善し、肉厚部分がセラミック層１４に食い込むことで積層ずれを抑制して積層精度が向上する。
【選択図】図１

Description

本発明は、積層セラミックコンデンサのような積層セラミック電子部品及びその製造方法に関するものである。

セラミック層と内部電極を交互に積層した積層体の端面に、前記内部電極と接続する外部電極を設けた積層セラミック電子部品において、前記外部電極として例えばＣｕを用いる場合では、同時焼成プロセスを経ず、積層体の焼結後に外部電極を焼き付けるため、内部電極と外部電極が接続しにくいという問題がある。内部電極と外部電極の接続性を改善するために、例えば、下記特許文献１には、焼成の降温過程において、還元性雰囲気から酸化性雰囲気に変更し、内部電極を酸化膨張させて引き込まれないようにすることで、内部電極を端面に露出させて接続性を改善する方法が開示されている。

また、下記特許文献２には、一方の端面が積層体の一つの端面に露出した内部電極と前記積層体の他の端面との間に、カバー用のダミー電極を設けることによって、内部電極の収縮挙動を制御し、内部電極と外部電極の接続性の向上を図ることが開示されている。更に、下記特許文献３には、セラミック素体の端面に、外部電極を形成する前に、バレル研磨を行うことにより、前記内部電極をセラミック素体の端面に露出させて、内部電極と外部電極を確実に接続させることが開示されている。
特開２００５−１５９１３４号公報 特開２００２−２６０９４９号公報 特開２００４−７９９１９号公報

しかしながら、以上のような背景技術には次のような不都合がある。まず、前記特許文献１に記載のように、焼成の降温過程で酸化性雰囲気に変更する方法は、製品により層数や交差部分までの引き出し長さが異なるため、酸化の度合いをコントロールすることが難しいという不都合がある。また、前記特許文献２に記載のダミー電極を設ける技術では、積層時に新たにパターンを導入する必要があり、工程が複雑になってしまう。更に、前記特許文献３に記載のバレル研磨を行う方法は、小型形状となると研磨が難しいことや製品に衝撃ダメージを与え信頼性を損なうことがあるという不都合がある。

一方、積層体端面における内部電極の露出率を上げて外部電極とのコンタクト性（接続性）を向上させるために、様々な技術が提案されているが、単純に内部電極の塗布量を多くして厚く塗布すれば、内部電極の露出が増えて内部電極と外部電極の接続性が向上することが分かっている。この方法では、内部電極の塗付厚みをコントロールすればよく、再現性が良好で、かつ安定的にコンタクト性を高めることができるが、内部電極を厚く塗布するため、電極材料の使用量が増えてコストも高くなるという不都合がある。

本発明は、以上の点に着目したもので、内部電極を形成する電極材料の使用量を抑えつつ、外部電極との接続性を高めるとともに、積層ずれを抑制して積層精度を向上することができる積層セラミック電子部品及びその製造方法を提供することである。

前記目的を達成するため、本発明は、セラミック層と内部電極を交互に積層した積層体の端面に、前記内部電極の引出端部が露出するとともに、前記積層体の端面に内部電極の引出端部と接続する外部電極が設けられた積層セラミック電子部品であって、前記内部電極を前記引出端部が露出する積層体端面と平行な面で切断したときの断面の一部の厚みが、他の部分よりも焼成後において０．１１μｍ〜０．２０μｍ厚いことを特徴とする。主要な形態の一つは、前記内部電極の引出端部と略直交する一対の縁部の少なくとも一方の厚みを、縁部以外の部分よりも厚く形成したことを特徴とする。

他の発明は、セラミック層と内部電極を交互に積層した積層体の端面に、前記内部電極の引出端部が露出するとともに、前記積層体の端面に内部電極の引出端部と接続する外部電極が設けられた積層セラミック電子部品の製造方法であって、セラミックシート上に電極材料を塗布し、内部電極のパターンを均一な厚さで形成する工程，前記内部電極を前記引出端部が露出する積層体端面と平行な面で切断したときの断面の一部の厚みが、他の部分より焼成後において０．１１μｍ〜０．２０μｍ厚くなるように前記電極材料を前記パターン上に重ねて塗布する工程，前記内部電極パターンが形成されたセラミックシートを積層し、積層体を焼成する工程，焼成後の積層体に前記外部電極を形成する工程，を含むことを特徴とする。

主要な形態の一つは、前記パターン上に電極材料を重ねて塗布する工程において、前記内部電極の引出端部と直交する一対の縁部の少なくとも一方に、前記電極材料を重ねることを特徴とする。他の形態は、前記内部電極のパターン形成工程と、該パターン上に前記電極材料を重ねて塗布する工程を、印刷法により行うことを特徴とする。本発明の前記及び他の目的，特徴，利点は、以下の詳細な説明及び添付図面から明瞭になろう。

本発明は、セラミック層と内部電極を積層した積層体の端面に、内部電極の引出端部と接続する外部電極が設けられた積層セラミック電子部品において、前記内部電極を前記引出端部が露出する積層体端面と平行な面で切断したときの断面の一部の厚みが、他の部分よりも焼成後において０．１１μｍ〜０．２０μｍ厚くなるようにした。このため、内部電極全体を厚くせずに、前記引出端部の面積を増加させることで、電極材料の使用量を抑えつつ外部電極との接続性を高めることができる。また、肉厚な部分がセラミック層に食い込む構造となるため、積層ずれを抑制して積層精度を上げることができるという効果がある。

以下、本発明を実施するための最良の形態を、実施例に基づいて詳細に説明する。

最初に、図１〜図３を参照しながら本発明の実施例１を説明する。図１(A)は本実施例の積層セラミックコンデンサの断面図，図１(B)は前記積層セラミックコンデンサの積層体を示す外観斜視図，図１(C)及び(D)は内部電極を示す斜視図である。図２は、本発明と比較例の積層体の断面図であり、(A)は前記図１(B)を＃１−＃１線に沿って切断し矢印方向に見た実施例１の断面図，(B)〜(D)は変形例の断面図，(E)は比較例の断面図である。図３は、実施例１の製造工程の一例を示す断面図である。本実施例は、本発明を積層セラミックコンデンサに適用した例である。

図１(A)に示すように、積層セラミックコンデンサ１０は、セラミック層１４と内部電極１６，１８を積層した積層体１２と、該積層体１２の端面１２Ａ，１２Ｂに設けられた外部電極２０，２２によって構成されている。前記内部電極１６と１８は、図１(A)及び(B)に示すように、前記セラミック層１４を挟んで交互に積層されており、一方の内部電極１６の端部１６Ａが前記外部電極２０に接続され、他方の内部電極１８の端部１８Ｂが外部電極２２に接続されている。前記セラミック層１４としては、例えば、チタン酸バリウムやチタン酸カルシウムなどが用いられ、前記内部電極１６，１８としては、例えば、ニッケル，銀，銅，パラジウムなどが用いられ、前記外部電極２０，２２としては、例えば、銅，銀，ニッケル，パラジウムなどが用いられる。

前記内部電極１６は、図１(B)及び(C)に示すように、積層体端面１２Ａに露出する引出側の端部１６Ａの両端が中央部１６Ｅよりも盛り上がった凹状の形状となっている。これは、前記内部電極の端部１６Ａと略直交する一対の縁部１６Ｃ，１６Ｄを、中央部１６Ｅよりも肉厚に形成することにより実現される。図２(A)に示すように、前記内部電極１６の中央部１６Ｅの厚みをａ，前記縁部１６Ｃ及び１６Ｄにおける最大の厚みをｂ，前記厚みａとｂとの厚み差をｃとすると、０．１１μｍ≦厚み差ｃ≦０．２０μｍを満たすように内部電極の厚みを制御することが好ましい。前記厚み差ｃが、０．１１μｍよりも小さいとセラミック層１４への食い込みが小さいため、積層ずれの抑制効果が得られにくくなり、０．２０μｍよりも大きいと積層セラミックコンデンサ１２全体の変形が大きくなってしまうためである。

なお、図１(A)〜(C)に示した例では、前記内部電極１６の縁部１６Ｃ及び１６Ｄのみを肉厚に形成することとしたが、図１(D)に示す例のように、引出側の端部１６Ａも同様に厚くして、よりいっそう外部電極２０との接続性の向上と積層ずれの抑制を図るようにしてもよい。むろん、セラミック層１４中に引き込まれている他方の端部１６Ｂについても、必要に応じて肉厚に形成し、積層ずれの抑制を図るようにしてもよい。他方の内部電極１８については、引出端部が左右逆になる以外は、前記内部電極１６と同様の構成となっており、端部１８Ａ，１８Ｂと略直交する一対の縁部１８Ｃ，１８Ｄが、図１(B)及び図２(A)に示すように、中央部１８Ｅよりも肉厚に形成されている。なお、前記縁部１８Ｃ，１８Ｄと中央部１８Ｅとの厚みの差については、内部電極１６と同様である。

次に、図３も参照して、本実施例の製造方法の一例を説明する。まず、図３(A)に示すように、チタン酸バリウムなどで形成されたセラミックシートＬを用意し、図３(B)に示すように前記セラミックシートＬに、ニッケルなどの電極材料Ｐ１を均一な厚さで塗布し、内部電極１６又は１８のパターンを形成する。次に、肉厚部を形成する部分（本実施例の場合は、内部電極１６，１８の縁部１６Ｃ，１６Ｄ，１８Ｃ，１８Ｄ）に相当する部分に、図３(C)に示すように電極材料Ｐ２を重ねて塗布する。なお、電極材料Ｐ２は、前記電極材料Ｐ１と同じ材料を用いており、いずれも印刷法により塗布することとした。本実施例では、印刷後の厚みが１．５μｍ，肉厚部２．７μｍ（厚み差１．２μｍ）であり、焼成後の厚み差は０．１５μｍであるが、比較として、印刷後の厚みを１．５μｍ，肉厚部２．３μｍ（厚み差０．８μｍ）にしたものは、焼成後の厚み差は０．１０μｍとなった。このように、印刷後に積層し、焼成するため、印刷後よりも焼成後の厚み差は小さくなる。従って、本実施例では、焼成後において前記厚み差ｃが上述した範囲内となるように、印刷後の厚さを調整している。

このようにして、肉厚な縁部を有する内部電極のパターンが形成されたセラミックシートＬは、積層圧着後、必要に応じてチップ状に切断され、焼成される。焼成後の積層体１２における内部電極の肉厚部とそれ以外の部分の厚みの差ｃは、上述した通り、０．１１μｍ≦厚み差ｃ≦０．２０μｍである。このような積層体１２に、例えば、銅，ニッケル，銀，パラジウムなどの電極材料を焼付け、外部電極２０，２２を形成する。

上述した製造方法を、チタン酸バリウムを用いて焼成後において３．２×１．６ｍｍとなるような製品に適用した具体例を示す。セラミックシートＬの厚みを４８μｍ，積層数を３６層，カバー層（図１(A)における最上層の内部電極１６の上のセラミック層１４と、最下層の内部電極１８の下のセラミック層１４）の厚みを３６０μｍ（数値はいずれも生チップの状態）とした。ここで、内部電極１６及び１８の厚くしていない部分（図１(B)の点線で囲った部分Ｐ）と、２回の印刷によって肉厚に形成した部分（図１(B)の点線で囲った部分Ｑ）の厚みの差は、焼成後に０．１５μｍとなる程度である。なお、厚くしていない部分Ｐの厚みは、焼成後において０．８〜１．２μｍ程度である。これらの厚みは、金属顕微鏡や走査型電子顕微鏡（ＳＥＭ）で写真を撮影して測長した。

このような積層体１２を焼成後、再酸化後の内部電極の露出の様子を確認したところ、２回印刷をした端の部分（図１(B)の部分Ｑ）において、１回のみの印刷の部分（図１(B)の部分Ｐ）よりも、厚くなっており、外部電極との接続面積が広がっていることを確認できた。また、前記積層体１２を利用したコンデンサ１０と、図２(E)に示す比較例の積層体６０を利用したコンデンサについて、接続不良による容量低下の評価を行った。容量低下の評価基準は、設計値に対して１０％を下回ったものをＮＧとした。なお、比較例の積層体６０は、全体が略均一の厚みの内部電極１６，１８を積層したものであって、中央部６２が膨らみ全体の変形が大きくなっている。容量低下の評価の結果、図２(E)の比較例の内部電極形状において１００個中６個の容量低下が発生し、図２(A)に示す本実施例の内部電極形状においては１００個中一つも容量低下の発生は認められなかった。このように、内部電極１６，１８の縁部１６Ｃ，１６Ｄ，１８Ｃ，１８Ｄを厚くすることで、積層セラミックコンデンサ１０の容量低下を抑制できることが分かった。

このように、実施例１によれば、次のような効果がある。
(1)セラミック層１４と交互に積層され積層体１２を構成する内部電極１６，１８の縁部１６Ｃ，１６Ｄ，１８Ｃ，１８Ｄを、他の部分（中央部１６Ｅ，１８Ｅ）よりも０．１１〜０．２０μｍ厚く形成することにより、引出側の端部１６Ａ，１８Ｂが積層体１２の端面１２Ａ，１２Ｂから露出する面積が増える。このため、内部電極用の電極材料の使用量を抑えながら、外部電極２０，２２との接続性を改善することができる。特に、本実施例では、引出端部１６Ａ，１８Ｂの両端を厚くする構造となっているため、一端のみを厚くする場合と比べて接続信頼性を高めることができる。
(2)前記縁部１６Ｃ，１６Ｄ，１８Ｃ，１８Ｄがセラミック層１４に食い込むため、積層ずれを抑制して、積層精度の向上を図ることができる。
(3)比較例の積層体６０のように、全体が略均一の厚みの内部電極１６，１８を積層すると積層体６０の中央部６２が膨らみ全体の変形が大きいが、本実施例のように内部電極１６，１８の縁部１６Ｃ，１６Ｄ，１８Ｃ，１８Ｄを他の部分よりも肉厚に形成することにより、積層体１２全体の厚みを均一に近づけることができる。

＜変形例＞・・・次に、本実施例の変形例を示す。上述した図１及び図２(A)に示した積層体１２では、内部電極１６，１８の両縁部１６Ｃ，１６Ｄ，１８Ｃ，１８Ｄを他の部分よりも厚く形成することとしたが、これも一例であり、引出端部における接続面積の向上を図ることができるものであれば、他の断面形状としてもよい。例えば、図２(B)に示す積層体３０では、セラミック層１４と交互に積層された内部電極１６，１８の略中央部に、積層体端面１２Ａ，１２Ｂと略直交する方向に沿って、他の部分よりも厚みがある肉厚部３２，３４が形成されている。また、図２(C)に示す積層体４０では、内部電極１６，１８の一方の縁部（図示の例では、縁部１６Ｃ及び１８Ｃ）側のみを厚くした断面形状となっている。これら図２(B)及び(C)に示す例でも、外部電極との接続性の向上と積層ずれの抑制効果が得られる。更に、図２(D)に示す積層体５０では、内部電極１６の縁部１６Ｃと、内部電極１８の縁部１８Ｄを厚く形成した例であって、断面形状の厚い部分を交互違いに、かつ積層位置を厚く塗った分シフトさせて積層することで、内部電極を厚くした部分における電界集中を抑制でき、部品の信頼性を高めることができる。

なお、本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることができる。例えば、以下のものも含まれる。
(1)前記実施例で示した形状は一例であり、必要に応じて適宜変更してよい。例えば、図２(B)に示した内部電極の断面形状も一例であり、肉厚部３２，３４を両端以外のいずれの場所に設けてもよいし、他の例と組み合わせて、一つの内部電極に複数の肉厚部を設けるようにしてもよい。
(2)前記具体例で示した数値や材料も一例であり、同様の効果を奏する範囲内で、適宜変更してよい。内部電極１６，１８やセラミック層１４の積層数についても同様に、必要に応じて適宜増減してよい。
(3)上述した積層体１２の製造方法も一例であり、必要に応じて適宜変更してよい。例えば、前記実施例では、内部電極１６，１８の縁部１６Ｃ，１６Ｄ，１８Ｃ，１８Ｄを２回の印刷によって肉厚に形成することとしたが、これも一例であり、公知のスクリーン印刷法などにおける塗布厚みを生じさせる手段を利用するようにしてもよい。
(4)前記実施例は、本発明を積層セラミックコンデンサに適用した例であるが、これも一例であり、本発明は、積層インダクタや積層バリスタなど、他の公知の各種の積層セラミック電子部品全般に適用可能である。

本発明によれば、セラミック層と交互に積層されて積層体を構成する内部電極を、該内部電極の引出端部が露出する積層体端面と平行な面で切断したときの断面の一部の厚みが、他の部分よりも焼成後において０．１１μｍ〜０．２０μｍ厚くなるように形成した。これにより、電極材料の使用量を抑えつつ外部電極との接続性を高め、かつ肉厚な部分がセラミック層に食い込んで積層ずれを抑制できるため、積層セラミック電子部品の用途に適用できる。特にコンデンサ部品の用途に好適である。

本発明の実施例１を示す図であり、(A)は積層セラミックコンデンサの断面図，(B)は積層体を示す外観斜視図，(C)及び(D)は内部電極を示す斜視図である。 本発明と比較例の積層体の断面図であり、(A)は実施例１の断面図，(B)〜(D)は変形例を示す断面図，(E)は比較例を示す断面図である。 前記実施例１の製造工程の一例を示す断面図である。

符号の説明

１０：積層セラミックコンデンサ
１２：積層体
１２Ａ，１２Ｂ：端面
１４：セラミック層
１６，１８：内部電極
１６Ａ，１６Ｂ，１８Ａ，１８Ｂ：端部
１６Ｃ，１６Ｄ，１８Ｃ，１８Ｄ：縁部
１６Ｅ，１８Ｅ：中央部
２０，２２：外部電極
３０，４０，５０，６０：積層体
３２，３４：肉厚部
６２：中央部
Ｌ：セラミックシート
Ｐ１，Ｐ２：電極材料

Claims (5)

1. セラミック層と内部電極を交互に積層した積層体の端面に、前記内部電極の引出端部が露出するとともに、前記積層体の端面に内部電極の引出端部と接続する外部電極が設けられた積層セラミック電子部品であって、
   前記内部電極を前記引出端部が露出する積層体端面と平行な面で切断したときの断面の一部の厚みが、他の部分よりも焼成後において０．１１μｍ〜０．２０μｍ厚いことを特徴とする積層セラミック電子部品。
2. 前記内部電極の引出端部と略直交する一対の縁部の少なくとも一方の厚みを、縁部以外の部分よりも厚く形成したことを特徴とする請求項１記載の積層セラミック電子部品。
3. セラミック層と内部電極を交互に積層した積層体の端面に、前記内部電極の引出端部が露出するとともに、前記積層体の端面に内部電極の引出端部と接続する外部電極が設けられた積層セラミック電子部品の製造方法であって、
   セラミックシート上に電極材料を塗布し、内部電極のパターンを均一な厚さで形成する工程，
   前記内部電極を前記引出端部が露出する積層体端面と平行な面で切断したときの断面の一部の厚みが、他の部分より焼成後において０．１１μｍ〜０．２０μｍ厚くなるように前記電極材料を前記パターン上に重ねて塗布する工程，
   前記内部電極パターンが形成されたセラミックシートを積層し、積層体を焼成する工程，
   焼成後の積層体に前記外部電極を形成する工程，
   を含むことを特徴とする積層セラミック電子部品の製造方法。
4. 前記パターン上に電極材料を重ねて塗布する工程において、
   前記内部電極の引出端部と直交する一対の縁部の少なくとも一方に、前記電極材料を重ねることを特徴とする請求項３記載の積層セラミック電子部品の製造方法。
5. 前記内部電極のパターン形成工程と、該パターン上に前記電極材料を重ねて塗布する工程を、印刷法により行うことを特徴とする請求項３又は４のいずれかに記載の積層セラミック電子部品の製造方法。

Images