JP2018174336A - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP2018174336A
JP2018174336A JP2018112666A JP2018112666A JP2018174336A JP 2018174336 A JP2018174336 A JP 2018174336A JP 2018112666 A JP2018112666 A JP 2018112666A JP 2018112666 A JP2018112666 A JP 2018112666A JP 2018174336 A JP2018174336 A JP 2018174336A
Authority
JP
Japan
Prior art keywords
ceramic capacitor
face
ceramic
multilayer ceramic
internal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018112666A
Other languages
English (en)
Other versions
JP6627916B2 (ja
Inventor
大樹 福永
Hiroki Fukunaga
大樹 福永
田中 秀明
Hideaki Tanaka
秀明 田中
晃司 森山
Koji Moriyama
晃司 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JP2018174336A publication Critical patent/JP2018174336A/ja
Priority to JP2019212826A priority Critical patent/JP6977755B2/ja
Application granted granted Critical
Publication of JP6627916B2 publication Critical patent/JP6627916B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】サイドマージン部を有する積層体チップをより緻密に焼結することができ、信頼性を向上させた積層セラミックコンデンサを提供する。
【解決手段】積層セラミックコンデンサ10は、セラミック素体12とセラミック素体12の両端面にそれぞれ形成された外部電極とから構成される。セラミック素体12は、複数の内層用セラミック層20および該複数の内層用セラミック層20同士の界面に配設された複数の第1および第2の内部電極22、24により構成される内層部26と、内層部26を積層方向に挟むように配設された外層部28、30と、内層部26および外層部28、30を幅方向に挟むように配設されたサイドマージン部32、34とで構成される。サイドマージン部32、34の内側から外側に向かって空隙部が減少している。ここで、空隙部とは、空間もしくはガラスが埋まっている箇所と混在している状況である。
【選択図】図3

Description

この発明は、積層セラミックコンデンサに関する。
近年、大容量で、かつ小型の積層セラミックコンデンサが求められている。このような積層セラミックコンデンサは、たとえば、内層用セラミック層(誘電体セラミック層)と内部電極とが交互に積み重ねられ、その上面と下面とに外層用セラミック層が配設されて、直方体状に形成されたセラミック素体を有し、そのセラミック素体の両端面に外部電極が形成されている。このセラミック素体の両側面には、外部電極との接続を防止するために、サイドマージン部が形成されている。
上述したような積層セラミックコンデンサの製造方法として、特許文献1に記載の製造方法が開示されている。すなわち、この積層セラミックコンデンサの製造方法は、内部電極となる導電膜が表面に形成された複数のセラミックグリーンシートが積層され、マザー積層体が形成され、そのマザー積層体を切断するにあたり、外部電極が形成されない側面において導電膜が露出するように切断される。そして、その両側面に対して、サイドマージン部となるセラミックスラリーが塗布されることよって、ばらつきの少ない均一なサイドマージン部を形成するとしている。
特開昭61−248413号公報
しかしながら、特許文献1に記載される積層セラミックコンデンサの製造方法では、サイドマージン部の形成に用いられるセラミックスラリーは、内層用セラミック層を形成するために用いられるセラミックスラリーと同じ誘電体セラミック材料により構成されている。この積層セラミックコンデンサの製造方法の焼成工程において、内層用セラミック層を形成する条件で焼成すると、サイドマージン部の内部において空隙部が増加するため、この空隙部を介してサイドマージン部からの水分の浸入を防ぐことができず、積層セラミックコンデンサの信頼性が低下するといった問題があった。
それ故に、この発明の主たる目的は、サイドマージン部を有する積層体チップをより緻密に焼結することができ、信頼性を向上させた積層セラミックコンデンサを提供することである。
この発明にかかる積層セラミックコンデンサは、積層された複数の誘電体層と複数の内部電極を含む積層体と、内部電極に電気的に接続された外部電極とを備えた積層セラミックコンデンサであって、積層体は、積層方向において相対する第1の主面および第2の主面、積層方向と直交する幅方向において相対する第1の側面および第2の側面、並びに積層方向および幅方向と直交する長さ方向において相対する第1の端面および第2の端面を含む直方体状に形成され、複数の内部電極は、第1の端面に露出する第1の内部電極と、第1の内部電極と誘電体層を介して対向するように第2の端面に露出する第2の内部電極とを含み、複数の外部電極は、第1の端面を覆うように形成され、且つ第1の内部電極に電気的に接続された第1の外部電極と、第2の端面を覆うように形成され、且つ
第2の内部電極に接続された第2の外部電極とを含み、積層体を積層方向からみた断面で、第1主面から第2の主面まで第1の側面及び第2の側面に沿って延び、第1の内部電極と第2の内部電極が存在しない領域をサイドマージン部とすると、サイドマージン部は、積層体の第1および第2の側面側にそれぞれ位置するアウター層と、第1および第2内部電極側に位置するインナー層を有し、アウター層の厚み寸法は、インナー層の厚み寸法よりも大きい、積層セラミックコンデンサである。
また、この発明にかかる積層セラミックコンデンサは、積層された複数の誘電体層と複数の内部電極を含む積層体と、内部電極に電気的に接続された外部電極とを備えた積層セラミックコンデンサであって、積層体は、積層方向において相対する第1の主面および第2の主面、積層方向と直交する幅方向において相対する第1の側面および第2の側面、並びに積層方向および幅方向と直交する長さ方向において相対する第1の端面および第2の端面を含む直方体状に形成され、複数の内部電極は、第1の端面に露出する第1の内部電極と、第1の内部電極と誘電体層を介して対向するように第2の端面に露出する第2の内部電極とを含み、複数の外部電極は、第1の端面を覆うように形成され、且つ第1の内部電極に電気的に接続された第1の外部電極と、第2の端面を覆うように形成され、且つ第2の内部電極に接続された第2の外部電極とを含み、積層体を積層方向からみた断面で、第1主面から第2の主面まで第1の側面及び第2の側面に沿って延び、第1の内部電極と第2の内部電極が存在しない領域をサイドマージン部とすると、サイドマージン部は、積層体の第1および第2の側面側にそれぞれ位置するアウター層と、第1および第2内部電極側に位置するインナー層の2層によって構成され、アウター層の厚み寸法は、インナー層の厚み寸法よりも大きい、積層セラミックコンデンサである。
この発明にかかる積層セラミックコンデンサによれば、セラミック素体を積層方向からみて第1の内部電極と第2の内部電極が存在しない領域をサイドマージン部としたとき、サイドマージン部が、複数層構造とすることで、サイドマージン部からセラミック素体の内側に向かって、水分の浸入を抑制することができるため、積層セラミックコンデンサの耐湿性を向上させることができる。したがって、信頼性を向上させた積層セラミックコンデンサを提供することができる。
また、サイドマージン部を、内部電極側のインナー部と、セラミック素体の側面側のアウター部との2層に形成した場合でも、サイドマージン部からセラミック素体の内側に向かって、水分の浸入を抑制することができるため、積層セラミックコンデンサの耐湿性を向上させることができる。
この発明によれば、サイドマージン部を有する積層体チップをより緻密に焼結することができ、信頼性を向上させた積層セラミックコンデンサを提供することができる。
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
この発明にかかる積層セラミックコンデンサの外観の一例を示す概略斜視図である。 図1のA−A線における断面を示す断面図解図である。 図1のB−B線における断面を示す断面図解図である。 積層セラミックコンデンサの製造方法を説明するための説明図であって、(a)は、セラミックグリーンシートに導電膜を形成した状態を模式的に示した斜視図であり、(b)は、導電膜が形成されたセラミックグリーンシートを積み重ねる状態を模式的に示した斜視図である。 図4に示した積層セラミックコンデンサの製造方法において製造される積層体チップの外観の一例を示す概略斜視図である。
本発明にかかる積層セラミックコンデンサの一例について説明する。図1は、セラミック素体と外部電極とにより構成された積層セラミックコンデンサの外観の一例である積層セラミックコンデンサの概略斜視図を示し、図2は、図1のA−A線における断面を示す断面図解図を示す。また、図3は、図1のB−B線における断面を示す断面図解図を示す。
この実施の形態にかかる積層セラミックコンデンサ10は、概略、セラミック素体12と、セラミック素体12の両端面にそれぞれ形成された外部電極40,42とから構成される。
本発明にかかる積層セラミックコンデンサ10の大きさは、長さ(L)方向の寸法、幅(W)方向の寸法、積層(T)方向の寸法が、たとえば、1.6mm×0.8mm×0.8mm、1.0mm×0.5mm×0.5mm、0.6mm×0.3mm×0.3mm、0.4mm×0.2mm×0.2mmの組み合わせがある。
セラミック素体12は、直方体状に形成され、幅(W)方向および積層(T)方向に沿って延びる第1の端面13および第2の端面14と、長さ(L)方向および積層(T)方向に沿って延びる第1の側面15および第2の側面16と、長さ(L)方向および幅(W)方向に沿って延びる第1の主面17および第2の主面18とを有する。また、セラミック素体12において、第1の端面13および第2の端面14は、互いに対向し、第1の側面15および第2の側面16は互いに対向し、第1の主面17および第2の主面18は互いに対向する。また、第1の側面15および第2の側面16は、第1の端面13および第2の端面14に直交し、第1の主面17および第2の主面18は、第1の端面13および第1の側面16に直交する。さらに、セラミック素体12のコーナー部および稜部は、丸みが形成されていることが好ましい。
セラミック素体12は、複数の内層用セラミック層(誘電体セラミック層)20および複数の内層用セラミック層20同士の界面に配設された複数の第1の内部電極22および第2の内部電極24により構成される内層部26と、内層部26を積層(T)方向に挟むように外層用セラミック層が配設された外層部28,30と、内層部26および外層部28,30を幅(W)方向に挟むようにサイドマージン用のセラミック層が配設されたサイドマージン部32,34とで構成されている。換言すると、内層部26は、最も第1の主面17側あるいは第2の主面18側に配置された第1および第2の内部電極22,24に挟まれた領域である。また、サイドマージン部32,34は、セラミック素体12を積層(T)方向からみて、第1の内部電極22および第2の内部電極24が存在しない領域である。
内層用セラミック層20は、たとえば、Ba,Tiを含有するペロブスカイト型化合物を主成分とし、ペロブスカイト構造を備える誘電体セラミック粒子からなる。また、これらの主成分に添加剤として、Si、Mg、Baのうちの少なくとも1種が加えられており、セラミック粒子間にそれらの添加剤が存在している。焼成後の内層用セラミック層20の厚みは、0.3μm以上10μm以下であることが好ましい。
上下に配設された外層部28,30は、それぞれ、内層用セラミック層20と同じ誘電体セラミック材料が用いられている。なお、外層部28,30は、内層用セラミック層20と異なる誘電体セラミック材料で構成されていてもよい。焼成後の外層部28,30の厚みは、15μm以上40μm以下であることが好ましい。
第1の内部電極22と第2の内部電極24とは、厚み方向において、内層用セラミック層20を介して対向している。この第1の内部電極22と第2の内部電極24とが、内層用セラミック層20を介して対向している部分に静電容量が形成されている。
第1の内部電極22の左側端部は、セラミック素体12の第1の端面13に引き出されて外部電極40に電気的に接続されている。第2の内部電極24の右側端部は、セラミック素体12の第2の端面14に引き出されて外部電極42に電気的に接続されている。
第1および第2の内部電極22,24は、たとえば、Ni、Cuなどからなる。第1および第2の内部電極22,24の厚みは0.3μm以上2.0μm以下であることが好ましい。
サイドマージン部32,34は、セラミック素体12の側面側に位置するアウター部32a,34aおよび第1および第2の内部電極22,24側に位置するインナー部32b,34bを含む2層構造である。また、サイドマージン部32,34は、たとえば、BaTiO3などの主成分からなるペロブスカイト構造を備える誘電体セラミック材料からなる。また、これらの主成分に添加剤として、Si、Mg、Baのうちの少なくとも1種が加えられており、セラミック粒子間にそれらの添加剤が存在している。焼成後のサイドマージン部32,34の厚みは、5μm以上40μm以下であることが好ましい。特に、20μm以下で、本発明が有効に働く。また、好ましくは、インナー部32b,34bはアウター部32a,34aより厚みが薄く、具体的には、アウター部32a,34aの厚みは、5μm以上20μm以下が好ましく、インナー部32b,34bの厚みは、0.1μm以上20μm以下が好ましい。なお、アウター部32a,34aとインナー部32b,34bにおける焼結性の違いにより、光学顕微鏡を用いることで、サイドマージン部32,34が2層構造であることは容易に把握できる。また、サイドマージン部32,34は、アウター部32a,34a、インナー部32b,34bの2層だけでなく、複数層であってもよい。
なお、外層部28,30の厚さ、あるいはサイドマージン部32,34の厚さは、セラミック素体12を積層(T)方向および幅(W)方向からなる面に対して垂直になる方向へ長さが約1/2になるように研磨し、内部電極端部(セラミック誘電体が拡散している端部も含む)から外側に向かう長さを10層おきに測定し、その平均値から求められる。
また、サイドマージン部32,34において、インナー部32bからアウター部32aおよびインナー部34bからアウター部34aに向かって、空隙部が減少している。
このように、サイドマージン部32,34が形成された積層体チップを焼結させるときに、セラミック素体12における内部電極が備えられる内層部を焼結させるための条件であっても、このサイドマージン部32,34の内側から外側に向かって、空隙部を少なくすることができるため、サイドマージン部32,34からセラミック素体12の内側に向かって、水分の浸入が抑制されることから、積層セラミックコンデンサの耐湿性を向上させることができる。したがって、信頼性を向上させた積層セラミックコンデンサを提供することができる。
ここで、空隙部とは、空間もしくはガラスが埋まっている箇所と混在している状況である。空隙部の数は、30μm×30μmの範囲を倍率5000でSEMにより撮像し、カウントすることで確認できる。
また、サイドマージン部32,34のインナー部32b,34bにおけるセラミック粒子の粒径であるグレインサイズは、アウター部32a,34aにおけるグレインサイズに比べて小さくなっており、緻密性が増している。特に、サイドマージン部32,34近傍の第1および第2の内部電極22,24の端部において、グレインサイズがアウター部32a,34aにおけるグレインサイズより小さくなっている。
この空隙部は、サイドマージン部32,34の厚さの測定時と同様にセラミック素体12を研磨し、積層セラミックコンデンサ10の外形寸法が、たとえば、0.6mm×0.3mm×0.3mmの場合、倍率5000倍でSEM撮影し、空隙部と見られる点を数えることで観測することができる。
また、倍率20000〜50000倍でSEM撮影し、撮像範囲のグレインを選択しその大きさの平均(たとえば、50個)を算出することで、アウター部32a,34aおよびインナー部32b,34bにおけるグレインサイズの大きさの違いを把握することができる。
また、内層部26の内層用セラミック層20と、サイドマージン部32,34のアウター部32a,34aおよびインナー部32b,34bのセラミック粒子間における添加材であるBaの量は、
内層部20の内層用セラミック層20<アウター部32a,34a<インナー部32b,34b、
である。
このように、このサイドマージン部が内部電極側のインナー部と側面側のアウター部との2層に形成され、インナー部のBa含有量がアウター部のBaの含有量より多いことが好ましい。こうすることで、サイドマージン部を有する積層セラミックコンデンサの信頼性を向上させることができる。
すなわち、セラミック素体12のサイドマージン部の内側から外側に向かって、セラミック誘電体からなるセラミック粒子間のBaの含有量が減少している。そのため、サイドマージン部32,34が形成された積層体チップを焼結させるときに、セラミック素体12における内部電極が備えられる内層部を焼結させるための条件であっても、サイドマージン部32,34の外側の領域における誘電体セラミック粒子の粒成長を促進させることで、より緻密に焼結することができるため、サイドマージン部の外側を構成する誘電体セラミック層における空隙部を少なくすることができることから、サイドマージン部32,34からセラミック素体12の内側に向かって水分の侵入を防ぐことができる。
なお、このようなサイドマージン部32,34のセラミック粒子間における添加剤であるBaの含有量が異なる。なお、Baの含有量の違いは、TEM分析により見出すことができる。
サイドマージン部32,34のアウター部32a,34aおよびインナー部32b,34bにおけるBaの含有量は、Ti:1molに対するモル比が、センター値で、
アウター部32a,34aは、Ba:1.000より大きく1.020未満、
インナー部32b,34bは、Ba:1.020より大きく1.040未満、
となるように調合していることが好ましい。こうすることで、サイドマージン部を有する積層セラミックコンデンサの信頼性を向上させることができる。
また、サイドマージン部32,34側からセラミック素体12を研磨し、アウター部32a,34aおよびインナー部32b,34bの部分を研磨したそれぞれの粉を酸により溶解し、ICP発光分光分析を行うことで、アウター部32a,34aおよびインナー部32b,34bにおいて、上記のモル比となっていることを確認することができる。
さらに、これらの範囲において、アウター部32a,34aに対して、インナー部32b,34bのセラミック粒子間のBaの含有量が100%を超えて140%未満多く添加されることが好ましい。こうすることで、サイドマージン部を有する積層セラミックコンデンサの信頼性を向上させることができる。
外部電極40,42は、焼付けにより形成されるCuを含む電極層40a,42aと、その電極層40a,42aの表面に形成されるはんだ食われを防止するためにNiを含む第1のめっき層40b,42bと、第1のめっき層40b,42bの表面に形成されるSnを含む第2のめっき層40c,42cと、により構成された3重構造である。
図1に示す積層セラミックコンデンサ10では、サイドマージン部32,34の内側から外側に向かって空隙部が減少している。すなわち、図1に示す積層セラミックコンデンサでは、サイドマージン部32,34のインナー部32b,34bに比べてアウター部32a,34aにおける空隙部が少なくなっていることから、空隙部を介してサイドマージン部32,34からセラミック素体12の内側に向かう水分の侵入が抑制され、積層セラミックコンデンサ10の耐湿性を向上させることができる。
また、図1に示す積層セラミックコンデンサ10では、サイドマージン部32,34のインナー部32b,34bからアウター部32a,34a(すなわち、サイドマージン部32,34の内側から外側)に向かってセラミック粒子間のBaが減少している。また、インナー部32b,34bから、インナー部32b,34bと第1および第2の内部電極22,24の端部との間における内層用セラミック層20にBaが拡散することで、第1および第2の内部電極22,24のサイドマージン部32,34の近傍において、Baの量が多くなっている。したがって、第1および第2の内部電極22,24の端部におけるセラミック粒子の粒成長を抑制することができ、内部電極間の信頼性を向上させることができる。
一方、図1に示す積層セラミックコンデンサ10では、サイドマージン部32,34のアウター部32a,34aにおいてBaが少ないため、セラミック粒子の粒成長が促進され、より緻密に焼結させることができる。したがって、外部からの水分の侵入に対して強くなる。
次に、積層セラミックコンデンサの製造方法について説明する。図4は、積層セラミックコンデンサの製造方法を説明するための説明図であって、(a)は、セラミックグリーンシートに導電膜を形成した状態を模式的に示した斜視図であり、(b)は、導電膜が形成されたセラミックグリーンシートを積み重ねる状態を模式的に示した斜視図である。図5は、図4に示した積層セラミックコンデンサの製造方法において製造される積層体チップの概観の一例を示す概略斜視図である。以下、詳細に説明する。
(1)セラミック素体の形成
まず、誘電体セラミック材料として、BaおよびTiを含むペロブスカイト型化合物が準備される。この誘電体セラミック材料から得られた誘電体粉末に、添加剤として、Si、Mg、Baのうちの少なくとも1種、有機バインダ、有機溶剤、可塑剤および分散剤を所定の割合で混合し、セラミックスラリーが作製される。このセラミックスラリーは、樹脂フィルム(図示せず)上にセラミックグリーンシート50a(50b)として複数枚、成形される。セラミックグリーンシート50a(50b)の成形は、たとえば、ダイコータ、グラビアコータ、マイクログラビアコータ等を用いて行われる。
次に、図4(a)に示すように、セラミックグリーンシート50a(50b)の表面に、内部電極用導電性ペーストをX方向にストライプ形状に印刷し、乾燥することにより、内部電極22(24)となる導電膜52a(52b)が形成される。印刷方法は、スクリーン印刷、インクジェット印刷、グラビア印刷など各種の方法が用いられる。導電膜52a(52b)の厚みは、1.5μm以下が好ましい。
続いて、図4(b)に示すように、導電膜52a,52bが印刷された複数枚のセラミックグリーンシート50a,50bが、導電膜52a,52bの印刷する方向(X方向)とは垂直な方向(導電膜52a,52bの幅方向:Y方向)にずらされ、積み重ねられる。さらに、このように積層された内層部26となるセラミックグリーンシート50a,50bの上面および下面に、必要に応じて、外層部28,30となる導電膜が形成されていないセラミックグリーンシートが所定枚数積み重ねられ、マザー積層体が得られる。
次に、得られたマザー積層体はプレスされる。マザー積層体をプレスする方法は、剛体プレス、静水圧プレスなどの方法が用いられる。
続いて、プレスされたマザー積層体がチップ形状にカットされ、図5に示されるような積層体チップ60が得られる。マザー積層体をカットする方法は、押切り、ダイシング、レーザなどの各種方法が用いられる。
以上の工程を経ることで、積層体チップ60の両端面である一方端面は、セラミックグリーンシート50aの導電膜52aのみが露出しており、他方端面は、セラミックグリーンシート50bの導電膜52bのみが露出されている面となる。
また、積層体チップ60の両側面には、セラミックグリーンシート50aの導電膜52aおよびセラミックグリーンシート50bの導電膜52bのそれぞれが露出している面となる。
(2)サイドマージン部の形成
次に、サイドマージン部32,34となるサイドマージン用セラミックグリーンシートが準備される。以下、より詳細に説明する。
まず、誘電体セラミック材料として、BaおよびTiを含むペロブスカイト型化合物が準備される。この誘電体セラミック材料から得られた誘電体粉末に、添加剤として、Si、Mg、Baのうちの少なくとも1種、バインダ樹脂、有機溶剤、可塑剤および分散剤を所定の割合で混合し、セラミックスラリーが作製される。
ここで、サイドマージン部32,34のアウター部32a,34aとなるセラミックスラリーは、Baのモル比がTi:1molに対してBa:1.000より大きく1.020未満に調整される。また、サイドマージン部32,34のインナー部32b,34bとなるセラミックスラリーは、Baのモル比がTi:1molに対してBa:1.020より大きく1.040未満に調整される。
また、サイドマージン部32,34のアウター部32a,34aとなるセラミックスラリーに含まれるポリ塩化ビニル(PVC)の量は、サイドマージン部32,34のインナー部32b,34bとなるセラミックスラリーに含まれるポリ塩化ビニル(PVC)の量よりも多く含まれる。
さらに、サイドマージン部32,34のインナー部32b,34bとなるセラミックスラリーに含まれる溶剤は、アウター部用セラミックグリーンシートに対するシートアタックを防止するため、適宜最適な溶剤が選択される。また、このインナー部用セラミックグリーンシートは、積層体チップ60と接着するための役割を有している。
そして、樹脂フィルム上に、サイドマージン部32,34のアウター部32a,34aとなる作製されたセラミックスラリーを塗布し、乾燥して、アウター部用セラミックグリーンシートが作製される。
次に、アウター部用セラミックグリーンシートの表面に、サイドマージン部32,34のインナー部32b,34bとなる作製されたセラミックスラリーを塗布し、乾燥して、インナー部用セラミックグリーンシートが形成され、その結果、2層構造のサイドマージン用セラミックグリーンシートが作製される。
ここで、インナー部用セラミックグリーンシートの厚みは、アウター部用セラミックグリーンシートの厚みよりも薄くして形成される。たとえば、アウター部用セラミックグリーンシートの厚みは、焼成後の厚みが5μm以上20μm以下となるように形成され、インナー部用セラミックグリーンシートの厚みは、焼成後の厚みが0.1μm以上20μm以下となるように形成される。アウター部用セラミックグリーンシートの方がインナー部用セラミックグリーンシートより厚い方が好ましい。また、アウター部32a,34aとインナー部32b,34bとの間には界面が存在し、この界面により積層セラミックコンデンサ10にかかる応力を緩和することができる。
なお、上述の2層構造のサイドマージン用セラミックグリーンシートは、アウター部用セラミックグリーンシートの表面にインナー部用セラミックグリーンシートを印刷することで作製されたが、アウター部用セラミックグリーンシートとインナー部用セラミックグリーンシートをそれぞれ予め形成しておき、その後、それぞれを貼り合せることで2層構造としたサイドマージン用セラミックグリーンシートを作製してもよい。
次に、樹脂フィルムから、サイドマージン用セラミックグリーンシートが剥離される。
続いて、剥離されたサイドマージン用セラミックグリーンシートにおけるインナー部用セラミックグリーンシートに向かって、積層体チップ60の導電膜52a,52bが露出している一方側面あるいは他方側面をそれぞれ押し付けて打ち抜くことで、サイドマージン部32,34となる層が形成される。このとき、積層体チップ60の側面には、予め、接着剤となる有機溶剤を塗布しておくことが好ましい。
次に、そして、サイドマージン部32,34となる層が形成された積層体チップ60は、窒素雰囲気中、所定の条件で脱脂処理された後、窒素−水素−水蒸気混合雰囲気中、所定の温度で焼成され、焼結したセラミック素体12とされる。
次に、焼結したセラミック素体12の両端部に、それぞれ、Cuを主成分とする外部電極ペーストが塗布されて焼き付けられ、第1および第2の内部電極22,24に電気的に接続された電極層40a,42aが形成される。さらに、電極層40a,42aの表面に、Niめっきによる第1のめっき層40b,42bが形成され、第1のめっき層40b,42bの表面にSnめっきによる第2のめっき層40c,42cが形成され、外部電極40,42が形成される。
上述のようにして、図1に示す積層セラミックコンデンサ10が製造される。
なお、サイドマージン部32,34の形成は、積層体チップ60の導電膜52a,52bが露出している両側面に、サイドマージン用のセラミックスラリーの塗布によっても形成することができる。
すなわち、積層体チップ60の導電膜52a,52bが露出している両側面に、インナー部32b,34bとなるセラミックスラリーが塗布され、乾燥させ、さらに、アウター部32a,34aとなるセラミックスラリーが塗布される。
この場合、インナー部32b,34bとなるセラミックスラリーの厚み、あるいはアウター部32a,34aとなるセラミックスラリーの厚みの調整は、それぞれのセラミックスラリーに含まれる樹脂の量を調整することで行うことができる。
また、サイドマージン部32,34の形成は、積層体チップ60の両端面を樹脂などでマスクした上で、この積層体チップ60を丸ごとインナー部32b,34bとなるセラミックスラリー内にディッピングし、乾燥させ、さらに、アウター部32a,34aとなるセラミックスラリー内にディッピングすることで形成してもよい。この場合、外層部28,30も覆うように、サイドマージン部32,34として2層構造に形成される。
(実験例)
1.実施例および比較例
実験例では、以下に示す実施例および比較例の積層セラミックコンデンサの各試料が製造され、積層セラミックコンデンサの耐湿負荷試験による評価が行われた。
(実施例)
実施例では、上述の方法で図1に示す積層セラミックコンデンサ10を製造した。この場合、積層セラミックコンデンサ10の外形寸法を長さ0.6mm、幅0.3mm、高さ0.3mmとした。実施例では、サイドマージン部32,34における添加剤であるBaについて、Ti:1molに対するBaのモル比は、アウター部32a,34aが1.020とし、インナー部32b,34bが1.028とした。また、サイドマージン部32,34の厚みは20μmとし、アウター部32a,34aの厚みを16μmとし、インナー部32b,34bの厚みを4μmとした。また、内層用セラミック層20の厚みは、1層あたり0.83μmとし、第1および第2の内部電極22,24の1層あたりの厚みは、0.40μmとし、外層部28および外層部30の厚みは、それぞれ25μmとした。なお、厚みの数値は、全て焼成後の数値である。また、内層用セラミック層20の積層枚数は、280層とした。
(比較例)
比較例では、サイドマージン部の添加材であるBaについて、Ti:1molに対するBaのモル比を一様に1.020とした以外は、実施例と同じ条件で積層セラミックコンデンサを製造した。
(耐湿負荷試験)
実施例および比較例の各試料に対して、耐湿負荷試験を行った。耐湿負荷試験の条件は、相対湿度95%、温度40度とし、定格電圧6.3Vを印加して行った。そして、各試料の絶縁抵抗値を測定し、1.0×106[Ω]以内の絶縁抵抗の劣化が起きた場合を不良と判定した。この耐湿負荷試験には、実施例および比較例の試料それぞれ36個ずつ準備した。
耐湿負荷試験の結果、比較例の積層セラミックコンデンサでは、不良と判定された試料数は、36個中36個であった。
一方、実施例の積層セラミックコンデンサでは、不良と判定された試料数は、36個中0個であった。
したがって、実施例ではすべての試料で、信頼性の高い積層セラミックコンデンサを得ることができた。
なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。また、セラミック電子部品のセラミック層の厚み、層数、対向電極面積および外形寸法は、これに限定されるものではない。
10 積層セラミックコンデンサ
12 セラミック素体
13 第1の端面
14 第2の端面
15 第1の側面
16 第2の側面
17 第1の主面
18 第2の主面
20 内層用セラミック層
22 第1の内部電極
24 第2の内部電極
26 内層部
28、30 外層部
32、34 サイドマージン部
32a、34a アウター部
32b、34b インナー部
40、42 外部電極
40a、42a 電極層
40b、42b 第1のめっき層
40c、42c 第2のめっき層
50a、50b セラミックグリーンシート
52a、52b 導電膜
60 積層体チップ

Claims (12)

  1. 積層された複数の誘電体層と複数の内部電極を含む積層体と、前記内部電極に電気的に接続された外部電極とを備えた積層セラミックコンデンサであって、
    前記積層体は、積層方向において相対する第1の主面および第2の主面、積層方向と直
    交する幅方向において相対する第1の側面および第2の側面、並びに積層方向および幅方向と直交する長さ方向において相対する第1の端面および第2の端面を含む直方体状に形成され、
    前記複数の内部電極は、前記第1の端面に露出する第1の内部電極と、前記第1の内部電極と誘電体層を介して対向するように前記第2の端面に露出する第2の内部電極とを含み、
    前記複数の外部電極は、前記第1の端面を覆うように形成され、且つ前記第1の内部電極に電気的に接続された第1の外部電極と、前記第2の端面を覆うように形成され、且つ前記第2の内部電極に接続された第2の外部電極とを含み、
    前記積層体を積層方向からみた断面で、前記第1主面から前記第2の主面まで前記第1の側面及び前記第2の側面に沿って延び、前記第1の内部電極と前記第2の内部電極が存在しない領域をサイドマージン部とすると、
    前記サイドマージン部は、前記積層体の前記第1および第2の側面側にそれぞれ位置するアウター層と、前記第1および第2内部電極側に位置するインナー層を有し
    前記アウター層の厚み寸法は、前記インナー層の厚み寸法よりも大きい、積層セラミックコンデンサ。
  2. 積層された複数の誘電体層と複数の内部電極を含む積層体と、前記内部電極に電気的に接続された外部電極とを備えた積層セラミックコンデンサであって、
    前記積層体は、積層方向において相対する第1の主面および第2の主面、積層方向と直交する幅方向において相対する第1の側面および第2の側面、並びに積層方向および幅方向と直交する長さ方向において相対する第1の端面および第2の端面を含む直方体状に形成され、
    前記複数の内部電極は、前記第1の端面に露出する第1の内部電極と、前記第1の内部電極と誘電体層を介して対向するように前記第2の端面に露出する第2の内部電極とを含み、
    前記複数の外部電極は、前記第1の端面を覆うように形成され、且つ前記第1の内部電極に電気的に接続された第1の外部電極と、前記第2の端面を覆うように形成され、且つ前記第2の内部電極に接続された第2の外部電極とを含み、
    前記積層体を積層方向からみた断面で、前記第1主面から前記第2の主面まで前記第1の側面及び前記第2の側面に沿って延び、前記第1の内部電極と前記第2の内部電極が存在しない領域をサイドマージン部とすると、
    前記サイドマージン部は、前記積層体の前記第1および第2の側面側にそれぞれ位置するアウター層と、前記第1および第2内部電極側に位置するインナー層の2層によって構成され、
    前記アウター層の厚み寸法は、前記インナー層の厚み寸法よりも大きい、積層セラミックコンデンサ。
  3. 前記アウター層の幅方向の寸法は、5μm以上20μm以下である、請求項1または請求項2に記載の積層セラミックコンデンサ。
  4. 前記インナー層の幅方向の寸法は、0.1μm以上20μm以下である、請求項1または請求項2に記載の積層セラミックコンデンサ。
  5. 前記誘電体層の厚みは、0.3μm以上10μm以下である、請求項1または請求項2に記載の積層セラミックコンデンサ。
  6. 前記内部電極の厚みは、0.3μm以上2.0μm以下である、請求項1または請求項2に記載の積層セラミックコンデンサ。
  7. 前記サイドマージン層は、前記内部電極のための導電膜が露出する積層体チップの両側面にセラミックスラリー、またはセラミックグリーンシートが付着されることで形成される、請求項1または請求項2に記載の積層セラミックコンデンサ。
  8. 前記積層体は、複数の前記誘電体層および前記複数の誘電体層同士の界面に配設された複数の前記第1の内部電極および前記第2の内部電極により構成される内層部と、
    前記内層部を積層方向に挟むように配設された外層部と、
    を含む、請求項1または請求項2に記載の積層セラミックコンデンサ。
  9. 前記外層部の厚みは、15μm以上である、請求項8に記載の積層セラミックコンデンサ。
  10. 前記外層部の厚みは、40μm以下である、請求項8に記載の積層セラミックコンデンサ。
  11. 前記外層部は、前記内層部を構成する誘電体層と同じ誘電体セラミック材料で構成されている、請求項8に記載の積層セラミックコンデンサ。
  12. 前記外層部は、前記内層部を構成する誘電体層と異なる誘電体セラミック材料で構成されている、請求項8に記載の積層セラミックコンデンサ。
JP2018112666A 2014-05-21 2018-06-13 積層セラミックコンデンサ Active JP6627916B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019212826A JP6977755B2 (ja) 2014-05-21 2019-11-26 積層セラミックコンデンサ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014105588 2014-05-21
JP2014105588 2014-05-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015075012A Division JP6439551B2 (ja) 2014-05-21 2015-04-01 積層セラミックコンデンサ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019212826A Division JP6977755B2 (ja) 2014-05-21 2019-11-26 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
JP2018174336A true JP2018174336A (ja) 2018-11-08
JP6627916B2 JP6627916B2 (ja) 2020-01-08

Family

ID=64108760

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2018112666A Active JP6627916B2 (ja) 2014-05-21 2018-06-13 積層セラミックコンデンサ
JP2019212826A Active JP6977755B2 (ja) 2014-05-21 2019-11-26 積層セラミックコンデンサ
JP2021138492A Active JP7338665B2 (ja) 2014-05-21 2021-08-27 積層セラミックコンデンサ
JP2023135209A Pending JP2023156502A (ja) 2014-05-21 2023-08-23 積層セラミックコンデンサ

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2019212826A Active JP6977755B2 (ja) 2014-05-21 2019-11-26 積層セラミックコンデンサ
JP2021138492A Active JP7338665B2 (ja) 2014-05-21 2021-08-27 積層セラミックコンデンサ
JP2023135209A Pending JP2023156502A (ja) 2014-05-21 2023-08-23 積層セラミックコンデンサ

Country Status (1)

Country Link
JP (4) JP6627916B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053661A (zh) * 2019-12-27 2021-06-29 株式会社村田制作所 层叠陶瓷电容器
CN113053662A (zh) * 2019-12-27 2021-06-29 株式会社村田制作所 层叠陶瓷电容器
CN113555215A (zh) * 2020-04-24 2021-10-26 株式会社村田制作所 层叠陶瓷电容器
CN115083775A (zh) * 2021-03-12 2022-09-20 株式会社村田制作所 层叠陶瓷电容器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005145791A (ja) * 2003-11-19 2005-06-09 Tdk Corp 電子部品、誘電体磁器組成物およびその製造方法
JP2006179873A (ja) * 2004-12-23 2006-07-06 Samsung Electro Mech Co Ltd 積層型チップキャパシタ及びその製造方法
JP2009016796A (ja) * 2007-06-08 2009-01-22 Murata Mfg Co Ltd 積層セラミック電子部品
JP2010050263A (ja) * 2008-08-21 2010-03-04 Murata Mfg Co Ltd 積層セラミック電子部品
JP2012004236A (ja) * 2010-06-15 2012-01-05 Tdk Corp セラミック電子部品およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5590054B2 (ja) 2012-02-07 2014-09-17 株式会社村田製作所 積層セラミック電子部品の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005145791A (ja) * 2003-11-19 2005-06-09 Tdk Corp 電子部品、誘電体磁器組成物およびその製造方法
JP2006179873A (ja) * 2004-12-23 2006-07-06 Samsung Electro Mech Co Ltd 積層型チップキャパシタ及びその製造方法
JP2009016796A (ja) * 2007-06-08 2009-01-22 Murata Mfg Co Ltd 積層セラミック電子部品
JP2010050263A (ja) * 2008-08-21 2010-03-04 Murata Mfg Co Ltd 積層セラミック電子部品
JP2012004236A (ja) * 2010-06-15 2012-01-05 Tdk Corp セラミック電子部品およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053661A (zh) * 2019-12-27 2021-06-29 株式会社村田制作所 层叠陶瓷电容器
CN113053662A (zh) * 2019-12-27 2021-06-29 株式会社村田制作所 层叠陶瓷电容器
CN113053661B (zh) * 2019-12-27 2022-12-02 株式会社村田制作所 层叠陶瓷电容器
CN113053662B (zh) * 2019-12-27 2022-12-02 株式会社村田制作所 层叠陶瓷电容器
CN113555215A (zh) * 2020-04-24 2021-10-26 株式会社村田制作所 层叠陶瓷电容器
CN115083775A (zh) * 2021-03-12 2022-09-20 株式会社村田制作所 层叠陶瓷电容器
CN115083775B (zh) * 2021-03-12 2024-04-16 株式会社村田制作所 层叠陶瓷电容器

Also Published As

Publication number Publication date
JP2023156502A (ja) 2023-10-24
JP2021184498A (ja) 2021-12-02
JP6977755B2 (ja) 2021-12-08
JP6627916B2 (ja) 2020-01-08
JP2020025146A (ja) 2020-02-13
JP7338665B2 (ja) 2023-09-05

Similar Documents

Publication Publication Date Title
JP6439551B2 (ja) 積層セラミックコンデンサ
KR102617578B1 (ko) 적층 세라믹 콘덴서
US11610736B2 (en) Electronic component
KR101993861B1 (ko) 적층 세라믹 콘덴서
JP7338665B2 (ja) 積層セラミックコンデンサ
US11239030B2 (en) Electronic component
JP7237806B2 (ja) 積層セラミックコンデンサ
JP2020068227A (ja) 積層セラミック電子部品
JP7314983B2 (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191118

R150 Certificate of patent or registration of utility model

Ref document number: 6627916

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150