CN113053661B - 层叠陶瓷电容器 - Google Patents

层叠陶瓷电容器 Download PDF

Info

Publication number
CN113053661B
CN113053661B CN202011572640.1A CN202011572640A CN113053661B CN 113053661 B CN113053661 B CN 113053661B CN 202011572640 A CN202011572640 A CN 202011572640A CN 113053661 B CN113053661 B CN 113053661B
Authority
CN
China
Prior art keywords
layer
dielectric ceramic
internal electrode
dielectric
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011572640.1A
Other languages
English (en)
Other versions
CN113053661A (zh
Inventor
若岛诚宽
齐藤雄太
黑须勇太
福永大树
筒井悠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020186023A external-priority patent/JP2021108365A/ja
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN113053661A publication Critical patent/CN113053661A/zh
Application granted granted Critical
Publication of CN113053661B publication Critical patent/CN113053661B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/01Form of self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Abstract

本发明通过至少使基于作为台阶消除用而配置的电介质陶瓷层的元件厚度具有充分的厚度,从而提供一种可靠性高的层叠陶瓷电容器。将第1电介质陶瓷层的包含长度方向的中央部、层叠方向以及宽度方向的面中的层叠方向的中央部处的厚度设为T1,将第1电介质陶瓷层的宽度方向的端部的厚度设为T2,将第1内部电极层中的不与第2外部电极连接的长度方向的端部和第2外部电极之间、以及第2内部电极层中的不与第1外部电极连接的长度方向的端部和第1外部电极之间的各自的厚度设为T3,在该情况下,T1和T2的厚度之差为T1的10%以内,T3的厚度比T1以及T2大,其差为T1以及T2的10%以上。

Description

层叠陶瓷电容器
技术领域
本发明涉及层叠陶瓷电容器。
背景技术
近年来,层叠陶瓷电容器等层叠陶瓷电子部件谋求小型化以及高电容化。为了实现层叠陶瓷电容器的小型化以及高电容化,以下作法是有效的,即,通过对层叠了多个电介质陶瓷层和多个内部电极层的层叠体的各侧面减薄侧方余量,从而增大相互对置的内部电极层的面积。
在专利文献1公开了一种电子部件的制造方法,具备:准备芯片的工序,该芯片包含层叠的多个电介质陶瓷层和多个内部电极层,并在侧面露出了上述多个内部电极层;将多个覆盖用电介质片相互粘合而形成电介质层叠片的工序;以及在上述芯片的侧面粘附上述电介质层叠片的工序。
此外,在专利文献2公开了如下内容,即,在将印刷有内部电极的陶瓷生片层叠多片并进行加压、烧成而制造层叠陶瓷电容器时,通过在未印刷内部电极的区域赋予台阶消除用陶瓷浆料,从而能够抑制在内部电极彼此相互重叠的部分和不相互重叠的部分产生台阶。
在先技术文献
专利文献
专利文献1:日本特开2017-147358号公报
专利文献2:日本特开2003-209025号公报
然而,在引用文献1中,对于粘合于层叠体的侧面的陶瓷电介质片的组成没有特别提及。此外,在引用文献2中,对于所使用的台阶消除用陶瓷膏的组成也没有特别提及。因此,在引用文献1以及2中,存在通过对电介质层叠片以及台阶消除用陶瓷膏的组成进行优化从而使层叠陶瓷电容器的可靠性提高的余地。
此外,在引用文献2记载的基于台阶消除用陶瓷膏的电介质陶瓷层在烧成后厚度会降低,由此作为元件的厚度,即,元件厚度变得不充分,有可能导致作为层叠陶瓷电容器的可靠性的下降。
发明内容
发明要解决的课题
本发明的目的在于,提供一种通过至少使基于作为台阶消除用而配置的电介质陶瓷层的元件厚度具有充分的厚度从而能够使可靠性提高的层叠陶瓷电容器。
用于解决课题的技术方案
本发明的层叠陶瓷电容器具备:层叠体,包含在层叠方向上层叠的电介质陶瓷层以及内部电极层;和外部电极,与所述内部电极层连接,在所述层叠陶瓷电容器中,所述层叠体具有:第1主面以及第2主面,在所述层叠方向上相对;第1侧面以及第2侧面,在与所述层叠方向正交的宽度方向上相对;和第1端面以及第2端面,在与所述层叠方向以及所述宽度方向正交的长度方向上相对,所述内部电极层包含:第1内部电极层,引出到所述第1端面;和第2内部电极层,引出到所述第2端面,使得隔着所述电介质陶瓷层而与所述第1内部电极层对置,所述外部电极包含:第1外部电极,配置在所述第1端面上,且与所述第1内部电极层连接;和第2外部电极,配置在所述第2端面上,且与所述第2内部电极层连接,所述电介质陶瓷层包含第1电介质陶瓷层和第2电介质陶瓷层,所述第1电介质陶瓷层配置在所述第1内部电极层与所述第2内部电极层之间,所述第2电介质陶瓷层配置为包含隔着所述内部电极层对置的所述第1电介质陶瓷层间的未配置所述内部电极层的区域,且其一部分与所述第1电介质陶瓷层在所述层叠方向上重叠,所述层叠体具有:内层部,所述第1内部电极层以及所述第2内部电极层隔着所述电介质陶瓷层交替地层叠;外层部,配置为在所述层叠方向上夹着所述内层部,且包含陶瓷材料;和第3电介质陶瓷层,配置为在所述宽度方向上夹着所述内层部以及所述外层部,且包含电介质陶瓷材料,将所述第1电介质陶瓷层的包含所述长度方向的中央部、所述层叠方向以及所述宽度方向的面中的所述层叠方向的中央部处的厚度设为T1,将所述第1电介质陶瓷层的所述宽度方向的端部的厚度设为T2,将所述第1内部电极层中的不与所述第2外部电极连接的所述长度方向的端部和所述第2外部电极之间、以及所述第2内部电极层中的不与所述第1外部电极连接的所述长度方向的端部和所述第1外部电极之间的各自的厚度设为T3,在该情况下,所述T1和所述T2的厚度之差为所述T1的10%以内,所述T3的厚度比所述T1以及所述T2大,其差为所述T1以及所述T2的10%以上。
发明效果
根据本发明,通过至少使基于作为台阶消除用而配置的电介质陶瓷层的元件厚度具有充分的厚度,从而能够提供一种可靠性高的层叠陶瓷电容器。
附图说明
图1是示意性地示出本发明的层叠陶瓷电容器的一个例子的立体图。
图2是示意性地示出构成图1所示的层叠陶瓷电容器的层叠体的一个例子的立体图。
图3是图1所示的层叠陶瓷电容器的A-A线剖视图。
图4是图1所示的层叠陶瓷电容器的C-C线剖视图。
图5是图1所示的层叠陶瓷电容器的B-B线剖视图。
图6是示意性地示出陶瓷生片的一个例子的俯视图。
图7是示意性地示出陶瓷生片的一个例子的俯视图。
图8是示意性地示出陶瓷生片的一个例子的俯视图。
图9是示意性地示出母块的一个例子的分解立体图。
图10是示意性地示出生芯片的一个例子的立体图。
图11是本发明的层叠陶瓷电容器的LT剖面的一部分,是示意性地示出第1合金部以及第2合金部的图。
图12是图11的一部分放大图。
图13是本发明的层叠陶瓷电容器的LT剖面的一部分,是示意性地示出第1散布内部电极、第2散布内部电极以及第4合金部的图。
图14是示意性地示出本发明的层叠陶瓷电容器的WT剖面的一部分,是示意性地示出第1合金部以及第3合金部的图。
图15是图14的一部分放大图,是示意性地示出第5合金部的图。
图16是示意性地示出在本发明的层叠陶瓷电容器中第2电介质陶瓷层的端部与内部电极层的端部重叠的方式的剖视图。
图17是示意性地示出在本发明的层叠陶瓷电容器中第2电介质陶瓷层的端部与内部电极层的端部重叠的方式的剖视图。
图18是用于说明对本发明的层叠陶瓷电容器的内部电极层中包含的金属元素量进行分析的TEM分析方法的图。
图19是图5的一部分,是示出本发明的交点附近区域的图。
图20是用于说明对第1电介质陶瓷层以及第3电介质陶瓷层中包含的电介质粒子的平均粒径进行测定的方法的图。
图21是用于说明对第3电介质陶瓷层中包含的电介质粒子的平均粒径进行测定的方法的图。
图22是用于说明对第2电介质陶瓷层以及交点附近区域中包含的电介质粒子的平均粒径进行测定的方法的第1阶段的图。
图23是用于说明对第2电介质陶瓷层以及交点附近区域中包含的电介质粒子的平均粒径进行测定的方法的第2阶段的图。
图24是用于说明对交点附近区域中包含的电介质粒子的平均粒径进行测定的方法的图。
图25是示意性地示出在本发明的层叠陶瓷电容器的制造方法中除去未烧成的层叠体的侧面的工序的图。
图26是示出在本发明的层叠陶瓷电容器的制造方法中除去了侧面的未烧成的层叠体的端面的图。
图27是示意性地示出在本发明的层叠陶瓷电容器的制造方法中第2电介质陶瓷层的端部与内部电极层的端部重叠的方式的剖视图。
图28是本发明的层叠陶瓷电容器的WT剖面的一部分,是示意性地示出第2电介质陶瓷层的缺损部的图。
图29是图28的K-K线剖视图。
图30是本发明的层叠陶瓷电容器的LT剖面的一部分,是示意性地示出第1偏析的图。
图31是图30的一部分放大图。
图32是本发明的层叠陶瓷电容器的WT剖面的一部分,是示意性地示出第2偏析的图。
图33是本发明的层叠陶瓷电容器的LW剖面的一部分,是示出偏析到第1角部区域以及第2角部区域的第3偏析的图。
图34是示意性地示出在本发明的层叠陶瓷电容器中第2电介质陶瓷层的端部与第3偏析重叠的方式的剖视图。
图35是示出本发明的层叠陶瓷电容器的长度(L)方向的中央部处的第1电介质陶瓷层的厚度的图。
图36是示出本发明的层叠陶瓷电容器的第2电介质陶瓷层的厚度的图。
附图标记说明
1:层叠陶瓷电容器;
10:层叠体;
11:层叠体的第1主面;
12:层叠体的第2主面;
13:层叠体的第1侧面(侧面);
14:层叠体的第2侧面(侧面);
15:层叠体的第1端面;
16:层叠体的第2端面;
20:电介质陶瓷层;
20a:第1电介质陶瓷层;
20b:第2电介质陶瓷层;
21:第1内部电极层;
22:第2内部电极层;
30:内层部;
31、32:外层部;
41、42:第3电介质陶瓷层;
51:第1外部电极;
52:第2外部电极。
具体实施方式
以下,对本发明的层叠陶瓷电容器进行说明。
然而,本发明并不限定于以下的结构,能够在不变更本发明的主旨的范围内适当地变更而进行应用。另外,将以下记载的各个优选的结构组合了两个以上的结构也还是本发明。
[层叠陶瓷电容器]
图1是示意性地示出本发明的层叠陶瓷电容器的一个例子的立体图。图2是示意性地示出构成图1所示的层叠陶瓷电容器的层叠体的一个例子的立体图。图3是图1所示的层叠陶瓷电容器的A-A线剖视图。图4是图1所示的层叠陶瓷电容器的C-C线剖视图。
在本说明书中,将层叠陶瓷电容器以及层叠体的层叠方向、宽度方向、长度方向设为在图1所示的层叠陶瓷电容器1以及图2所示的层叠体10中分别用箭头T、W、L规定的方向。在此,层叠(T)方向、宽度(W)方向和长度(L)方向相互正交。层叠(T)方向是多个电介质陶瓷层20和多对第1内部电极层21以及第2内部电极层22被堆叠的方向。
图1所示的层叠陶瓷电容器1具备层叠体10和分别没置在层叠体10的两端面的第1外部电极51以及第2外部电极52。
如图2所示,层叠体10呈长方体状或大致长方体状,具有在层叠(T)方向上相对的第1主面11以及第2主面12、在与层叠(T)方向正交的宽度(W)方向上相对的第1侧面13以及第2侧面14、和在与层叠(T)方向以及宽度(W)方向正交的长度(L)方向上相对的第1端面15以及第2端面16。
在本说明书中,将与第1端面15以及第2端面16正交且与层叠(T)方向平行的层叠陶瓷电容器1或层叠体10的剖面称为长度(L)方向以及层叠(T)方向的剖面即LT剖面。此外,将与第1侧面13以及第2侧面14正交且与层叠(T)方向平行的层叠陶瓷电容器1或层叠体10的剖面称为宽度(W)方向以及层叠(T)方向的剖面即WT剖面。此外,将与第1侧面13、第2侧面14、第1端面15以及第2端面16正交且与层叠(T)方向正交的层叠陶瓷电容器1或层叠体10的剖面称为长度(L)方向以及宽度(W)方向的剖面即LW剖面。因此,图3是层叠陶瓷电容器1的LT剖面,图4是层叠陶瓷电容器1的WT剖面。
层叠体10优选在角部以及棱线部带有圆角。角部是层叠体的3个面相交的部分,棱线部是层叠体的两个面相交的部分。
如图2、图3以及图4所示,层叠体10具有层叠构造,该层叠构造包含在层叠(T)方向上层叠的多个电介质陶瓷层20和沿着电介质陶瓷层20间的界面形成的多对第1内部电极层21以及第2内部电极层22。电介质陶瓷层20沿着宽度(W)方向以及长度(L)方向延伸,第1内部电极层21以及第2内部电极层22各自沿着电介质陶瓷层20呈平板状延伸。
第1内部电极层21引出到层叠体10的第1端面15。另一方面,第2内部电极层22引出到层叠体10的第2端面16。
第1内部电极层21和第2内部电极层22在层叠(T)方向上隔着电介质陶瓷层20对置。通过第1内部电极层21和第2内部电极层22隔着电介质陶瓷层20对置的部分产生静电电容。
第1内部电极层21以及第2内部电极层22各自优选包含Ni、Cu、Ag、Pd、Ag-Pd合金、Au等金属。第1内部电极层21以及第2内部电极层22各自也可以除上述金属以外还包含与电介质陶瓷层20相同的电介质陶瓷材料。
电介质陶瓷层20具有第1电介质陶瓷层20a和第2电介质陶瓷层20b。
第1电介质陶瓷层20a是配置在第1内部电极层21与第2内部电极层22之间的电介质陶瓷层。
第2电介质陶瓷层20b是配置在隔着内部电极层(21、22)对置的第1电介质陶瓷层20a间的未配置内部电极层(21、22)的区域的电介质陶瓷层。
第1外部电极51设置在层叠体10的第1端面15,在图1中,具有绕到第1主面11、第2主面12、第1侧面13以及第2侧面14的各一部分的部分。第1外部电极51在第1端面15中与第1内部电极层21连接。
第2外部电极52设置在层叠体10的第2端面16,在图1中,具有绕到第1主面11、第2主面12、第1侧面13以及第2侧面14的各一部分的部分。第2外部电极52在第2端面16中与第2内部电极层22连接。
第1外部电极51以及第2外部电极52分别优选包含含有Ni以及陶瓷材料的Ni层。Ni层是基底电极层。这样的Ni层能够通过与第1内部电极层21以及第2内部电极层22同时烧成的所谓的共烧法来形成。Ni层优选直接配置在层叠体10。
第1外部电极51优选从层叠体10的第1端面15侧起依次包含Ni层、第1镀覆层和第2镀覆层。同样地,第2外部电极52优选从层叠体10的第2端面16侧起依次包含Ni层、第1镀覆层和第2镀覆层。第1镀覆层优选通过Ni镀覆来形成,第2镀覆层优选通过Sn镀覆来形成。第1外部电极51以及第2外部电极52分别可以在Ni层与第1镀覆层之间包含含有导电性粒子以及树脂的导电性树脂层。作为导电性树脂层中的导电性粒子,例如,可列举Cu、Ag、Ni等金属粒子。
另外,Ni层也可以通过在烧成后的层叠体的端面涂敷导电性膏并进行烧附的所谓的后烧法来形成。在该情况下,Ni层也可以不含有陶瓷材料。
或者,第1外部电极51以及第2外部电极52分别可以包含含有Cu等金属的基底电极层。基底电极层可以通过共烧法来形成,也可以通过后烧法来形成。此外,基底电极层也可以是多个层。
例如,第1外部电极51也可以是4层构造,该4层构造从层叠体10的第1端面15侧起依次包含作为基底电极层的Cu层、含有导电性粒子以及树脂的导电性树脂层、第1镀覆层和第2镀覆层。同样地,第2外部电极52也可以是4层构造,该4层构造从层叠体10的第2端面16侧起依次包含作为基底电极层的Cu层、含有导电性粒子以及树脂的导电性树脂层、第1镀覆层和第2镀覆层。
如图3以及图4所示,电介质陶瓷层20具有第1电介质陶瓷层20a和第2电介质陶瓷层20b。
第1电介质陶瓷层20a配置在第1内部电极层21与第2内部电极层22之间。
第2电介质陶瓷层20b配置在隔着内部电极层对置的第1电介质陶瓷层20a间的未配置内部电极层的区域。
如图2、图3以及图4所示,层叠体10具备:内层部30,第1内部电极层21以及第2内部电极层22隔着电介质陶瓷层20对置;外层部31以及32,配设为在层叠(T)方向上夹着内层部30;和第3电介质陶瓷层41以及42,配设为在宽度(W)方向上夹着内层部30、外层部31以及外层部32。第3电介质陶瓷层41以及42也称为侧方余量部。
在图3以及图4中,内层部30是沿着层叠(T)方向被最靠近第1主面11的第1内部电极层21和最靠近第2主面12的第1内部电极层21夹着的区域。虽然未图示,但是外层部31以及外层部32各自优选包含在层叠(T)方向上层叠的多个电介质陶瓷层20,更优选包含第1电介质陶瓷层20a。
外层部31以及32各自的厚度优选为15μm以上且40μm以下。另外,外层部31以及32各自也可以不是多层构造而是单层构造。
如图4所示,第3电介质陶瓷层41以及第3电介质陶瓷层42各自可以包含在宽度(W)方向上层叠的多个电介质陶瓷层。
在构成第3电介质陶瓷层的多个电介质陶瓷层之中,将宽度方向的最内侧的层称为内侧层,将最外侧的层称为外侧层。在内侧层与外侧层之间存在界面。
在图4中,第3电介质陶瓷层41是如下的二层构造,即,作为该电介质陶瓷层,包含配置在层叠体10的最内侧的内侧层41a和配置在层叠体10的最外侧的外侧层41b。同样地,第3电介质陶瓷层42是如下的二层构造,即,作为该电介质陶瓷层,包含配置在层叠体10的最内侧的内侧层42a和配置在层叠体10的最外侧的外侧层42b。
另外,第3电介质陶瓷层并不限定于二层构造,也可以是3层以上的构造。在第3电介质陶瓷层包含3层以上的电介质陶瓷层的情况下,将配置在宽度方向的最内侧的电介质陶瓷层设为内侧层,将配置在宽度方向的最外侧的电介质陶瓷层设为外侧层。
此外,在层叠体的第1侧面侧的第3电介质陶瓷层和第2侧面侧的第3电介质陶瓷层中,电介质陶瓷层的层数可以不同。
在第3电介质陶瓷层为包含内侧层以及外侧层的二层构造的情况下,根据内侧层以及外侧层中的烧结性的差异,通过使用光学显微镜以暗视场进行观察,从而能够确认是二层构造,以及能够确认层间的界面。在第3电介质陶瓷层为3层以上的构造的情况下也是同样的。
第1电介质陶瓷层20a、第2电介质陶瓷层20b以及第3电介质陶瓷层41、42例如包含以BaTiO3等为主成分的电介质陶瓷材料。也可以在构成内层部30的电介质陶瓷层20进一步含有烧结助剂元素。
构成第1电介质陶瓷层、第2电介质陶瓷层以及第3电介质陶瓷层的电介质陶瓷层也可以包含陶瓷颗粒(grain)。对于陶瓷颗粒的直径的细节,将在后面叙述。
在本发明的层叠陶瓷电容器中,第1电介质陶瓷层、第2电介质陶瓷层、第3电介质陶瓷层中的至少一个电介质陶瓷层的组成与其它电介质陶瓷层的组成不同。
第1电介质陶瓷层、第2电介质陶瓷层以及第3电介质陶瓷层在配置的目的、制造方法上所要求的特性均不同,因此通过使第1电介质陶瓷层、第2电介质陶瓷层、第3电介质陶瓷层中的至少一个电介质陶瓷层的组成与其它电介质陶瓷层的组成不同,从而能够实现与配置电介质陶瓷层的地方相应的最佳的组成,能够提高可靠性。
在本发明的层叠陶瓷电容器中,可以是第1电介质陶瓷层的组成与第2电介质陶瓷层以及第3电介质陶瓷层的组成不同,也可以是第2电介质陶瓷层的组成与第1电介质陶瓷层以及第3电介质陶瓷层的组成不同,也可以是第3电介质陶瓷层的组成与第1电介质陶瓷层以及第2电介质陶瓷层的组成不同,也可以是第1电介质陶瓷层、第2电介质陶瓷层以及第3电介质陶瓷层的组成相互不同。
在本发明的层叠陶瓷电容器中,优选第2电介质陶瓷层的组成和第3电介质陶瓷层的组成不同,更优选第1电介质陶瓷层、第2电介质陶瓷层以及第3电介质陶瓷层的组成全部不同。
另外,在第3电介质陶瓷层包含多个电介质陶瓷层的情况下,构成第3电介质陶瓷层的多个电介质陶瓷层相互可以是相同的组成,也可以是不同的组成。
在构成第3电介质陶瓷层的多个电介质陶瓷层中的任一个的组成与第1电介质陶瓷层不同的情况下,可以说第3电介质陶瓷层的组成和第1电介质陶瓷层的组成不同。
此外,在构成第3电介质陶瓷层的多个电介质陶瓷层中的任一个的组成与第2电介质陶瓷层不同的情况下,可以说第3电介质陶瓷层的组成和第2电介质陶瓷层的组成不同。
第1电介质陶瓷层、第2电介质陶瓷层以及第3电介质陶瓷层中的组成不同的电介质陶瓷层优选主成分相同而添加剂的种类不同。
作为主成分,可列举BaTiO3、CaTiO3或SrTiO3等。添加剂优选包含Si、Mg、Mn、Sn、Cu、稀土类、Ni以及Al等元素。
第1电介质陶瓷层、第2电介质陶瓷层以及第3电介质陶瓷层也可以包含2种以上的上述元素。
另外,所谓“组成相同”,意味着构成各电介质陶瓷层的电介质陶瓷中含有的元素的种类相同,且以Ti为基准的其它元素的含有率(摩尔比)全部收敛于±0.5%以内。
另外,设构成各电介质陶瓷层的陶瓷颗粒的直径的差异、空隙率的差异不包含于电介质陶瓷层的组成的差异。
对于各电介质陶瓷层的组成,能够通过对将层叠陶瓷电容器切断而使电介质陶瓷层露出的切断面进行基于波长分散型X射线分析(WDX)或透射型电子显微镜-能量分散型X射线分析(TEM-EDX)的元素分析来求出。此时,在5处对各电介质陶瓷层的组成进行测定并求出平均值。
对于第2电介质陶瓷层,设为从露出在层叠体的第1端面的第2电介质陶瓷层测定5处并从露出在层叠体的第2端面的第2电介质陶瓷层测定5处的平均值。
在第3电介质陶瓷层具有多层构造的情况下,设为对各层的组成各测定5处而得到的组成乘以各层在第3电介质陶瓷层中所占的厚度的比例所获得的组成的总和。
另外,在与其它电介质陶瓷层或内部电极层的界面附近观察到元素的偏析的情况下,不将观察到元素的偏析的部位作为WDX的测定对象。
作为添加到第1电介质陶瓷层的元素,优选Mg。
第1电介质陶瓷层中的Mg的含有率优选相对于100摩尔的Ti为0.05摩尔%以上且3.0摩尔%以下。
第1电介质陶瓷层中的Mg的含有率更优选比第2电介质陶瓷层以及第3电介质陶瓷层中的Mg的含有率少。
若第1电介质陶瓷层中的Mg的含有率少,则第1电介质陶瓷层的相对介电常数提高,因此能够使层叠陶瓷电容器的静电电容提高。另外,也有时优选第1电介质陶瓷层中的Mg的含有率极其少。
作为添加到第2电介质陶瓷层的元素,优选Sn。
第2电介质陶瓷层中的Sn的含有率优选相对于100摩尔的Ti为0.05摩尔%以上且3.0摩尔%以下。
第2电介质陶瓷层中的Sn的含有率优选比第1电介质陶瓷层以及第3电介质陶瓷层中的Sn的含有率多。
作为添加到第3电介质陶瓷层的元素,优选Si。
第3电介质陶瓷层中的Si的含有率优选相对于100摩尔的Ti为0.05摩尔%以上且5.0摩尔%以下。
第3电介质陶瓷层中的Si的含有率优选比第1电介质陶瓷层以及第2电介质陶瓷层中的Si的含有率多。
若第3电介质陶瓷层中的Si的含有率多,则电介质陶瓷层的烧结性提高,因此能够抑制水分等从层叠体的第1侧面以及第2侧面侵入而使内部电极层劣化。
作为添加到第3电介质陶瓷层的元素,优选Mg。
第3电介质陶瓷层中的Mg的含有率优选相对于100摩尔的Ti为0.05摩尔%以上且5.0摩尔%以下。
第3电介质陶瓷层中的Mg的含有率优选比第1电介质陶瓷层以及第2电介质陶瓷层中的Mg的含有率多。
若第3电介质陶瓷层中的Mg的含有率多,则能够抑制第3电介质陶瓷层中包含的陶瓷颗粒的晶粒生长,能够使得不易产生内部电极层间的短路。
作为添加到第3电介质陶瓷层的元素,优选Mn。
第3电介质陶瓷层中的Mn的含有率优选相对于100摩尔的Ti为0.01摩尔%以上且3.0摩尔%以下。
第3电介质陶瓷层中的Mn的含有率优选比第1电介质陶瓷层以及第2电介质陶瓷层中的Mn的含有率多。
若第3电介质陶瓷层中的Mn的含有率多,则能够抑制第3电介质陶瓷层中包含的陶瓷颗粒的晶粒生长,能够使得不易产生内部电极层间的短路。
在第1电介质陶瓷层、第2电介质陶瓷层以及第3电介质陶瓷层中,优选各电介质陶瓷层中包含的主成分以外的元素扩散到其它电介质陶瓷层。
此外,优选作为添加剂而包含于第1电介质陶瓷层、第2电介质陶瓷层以及第3电介质陶瓷层的元素的一部分扩散到相邻的其它电介质陶瓷层以及内部电极层。
图5是图1所示的层叠陶瓷电容器的B-B线剖视图。
另外,图5是层叠陶瓷电容器1的LW剖面。
如图5所示,在层叠体10的第2端面16露出了第2内部电极层22,在层叠体10的第1端面15露出了第2电介质陶瓷层20b。此外,在层叠体10的第1侧面13侧以及第2侧面14侧分别配置有第3电介质陶瓷层41以及第3电介质陶瓷层42。
如图5所示,在第2内部电极层22与第2电介质陶瓷层20b之间存在界面2220b。此外,在第2内部电极层22与第3电介质陶瓷层41、42之间存在界面2241、2242。进而,在第2电介质陶瓷层20b与第3电介质陶瓷层41、42之间存在界面20b41、20b42。
此外,虽然在图5中未图示,但是在第2内部电极层22以及第2电介质陶瓷层20b的厚度方向的两侧配置有第1电介质陶瓷层20a。因此,可以说第1电介质陶瓷层20a具有与第2电介质陶瓷层20b、第3电介质陶瓷层41、42以及内部电极层21、22直接接触的界面。
进而,对于第1内部电极层21,也与图5所示的第2内部电极层22同样地,在与第1电介质陶瓷层20a、第2电介质陶瓷层20b以及第3电介质陶瓷层41、42之间具有界面。
也可以在第1电介质陶瓷层20a中的与第2电介质陶瓷层20b的界面附近,偏析出来源于第2电介质陶瓷层20b的元素。此外,也可以在第1电介质陶瓷层20a中的与第3电介质陶瓷层41或42的界面附近,偏析出来源于第3电介质陶瓷层41或42的元素。
也可以在第2电介质陶瓷层20b中的与第1电介质陶瓷层20a的界面附近,偏析出来源于第1电介质陶瓷层20a的元素。此外,也可以在第2电介质陶瓷层20b中的与第3电介质陶瓷层41或42的界面20b41、20642附近,偏析出来源于第3电介质陶瓷层41或42的元素。
也可以在第3电介质陶瓷层41以及42中的与第1电介质陶瓷层20a的界面附近,偏析出来源于第1电介质陶瓷层20a的元素。此外,也可以在第3电介质陶瓷层41以及42中的与第2电介质陶瓷层20b的界面20b41、20b42附近,偏析出来源于第2电介质陶瓷层20b的元素。
也可以在第1内部电极层21以及第2内部电极层22中的与第1电介质陶瓷层20a的界面附近,偏析出来源于第1电介质陶瓷层20a的元素。此外,也可以在第1内部电极层21以及第2内部电极层22中的与第2电介质陶瓷层20b的界面2220b附近,偏析出来源于第2电介质陶瓷层20b的元素。进而,也可以在第1内部电极层21以及第2内部电极层22中的与第3电介质陶瓷层41、42的界面2241、2242附近,偏析出来源于第3电介质陶瓷层41、42的元素。
此外,也可以在第2内部电极层22与第2电介质陶瓷层20b的界面2220b和第2内部电极层22与第3电介质陶瓷层41或42的界面2241或2242相接的部分的附近(第2内部电极层22的第1端面15侧的角部),偏析出来源于第2电介质陶瓷层20b的元素和来源于第3电介质陶瓷层41或42的元素这两者。
第1电介质陶瓷层、第2电介质陶瓷层以及第3电介质陶瓷层的空隙率可以相同,但是也可以分别不同。
用扫描型电子显微镜(SEM)以20000倍对将层叠陶瓷电容器切断而使各电介质陶瓷层露出的切断面进行观察。对于视场大小为6.3μm×4.4μm的区域在5处进行拍摄以使得区域相互不重复,根据得到的各SEM图像,通过图像分析计算空隙相对于视场整体所占的面积的比例作为空隙率,并求出5个视场中的平均值。不过,在第3电介质陶瓷层包含多个层的情况下,单独地求出各层的空隙率,然后将层的厚度除以第3电介质陶瓷层的厚度而得到的值与各层的空隙率之积的总和作为第3电介质陶瓷层的空隙率。
第1电介质陶瓷层、第2电介质陶瓷层以及第3电介质陶瓷层优选包含陶瓷颗粒。
若电介质陶瓷层包含陶瓷颗粒,则在陶瓷颗粒彼此的界面处产生界面电阻,能够提高内部电极层彼此的绝缘电阻,防止短路的发生。
优选在陶瓷颗粒的界面存在稀土类。
能够通过基于TEM-EDX的元素分析来确认在陶瓷颗粒的界面存在稀土类。作为稀土类,可列举La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Y等。
通过在陶瓷颗粒的界面存在稀土类,从而能够进一步提高电介质陶瓷层的界面电阻,使层叠陶瓷电容器的可靠性更加提高。另外,也可以存在Mg、Mn、Si等。
稀土类优选相对于100摩尔的Ti存在0.2摩尔%以上且5摩尔%以下。
这里所说的100摩尔的Ti,将构成电介质陶瓷层的电介质陶瓷材料以具有钙钛矿型构造(由ABO3示出的构造,B=Ti)的化合物为主成分作为前提而决定了相对于100摩尔的Ti的稀土类的存在量。
稀土类的存在量能够通过TEM-EDX来确认。
在层叠陶瓷电容器中,第1内部电极层以及第2内部电极层的厚度分别优选为0.4μm以下。
此外,第1内部电极层以及第2内部电极层的厚度分别优选为0.38μm以下。
此外,第1内部电极层以及第2内部电极层的厚度分别优选为0.25μm以上。
第1电介质陶瓷层的厚度优选为0.55μm以下。
此外,第1电介质陶瓷层的厚度分别优选为0.4μm以上。
第2电介质陶瓷层的厚度优选与内部电极层的厚度相同。
第3电介质陶瓷层41以及42各自的厚度优选为5μm以上且40μm以下,更优选为5μm以上且20μm以下。第3电介质陶瓷层41以及42的厚度优选为相互相同。不过,优选内侧层41a以及外侧层41b满足上述的范围并且外侧层41b比内侧层41a厚。同样地,优选内侧层42a以及外侧层42b满足上述的范围并且外侧层42b比内侧层42a厚。
从维持层叠陶瓷电容器1的形状以及性能的观点出发,内侧层41a优选比外侧层41b薄。同样地,内侧层42a优选比外侧层42b薄。
内侧层41a以及42a各自的厚度优选为0.1μm以上且20μm以下。内侧层41a以及42a的厚度优选相互相同。
外侧层41b以及42b各自的厚度优选为5μm以上且20μm以下。外侧层41b以及42b的厚度优选相互相同。
所谓侧方余量部的各陶瓷层的厚度,意味着沿着层叠(T)方向在多处测定了第3电介质陶瓷层的厚度时的平均值。
[层叠陶瓷电容器的制造方法]
优选地,本发明的层叠陶瓷电容器的制造方法具备:准备生芯片的工序,该生芯片具有构成为包含处于未烧成的状态的多个第1电介质陶瓷层以及多个第2电介质陶瓷层和多对第1内部电极层以及第2内部电极层的层叠构造,并在第1侧面以及第2侧面露出了上述第1内部电极层以及上述第2内部电极层,上述第1侧面以及第2侧面在与层叠方向正交的宽度方向上相对;通过在上述生芯片的上述第1侧面以及上述第2侧面形成未烧成的第3电介质陶瓷层,从而制作未烧成的层叠体的工序;和对上述未烧成的层叠体进行烧成的工序,在准备上述生芯片的工序中,将陶瓷生片层叠,上述陶瓷生片是在未烧成的第1电介质陶瓷层的表面形成未烧成的第1内部电极层或第2内部电极层并在未设置第1内部电极层以及第2内部电极层的区域形成未烧成的第2电介质陶瓷层而得到的,在制作上述未烧成的层叠体的工序中,通过在上述第1侧面以及上述第2侧面形成未烧成的内侧层,并在最外侧形成未烧成的外侧层,从而形成上述未烧成的侧方余量部,上述第1电介质陶瓷层、上述第2电介质陶瓷层以及上述第3电介质陶瓷层中的至少一个电介质陶瓷层的组成不同。
以下,对图1所示的层叠陶瓷电容器1的制造方法的一个例子进行说明。
首先,准备应成为第1电介质陶瓷层20a、第2电介质陶瓷层20b以及第3电介质陶瓷层41、42的陶瓷生片。在陶瓷生片中,除了包含上述的电介质陶瓷材料的陶瓷原料以外,还包含粘合剂以及溶剂等。此外,也可以在陶瓷原料中添加包含稀土类的添加剂。通过改变添加剂中包含的元素,从而能够改变第1电介质陶瓷层、第2电介质陶瓷层以及第3电介质陶瓷层的组成。作为主成分的陶瓷原料优选相同。
陶瓷生片例如在载体膜上使用模具涂敷机、凹版涂敷机、微凹版涂敷机等进行成型。
图6、图7以及图8是示意性地示出陶瓷生片的一个例子的俯视图。在图6、图7以及图8中分别示出了用于形成内层部30的第1陶瓷生片101、用于形成内层部30的第2陶瓷生片102、以及用于形成外层部31或32的第3陶瓷生片103。
在图6、图7以及图8中,第1陶瓷生片101、第2陶瓷生片102以及第3陶瓷生片103未按每一个层叠陶瓷电容器1进行切分。在图6、图7以及图8中示出了按每一个层叠陶瓷电容器1进行切分时的切断线X以及Y。切断线X与长度(L)方向平行,切断线Y与宽度(W)方向平行。
如图6所示,在第1陶瓷生片101中,在与第1电介质陶瓷层20a对应的未烧成的第1电介质陶瓷层120a上,形成有与第1内部电极层21对应的未烧成的第1内部电极层121。此外,在未形成未烧成的第1内部电极层121的区域,形成有与第2电介质陶瓷层20b对应的未烧成的第2电介质陶瓷层120b。
未烧成的第1电介质陶瓷层120a以及未烧成的第2电介质陶瓷层120b也是与电介质陶瓷层20对应的未烧成的电介质陶瓷层120。
如图7所示,在第2陶瓷生片102中,在与第1电介质陶瓷层20a对应的未烧成的第1电介质陶瓷层120a上,形成有与第2内部电极层22对应的未烧成的第2内部电极层122。此外,在未形成未烧成的第2内部电极层122的区域,形成有与第2电介质陶瓷层20b对应的未烧成的第2电介质陶瓷层120b。
未烧成的第1电介质陶瓷层120a以及未烧成的第2电介质陶瓷层120b也是与电介质陶瓷层20对应的未烧成的电介质陶瓷层120。
制作图6所示的第1陶瓷生片101以及图7所示的第2陶瓷生片的方法没有特别限定,可列举如下方法,即,在未烧成的第1电介质陶瓷层120a的表面,分别在给定的区域赋予通过烧成而成为第2电介质陶瓷层20b的作为电介质陶瓷和溶剂的混合物的电介质膏、以及通过烧成而成为内部电极层21或22的导电性膏。
赋予上述电介质膏以及上述导电性膏的顺序没有特别限定,可以在先赋予了电介质膏之后赋予导电性膏,也可以在先赋予了导电性膏之后赋予电介质膏。
此外,也可以赋予电介质膏以及导电性膏,使得后赋予的膏的一部分覆盖先赋予的膏的表面的一部分。
如图8所示,与外层部31或32对应的第3陶瓷生片103包含与第1电介质陶瓷层对应的未烧成的第1电介质陶瓷层120a,且未形成未烧成的内部电极层121或122、未烧成的第2电介质陶瓷层120b。
第1内部电极层121以及第2内部电极层122能够使用任意的导电性膏来形成。在使用导电性膏来形成第1内部电极层121以及第2内部电极层122时,例如,能够使用丝网印刷法、凹版印刷法等方法。
第1内部电极层121以及第2内部电极层122跨越被切断线Y隔开的在长度(L)方向上相邻的两个区域进行配置,并在宽度(W)方向上呈带状延伸。在第1内部电极层121和第2内部电极层122中,被切断线Y隔开的区域一列一列地在长度(L)方向上错开。也就是说,通过第1内部电极层121的中央的切断线Y通过了第2内部电极层122之间的区域(即,第2电介质陶瓷层120b的中央),通过第2内部电极层122的中央的切断线Y通过了第1内部电极层121之间的区域(即,第2电介质陶瓷层120b的中央)。
然后,通过将第1陶瓷生片101、第2陶瓷生片102以及第3陶瓷生片103层叠,从而制作母块。
图9是示意性地示出母块的一个例子的分解立体图。
在图9中,为便于说明,将第1陶瓷生片101、第2陶瓷生片102以及第3陶瓷生片103分解示出。在实际的母块104中,第1陶瓷生片101、第2陶瓷生片102以及第3陶瓷生片103通过等静压压制等方法进行压接而被一体化。
在图9所示的母块104中,在层叠(T)方向上交替地层叠有与内层部30对应的第1陶瓷生片101以及第2陶瓷生片102。进而,在交替地层叠的第1陶瓷生片101以及第2陶瓷生片102的层叠(T)方向的上下表面,层叠有与外层部31以及32对应的第3陶瓷生片103。另外,在图9中,第3陶瓷生片103分别各层叠有3片,但是第3陶瓷生片103的片数能够适当地进行变更。
通过将得到的母块104沿着切断线X以及Y(参照图6、图7以及图8)进行切断,从而制作多个生芯片。对于该切断,例如可应用切片(dicing)、剪断、激光切割等方法。
图10是示意性地示出生芯片的一个例子的立体图。
图10所示的生芯片110具有层叠构造,该层叠构造构成为包含处于未烧成的状态的多个第1电介质陶瓷层120a以及第2电介质陶瓷层120b和多对第1内部电极层121以及第2内部电极层122。生芯片110的第1侧面113以及第2侧面114是通过沿着切断线X的切断而出现的面,第1端面115以及第2端面116是通过沿着切断线Y的切断而出现的面。在第1侧面113以及第2侧面114露出了第1内部电极层121以及第2内部电极层122。此外,在第1端面115仅露出了第1内部电极层121和第2电介质陶瓷层120b,在第2端面116仪露出了第2内部电极层122和第2电介质陶瓷层120b。
虽然第1电介质陶瓷层120a在第1侧面113、第2侧面114、第1端面115以及第2端面116露出,但第2电介质陶瓷层在所配置的区域中露出的地方不同。
即,配置在第1端面115侧的第2电介质陶瓷层120b不在第2端面116露出,配置在第2端面116侧的第2电介质陶瓷层120b不在第1端面115露出。
通过在得到的生芯片110的第1侧面113以及第2侧面114形成未烧成的第3电介质陶瓷层,从而制作未烧成的层叠体。未烧成的第3电介质陶瓷层例如通过在生芯片的第1侧面以及第2侧面粘附包含电介质陶瓷的陶瓷生片而形成。
例如,在第3电介质陶瓷层包含内侧层以及外侧层这两层的情况下,首先,为了制作内侧层用陶瓷生片,制作除了包含以BaTiO3等为主成分的电介质陶瓷材料的陶瓷原料以外还包含粘合剂以及溶剂等的陶瓷浆料。也可以在内侧层用陶瓷浆料中添加作为烧结助剂的Si。内侧层具有用于与生芯片110粘接的作用。
此外,也可以在内侧层用陶瓷浆料中放入液相类型的金属,还可以在内侧层用陶瓷浆料中添加比用于形成内层部的陶瓷生片更多的稀土类元素、Mg、Mn。通过这样,从而能够抑制被内部电极层的宽度方向端部夹着的电介质陶瓷层中包含的陶瓷颗粒的晶粒生长。
接着,为了制作外侧层用陶瓷生片,制作除了包含以BaTiO3等为主成分的电介质陶瓷材料的陶瓷原料以外还包含粘合剂以及溶剂等的陶瓷浆料。此外,也可以在外侧层用陶瓷浆料中添加作为烧结助剂的Si。此外,内侧层用陶瓷生片中包含的Si优选比外侧层用陶瓷生片中包含的Si多。关于含有率的多少,可通过WDX对剖面进行拍摄,并根据检测到Si的区域的面积的大小来判断。
在树脂膜的表面涂敷外侧层用陶瓷浆料并进行干燥,由此形成外侧层用陶瓷生片。在树脂膜上的外侧层用陶瓷生片的表面涂敷内侧层用陶瓷浆料并进行干燥,由此形成内侧层用陶瓷生片。通过以上,可得到具有二层构造的陶瓷生片。
另外,具有二层构造的陶瓷生片例如还可通过如下方式得到,即,预先分别形成外侧层用陶瓷生片和内侧层用陶瓷生片,然后将各自进行粘合。此外,陶瓷生片并不限于两层,也可以是3层以上的多个层。
然后,将陶瓷生片从树脂膜剥离。
接下来,使陶瓷生片的内侧层用陶瓷生片和生芯片110的第1侧面113对置,并进行按压冲压,由此形成未烧成的侧方余量部41。进而,对于生芯片110的第2侧面114,也使陶瓷生片的内侧层用陶瓷生片对置,并进行按压冲压,由此形成未烧成的侧方余量部42。此时,优选在生芯片的侧面预先涂敷成为粘接剂的有机溶剂。通过以上,可得到未烧成的层叠体。
优选对通过上述的方法得到的未烧成的层叠体实施滚筒研磨等。通过对未烧成的层叠体进行研磨,从而在烧成后的层叠体10的角部以及棱线部带有圆角。
然后,在未烧成的层叠体中,在生芯片110的第1端面115以及第2端面116的各端面上涂敷含有Ni以及陶瓷材料的外部电极用导电性膏。
外部电极用导电性膏优选作为陶瓷材料而含有与第1电介质陶瓷层、第2电介质陶瓷层或外侧层相同的电介质陶瓷材料。外部电极用导电性膏中的陶瓷材料的含有率优选为15重量%以上。此外,外部电极用导电性膏中的陶瓷材料的含有率优选为25重量%以下。
接着,对于涂敷了外部电极用导电性膏的未烧成的层叠体,例如在氮氛围气中以给定的条件进行脱脂处理,然后在氮-氢-水蒸气混合氛围气中以给定的温度进行烧成。由此,未烧成的层叠体以及外部电极用导电性膏被同时烧成,通过所谓的共烧法同时形成层叠体10、与第1内部电极层21连接的Ni层和与第2内部电极层22连接的Ni层。然后,使基于Ni镀覆的第1镀覆层和基于Sn镀覆的第2镀覆层依次层叠在各个Ni层的表面上。由此,形成第1外部电极51以及第2外部电极52。
另外,层叠体10和第1外部电极51以及第2外部电极52也可以通过所谓的后烧法在不同的定时形成。具体地,首先,对于未烧成的层叠体,例如在氮氛围气中以给定的条件进行脱脂处理,然后在氮-氢-水蒸气混合氛围气中以给定的温度进行烧成,由此形成层叠体10。然后,在层叠体10的第1端面15以及第2端面16的各端面上涂敷含有Cu粉的导电性膏并进行烧附。由此,形成与第1内部电极层21连接的基底电极层和与第2内部电极层22连接的基底电极层。然后,使含有导电性粒子(例如,Cu、Ag、Ni等金属粒子)以及树脂的导电性树脂层、基于Ni镀覆的第1镀覆层和基于Sn镀覆的第2镀覆层依次层叠在各个基底电极层的表面上。由此,形成第1外部电极51以及第2外部电极52。
通过以上,可制造层叠陶瓷电容器1。
在上述的实施方式中,将母块104沿着切断线X以及Y进行切断而得到多个生芯片之后,在生芯片的两侧面形成了未烧成的第3电介质陶瓷层,但是也能够像以下那样进行变更。
即,也可以是,将母块仅沿着切断线X进行切断,由此得到在通过沿着切断线X的切断出现的侧面露出了第1内部电极层以及第2内部电极层的多个棒状的生块体之后,在生块体的两侧面形成未烧成的第3电介质陶瓷层,然后沿着切断线Y进行切断而得到多个未烧成的层叠体,然后对未烧成的层叠体进行烧成。在烧成后,进行与前述的实施方式同样的工序,由此能够制造层叠陶瓷电容器。
本发明还具备以下的(1)~(7)的结构。
(1)电介质陶瓷层与内部电极层以及外部电极之间的合金部
在本发明的层叠陶瓷电容器1中,如图11所示,在第2电介质陶瓷层20b与第1内部电极层21之间以及第2电介质陶瓷层20b与第2内部电极层22之间,分别形成有第2合金部320。此外,在本发明的层叠陶瓷电容器1中,在第1电介质陶瓷层20a与第1内部电极层21之间以及第1电介质陶瓷层20a与第2内部电极层22之间,分别形成有第1合金部310。
如图12所示,在第2内部电极层22中的与第2电介质陶瓷层20b的界面2220b,偏析出金属元素321a。第2合金部320由偏析层321形成,该偏析层321是金属元素321a所引起的层状的偏析。与此同样地,在第1内部电极层21中的与第2电介质陶瓷层20b的界面2220b,也偏析金属元素321a而形成偏析层321,形成有基于偏析层321的第2合金部320。在第1内部电极层21以及第2内部电极层22中的第2电介质陶瓷层20b侧的表面,分别形成有第2合金部320。第2合金部320形成在第1内部电极层21与第2电介质陶瓷层20b之间以及第2内部电极层22与第2电介质陶瓷层20b之间。
此外,如图12所示,在第2内部电极层22中的与第1电介质陶瓷层20a的界面2220a,偏析出金属元素311a。第1合金部310由偏析层311形成,该偏析层311是金属元素311a所引起的层状的偏析。与此同样地,在第1内部电极层21中的与第1电介质陶瓷层20a的界面2220a,偏析金属元素311a而形成偏析层311,形成有基于偏析层311的第1合金部310。在第1内部电极层21以及第2内部电极层22中的第1电介质陶瓷层20a侧的表面,分别形成有第1合金部310。第1合金部310形成在第1内部电极层21与第1电介质陶瓷层20a之间以及第2内部电极层22与第1电介质陶瓷层20a之间。
形成第2合金部320的偏析出的金属元素321a存在多种。作为形成偏析层321的多种金属元素321a,包含构成第1内部电极层21以及第2内部电极层22的金属元素之中包含最多的金属元素和来源于第2电介质陶瓷层20b的元素。此外,形成第1合金部310的偏析出的金属元素311a也是同样的。即,金属元素311a包含构成第1内部电极层21以及第2内部电极层22的金属元素之中包含最多的金属元素和来源于第1电介质陶瓷层20a的元素。
作为构成第1内部电极层21以及第2内部电极层22的金属元素之中包含最多的金属元素,例如,可列举Ni、Cu、Ag、Pd、Au、Pt中的一种。另一方面,作为来源于第2电介质陶瓷层20b以及第1电介质陶瓷层20a的元素,例如,可列举作为添加剂的金属元素。具体地,可列举Sn、In、Ga、Zn、Bi、Pb、Cu、Ag、Pd、Pt、Ph、Ir、Ru、Os、Fe、V、Y、Ge的金属组中的任一种以上的金属元素,其中,特别优选Sn、Ga、Ge。以下,有时将该金属组称为金属组M。
金属元素321a的偏析由于第2电介质陶瓷层20b中包含的金属元素在第2电介质陶瓷层20b烧成时移动到第1内部电极层21以及第2内部电极层22而产生。此外,金属元素311a的偏析由于第1电介质陶瓷层20a中包含的金属元素在第1电介质陶瓷层20a烧成时移动到第1内部电极层21以及第2内部电极层22而产生。
在第1电介质陶瓷层20a以BaTiO3为主成分的情况下,第2合金部320与第1合金部310相比,第2电介质陶瓷层20b中包含的金属元素,即,上述金属组M中的任一种以上的含有率中的相对于100摩尔的Ti的摩尔比高。
图13示出层叠体10的包含宽度(W)方向中央部、长度(L)方向以及层叠(T)方向的面。在本发明的层叠陶瓷电容器1中,在图13所示的面中,第1内部电极层21在不与第2外部电极52连接的长度(L)方向的端部包含多个第1散布内部电极210,多个第1散布内部电极210在长度(L)方向上不连续地散布。此外,第2内部电极层22在不与第1外部电极51连接的长度(L)方向的端部包含多个第2散布内部电极220,多个第2散布内部电极220在长度(L)方向上不连续地散布。第1散布内部电极210以及第2散布内部电极220各自形成在第2电介质陶瓷层20b的内部。多个第1散布内部电极210有时在宽度(W)方向上延伸并且与第1内部电极层21相连。此外,多个第2散布内部电极220有时也在宽度(W)方向上延伸并且与第2内部电极层22相连。
在第1散布内部电极210以及第2散布内部电极220各自的周围形成有第4合金部340。第4合金部340由偏析层341形成,该偏析层341是金属元素341a所引起的层状的偏析。金属元素341a包含构成第1内部电极层21以及第2内部电极层22的金属元素之中包含最多的金属元素和来源于第2电介质陶瓷层20b的上述金属组M中的任一种以上的金属元素。
金属元素341a的偏析由于第2电介质陶瓷层20b中包含的金属元素在第2电介质陶瓷层20b烧成时移动到第1散布内部电极210以及第2散布内部电极220而产生。另外,金属元素341a的偏析产生在一个或多个第1散布内部电极210以及多个第2散布内部电极220的周围。或者,也有时产生在第1散布内部电极210的整个周围以及第2散布内部电极220的整个周围。
如图14所示,在本发明的层叠陶瓷电容器1中,在第3电介质陶瓷层41以及42与第1内部电极层21之间以及第3电介质陶瓷层41以及42与第2内部电极层22之间,分别形成有第3合金部330。
如图14所示,在第1内部电极层21中的与第3电介质陶瓷层41以及42的界面2220c,偏析出金属元素331a。此外,在第2内部电极层22中的与第3电介质陶瓷层41以及42的界面2220c,也偏析出金属元素331a。第3合金部330由金属元素331a所引起的层状的偏析形成,即,由偏析层331形成。在第1内部电极层21以及第2内部电极层22中的第3电介质陶瓷层41侧以及42侧的表面,分别形成有第3合金部330。第3合金部330分别形成在第1内部电极层21与第3电介质陶瓷层41以及42之间以及第2内部电极层22与第3电介质陶瓷层41以及42之间。
金属元素331a包含构成第1内部电极层21以及第2内部电极层22的金属元素之中包含最多的金属元素和来源于第3电介质陶瓷层41以及42的上述金属组M中的任一种以上的金属元素。作为来源于第3电介质陶瓷层41以及42的元素,例如,可列举作为添加剂的金属元素等。具体地,可列举上述金属组M中的任一种以上的金属元素。
金属元素331a的偏析由于第3电介质陶瓷层41以及42中包含的金属元素在第3电介质陶瓷层41以及42烧成时移动到第1内部电极层21以及第2内部电极层22而产生。
在本发明的层叠陶瓷电容器1中,在第1外部电极51以及第2外部电极52分别作为基底电极层而包含Ni层且通过共烧法形成的情况下,如图15所示,在该Ni层形成第5合金部350。
图15示出在第1外部电极51中的与第2电介质陶瓷层20b的界面51b形成有第5合金部350的状态。第5合金部350由偏析层351形成,该偏析层351是金属元素351a所引起的层状的偏析。与此同样地,在第2外部电极52中的与第2电介质陶瓷层20b的界面51b,也形成有金属元素351a的偏析所形成的第5合金部350。金属元素351a的偏析由于第2电介质陶瓷层20b中包含的金属元素在第2电介质陶瓷层20b烧成时移动到第1外部电极51以及第2外部电极52而产生。
另外,电可以是如下方式,即,在本发明的层叠陶瓷电容器1的层叠体10中,第1内部电极层21以及第2内部电极层22和第2电介质陶瓷层20b的相互相邻的端部相互重叠。例如,也可以如图16所示,第2电介质陶瓷层20b的端部重叠在第2内部电极层22的端部上。此外,也可以如图17所示,第2电介质陶瓷层20b的端部重叠在第1内部电极层21的端部上。在像这样端部重叠的方式中,也可以在第2电介质陶瓷层20b上分别重叠第1内部电极层21以及第2内部电极层22。
在本发明的层叠陶瓷电容器1中,在第2电介质陶瓷层20b与第1内部电极层21之间以及第2电介质陶瓷层20b与第2内部电极层22之间,分别形成有第2合金部320,第2合金部320包含构成内部电极层的金属元素之中包含最多的一种金属元素和Sn、In、Ga、Zn、Bi、Pb、Cu、Ag、Pd、Pt、Ph、Ir、Ru、Os、Fe、V、Y的金属组M中的任一种以上的金属元素。
在与第2电介质陶瓷层20b接触的第1内部电极层21以及第2内部电极层22各自的端部,电场容易集中,因此,有可能使作为层叠陶瓷电容器的可靠性下降。但是,本发明的层叠陶瓷电容器1通过在第2电介质陶瓷层20b与第1内部电极层21以及第2内部电极层22之间形成第2合金部320,从而可抑制电场集中,能够使可靠性提高。
在本发明的层叠陶瓷电容器1中,在第1电介质陶瓷层20a包含Ba以及Ti的情况下,在第1电介质陶瓷层20a与第1内部电极层21之间以及第1电介质陶瓷层20a与第2内部电极层22之间,分别形成有第1合金部310,第1合金部310包含构成内部电极层的金属元素之中包含最多的金属元素和上述金属组M中的任一种以上的金属元素。第2合金部320与第1合金部310相比,上述金属组M的含有率中的相对于100摩尔的Ti的摩尔比高。
由此,第1内部电极层21以及第2内部电极层22中的与第2电介质陶瓷层20b的界面的附近部分通过第2合金部320抑制了电场集中,能够使可靠性提高。此外,对于在容易引起电场集中的与第2电介质陶瓷层20b接触的第1内部电极层21以及第2内部电极层22的端部形成的第2合金部320,与在第1电介质陶瓷层20a侧形成的第1合金部310相比,通过提高金属组M的含有率中的相对于100摩尔的Ti的摩尔比,由此能够有效地抑制第2电介质陶瓷层20b侧的电场集中,使可靠性更加提高。
通过对添加到第1电介质陶瓷层20a以及第2电介质陶瓷层20b各自的金属组M的金属量进行控制,从而能够对第1合金部310以及第2合金部320的厚度和所含有的金属组M的浓度进行控制。例如,在添加到第2电介质陶瓷层20b的金属组M的浓度比第1电介质陶瓷层20a高的情况下,如图12所示,随着靠近第2电介质陶瓷层20b而第2合金部320的厚度增大或者金属组M的浓度变浓,根据情况而产生这两者的变化。
在本发明的层叠陶瓷电容器1中,在层叠体10的包含宽度(W)方向中央部、长度(L)方向以及层叠(T)方向的面中,第1内部电极层21在不与第2外部电极52连接的长度(L)方向的端部包含第1散布内部电极210,该第1散布内部电极210在长度(L)方向上不连续地散布,第2内部电极层22在不与第1外部电极51连接的长度(L)方向的端部包含第2散布内部电极220,该第2散布内部电极220在长度(L)方向上不连续地散布,在第1散布内部电极210以及第2散布内部电极220各自的周围形成有第4合金部340,该第4合金部340包含构成内部电极层的金属元素之中包含最多的金属元素和上述金属组M中的任一种以上的金属元素。
第1散布内部电极210以及第2散布内部电极220在宽度(W)方向上延伸并且与第1内部电极层21以及第2内部电极层22分别相连的情况下,若电场集中在该相连部分,则有可能引起绝缘破坏而使可靠性下降。但是,本发明的层叠陶瓷电容器1通过在第1散布内部电极210以及第2散布内部电极220各自的周围形成的第4合金部340,从而可抑制由电场集中造成的绝缘破坏,能够使可靠性提高。
在本发明的层叠陶瓷电容器1中,在第3电介质陶瓷层41以及42与第1内部电极层21之间以及第3电介质陶瓷层41以及42与第2内部电极层22之间分别形成有第3合金部330,该第3合金部330包含构成内部电极层的金属元素之中包含最多的金属元素和上述金属组M中的任一种以上的金属元素。
由此,第1内部电极层21以及第2内部电极层22中的与第3电介质陶瓷层41以及42的界面的附近部分通过第3合金部330抑制了电场集中,能够使可靠性提高。
在本发明的层叠陶瓷电容器1中,第1外部电极51以及第2外部电极52包含Ni,在第2电介质陶瓷层20b与第1外部电极51以及第2外部电极52之间,形成有上述金属组M中的任一种以上的金属元素偏析到Ni的第5合金部350。
由此,在第1内部电极层21与第2外部电极52之间以及第2内部电极层22与第1外部电极51之间的间隔,即,第2电介质陶瓷层20b的长度(L)方向的距离例如像不足15μm那样窄的情况下,由于存在第5合金部350,从而也不易在内部电极层与外部电极之间引起由电场集中造成的绝缘破坏,因而,可靠性提高。
[试验例1]
接着,对在本发明的层叠陶瓷电容器1中验证第1合金部310、第2合金部320以及第3合金部330的效果的试验例1进行说明。
·对于TEM分析
在上述的本发明的层叠陶瓷电容器的制造方法中,对于不对第1外部电极51以及第2外部电极52进行共烧而对生芯片110进行烧成所得到的层叠体10,从第1侧面13侧以及第2侧面14侧进行研磨,得到如图18所示的留下宽度(W)方向的中央部的研磨体作为试验体。
像以下那样对第1合金部310含有的金属元素的种类以及金属量(金属浓度)进行了分析。
如图18所示,在长度(L)方向的中央部,设想了与长度(L)方向正交的假想线OL1。然后,沿着假想线OL1,将研磨体的静电电容的获得所涉及的第1电介质陶瓷层20a和第1内部电极层21以及第2内部电极层22被层叠的区域在层叠方向上进行3等分,分为上部区域E1、中央区域E2以及下部区域E3这3个区域。
从研磨体切出上部区域E1、中央区域E2以及下部区域E3,并通过Ar离子铣削等将上部区域E1、中央区域E2以及下部区域E3分别薄膜化,从各区域分别得到3个薄膜试样。
对于像以上那样得到的试验体的上部区域E1、中央区域E2以及下部区域E3的3个薄膜试样,进行了TEM观察以及基于附属于TEM的EDX的元素映射。
其结果是,在上部区域E1以及下部区域E3和中央区域E2中,未观察到有意义的差异,因此将从中央区域E2得到的结果视为电介质陶瓷层以及内部电极层的微细构造。其结果是,可知第1合金部310含有的金属元素的种类以及金属量(金属浓度)。
此外,第2合金部320含有的金属元素的种类以及金属量(金属浓度)能够通过在存在第2合金部320的长度(L)方向的一端部的区域中与上述同样地得到薄膜试样而进行分析。即,在图18所示的研磨体中,在长度(L)方向的一端部,设想与长度(L)方向正交的假想线OL2,并得到沿着假想线OL2在层叠方向上进行了3等分的上部区域E4、中央区域E5以及下部区域E6这3个区域的薄膜试样。然后,对于上部区域E4、中央区域E5以及下部区域E6的3个薄膜试样,进行TEM观察以及基于附属于TEM的EDX的元素映射,对第2合金部320含有的金属元素的种类以及金属量(金属浓度)进行了调查。
对于第2合金部以及第1合金部,通过对基于TEM观察像的EDX映射像的分析,调查了Sn的浓度。TEM的测定点以大约5nm~10nm间隔进行了测定。在内部电极层与电介质陶瓷层的界面中,将与其它测定处相比得到了3倍以上的观测值的区域作为合金部,并将其平均值作为合金部的金属浓度。
将表1所示的试验例1-1~1-5的层叠陶瓷电容器分别各准备了18个。在试验例1-2中,在本发明的层叠陶瓷电容器中,使第1内部电极层21以及第2内部电极层22包含Ni,并在第1电介质陶瓷层20a以及第2电介质陶瓷层20b添加了同等量的作为添加剂的Sn。在试验例1-3~1-5中,与试验例1-2相比,使对第2电介质陶瓷层20b的Sn的添加量逐渐增多。此外,在试验例1-1中,除了不在第2电介质陶瓷层20b添加Sn这一点以外,设为与试验例1-2~1-5相同的条件的层叠陶瓷电容器。
对于试验例1-1~1-5的层叠陶瓷电容器,在温度150℃的环境下以施加了6.3V的电压的状态测定电阻值(kΩ),调查MTTF(平均故障时间),并进行了判定。MTTF设为电阻值变成10kΩ以下的时间点,在MTTF为15.3小时(hr)以下的情况下判定为“×”,将超过15.3小时(hr)并直至30小时为止判定为“○”(良好),将超过30小时判定为“◎”(优良)。将其结果并记于表1。另外,关于内部电极层的覆盖率,在低于80%的情况下,变得不易获得静电电容,因此设为不能测定。
[表1]
Figure BDA0002860183580000291
根据表1可知,通过形成第2合金部,从而MTTF均超过作为规定时间的15.3小时,是良好的,且Sn的浓度越高越良好。另一方面,在未形成包含Sn的第2合金部的试验例1-1中,MTTF未能超过规定时间。由此,确认出第2合金部提高层叠陶瓷电容器的可靠性。
接着,除了试验例1-1以外,还分别各准备了18个表2所示的试验例1-6~1-9的层叠陶瓷电容器。试验例1-6在上述试验例1-2中进一步在第3电介质陶瓷层添加了与第1电介质陶瓷层以及第2电介质陶瓷层同等量的作为添加剂的Sn。在试验例1-7~1-9中,与试验例1-6相比,使对第3电介质陶瓷层的Sn的添加量逐渐增多。在试验例1-1中,不在第3电介质陶瓷层添加Sn。
以与上述试验例1-1~1-5相同的要点对试验例1-1以及1-6~1-9进行了MTTF判定。将其结果示于表2。
[表2]
Figure BDA0002860183580000301
根据表2可知,通过与第2合金部一同形成第3合金部,从而MTTF均超过作为规定时间的15.3小时,是良好的,且Sn的浓度越高越良好。另一方面,在均未形成包含Sn的第2合金部以及第3合金部的试验例1-1中,MTTF未能超过规定时间。由此,确认出第2合金部以及第3合金部提高层叠陶瓷电容器的可靠性。
(2)交点附近区域中包含的电介质粒子的平均粒径
图19示出了本发明的层叠陶瓷电容器1的包含长度(L)方向以及宽度(W)方向且包含第2电介质陶瓷层20b以及第2内部电极层22的面。如图19所示,层叠陶瓷电容器1中的第1端面15侧的端部的宽度(W)方向两侧具有被第2电介质陶瓷层20b、第2内部电极层22、和第3电介质陶瓷层41以及42包围的界面的交点400。该交点400是第2电介质陶瓷层20b与第2内部电极层22的界面2220b和第3电介质陶瓷层41以及42中的宽度(W)方向内侧的面401的交点。此外,与此同样地,第2端面16侧的端部的宽度(W)方向两侧也具有被第2电介质陶瓷层20b、第1内部电极层21、和第3电介质陶瓷层41以及42包围的界面的交点400。
以交点400为中心的半径为5μm的圆400r的内侧的区域被定义为第2交点附近区域420。以交点400为中心的半径为5μm的圆400r的内侧的区域被定义为第3交点附近区域430。圆400r的内侧的区域还包含圆400r的线上。在以下的说明中,有时将第2电介质陶瓷层20b侧的第2交点附近区域420和第3电介质陶瓷层41以及42侧的第3交点附近区域430统称为交点附近区域440。
第2交点附近区域420的内侧的区域包含第2电介质陶瓷层20b的一部分。第3交点附近区域430的内侧的区域包含第3电介质陶瓷层41以及42的一部分。
在本发明的层叠陶瓷电容器1中,
(A)各交点附近区域440中包含的电介质粒子的平均粒径比第1电介质陶瓷层20a中包含的电介质粒子、第2电介质陶瓷层20b中包含的电介质粒子的平均粒径、以及第3电介质陶瓷层41以及42中包含的电介质粒子的平均粒径小。
(B)此外,作为其大小的比率,优选小5%以上。
另外,该情况下的所谓第2电介质陶瓷层20b中包含的电介质粒子的平均粒径,是指第2交点附近区域420以外的部分中的第2电介质陶瓷层20b中包含的电介质粒子的平均粒径,所谓第3电介质陶瓷层41以及42中包含的电介质粒子的平均粒径,是指第3交点附近区域430以外的部分中的第3电介质陶瓷层41以及42中包含的电介质粒子的平均粒径。
具有上述的结构(A)或(B)的本发明的层叠陶瓷电容器1优选进一步具有以下的(C)~(I)的结构中的任一个。
(C)第2电介质陶瓷层20b中包含的电介质粒子的平均粒径与第3电介质陶瓷层41以及42中包含的电介质粒子的平均粒径之差为5%以内,第1电介质陶瓷层20a中包含的电介质粒子的平均粒径比第2电介质陶瓷层20b中包含的电介质粒子的平均粒径、以及第3电介质陶瓷层41以及42中包含的电介质粒子的平均粒径中的任一平均粒径都大,交点附近区域440中包含的电介质粒子的平均粒径比第2电介质陶瓷层20b中包含的电介质粒子的平均粒径、以及第3电介质陶瓷层41以及42中包含的电介质粒子的平均粒径中的任一平均粒径都小。
(D)第1电介质陶瓷层20a中包含的电介质粒子的平均粒径与第2电介质陶瓷层20b中包含的电介质粒子的平均粒径之差为5%以内,第3电介质陶瓷层41以及42中包含的电介质粒子的平均粒径比第1电介质陶瓷层20a中包含的电介质粒子的平均粒径以及第2电介质陶瓷层20b中包含的电介质粒子的平均粒径中的任一平均粒径都小,交点附近区域440中包含的电介质粒子的平均粒径比第3电介质陶瓷层41以及42中包含的电介质粒子的平均粒径小。
(E)第1电介质陶瓷层20a中包含的电介质粒子的平均粒径与第3电介质陶瓷层41以及42中包含的电介质粒子的平均粒径之差为5%以内,第2电介质陶瓷层20b中包含的电介质粒子的平均粒径比第1电介质陶瓷层20a中包含的电介质粒子的平均粒径、以及第3电介质陶瓷层41以及42中包含的电介质粒子的平均粒径中的任一平均粒径都小,交点附近区域440中包含的电介质粒子的平均粒径比第2电介质陶瓷层20b中包含的电介质粒子的平均粒径小。
(F)第1电介质陶瓷层20a中包含的电介质粒子的平均粒径与第2电介质陶瓷层20b中包含的电介质粒子的平均粒径之差、第1电介质陶瓷层20a中包含的电介质粒子的平均粒径与第3电介质陶瓷层41以及42中包含的电介质粒子的平均粒径之差、以及第2电介质陶瓷层20b中包含的电介质粒子的平均粒径与第3电介质陶瓷层41以及42中包含的电介质粒子的平均粒径之差均为5%以内,交点附近区域440中包含的电介质粒子的平均粒径比第1电介质陶瓷层20a中包含的电介质粒子的平均粒径、第2电介质陶瓷层20b中包含的电介质粒子的平均粒径、以及第3电介质陶瓷层41以及42中包含的电介质粒子的平均粒径中的任一平均粒径都小。
(G)第1电介质陶瓷层20a中包含的电介质粒子的平均粒径比第2电介质陶瓷层20b中包含的电介质粒子的平均粒径小,第3电介质陶瓷层41以及42中包含的电介质粒子的平均粒径比第1电介质陶瓷层20a中包含的电介质粒子的平均粒径小,交点附近区域440中包含的电介质粒子的平均粒径比第3电介质陶瓷层41以及42中包含的电介质粒子的平均粒径小。
(H)第1电介质陶瓷层20a中包含的电介质粒子的平均粒径比第3电介质陶瓷层41以及42中包含的电介质粒子的平均粒径小,第2电介质陶瓷层20b中包含的电介质粒子的平均粒径比第1电介质陶瓷层20a中包含的电介质粒子的平均粒径小,交点附近区域440中包含的电介质粒子的平均粒径比第2电介质陶瓷层20b中包含的电介质粒子的平均粒径小。
(I)交点附近区域440中包含的电介质粒子的平均粒径比第1电介质陶瓷层20a中包含的电介质粒子的平均粒径小,第3电介质陶瓷层41以及42中包含的电介质粒子的平均粒径或第2电介质陶瓷层20b中包含的电介质粒子的平均粒径比交点附近区域440中包含的电介质粒子的平均粒径小。
第1电介质陶瓷层20a、第2电介质陶瓷层20b、以及第3电介质陶瓷层41以及42中包含的电介质粒子的平均粒径能够通过如下方式进行控制,即,对形成各电介质陶瓷层的电介质陶瓷浆料中包含的以Si、Mn等为代表的烧结助剂的量进行调整,进而对烧成温度进行调整。
像上述的那样,在本发明的层叠陶瓷电容器1中,交点附近区域440中包含的电介质粒子的平均粒径比交点附近区域440的周围的第1电介质陶瓷层20a中包含的电介质粒子、第2电介质陶瓷层20b中包含的电介质粒子的平均粒径、以及第3电介质陶瓷层41以及42中包含的电介质粒子的平均粒径小。
在交点附近区域440,电场容易集中,若引起电场集中,则有可能使作为层叠陶瓷电容器的可靠性下降。但是,在本发明的层叠陶瓷电容器1中,交点附近区域440中包含的电介质粒子的平均粒径比其周围的第1电介质陶瓷层20a、第2电介质陶瓷层20b、以及第3电介质陶瓷层41以及42各自中包含的电介质粒子的平均粒径小。像这样,平均粒径小,从而存在许多晶界,可抑制电场集中。其结果是,能够使作为层叠陶瓷电容器的可靠性提高。
[试验例2]
接着,对试验例2进行说明,试验例2验证在本发明的层叠陶瓷电容器1中交点附近区域440中包含的电介质粒子的平均粒径比其周围的第1电介质陶瓷层20a、以及第3电介质陶瓷层41以及42各自中包含的电介质粒子的平均粒径小的情况下更具优势。
第1电介质陶瓷层、第2电介质陶瓷层以及第3电介质陶瓷层各自中包含的电介质粒子的平均粒径像以下那样进行测定。
(第1电介质陶瓷层中包含的电介质粒子的平均粒径)
在上述的本发明的层叠陶瓷电容器的制造方法中,对于不对第1外部电极51以及第2外部电极52进行共烧而对生芯片110进行烧成所得到的层叠体10,从第1端面15侧或第2端面16侧进行研磨,如图20所示,得到留下长度(L)方向的中央部的研磨体作为试验体。
如图20所示,在宽度(W)方向的中央部,设想了与宽度(W)方向正交的假想线OS1。然后,沿着假想线OS1,将研磨体的静电电容的获得所涉及的第1电介质陶瓷层20a和第1内部电极层21以及第2内部电极层22被层叠的区域在层叠方向上进行3等分,分为上部区域F1、中央区域F2以及下部区域F3这3个区域。对于各区域F1、F2以及F3,分别以4.3μm×3.2μm的视场大小对第1电介质陶瓷层20a进行拍摄,按各区域F1、F2以及F3中的每一个,通过图像处理对20个电介质粒子测定了面积。然后,根据测定的面积计算出等效圆直径并取平均,由此作为平均粒径。在上部区域F1、中央区域F2以及下部区域F3各自中测定了平均粒径,且在该测定值未观察到有意义的差异,因此将中央区域F2的平均粒径视为第1电介质陶瓷层的平均粒径。
(第3电介质陶瓷层中包含的电介质粒子的平均粒径)
在图20所示的试验体中,设想将多个第1内部电极层21以及多个第2内部电极层22的第1侧面13侧或第2侧面14侧的端部在层叠(T)方向上相连的假想线。在图20中,示出了将多个第1内部电极层21以及多个第2内部电极层22的第2侧面14侧的端部在层叠(T)方向上相连的假想线OS3。如图21所示,从假想线OS3对第3电介质陶瓷层42侧以5μm的范围的视场大小4.3μm×3.2μm对第3电介质陶瓷层42进行拍摄,按各区域F1、F2以及F3中的每一个,通过图像处理对20个电介质粒子测定了面积。图21的附图标记42F示出拍摄区域。然后,根据测定的面积计算出等效圆直径并取平均,由此作为平均粒径。在上部区域F1、中央区域F2以及下部区域F3各自中测定了平均粒径,且在该测定值未观察到有意义的差异,因此将中央区域F2的平均粒径视为第3电介质陶瓷层的平均粒径。
(第2电介质陶瓷层中包含的电介质粒子的平均粒径)
将层叠体10从第1端面15侧或第2端面16侧研磨至即将出现至少一方的内部电极层之前。例如,如图22所示,从第2端面16侧研磨至即将出现第2内部电极层22之前的面J。如图23所示,在宽度(W)方向的中央部,设想了与宽度(W)方向正交的假想线OS2。然后,沿着假想线OS2,将第2电介质陶瓷层20b在层叠方向上进行3等分,分为上部区域G1、中央区域G2以及下部区域G3这3个区域。将各区域G1、G2以及G3各自以4.3μm×3.2μm的视场大小对第2电介质陶瓷层进行拍摄,按各区域G1、G2以及G3中的每一个,通过图像处理对20个电介质粒子测定了面积。然后,根据测定的面积计算出等效圆直径并取平均,由此作为平均粒径。在上部区域G1、中央区域G2以及下部区域G3各自中测定了平均粒径,且在该测定值未观察到有意义的差异,因此将中央区域G2的平均粒径视为第2电介质陶瓷层的平均粒径。
(交点附近区域中包含的电介质粒子的平均粒径)
在图23所示的试验体中,设想将多个第1内部电极层21以及多个第2内部电极层22的第2侧面14侧的端部在层叠(T)方向上相连的假想线OS4。然后,沿着假想线OS4,将包含交点附近区域440的假想线OS4的宽度(W)方向两侧的区域在层叠方向上进行3等分,分为上部区域H1、中央区域H2以及下部区域H3这3个区域。如图24所示,在假想线OS4的宽度(W)方向两侧以5μm的范围的视场大小4.3μm×3.2μm对第2电介质陶瓷层20b以及第3电介质陶瓷层42进行拍摄,按各区域F1、F2以及F3中的每一个,通过图像处理对20个电介质粒子测定了面积。图24的附图标记42H示出拍摄区域。然后,根据测定的面积计算出等效圆直径并取平均,由此作为平均粒径。在上部区域H1、中央区域H2以及下部区域H3各自中测定了平均粒径,且在该测定值未观察到有意义的差异,因此将中央区域H2的平均粒径视为交点附近区域440的平均粒径。
作为相当于上述的(C)~(I)的层叠陶瓷电容器,准备了表3所示的试验例2-1~2-24。此外,在试验例2-25~2-27中,设为交点附近区域440中包含的电介质粒子的平均粒径比第1电介质陶瓷层20a中包含的电介质粒子的平均粒径、第2电介质陶瓷层20b中包含的电介质粒子的平均粒径、以及第3电介质陶瓷层41以及42中包含的电介质粒子的平均粒径中的任一平均粒径都大。对于这些试验例2-1~2-27,通过上述的测定方法调查了平均粒径。
另外,在表3中,平均粒径的比较的项目中的“第1”是第1电介质陶瓷层中包含的电介质粒子的平均粒径,“第2”是第2电介质陶瓷层中包含的电介质粒子的平均粒径,“第3”是第3电介质陶瓷层中包含的电介质粒子的平均粒径,“交点”是交点附近区域中包含的电介质粒子的平均粒径。
另一方面,对于试验例2-25~2-27的层叠陶瓷电容器,在温度150℃的环境下以施加了6.3V的电压的状态测定电阻值(kΩ),调查MTTF(平均故障时间),并进行了判定。MTTF设为电阻值变成10kΩ以下的时间点,将MTTF为15.3小时(hr)以下的情况判定为“×”,将超过15.3小时(hr)直至30小时为止判定为“○”(良好),将超过30小时判定为“◎”(优良)。将其结果并记于表3。另外,关于内部电极层的覆盖率,在低于80%的情况下,变得不易获得静电电容,因此设为不能测定。
[表3]
Figure BDA0002860183580000371
根据表3确认出,在交点附近区域中包含的电介质粒子的平均粒径比第1电介质陶瓷层、第2电介质陶瓷层以及第3电介质陶瓷层各自中包含的电介质粒子的平均粒径小的情况下,MTTF变大,层叠陶瓷电容器的可靠性提高。
(3)追加了除去层叠体的侧面的工序的制造方法
在上述的本发明的层叠陶瓷电容器1的制造方法中,在得到作为未烧成的层叠体10的生芯片110时,包含:在未烧成的第1电介质陶瓷层120a印刷未烧成的第1内部电极层121以及第2内部电极层122的工序;在第1电介质陶瓷层120a中的、印刷有第1内部电极层121以及第2内部电极层122的区域以外形成未烧成的第2电介质陶瓷层120b的工序;将多个第1电介质陶瓷层120a层叠而形成生芯片110的工序;通过将母块104切断而从各个生芯片110的第1侧面113以及第2侧面114使第1内部电极层121以及第2内部电极层122、第1电介质陶瓷层120a、以及第2电介质陶瓷层120b露出的工序;和在各个生芯片110的第1侧面113以及第2侧面114粘合并形成未烧成的第3电介质陶瓷层(侧方余量部41以及42)的工序。
在此,生芯片110是层叠体的一个例子。第1电介质陶瓷层120a是电介质层的一个例子。第1内部电极层121以及第2内部电极层122是内部电极图案的一个例子。第2电介质陶瓷层120b是电介质图案的一个例子。第1侧面113以及第2侧面114是侧面的一个例子。作为未烧成的第3电介质陶瓷层的侧方余量部41以及42是电介质间隙层的一个例子。
在该制造方法中,在通过将母块104切断而从生芯片110的第1侧面113以及第2侧面114使第1内部电极层121以及第2内部电极层122、第1电介质陶瓷层120a、以及第2电介质陶瓷层120b露出的工序之后,且在生芯片110的第1侧面113以及第2侧面114分别粘合并形成第3电介质陶瓷层的工序之前,能够追加对第1侧面113以及第2侧面114除去某种程度的厚度的除去工序。由此,可除去在第1侧面113以及第2侧面114露出的第1电介质陶瓷层120a、第2电介质陶瓷层120b、第1内部电极层121以及第2内部电极层122的侧面。
图25示出将生芯片110的第1侧面113以及第2侧面114除去一定的厚度(例如,1μm以下)并进行了平坦化的状态。在图25中,左侧示出除去工序前,右侧示出除去工序后。生芯片110的第1侧面113以及第2侧面114有时会由于在切断母块104而得到多个生芯片110时施加于作为切断方向的图中下侧的应力,如图25所示那样侧面稍微向下方流动而进行塑性变形。此外,也有时该切断面并不充分平滑,或者在切断面存在异物。因此,除去变形部分变无的程度的厚度。像这样除去第1侧面113以及第2侧面114的方法并没有限定,但例如基于适当的研磨方法的研磨是合适的。
如图26所示,上述除去工序后的第1侧面113以及第2侧面114形成为平滑的面,并且成为除去了异物的面。在该除去工序后的第1侧面113以及第2侧面114粘合并形成第3电介质陶瓷层(侧方余量部41以及42)。
在本发明中,第2电介质陶瓷层20b、第1内部电极层21以及第2内部电极层22各自可以包含树脂。树脂能够通过添加到制造时的材料而含有。即,在第2电介质陶瓷层20b中,在电介质膏包含树脂,在第1内部电极层21以及第2内部电极层22中,在导电性膏包含树脂。
电介质膏以及导电性膏中包含的树脂以作为粘合剂的功能、提高材料的粘性等为目的而添加。作为这样的树脂,例如,可列举含有聚乙烯醇缩丁醛(polyvinyl butyral)、聚乙烯醇缩乙醛(polyvinyl acetoacetal)等聚乙烯醇缩醛树脂(polyvinyl acetalresins)、聚乙烯醇(polyvinyl alcohol)等聚乙烯醇类树脂、甲基纤维素(methylcellulose)、乙基纤维素(ethylcellulose)、乙酸邻苯二甲酸纤维素(cellulosephthalate acetate)等纤维素类树脂、(甲基)丙烯酸酯((meth)acrylic acid esters)等(甲基)丙烯酸类树脂、聚酰胺酰亚胺(polyamideimide)、聚酰亚胺(polyimide)等酰亚胺类树脂、聚氧化乙烯(polyethylene oxide)等乙烯类树脂(ethylene-based resins)、聚丙烯腈(polyacrylonitrile)、聚甲基丙烯腈(polymetallilonitrile)等腈类树脂、聚氨基甲酸乙酯(polyurethane)等氨基甲酸乙酯类树脂(urethane resins)、聚乙烯(polyethylene)、聚丙烯(polypropylene)、乙酸乙烯(vinyl acetate)等乙烯类树脂(vinyl resins)、苯乙烯丁二烯橡胶(styrene-butadiene rubber)等橡胶类树脂等的树脂,但是并不限定于这些。
此外,作为树脂的含量,优选第2电介质陶瓷层20b中包含的含量和第1电介质陶瓷层20a中包含的含量不同。第1电介质陶瓷层20a以及第2电介质陶瓷层20b的树脂含量例如优选为30wt%以上且50wt%以下。优选在该范围内第1电介质陶瓷层以及第2电介质陶瓷层20b的树脂含量相互不同。
此外,在本发明的层叠陶瓷电容器的制造方法中,第1电介质陶瓷层120a的厚度优选为0.4μm以上且0.8μm以下。此外,在本发明的层叠陶瓷电容器的制造方法中,第1内部电极层121以及第2内部电极层122的厚度优选为0.4μm以上且0.8μm以下。
此外,也可以是如下方式,即,在形成生芯片110时,第2内部电极层122的一部分与第1内部电极层121以及第2内部电极层122的一部分重叠。具体地,可以是如下方式,即,第2电介质陶瓷层120b和第1内部电极层121以及第2内部电极层122的、在长度(L)方向上相互相邻的端部相互重叠。例如,可以如图27所示,在长度(L)方向上,第2电介质陶瓷层120b的端部重叠在第1内部电极层121的端部上。与此同样地,也可以是第2电介质陶瓷层120b的端部重叠在第2内部电极层122的端部上。像这样,在长度(L)方向的端部重叠的方式中,也可以在第2电介质陶瓷层120b的端部上重叠有第1内部电极层121的端部以及第2电介质陶瓷层120b的端部。
在本发明的层叠陶瓷电容器的制造方法中,在将作为未烧成的层叠体10的生芯片110的第1侧面113以及第2侧面114除去一定的厚度之后,在第1侧面113以及第2侧面114粘附并形成未烧成的第3电介质陶瓷层。由此,能够相对于第1侧面113以及第2侧面114而将未烧成的第3电介质陶瓷层形成为平滑且清洁的状态。
在本发明的层叠陶瓷电容器的制造方法中,通过利用研磨来除去第1侧面113以及第2侧面114,从而能够容易且准确地以给定厚度的除去量除去第1侧面113以及第2侧面114。
优选地,在本发明的层叠陶瓷电容器的制造方法中,第2电介质陶瓷层120b包含树脂,其树脂量比第1内部电极层121以及第2内部电极层122中包含的树脂量多。由此,第2电介质陶瓷层120b的粘性比较高,能够抑制切断母块104时的第2电介质陶瓷层20b的切断面的破裂、碎片这样的不良情况的产生。
此外,在本发明的层叠陶瓷电容器的制造方法中,第1电介质陶瓷层120a的厚度优选为0.4μm以上且0.8μm以下。此外,在本发明的层叠陶瓷电容器的制造方法中,第1内部电极层121以及第2内部电极层122的厚度优选为0.4μm以上且0.8μm以下。通过未烧成的电介质层以及内部电极层具有这样的厚度,从而能够将烧成后的第1电介质陶瓷层20a、第1内部电极层21以及第2内部电极层22形成为适当的厚度。
此外,在本发明的层叠陶瓷电容器的制造方法中,第2内部电极层122的一部分也可以与第1内部电极层121以及第2内部电极层122重叠。由此,在烧成后,能够无间隙地以充分的厚度配置第2电介质陶瓷层20b。
(4)第2电介质陶瓷层的缺损部
在本发明的层叠陶瓷电容器1中,如图28以及图29所示,在至少一个第2电介质陶瓷层20b与一方的第3电介质陶瓷层42之间,具有第2电介质陶瓷层20b的一部分缺损的缺损部520。此外,与此同样地,在至少一个第2电介质陶瓷层20b与另一方的第3电介质陶瓷层41之间,具有第2电介质陶瓷层20b的一部分缺损的缺损部520。
在配置第2电介质陶瓷层20b的区域中,即,在层叠体10的长度(L)方向上,在第1内部电极层21中的不与第2外部电极52连接的端部和第2外部电极52之间、以及第2内部电极层22中的不与第1外部电极51连接的端部和第1外部电极51之间当中的至少一个区域中,在包含层叠(T)方向以及宽度(W)方向的面中层叠(T)方向的位置为第1电介质陶瓷层20a之间且宽度(W)方向的位置为第2电介质陶瓷层20b与第3电介质陶瓷层41或42之间,形成有缺损部520。
在制作作为未烧成的层叠体10的生芯片110时,对未烧成的第2电介质陶瓷层120b的侧面实施加工,然后进行烧成,由此可得到在第2电介质陶瓷层20b的侧面具有缺损部520的层叠体10。得到缺损部520的加工方法是任意的,例如能够通过用适当的工具等进行穿孔而形成。
此外,在上述的“追加了除去层叠体的侧面的工序的制造方法”中,在通过研磨等方法除去了未烧成的生芯片110的第1侧面113或第2侧面114时,有时第2电介质陶瓷层20b的侧面的一部分缺少而开出微细的孔。在像这样产生了孔的情况下,也能够将该孔作为缺损部520。缺损部520可以不形成在全部的第2内部电极层22的侧面,只要在长度(L)方向的两端部在第1侧面13侧以及第2侧面14侧分别形成有一个以上即可。
此外,也可以如图28以及图29所示,在缺损部520配置有Si的偏析530。Si的偏析530是作为添加剂而添加到第2电介质陶瓷层20b的Si的偏析。
关于Si的偏析530的大小,以等效圆直径的直径来考虑,优选比第2电介质陶瓷层20b的厚度的1/3大。此外,也可以为100nm以上且600nm以下。
缺损部520优选靠近第1内部电极层21或第2内部电极层22进行配置。在图29中,靠近第2内部电极层22的长度(L)方向的端部配置有缺损部520。与此同样地,优选靠近第1内部电极层21的长度(L)方向的端部配置缺损部520。
关于Si的偏析530的尺寸,优选在宽度(W)方向上为第3电介质陶瓷层41以及42的尺寸的0.1%以上且5%以下。
在本发明的层叠陶瓷电容器1中,在配置第2电介质陶瓷层20b的区域中,即,在层叠体10的长度(L)方向上,在第1内部电极层21中的不与第2外部电极52连接的端部和第2外部电极52之间、以及第2内部电极层22中的不与第1外部电极51连接的端部和第1外部电极51之间当中的至少一个区域中,在包含层叠(T)方向以及宽度(W)方向的面中层叠(T)方向的位置为第1电介质陶瓷层20a之间且宽度(W)方向的位置为第2电介质陶瓷层20b与第3电介质陶瓷层41以及42之间,具有缺损部520。
由此,能够通过缺损部520来缓解在烧成时在第2电介质陶瓷层20b产生的应力。其结果是,能够抑制在第2电介质陶瓷层20b产生破裂、碎片。
在本发明的层叠陶瓷电容器1中,有时在缺损部520配置有Si的偏析530。在缺损部520存在偏析530的情况下,通过偏析530可抑制水分的侵入。通过在缺损部520存在偏析530,从而层叠陶瓷电容器1的耐湿性提高。偏析530可以存在于缺损部520的全部,也可以存在于缺损部520的一部分。通过存在偏析530的缺损部520,能够抑制在第2电介质陶瓷层20b产生破裂、碎片,并且还能够提高层叠陶瓷电容器1的耐湿性。
在本发明的层叠陶瓷电容器1中,Si的偏析530为第2电介质陶瓷层20b的厚度的1/3以上(或不足厚度的1/3)。
在本发明的层叠陶瓷电容器1中,缺损部520靠近第1内部电极层21以及第2内部电极层22进行配置。虽然靠近第1内部电极层21以及第2内部电极层22的区域在烧成时产生的应力比较大,但是该应力被缺损部520所缓解,因此能够有效地抑制破裂、碎片的产生。
优选地,在本发明的层叠陶瓷电容器1中,在宽度方向上,Si的偏析530的尺寸为第3电介质陶瓷层41以及42的尺寸的0.1%以上且5%以下。在缺损部520存在Si的偏析530的情况下,能够有效地抑制破裂、碎片的产生,并且还能够提高层叠陶瓷电容器1的耐湿性。
(5)在第2电介质陶瓷层的内部电极层侧的端部形成的偏析
如图30所示,在本发明的层叠陶瓷电容器1中,也可以在第1内部电极层21中的不与第2外部电极52连接的长度(L)方向的端部存在第1偏析610。此外,也可以在第2内部电极层22中的不与第1外部电极51连接的长度(L)方向的端部存在第1偏析610。
如图31所示,第1偏析610是来源于第2电介质陶瓷层20b的金属元素610a偏析为层状而产生的。作为金属元素610a,例如,可列举Mg、Mn、Si中的至少一种。金属元素610a所引起的偏析610由于第2电介质陶瓷层20b中包含的金属元素在第2电介质陶瓷层20b的烧成时移动到第1内部电极层21以及第2内部电极层22而产生。
另一方面,如图32所示,也可以在第1内部电极层21的宽度(W)方向的端部存在第2偏析620。此外,也可以在第2内部电极层22的宽度(W)方向的端部存在第2偏析620。
第2偏析620是来源于与第1内部电极层21以及第2内部电极层22接触的第3电介质陶瓷层41以及42的金属元素620a偏析为层状而产生的。作为金属元素620a,例如,与第1偏析610同样,可列举Mg、Mn、Si中的至少一种。金属元素620a所引起的偏析620由于第3电介质陶瓷层41以及42中包含的金属元素在第3电介质陶瓷层41以及42的烧成时移动到第1内部电极层21以及第2内部电极层22而产生。
优选地,在本发明的层叠陶瓷电容器1中,关于偏析到第1内部电极层21的第1偏析610、偏析到第2内部电极层22的第1偏析610、偏析到第1内部电极层21的第2偏析620、和偏析到第2内部电极层22的第2偏析620,它们中的至少一组偏析中包含的金属元素与其它偏析中包含的金属元素不同。
在第1电介质陶瓷层20a以BaTiO3为主成分的情况下,关于第1偏析610中包含的金属元素相对于第1内部电极层21以及第2内部电极层22的含有率,相对于100摩尔的Ti为0.3摩尔%以上。此外,与此同样地,关于第2偏析620中包含的金属元素相对于第1内部电极层21以及第2内部电极层22的含有率,相对于100摩尔的Ti为0.3摩尔%以上。
在本发明中,第1内部电极层21中存在第1偏析610的区域优选其沿着长度(L)方向的长度为0.1μm以上。此外,第2内部电极层22中存在第1偏析610的区域优选其沿着长度(L)方向的长度为0.1μm以上。此外,第1内部电极层21中存在第2偏析620的区域优选其沿着宽度(W)方向的长度为0.1μm以上。此外,第2内部电极层22中存在第2偏析620的区域优选其沿着宽度(W)方向的长度为0.1μm以上。通过具有这些长度,从而能够可靠地得到电场集中被偏析所抑制而使可靠性提高的效果。
关于第1偏析610以及第2偏析620的长度,若低于上述的长度,则变得不易抑制电场集中。此外,在第1偏析610中,在超过长度(L)方向的0.5%的情况下,在第2偏析620中,在超过宽度(W)方向的1.0%的情况下,偏析的金属元素(Mg、Mn、Si中的至少一种)变得过多,内部电极层的积蓄电荷的功能将下降。
第1偏析610的长度(L)方向的长度能够通过对包含于第2电介质陶瓷层20b并移动到第1内部电极层21以及第2内部电极层22而偏析的金属元素610a的含量进行调整来进行控制。此外,第2偏析620的宽度(W)方向的长度能够通过对包含于第3电介质陶瓷层41以及42并移动到第1内部电极层21以及第2内部电极层22而偏析的金属元素620a的含量进行调整来进行控制。
在本发明的层叠陶瓷电容器1中,在第1内部电极层21中的不与第2外部电极52连接的长度(L)方向的端部、以及第2内部电极层22中的不与第1外部电极51连接的长度(L)方向的端部,分别存在由Mg、Mn、Si中的至少一种金属元素引起的第1偏析610。
在与第2电介质陶瓷层20b接触的第1内部电极层21以及第2内部电极层22各自的长度(L)方向的端部,电场容易集中,若引起电场集中,则有可能使作为层叠陶瓷电容器的可靠性下降。但是,本发明的层叠陶瓷电容器1通过第1偏析610可抑制电场集中,能够使可靠性提高。
在本发明的层叠陶瓷电容器1中,在第1内部电极层21的宽度(W)方向的端部以及第2内部电极层22的宽度(W)方向的端部,分别存在由Mg、Mn、Si中的至少一种金属元素引起的第2偏析620。
在与第3电介质陶瓷层41以及42接触的第1内部电极层21以及第2内部电极层22各自的宽度(W)方向的端部,电场容易集中,若引起电场集中,则有可能使作为层叠陶瓷电容器的可靠性下降。但是,本发明的层叠陶瓷电容器1通过第2偏析620可抑制电场集中,因此能够使可靠性提高。
在本发明的层叠陶瓷电容器1中,关于偏析到第1内部电极层21的第1偏析610、偏析到第2内部电极层22的第1偏析610、偏析到第1内部电极层21的第2偏析620、和偏析到第2内部电极层22的第2偏析620,它们中的至少一组偏析中包含的金属元素与其它偏析中包含的金属元素不同。
由此,能够配置与配置第1偏析610以及第2偏析620的地方相应的最佳的金属元素,能够提高可靠性。
在本发明的层叠陶瓷电容器1中,第1电介质陶瓷层20a包含Ba以及Ti,关于第1偏析610中包含的金属元素610a、以及第2偏析620中包含的金属元素620a各自相对于内部电极层的含有率,相对于100摩尔的Ti为0.3摩尔%以上。
由此,能够有效地抑制上述的电场集中而使可靠性进一步提高。
在本发明的层叠陶瓷电容器1中,第1内部电极层21中存在第1偏析610的区域优选在长度(L)方向上有0.3μm以上,第2内部电极层22中存在第1偏析610的区域优选在长度(L)方向上有0.3μm以上,第1偏析610中存在第2偏析620的区域优选在宽度(W)方向上有0.3μm以上,第2偏析620中存在第2偏析620的区域优选在宽度(W)方向上有0.3μm以上。
由此,能够可靠地得到电场集中被偏析所抑制而使可靠性提高的效果。
[试验例3]
接着,对在本发明的层叠陶瓷电容器1中验证第1偏析610以及第2偏析620的效果的试验例3进行说明。
如表4所示,准备了具备含有Mg、Mn、Si的元素中的任一种的第2电介质陶瓷层20b、第3电介质陶瓷层41以及42的层叠陶瓷电容器的试验例3-1~3-18。然后,对各试验例调查了在第1内部电极层21以及第2内部电极层22的长度(L)方向的端部产生的第1偏析的元素的浓度和长度(L)方向的长度以及宽度(W)方向的长度。第1偏析以及第2偏析的金属元素的浓度使用与上述的“试验例1”中的第2合金部的浓度以及第3合金部的浓度同样的方法进行了调查。此外,第1偏析以及第2偏析各自的长度通过EDX分析进行了测定。
对于试验例3-1~3-18的层叠陶瓷电容器,在温度150℃的环境下加热1小时,然后冷却为常温,然后以施加了6.3V的电压的状态测定电阻值(kΩ),并调查了MTTF(平均故障时间)。此外,通过LCR测量仪(Keysight公司制造:E4980)调查了静电电容有无下降。
将静电电容的下降为3%以上或MTTF为15.3hr以下的情况没为“×”,将静电电容的下降不足3%且MTTF超过15.3hr且为30小时以下的情况判定为“○”(良好),将静电电容的下降不足3%且MTTF超过了30小时的情况判定为“◎”(优良)。将其结果并记于表4。
[表4]
Figure BDA0002860183580000471
通过使第2电介质层含有Mg、Mn、Si,从而在内部电极的长度方向以及宽度方向端部形成偏析部,由此能够排除容易在端部产生的可靠性下降的主要原因。不过,若含量过多,则作为内部电极的金属而发挥功能的区域变窄,其结果是,导致静电电容的下降。
(6)在第2电介质陶瓷层的内部电极层侧的角部区域形成的偏析
在具有上述的第1偏析610以及第2偏析620的情况下,如图33所示,优选还存在第3偏析630。第3偏析630分别存在于第1角部区域710以及第2角部区域720。
第1角部区域710是第1内部电极层21中的、存在第1偏析610的长度(L)方向和存在第2偏析620的宽度(W)方向重叠的区域。此外,第2角部区域720是第2内部电极层22中的、存在第1偏析610的长度(L)方向和存在第2偏析620的宽度(W)方向重叠的区域。第3偏析630由第1偏析610的金属元素610a以及第2偏析620的金属元素620a的偏析产生。
优选地,在本发明中,第1偏析610中包含的金属元素610a和第2偏析620中包含的金属元素620a分别不同,第3偏析630的金属元素630a包括第1偏析610中包含的金属元素610a和第2偏析620中包含的金属元素620a的双方。
此外,优选地,在本发明中,存在第1偏析610的区域在长度(L)方向上有0.1μm以上,存在第2偏析620的区域在宽度(W)方向上有0.1μm以上。
图33示出在本发明的层叠陶瓷电容器1中包含长度(L)方向以及宽度(W)方向的面。第3偏析630优选在该包含长度(L)方向以及宽度(W)方向的面中偏析为大致直角三角形,使得其存在区域随着朝向长度(L)方向的端部而变大。第3偏析630的一部分或全部包含于图19中的交点附近区域440。
此外,优选地,在本发明的层叠陶瓷电容器1中,第2电介质陶瓷层20b相对于第1内部电极层21以及第2内部电极层22配置为其一部分在层叠(T)方向上与第3偏析630的存在区域重叠。具体地,可列举如下方式,即,如图34所示,在长度(L)方向上,第2电介质陶瓷层120b的端部重叠在包含第3偏析630的区域的第2内部电极层22的端部上。与此同样地,也可以是第2电介质陶瓷层20b的端部重叠在第1内部电极层21的端部上。像这样,在长度(L)方向的端部重叠的方式中,也可以在第2电介质陶瓷层20b的端部上重叠有第1内部电极层121的端部或第2电介质陶瓷层120b的端部。
在本发明的层叠陶瓷电容器1中,在第1内部电极层21中的不与第2外部电极52连接的长度(L)方向的端部、以及第2内部电极层22中的不与第1外部电极51连接的长度(L)方向的端部,分别存在由Mg、Mn、Si中的至少一种金属元素引起的第1偏析610,在第1内部电极层21的宽度(W)方向的端部、以及第2内部电极层22的宽度(W)方向的端部,分别存在由Mg、Mn、Si中的至少一种金属元素引起的第2偏析620,在第1内部电极层21中的存在第1偏析610的长度(L)方向的端部与存在第2偏析620的宽度(W)方向的端部重叠的第1角部区域710、以及第2内部电极层22中的存在第1偏析610的长度(L)方向的端部和存在第2偏析620的宽度(W)方向的端部重叠的第2角部区域720,分别存在由第1偏析610以及第2偏析620各自的金属元素引起的第3偏析630。
在第1角部区域710以及第2角部区域720中,电场容易集中,若引起电场集中,则有可能使作为层叠陶瓷电容器的可靠性下降。但是,本发明的层叠陶瓷电容器1通过第3偏析630可抑制向第1角部区域710以及第2角部区域720的电场集中,因此能够使可靠性提高。
在本发明的层叠陶瓷电容器1中,第1偏析610中包含的金属元素610a和第2偏析620中包含的金属元素620a分别不同,第3偏析630中包含的金属元素包括第1偏析610中包含的金属元素610a和第2偏析620中包含的金属元素620a的双方。
由此,通过第3偏析630可抑制向第1角部区域710以及第2角部区域720的电场集中,能够使可靠性提高。
另外,在第3偏析630中,作为配置在靠近第3电介质陶瓷层41以及42的一侧的金属元素,优选Mg。另一方面,在第3偏析630中,作为配置在靠近第2电介质陶瓷层20b的一侧的金属元素,从有可能改善耐湿性的观点考虑,优选Si。因而,优选在第1角部区域710以及第2角部区域720偏析出Mg以及Si的双方。此外,通过第1内部电极层21以及第2内部电极层22的宽度(W)方向的端部的第1偏析610,有可能进行短路恢复。此外,进一步优选在第1内部电极层21以及第2内部电极层22固溶有Sn。
在本发明的层叠陶瓷电容器1中,存在第1偏析610的区域在长度(L)方向上有0.1μm以上,存在第2偏析620的区域在宽度(W)方向上有0.1μm以上。由此,能够可靠地得到电场集中被偏析所抑制而使可靠性提高的效果。
在本发明的层叠陶瓷电容器1中,在包含长度(L)方向以及宽度(W)方向的面中,第3偏析630的存在区域随着朝向长度(L)方向的端部而变大。
由此,容易产生电场集中的第2电介质陶瓷层20b的长度(L)方向的端部的部分中的第3偏析630的面积增大,可更加有效地进行第3偏析630对电场集中的抑制,能够使可靠性进一步提高。
在本发明的层叠陶瓷电容器1中,第2电介质陶瓷层20b相对于第1内部电极层21以及第2内部电极层22配置为其一部分在层叠(T)方向上与第3偏析630的存在区域重叠。
由此,变得容易将第3偏析630形成为在包含长度(L)方向以及宽度(W)方向的面中其存在区域随着朝向长度(L)方向的端部而变大。
[试验例4]
接着,对在本发明的层叠陶瓷电容器1中验证第3偏析630的效果的试验例4进行说明。
如表5所示,准备了具备含有Mg、Mn、Si的金属元素中的任一种的第2电介质陶瓷层和含有Mg、Mn、Si中的任一种的第3电介质陶瓷层的层叠陶瓷电容器的试验例4-1~4-18。然后,对在各个层叠陶瓷电容器的第1角部区域以及第2角部区域产生的第3偏析中包含的金属元素的浓度和长度(L)方向的长度以及宽度(W)方向的长度进行了调查。第3偏析的金属元素的浓度使用与上述的“试验例1”中的第2合金部的浓度以及第3合金部的浓度同样的方法进行了调查。此外,第3偏析各自的长度通过EDX分析进行了测定。
对于试验例4-1~4-14的层叠陶瓷电容器,在温度150℃的环境下,以施加了6.3V的电压的状态测定电阻值(kΩ),调查MTTF(平均故障时间),并进行了判定。MTTF设为电阻值变成10kΩ以下的时间点,在MTTF为15.3小时(hr)以下的情况下判定为“×”,将超过15.3小时(hr)并直至30小时为止判定为“○”(良好),将超过30小时判定为“◎”(优良)。将其结果并记于表5。此外,通过LCR测量仪(Keysight公司制造:E4980)调查静电电容有无下降,将示出3%以上的容量下降的情况判定为“×”。另外,关于内部电极层的覆盖率,在低于80%的情况下,变得不易获得静电电容,因此设为不能测定。
[表5]
Figure BDA0002860183580000511
通过使第2陶瓷电介质层以及第3陶瓷电介质层含有Si、Mg、Mn,从而能够在角部形成许多的偏析区域。特别是,虽然容易在角部引起电场集中并使可靠性下降,但是通过形成偏析区域,从而能够提高可靠性。不过,若含量过多,则作为内部电极的金属而发挥功能的区域变窄,其结果是,导致静电电容的下降。
(7)第2电介质陶瓷层的厚度
图35示意性地示出本发明的层叠陶瓷电容器1中的层叠体10的长度(L)方向的中央部处的WT剖面,分别用T1示出该剖面中的第1电介质陶瓷层20a的厚度,用T2示出该剖面中的宽度(W)方向的端部的厚度。
此外,图36示出本发明的层叠陶瓷电容器1的LT剖面的一部分,T3是第2电介质陶瓷层20b的厚度。虽然在图36中,示出了与第2内部电极层22接触的第2电介质陶瓷层20b,但是与第1内部电极层21接触的第2电介质陶瓷层20b的厚度也同样地视为T3。换言之,第2电介质陶瓷层20b的厚度T3是第1内部电极层21中的不与第2外部电极52连接的长度(L)方向的端部和第2外部电极52之间、以及第2内部电极层22中的不与第1外部电极51连接的长度(L)方向的端部和第2外部电极52之间的各自的厚度。
在本发明中,T1和T2的厚度之差比较小,设为T1的10%以内。相对于此,T3的厚度比T1以及T2大,其差优选为T1以及T2的10%以上。
对于使第2电介质陶瓷层20b的厚度T3像上述的那样比第1电介质陶瓷层20a的厚度T1以及T2厚的方法没有限制,例如,能够通过如下方式来实现,即,在制作烧成前的生芯片110时,设为使未烧成的第2电介质陶瓷层120b的长度(L)方向的端部与未烧成的第1内部电极层121以及第2内部电极层122的长度(L)方向的端部重叠的状态,然后对生芯片110进行烧成。
在T1、T2以及T3之中,第1电介质陶瓷层20a的中央部的厚度T1优选为0.7μm以下。此外,第2电介质陶瓷层20b的厚度T3优选为0.4μm以上。
在本发明的层叠陶瓷电容器1中,将第1电介质陶瓷层20a的包含长度(L)方向的中央部、层叠(T)方向以及宽度(W)方向的面中的层叠(T)方向的中央部处的厚度设为T1,将第1电介质陶瓷层20a的宽度(W)方向的端部的厚度设为T2,将第1内部电极层21中的不与第2外部电极52连接的长度(L)方向的端部和第2外部电极52之间、以及第2内部电极层22中的不与第1外部电极51连接的长度(L)方向的端部和第1外部电极51之间的各自的厚度设为T3,在该情况下,T1与T2的厚度之差为T1的10%以内,T3的厚度比T1以及T2大,其差为T1以及T2的10%以上。
由此,在夹着第1内部电极层21以及第2内部电极层22的第1电介质陶瓷层20a间,基于作为台阶消除用而配置的第2电介质陶瓷层20b的元件厚度具有充分的厚度,其结果是,能够使可靠性提高。

Claims (3)

1.一种层叠陶瓷电容器,具备:
层叠体,包含在层叠方向上层叠的电介质陶瓷层以及内部电极层;和
外部电极,与所述内部电极层连接,
在所述层叠陶瓷电容器中,
所述层叠体具有:第1主面以及第2主面,在所述层叠方向上相对;第1侧面以及第2侧面,在与所述层叠方向正交的宽度方向上相对;和第1端面以及第2端面,在与所述层叠方向以及所述宽度方向正交的长度方向上相对,
所述内部电极层包含:第1内部电极层,引出到所述第1端面;和第2内部电极层,引出到所述第2端面,使得隔着所述电介质陶瓷层而与所述第1内部电极层对置,
所述外部电极包含:第1外部电极,配置在所述第1端面上,且与所述第1内部电极层连接;和第2外部电极,配置在所述第2端面上,且与所述第2内部电极层连接,
所述电介质陶瓷层包含第1电介质陶瓷层和第2电介质陶瓷层,
所述第1电介质陶瓷层配置在所述第1内部电极层与所述第2内部电极层之间,
所述第2电介质陶瓷层配置为包含隔着所述内部电极层对置的所述第1电介质陶瓷层间的未配置所述内部电极层的区域,且其一部分与所述第1电介质陶瓷层在所述层叠方向上重叠,
所述层叠体具有:内层部,所述第1内部电极层以及所述第2内部电极层隔着所述电介质陶瓷层交替地层叠;外层部,配置为在所述层叠方向上夹着所述内层部,且包含陶瓷材料;和第3电介质陶瓷层,配置为在所述宽度方向上夹着所述内层部以及所述外层部,且包含电介质陶瓷材料,
将所述第1电介质陶瓷层的包含所述长度方向的中央部、所述层叠方向以及所述宽度方向的面中的所述层叠方向的中央部处的厚度设为T1,
将所述第1电介质陶瓷层的所述宽度方向的端部的厚度设为T2,
将所述第1内部电极层中的不与所述第2外部电极连接的所述长度方向的端部和所述第2外部电极之间、以及所述第2内部电极层中的不与所述第1外部电极连接的所述长度方向的端部和所述第1外部电极之间的各自的厚度设为T3,在该情况下,
所述T1和所述T2的厚度之差为所述T1的10%以内,
所述T3的厚度比所述T1以及所述T2大,其差为所述T1以及所述T2的10%以上。
2.根据权利要求1所述的层叠陶瓷电容器,其中,
所述T1为0.7μm以下。
3.根据权利要求1或2所述的层叠陶瓷电容器,其中,
所述T3为0.4μm以上。
CN202011572640.1A 2019-12-27 2020-12-25 层叠陶瓷电容器 Active CN113053661B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019238184 2019-12-27
JP2019-238184 2019-12-27
JP2020186023A JP2021108365A (ja) 2019-12-27 2020-11-06 積層セラミックコンデンサ
JP2020-186023 2020-11-06

Publications (2)

Publication Number Publication Date
CN113053661A CN113053661A (zh) 2021-06-29
CN113053661B true CN113053661B (zh) 2022-12-02

Family

ID=76508276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011572640.1A Active CN113053661B (zh) 2019-12-27 2020-12-25 层叠陶瓷电容器

Country Status (3)

Country Link
US (1) US11450484B2 (zh)
KR (1) KR102575242B1 (zh)
CN (1) CN113053661B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508524B2 (en) * 2019-12-27 2022-11-22 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP2022075308A (ja) * 2020-11-06 2022-05-18 株式会社村田製作所 積層セラミックコンデンサの製造方法
JP2022181541A (ja) * 2021-05-26 2022-12-08 Tdk株式会社 誘電体組成物および積層セラミック電子部品。
JP2022181544A (ja) * 2021-05-26 2022-12-08 Tdk株式会社 誘電体組成物および積層セラミック電子部品。
KR20230100293A (ko) * 2021-12-28 2023-07-05 삼성전기주식회사 적층 세라믹 커패시터

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1279490A (zh) * 1999-07-06 2001-01-10 株式会社村田制作所 单块陶瓷电子元件
CN1624829A (zh) * 2003-12-05 2005-06-08 日本特殊陶业株式会社 电容器及其制造方法
KR20110068233A (ko) * 2009-12-15 2011-06-22 삼성전기주식회사 적층 세라믹 커패시터
CN104412344A (zh) * 2012-07-10 2015-03-11 株式会社村田制作所 层叠陶瓷电容器以及其制造方法
JP2015057834A (ja) * 2014-10-03 2015-03-26 株式会社村田製作所 積層セラミックコンデンサ
JP2018082067A (ja) * 2016-11-17 2018-05-24 株式会社村田製作所 積層セラミックコンデンサ
JP2018174336A (ja) * 2014-05-21 2018-11-08 株式会社村田製作所 積層セラミックコンデンサ
KR20190006883A (ko) * 2017-07-11 2019-01-21 삼성전기주식회사 적층 세라믹 커패시터 및 그의 제조 방법
CN109712810A (zh) * 2015-07-17 2019-05-03 株式会社村田制作所 层叠陶瓷电容器
KR20190121190A (ko) * 2018-10-02 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209025A (ja) 2002-01-15 2003-07-25 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP4061188B2 (ja) * 2002-12-25 2008-03-12 京セラ株式会社 複合シートの製造方法および積層体の製造方法
JP2005019569A (ja) * 2003-06-24 2005-01-20 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
JP2006278566A (ja) * 2005-03-28 2006-10-12 Tdk Corp 積層電子部品及びその製造方法
JP4591537B2 (ja) * 2007-06-08 2010-12-01 株式会社村田製作所 積層セラミック電子部品
CN102017033B (zh) * 2008-07-29 2012-07-18 株式会社村田制作所 层叠陶瓷电容器
KR101882998B1 (ko) * 2011-11-25 2018-07-30 삼성전기주식회사 적층 세라믹 전자부품
KR20140033750A (ko) * 2012-09-10 2014-03-19 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP2014220530A (ja) * 2014-08-13 2014-11-20 株式会社村田製作所 積層セラミックコンデンサ
KR101642636B1 (ko) * 2015-01-05 2016-07-25 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장기판
JP6500801B2 (ja) 2016-02-18 2019-04-17 株式会社村田製作所 電子部品の製造方法
US10580584B2 (en) * 2017-06-28 2020-03-03 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
KR20190121225A (ko) * 2018-11-23 2019-10-25 삼성전기주식회사 커패시터 부품
KR20190116146A (ko) * 2019-08-02 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP2021034648A (ja) * 2019-08-28 2021-03-01 株式会社村田製作所 積層セラミックコンデンサ
JP2022075308A (ja) * 2020-11-06 2022-05-18 株式会社村田製作所 積層セラミックコンデンサの製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1279490A (zh) * 1999-07-06 2001-01-10 株式会社村田制作所 单块陶瓷电子元件
CN1624829A (zh) * 2003-12-05 2005-06-08 日本特殊陶业株式会社 电容器及其制造方法
KR20110068233A (ko) * 2009-12-15 2011-06-22 삼성전기주식회사 적층 세라믹 커패시터
CN104412344A (zh) * 2012-07-10 2015-03-11 株式会社村田制作所 层叠陶瓷电容器以及其制造方法
JP2018174336A (ja) * 2014-05-21 2018-11-08 株式会社村田製作所 積層セラミックコンデンサ
JP2015057834A (ja) * 2014-10-03 2015-03-26 株式会社村田製作所 積層セラミックコンデンサ
CN109712810A (zh) * 2015-07-17 2019-05-03 株式会社村田制作所 层叠陶瓷电容器
JP2018082067A (ja) * 2016-11-17 2018-05-24 株式会社村田製作所 積層セラミックコンデンサ
KR20190006883A (ko) * 2017-07-11 2019-01-21 삼성전기주식회사 적층 세라믹 커패시터 및 그의 제조 방법
KR20190121190A (ko) * 2018-10-02 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품

Also Published As

Publication number Publication date
CN113053661A (zh) 2021-06-29
KR20210084296A (ko) 2021-07-07
US20210202181A1 (en) 2021-07-01
US11450484B2 (en) 2022-09-20
KR102575242B1 (ko) 2023-09-06

Similar Documents

Publication Publication Date Title
CN113053659B (zh) 层叠陶瓷电容器
CN113053660B (zh) 层叠陶瓷电容器
CN113053658B (zh) 层叠陶瓷电容器
CN113053661B (zh) 层叠陶瓷电容器
CN113053656B (zh) 层叠陶瓷电容器
CN113053662B (zh) 层叠陶瓷电容器
JP7314917B2 (ja) 積層セラミックコンデンサ
KR102656517B1 (ko) 적층 세라믹 콘덴서의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant