JP2021034648A - 積層セラミックコンデンサ - Google Patents

Abstract

【課題】信頼性の高い積層セラミックコンデンサを提供する。
【解決手段】積層方向に積層された複数の誘電体層と複数の内部電極層とを含む積層体と、積層体の端面上に配置され、かつ、上記内部電極層と接続される一対の外部電極と、を備える積層セラミックコンデンサであって、上記内部電極層の幅方向端部から、サイドマージン部に向かって幅方向に厚みが漸減する障壁部が設けられ、上記内部電極層の幅方向端部と、上記障壁部と、上記サイドマージン部とで囲まれた空隙部が設けられ、上記障壁部には、Ｎｉ及びＳｎが含まれる、積層セラミックコンデンサ。
【選択図】図５

Description

本発明は、積層セラミックコンデンサに関する。

積層セラミックコンデンサは、例えば、誘電体層と内部電極層とが交互に積層され、さらに、その上面と下面に誘電体層が積層された積層体と、該積層体の両端面に形成された一対の外部電極とを備えている。

一般に、積層セラミックコンデンサは、セラミックグリーンシートと未焼成の内部電極層とを交互に積層してグリーンチップを作製し、当該グリーンチップを焼成した後、得られた積層体の端面に外部電極を形成することにより製造することができる。

近年、大容量かつ小型の積層セラミックコンデンサが求められている。このような積層セラミックコンデンサを実現するためには、セラミックグリーンシート上を占有する内部電極層の有効面積、つまり、互いに対向する内部電極層の面積を大きくすることが有効である。

そこで、グリーンチップの側面にサイドマージン部と呼ばれる誘電体セラミック層を形成する方法が提案されている。具体的には、未焼成の内部電極層が表面に形成されたセラミックグリーンシートを積層してマザーブロックを作製した後、マザーブロックを切断してグリーンチップを作製する。グリーンチップを作製する際には、外部電極が形成されない側面において内部電極層が露出するようにマザーブロックを切断する。切断後のグリーンチップの側面にサイドマージン部を形成する。この方法では、グリーンチップの全幅にわたって内部電極層を形成することができるため、大容量かつ小型の積層セラミックコンデンサを製造することが可能となる。

例えば、特許文献１には、スプレー又はローラーを利用して積層本体の両側面にセラミックスラリーを塗布することによりサイドマージン部を形成する方法や、積層本体をセラミックスラリーにディッピングすることにより積層本体の両側面にサイドマージン部を形成する方法が記載されている。

特許第５６５４１０２号公報

しかしながら、サイドマージン部が付与された積層本体を焼成すると、収縮率の違いから、積層本体とサイドマージン部との間、特に、内部電極層の端部とサイドマージン部との間に空隙が生じやすい。この空隙に水分が浸入することで、誘電体層間の絶縁抵抗が劣化し、積層セラミックコンデンサとしての信頼性が低下するおそれがある。なお、上記の問題は、誘電体層が薄くなるほど深刻になる。

本発明は上記の問題を解決するためになされたものであり、信頼性の高い積層セラミックコンデンサを提供することを目的とする。

本発明の積層セラミックコンデンサは、積層方向に積層された複数の誘電体層と複数の内部電極層とを含み、上記積層方向において相対する第１の主面及び第２の主面と、上記積層方向に直交する幅方向において相対する第１の側面及び第２の側面と、上記積層方向及び上記幅方向に直交する長さ方向において相対する第１の端面及び第２の端面とを有する積層体と、上記第１の端面上又は上記第２の端面上に配置され、かつ、上記内部電極層と接続される一対の外部電極と、を備える積層セラミックコンデンサであって、上記積層体は、上記内部電極層が上記誘電体層を介して対向している内層部と、上記第１の主面と上記内層部との間に配置される第１の外層部と、上記第２の主面と上記内層部との間に配置される第２の外層部と、上記第１の側面と上記内層部、上記第１の外層部及び上記第２の外層部との間に配置される第１のサイドマージン部と、上記第２の側面と上記内層部、上記第１の外層部及び上記第２の外層部との間に配置される第２のサイドマージン部とを有し、上記内部電極層の幅方向端部から、上記第１のサイドマージン部又は上記第２のサイドマージン部に向かって上記幅方向に厚みが漸減する障壁部が設けられ、上記内部電極層の幅方向端部と、上記障壁部と、上記第１のサイドマージン部又は上記第２のサイドマージン部とで囲まれた空隙部が設けられ、上記障壁部には、Ｎｉ及びＳｎが含まれる。

本発明によれば、信頼性の高い積層セラミックコンデンサを提供することができる。

図１は、本発明の積層セラミックコンデンサの一例を模式的に示す斜視図である。 図２は、図１に示す積層セラミックコンデンサを構成する積層体の一例を模式的に示す斜視図である。 図３は、図１に示す積層セラミックコンデンサのＩＩＩ−ＩＩＩ線に沿った断面図である。 図４は、図１に示す積層セラミックコンデンサのＩＶ−ＩＶ線に沿った断面図である。 図５は、サイドマージン部と内部電極層との接続部分の一例を模式的に示す拡大断面図である。 図６は、サイドマージン部と内部電極層との接続部分の別の一例を模式的に示す拡大断面図である。 図７は、内部電極層の連続性を定量化する方法を説明するための模式図である。 図８は、内部電極層及び誘電体層の厚みを定量化する方法を説明するための模式図である。 図９Ａ、図９Ｂ及び図９Ｃは、セラミックグリーンシートの一例を模式的に示す平面図である。 図１０は、マザーブロックの一例を模式的に示す分解斜視図である。 図１１は、グリーンチップの一例を模式的に示す斜視図である。 図１２は、未焼成のサイドマージン部が形成されたグリーンチップの一例を模式的に示す拡大断面図である。

以下、本発明の積層セラミックコンデンサについて説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。

［積層セラミックコンデンサ］
図１は、本発明の積層セラミックコンデンサの一例を模式的に示す斜視図である。図２は、図１に示す積層セラミックコンデンサを構成する積層体の一例を模式的に示す斜視図である。図３は、図１に示す積層セラミックコンデンサのＩＩＩ−ＩＩＩ線に沿った断面図である。図４は、図１に示す積層セラミックコンデンサのＩＶ−ＩＶ線に沿った断面図である。

本明細書においては、積層セラミックコンデンサ及び積層体の積層方向、幅方向、長さ方向を、図１に示す積層セラミックコンデンサ１及び図２に示す積層体１０において、それぞれ矢印Ｔ、Ｗ、Ｌで定める方向とする。ここで、積層方向と幅方向と長さ方向とは互いに直交する。積層方向は、複数の誘電体層２０と複数対の第１の内部電極層２１及び第２の内部電極層２２とが積み上げられていく方向である。

図１に示す積層セラミックコンデンサ１は、積層体１０と、積層体１０の両端面上にそれぞれ配置された第１の外部電極５１及び第２の外部電極５２とを備えている。

図２に示すように、積層体１０は、直方体状又は略直方体状をなしており、積層方向において相対する第１の主面１１及び第２の主面１２と、積層方向に直交する幅方向において相対する第１の側面１３及び第２の側面１４と、積層方向及び幅方向に直交する長さ方向において相対する第１の端面１５及び第２の端面１６とを有している。

本明細書においては、第１の端面１５及び第２の端面１６に直交し、かつ、積層方向と平行な積層セラミックコンデンサ１又は積層体１０の断面を、長さ方向及び積層方向を含む断面であるＬＴ断面という。また、第１の側面１３及び第２の側面１４に直交し、かつ、積層方向と平行な積層セラミックコンデンサ１又は積層体１０の断面を、幅方向及び積層方向を含む断面であるＷＴ断面という。また、第１の側面１３、第２の側面１４、第１の端面１５及び第２の端面１６に直交し、かつ、積層方向に直交する積層セラミックコンデンサ１又は積層体１０の断面を、長さ方向及び幅方向を含む断面であるＬＷ断面という。したがって、図３は、積層セラミックコンデンサ１のＬＴ断面であり、図４は、積層セラミックコンデンサ１のＷＴ断面である。

積層体１０は、角部及び稜線部に丸みが付けられていることが好ましい。角部は、積層体の３面が交わる部分であり、稜線部は、積層体の２面が交わる部分である。

図２、図３及び図４に示すように、積層体１０は、積層方向に積層された複数の誘電体層２０と、誘電体層２０間の界面に沿って形成された複数対の第１の内部電極層２１及び第２の内部電極層２２とを含む積層構造を有している。誘電体層２０は、幅方向及び長さ方向に沿って延びており、第１の内部電極層２１及び第２の内部電極層２２のそれぞれは、誘電体層２０に沿って平板状に延びている。

第１の内部電極層２１は、積層体１０の第１の端面１５に引き出されている。一方、第２の内部電極層２２は、積層体１０の第２の端面１６に引き出されている。

第１の内部電極層２１と第２の内部電極層２２とは、積層方向において、誘電体層２０を介して対向している。第１の内部電極層２１と第２の内部電極層２２とが誘電体層２０を介して対向している部分により、静電容量が発生する。

第１の内部電極層２１及び第２の内部電極層２２のそれぞれは、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等の金属を含むことが好ましい。第１の内部電極層２１及び第２の内部電極層２２のそれぞれは、上記金属に加えて、誘電体層２０と同じ誘電体セラミック材料を含んでもよい。

第１の外部電極５１は、積層体１０の第１の端面１５に設けられており、図１では、第１の主面１１、第２の主面１２、第１の側面１３及び第２の側面１４の各一部にまで回り込んだ部分を有している。第１の外部電極５１は、第１の端面１５において、第１の内部電極層２１に接続されている。

第２の外部電極５２は、積層体１０の第２の端面１６に設けられており、図１では、第１の主面１１、第２の主面１２、第１の側面１３及び第２の側面１４の各一部にまで回り込んだ部分を有している。第２の外部電極５２は、第２の端面１６において、第２の内部電極層２２に接続されている。

第１の外部電極５１及び第２の外部電極５２のそれぞれは、例えば、積層体１０の端面側から、焼付けにより形成されるＣｕを含むベース電極層と、該ベース電極層の表面に形成される第１のめっき層と、該第１のめっき層の表面に形成される第２のめっき層とを含む３層構造である。

図３及び図４に示すように、積層体１０は、第１の内部電極層２１及び第２の内部電極層２２が誘電体層２０を介して対向している内層部３０と、第１の主面１１と内層部３０との間に配置される第１の外層部３１と、第２の主面１２と内層部３０との間に配置される第２の外層部３２と、第１の側面１３と内層部３０、第１の外層部３１及び第２の外層部３２との間に配置される第１のサイドマージン部４１と、第２の側面１４と内層部３０、第１の外層部３１及び第２の外層部３２との間に配置される第２のサイドマージン部４２とを有している。図３及び図４では、内層部３０は、積層方向に沿って、第１の主面１１に最も近い第１の内部電極層２１と、第２の主面１２に最も近い第１の内部電極層２１に挟まれた領域である。図示されていないが、第１の外層部３１及び第２の外層部３２のそれぞれは、積層方向に積層された複数の誘電体層２０から構成されることが好ましい。

なお、図１、図２及び図４においては、説明の便宜のために、積層体１０と第１のサイドマージン部４１との境界、及び、積層体１０と第２のサイドマージン部４２との境界が明瞭に図示されているが、このような境界は明瞭に現れなくてもよい。

内層部３０を構成する誘電体層２０は、例えば、Ｂａ及びＴｉを含むペロブスカイト型化合物を主成分とする誘電体セラミック材料から構成される。

第１の外層部３１及び第２の外層部３２を構成する誘電体層２０は、例えば、Ｂａ及びＴｉを含むペロブスカイト型化合物を主成分とする誘電体セラミック材料から構成される。第１の外層部３１及び第２の外層部３２を構成する誘電体層２０は、内層部３０を構成する誘電体層２０と同じ誘電体セラミック材料から構成されることが好ましいが、内層部３０を構成する誘電体層２０と異なる誘電体セラミック材料から構成されてもよい。

第１の外層部３１及び第２の外層部３２の厚みは、各々、１５μｍ以上４０μｍ以下であることが好ましい。なお、第１の外層部３１及び第２の外層部３２は、各々、複層構造ではなく単層構造であってもよい。

第１のサイドマージン部４１及び第２のサイドマージン部４２は、例えば、Ｂａ及びＴｉを含むペロブスカイト型化合物を主成分とする誘電体セラミック材料から構成される。第１のサイドマージン部４１及び第２のサイドマージン部４２は、内層部３０、第１の外層部３１及び第２の外層部３２を構成する誘電体層２０と同じ誘電体セラミック材料から構成されることが好ましいが、内層部３０、第１の外層部３１及び第２の外層部３２を構成する誘電体層２０と異なる誘電体セラミック材料から構成されてもよい。

第１のサイドマージン部４１及び第２のサイドマージン部４２は、各々、幅方向に積層された複数のセラミック層から構成されてもよい。第１のサイドマージン部４１と第２のサイドマージン部４２とで、セラミック層の層数が異なっていてもよい。

第１のサイドマージン部４１又は第２のサイドマージン部４２が複層構造である場合、焼結性の違いから、暗視野で光学顕微鏡を用いて観察することにより、複層構造であることを確認することができる。

第１のサイドマージン部４１及び第２のサイドマージン部４２の厚みは、各々、５μｍ以上４０μｍ以下であることが好ましく、５μｍ以上２０μｍ以下であることがより好ましい。第１のサイドマージン部４１及び第２のサイドマージン部４２の厚みは、互いに同じであることが好ましい。

サイドマージン部の厚みとは、積層方向に沿ってサイドマージン部の厚みを複数箇所で測定したときの平均値を意味する。

具体的には、積層セラミックコンデンサ又は積層体の長さ方向の略中央においてＷＴ断面を露出させ、ＷＴ断面の第１及び第２の内部電極層の幅方向の端部といずれか一方のサイドマージン部が同一視野に収まるように光学顕微鏡又は電子顕微鏡を用いて撮像する。撮像箇所として、積層方向において、上部、中央部及び下部の３箇所をそれぞれ撮像する。上部、中央部及び下部において、第１及び第２の内部電極層の幅方向の端部から積層体の側面に向かって幅方向に平行な複数の線分を引き、それぞれの線分の長さを測定する。測定した線分の長さについて、上部、中央部及び下部それぞれの平均値を算出する。それぞれの平均値をさらに平均化することで、サイドマージン部の厚みが得られる。

図５は、サイドマージン部と内部電極層との接続部分の一例を模式的に示す拡大断面図である。
図５に示すように、第１の内部電極層２１の幅方向端部から、第１のサイドマージン部４１に向かって幅方向に厚みが漸減する障壁部６１が設けられており、第１の内部電極層２１の幅方向端部と、障壁部６１と、第１のサイドマージン部４１とで囲まれた領域に空隙部６０が設けられている。図５では、障壁部６１は、上方の誘電体層２０及び下方の誘電体層２０にそれぞれ独立して設けられている。

図６は、サイドマージン部と内部電極層との接続部分の別の一例を模式的に示す拡大断面図である。
図６に示すように、障壁部６１は、上方の誘電体層２０及び下方の誘電体層２０に一体として設けられていてもよい。

図５及び図６には、第１の内部電極層２１と第１のサイドマージン部４１との間に空隙部６０及び障壁部６１が設けられている例を示しているが、第２の内部電極層２２と第１のサイドマージン部４１との間に空隙部６０及び障壁部６１が設けられていてもよい。また、第１の内部電極層２１と第２のサイドマージン部４２との間に空隙部６０及び障壁部６１が設けられていてもよいし、第２の内部電極層２２と第２のサイドマージン部４２との間に空隙部６０及び障壁部６１が設けられていてもよい。また、第１の内部電極層２１と第１のサイドマージン部４１との間、第２の内部電極層２２と第１のサイドマージン部４１との間、第１の内部電極層２１と第２のサイドマージン部４２との間、又は、第２の内部電極層２２と第２のサイドマージン部４２との間には、障壁部６１が設けられていない空隙部６０が存在してもよい。

障壁部６１には、Ｎｉ及びＳｎが含まれている。Ｎｉ及びＳｎを含む障壁部６１を空隙部６０内に設けることにより、内部電極層２１又は２２とサイドマージン部４１又は４２との間の絶縁性が向上する。その結果、電圧印加時における信頼性を高くすることができる。

なお、ここでいう信頼性は、積層セラミックコンデンサに温度４０℃、湿度９５％の環境下で定格電圧を５００時間印加したとき、絶縁抵抗の劣化が発生するか否かで判定することができる。具体的には、絶縁抵抗が１Ω・Ｆを下回る場合、耐湿性が劣化したと判定する。

積層セラミックコンデンサ１において、障壁部６１の形状は特に限定されず、種々の形状の障壁部６１が混在していてもよい。図５及び図６に示すように、障壁部６１は、上方の誘電体層２０及び下方の誘電体層２０の両方に設けられていることが好ましいが、いずれか一方のみに設けられていてもよい。また、障壁部６１の端部は、第１のサイドマージン部４１又は第２のサイドマージン部４２まで達していなくてもよい。

積層体１０の長さ方向中央部において、積層体１０の積層方向及び幅方向を含む断面（ＷＴ断面）で見たとき、空隙部６０が存在する内部電極層２１及び２２の枚数は、内部電極層２１及び２２の合計枚数に対して２０％以上９０％以下であることが好ましい。空隙部６０が存在する内部電極層２１及び２２の枚数の割合が上記範囲であると、内部電極層２１又は２２とサイドマージン部４１又は４２との間の絶縁性が向上する効果が充分に得られる。

障壁部６１に含まれるＳｎの濃度は、第１の内部電極層２１の幅方向端部から第１のサイドマージン部４１に向かって低くなることが好ましい。同様に、障壁部６１に含まれるＳｎの濃度は、第２の内部電極層２２の幅方向端部から第２のサイドマージン部４２に向かって低くなることが好ましい。内部電極層２１又は２２の幅方向端部に近い障壁部６１に含まれるＳｎの濃度を高くすることにより、積層セラミックコンデンサ１の信頼性を高くすることができる。

障壁部６１に含まれるＮｉ及びＳｎの濃度は、以下の方法により測定することができる。

焼成後の積層セラミックコンデンサ又は積層体のＷＴ断面の長さ方向の１／２程度の位置において、内部電極層が積層されている領域の、積層方向中央領域と、上下の外層部に近い領域（上部領域および下部領域）の３つの領域の、内部電極層の幅方向端部及び障壁部を含む部分を、集束イオンビーム（ＦＩＢ）によるマイクロサンプリング加工法を用いて加工し、薄片化された分析用の試料を作製する。なお、分析用の試料の厚みは６０ｎｍ以下となるように加工する。また、ＦＩＢ加工時に形成された試料表面のダメージ層は、Ａｒイオンミリングによって除去する。分析用の試料を加工する際、ＦＩＢにはＳＭＩ３０５０ＳＥ（セイコーインスツル社製）、ＡｒイオンミリングにはＰＩＰＳ（Ｇａｔａｎ社製）を用いる。

作製した分析用の試料を走査透過型電子顕微鏡（ＳＴＥＭ）で観察し、試料中の各領域から異なる障壁部を１０箇所選ぶ。同一の障壁部について、幅方向に分析を実施する。

ＳＴＥＭ分析において、ＳＴＥＭとしてＪＥＭ−２２００ＦＳ（ＪＥＯＬ製）を用いる。加速電圧は２００ｋＶとする。検出器には、ＪＥＤ−２３００Ｔで６０ｍｍ^２口径のＳＤＤ検出器を用い、ＥＤＸシステムにはＮｏｒａｎ Ｓｙｓｔｅｍ７（サーモフィッシャーサイエンティフィック社製）を用いる。

そして、上記の上部領域、中央領域および下部領域の３つの領域で、障壁部１０箇所の合計３０ポイントにおいて、ＥＤＸ（エネルギー分散型Ｘ線分析装置）を用いてＮｉおよびＳｎの定量分析を実施する。電子線の測定プローブ径は約１ｎｍとし、測定時間は３０秒とする。得られたＥＤＸスペクトルからの定量補正はクリフ・ロリマー補正を用いる。マッピング時間は３時間とする。

積層体１０の長さ方向中央部において、積層体１０の積層方向及び幅方向を含む断面（ＷＴ断面）で見たとき、内部電極層２１又は２２の幅方向端部に位置する誘電体層２０に含まれるＭｇのＴｉに対するモル比は、該誘電体層２０の幅方向中央部に含まれるＭｇのＴｉに対するモル比より多いことが好ましい。サイドマージン部４１又は４２に含まれるＭｇが内層部３０を構成する誘電体層２０に供給されることで、内部電極層２１又は２２の幅方向端部にＭｇが偏析した領域が配される。これにより、絶縁性の異相が形成され、内部電極層２１又は２２とサイドマージン部４１又は４２との間の絶縁性が向上するため、積層セラミックコンデンサ１の信頼性が高くなる。

誘電体層２０の組成は、積層セラミックコンデンサ１又は積層体１０から誘電体層２０を削り取り、誘導結合プラズマ（ＩＣＰ）発光分光法で定量分析を行うことによって確認することができる。

積層体１０の長さ方向中央部において、積層体１０の積層方向及び幅方向を含む断面（ＷＴ断面）で見たとき、内部電極層２１及び２２の少なくとも１枚は、連続性が９０％以上であることが好ましい。内部電極層２１又は２２の連続性が９０％以上であると、積層セラミックコンデンサ１の静電容量を高くすることができる。

図７は、内部電極層の連続性を定量化する方法を説明するための模式図である。図７には、積層体１０の長さ方向の略中央を通る第１の内部電極層２１のＷＴ断面図を示している。

図７に示すように、第１の内部電極層２１において、ギャップＧを含む第１の内部電極層２１の全体長さをＴ、実際に第１の内部電極層２１が形成された部分の長さをｔ１、ｔ２、ｔ３、・・・、ｔｎと規定すると、実際の第１の内部電極層２１の長さ（ｔ１＋ｔ２＋ｔ３＋・・・＋ｔｎ）は、第１の内部電極層２１の全体長さＴからギャップＧの長さを引いた値で測定されることができる。なお、障壁部６１の長さは含まない。ここで、第１の内部電極層２１の連続性は、（ｔ１＋ｔ２＋ｔ３＋・・・＋ｔｎ）／Ｔで求めることができる。図７では、第１の内部電極層２１の１つの層において実際に第１の内部電極層２１が形成された４つの部分（ｔ１、ｔ２、ｔ３及びｔ４）のみが表現されているが、実際に第１の内部電極層２１が形成された部分の数は特に制限されない。第２の内部電極層２２についても同様である。

測定箇所はＷＴ断面における中央部が好ましく、中央部から３０μｍ×３０μｍの領域で撮像し、そのうち中央に位置する１層の第１の内部電極層２１又は第２の内部電極層２２を計測する。

第１の内部電極層２１がＮｉを含む場合、第１の内部電極層２１と誘電体層２０との界面にＮｉ−Ｓｎ反応層６２が形成され、Ｎｉ−Ｓｎ反応層６２は、第１の内部電極層２１の幅方向の寸法の５０．０％以上１００．０％以下の長さで直線状に連続して形成され、誘電体層２０の厚みに対するＮｉ−Ｓｎ反応層６２の厚みの比率が０．００３５以上０．０６以下であることが好ましい。また、第２の内部電極層２２がＮｉを含む場合、第２の内部電極層２２と誘電体層２０との界面にＮｉ−Ｓｎ反応層６２が形成され、Ｎｉ−Ｓｎ反応層６２は、第２の内部電極層２２の幅方向の寸法の５０．０％以上１００．０％以下の長さで直線状に連続して形成され、誘電体層２０の厚みに対するＮｉ−Ｓｎ反応層６２の厚みの比率が０．００３５以上０．０６以下であることが好ましい。

内部電極層２１又は２２と誘電体層２０との界面にＮｉ−Ｓｎ反応層６２が形成されると、積層セラミックコンデンサ１の信頼性がさらに向上する。なお、Ｎｉ−Ｓｎ反応層６２が内部電極層２１又は２２の幅方向の寸法の５０．０％よりも低い場合及び誘電体層２０の厚みに対するＮｉ−Ｓｎ反応層６２の厚みの比率が０．００３５よりも低い場合、信頼性向上の効果が弱くなる。一方、誘電体層２０の厚みに対するＮｉ−Ｓｎ反応層６２の厚みの比率が０．０６よりも高い場合、積層セラミックコンデンサ１の機能が低下してしまう。

ここで、Ｎｉ−Ｓｎ反応層の連続性及び厚みを定量化する方法について説明する。まず、積層体の長さ方向の略中央を通るＷＴ断面を研磨により露出させる。次に、露出させたＷＴ断面をＦＩＢ加工により薄片化させる。さらに、薄片化させたＷＴ断面の積層方向中央部において、走査透過型電子顕微鏡−エネルギー分散型Ｘ線分光器（ＳＴＥＭ−ＥＤＳ）を用いて、幅方向に沿ってランダムに２０点の視野を選択し、選択した視野それぞれについて元素分布マッピング観察を行う。このようにして、Ｎｉ−Ｓｎ反応層の連続性及び厚みを定量化する。

積層セラミックコンデンサ１において、第１の内部電極層２１及び第２の内部電極層２２の厚みは、各々、０．４μｍ以下であることが好ましく、０．３８μｍ以下であることがより好ましく、０．２５μｍ以上であることがさらに好ましい。

誘電体層２０の厚みは、０．３３μｍ以上０．５３μｍ以下であることが好ましい。ここでいう誘電体層２０の厚みとは、内部電極層２１又は２２の間にある誘電体層２０の厚み、すなわち、内層部３０における誘電体層２０の厚みを意味する。

図８は、内部電極層及び誘電体層の厚みを定量化する方法を説明するための模式図である。図８には、積層体１０の長さ方向の略中央を通るＷＴ断面図の一部を示している。

まず、積層体の長さ方向の略中央を通るＷＴ断面を研磨により露出させる。必要に応じて、研磨で引き伸ばされた内部電極層を除去するために研磨面にエッチング処理を行う。そして、露出させたＷＴ断面を走査型電子顕微鏡（ＳＥＭ）により観察する。

積層体の積層方向に延びてかつ積層体の中心を通る直線Ｌｃを引く。次に、直線Ｌｃと平行な複数の直線を等間隔（ピッチＳ）に引く。ピッチＳは、測定しようとする誘電体層又は内部電極層の厚みの５倍〜１０倍程度で決めればよく、例えば、厚みが約０．５μｍの誘電体層の厚みを測定する場合には、ピッチＳ＝２．５μｍとする。また、直線Ｌｃの両側に同じ本数の直線を引く。すなわち、直線Ｌｃを合わせて奇数本の直線を引く。図８においては、直線Ｌａ〜直線Ｌｅまでの５本の直線を図示している。

次に、直線Ｌａ〜直線Ｌｅの各直線上において、誘電体層及び内部電極層の厚みを測定する。ただし、直線Ｌａ〜直線Ｌｅの各直線上において、内部電極層が欠損して、この内部電極層を挟む誘電体層同士が繋がっている場合、または、測定位置の拡大像が不明瞭である場合は、さらに直線Ｌｃから離れた直線上において、厚み又は距離を測定する。

例えば、誘電体層の厚みを測定する際には、図８に示すように、直線Ｌａ上の厚みＤａ、直線Ｌｂ上の厚みＤｂ、直線Ｌｃ上の厚みＤｃ、直線Ｌｄ上の厚みＤｄ、及び、直線Ｌｅ上の厚みＤｅを測定し、これらの平均値を誘電体層の厚みとする。

同様に、内部電極層の厚みを測定する際には、図８に示すように、直線Ｌａ上の厚みＥａ、直線Ｌｂ上の厚みＥｂ、直線Ｌｃ上の厚みＥｃ、直線Ｌｄ上の厚みＥｄ、及び、直線Ｌｅ上の厚みＥｅを測定し、これらの平均値を内部電極層の厚みとする。

例えば、複数の誘電体層及び内部電極層の平均厚みを算出する際には、積層方向の略中央に位置する誘電体層及び内部電極層とその両側にそれぞれ位置する２層ずつの誘電体層又は内部電極層とを合わせた５層の誘電体層及び内部電極層の各々について上記の方法により厚みを測定し、その平均値を複数の誘電体層及び内部電極層の平均厚みとする。なお、誘電体層又は内部電極層の積層数が５層未満である場合には、全ての誘電体層及び内部電極層について上記の方法により厚みを測定し、その平均値を複数の誘電体層及び内部電極層の平均厚みとする。

積層セラミックコンデンサ１の好ましい寸法を以下に示す。なお、積層セラミックコンデンサ１の寸法は、例えば、マイクロメータや光学顕微鏡を用いて測定することができる。

積層方向の寸法：０．３００ｍｍ±０．０９０ｍｍ
幅方向の寸法 ：０．３００ｍｍ±０．０９０ｍｍ
長さ方向の寸法：０．６００ｍｍ±０．０９０ｍｍ
誘電体層の枚数：１００枚以上５００枚以下

積層方向の寸法：０．２００ｍｍ±０．０５０ｍｍ
幅方向の寸法 ：０．２００ｍｍ±０．０５０ｍｍ
長さ方向の寸法：０．４００ｍｍ±０．０５０ｍｍ
誘電体層の枚数：５０枚以上３００枚以下

積層方向の寸法：０．２００ｍｍ±０．０２０ｍｍ
幅方向の寸法 ：０．２００ｍｍ±０．０２０ｍｍ
長さ方向の寸法：０．４００ｍｍ±０．０２０ｍｍ
誘電体層の枚数：５０枚以上３００枚以下

積層方向の寸法：０．３００ｍｍ±０．０２０ｍｍ
幅方向の寸法 ：０．２００ｍｍ±０．０２０ｍｍ
長さ方向の寸法：０．４００ｍｍ±０．０２０ｍｍ
誘電体層の枚数：５０枚以上３００枚以下

積層方向の寸法：０．３００ｍｍ±０．０５０ｍｍ
幅方向の寸法 ：０．２００ｍｍ±０．０５０ｍｍ
長さ方向の寸法：０．４００ｍｍ±０．０５０ｍｍ
誘電体層の厚み：０．４８μｍ±０．１０μｍ
誘電体層の枚数：１００枚以上５００枚以下

積層方向の寸法：０．３００ｍｍ±０．０５０ｍｍ
幅方向の寸法 ：０．３００ｍｍ±０．０５０ｍｍ
長さ方向の寸法：０．４００ｍｍ±０．０５０ｍｍ
誘電体層の枚数：１００枚以上５００枚以下

積層方向の寸法：０．２５０ｍｍ±０．０２５ｍｍ
幅方向の寸法 ：０．２５０ｍｍ±０．０２５ｍｍ
長さ方向の寸法：０．５００ｍｍ±０．０２５ｍｍ
誘電体層の枚数：１００枚以上５００枚以下

積層方向の寸法：０．５００ｍｍ±０．０５０ｍｍ
幅方向の寸法 ：０．５００ｍｍ±０．０５０ｍｍ
長さ方向の寸法：０．８００ｍｍ±０．０５０ｍｍ
誘電体層の厚み：０．４８μｍ±０．１０μｍ
誘電体層の枚数：２００枚以上１０００枚以下

積層方向の寸法：０．６００ｍｍ±０．０５０ｍｍ
幅方向の寸法 ：０．４５０ｍｍ±０．０５０ｍｍ
長さ方向の寸法：０．７５０ｍｍ±０．０５０ｍｍ
誘電体層の厚み：０．４８μｍ±０．１０μｍ
誘電体層の枚数：２００枚以上１０００枚以下

積層方向の寸法：０．５００ｍｍ±０．２００ｍｍ
幅方向の寸法 ：０．５００ｍｍ±０．２００ｍｍ
長さ方向の寸法：１．０００ｍｍ±０．２００ｍｍ
誘電体層の厚み：０．４８μｍ±０．１０μｍ
誘電体層の枚数：２００枚以上１０００枚以下

［積層セラミックコンデンサの製造方法］
本発明の積層セラミックコンデンサの製造方法は、好ましくは、
未焼成の状態にある複数の誘電体層と複数対の内部電極層とをもって構成された積層構造を有し、積層方向に直交する幅方向において相対する第１の側面及び第２の側面に前記内部電極層が露出した、グリーンチップを準備する工程と、
前記グリーンチップの前記第１の側面及び前記第２の側面に、未焼成のサイドマージン部を形成することにより、未焼成の積層体を作製する工程と、
前記未焼成の積層体を焼成する工程と、を備える。

以下、図１に示す積層セラミックコンデンサ１の製造方法の一例について説明する。

まず、誘電体層２０となるべきセラミックグリーンシートを準備する。セラミックグリーンシートには、上述した誘電体セラミック材料を含むセラミック原料の他、バインダ及び溶剤等が含まれる。セラミックグリーンシートには、Ｍｇが実質的に含まれないことが好ましい。セラミックグリーンシートは、例えば、キャリアフィルム上で、ダイコータ、グラビアコータ、マイクログラビアコータ等を用いて成形される。

図９Ａ、図９Ｂ及び図９Ｃは、セラミックグリーンシートの一例を模式的に示す平面図である。
図９Ａ、図９Ｂ及び図９Ｃには、それぞれ、内層部３０を形成するための第１のセラミックグリーンシート１０１、内層部３０を形成するための第２のセラミックグリーンシート１０２、及び、第１の外層部３１又は第２の外層部３２を形成するための第３のセラミックグリーンシート１０３を示している。

図９Ａ、図９Ｂ及び図９Ｃでは、第１のセラミックグリーンシート１０１、第２のセラミックグリーンシート１０２及び第３のセラミックグリーンシート１０３は積層セラミックコンデンサ１ごとに切り分けられていない。図９Ａ、図９Ｂ及び図９Ｃには、積層セラミックコンデンサ１ごとに切り分ける際の切断線Ｘ及びＹが示されている。切断線Ｘは長さ方向に平行であり、切断線Ｙは幅方向に平行である。

図９Ａに示すように、第１のセラミックグリーンシート１０１には、第１の内部電極層２１に対応する未焼成の第１の内部電極層１２１が形成されている。図９Ｂに示すように、第２のセラミックグリーンシート１０２には、第２の内部電極層２２に対応する未焼成の第２の内部電極層１２２が形成されている。図９Ｃに示すように、第１の外層部３１又は第２の外層部３２に対応する第３のセラミックグリーンシート１０３には、未焼成の第１の内部電極層１２１又は第２の内部電極層１２２は形成されていない。

第１の内部電極層１２１及び第２の内部電極層１２２は、例えば、Ｎｉを主成分とする導電性ペーストを用いて形成することができる。上述した障壁部６１及びＮｉ−Ｓｎ反応層６２を形成するために、導電性ペーストには、さらにＳｎが含まれている。導電性ペーストによる第１の内部電極層１２１及び第２の内部電極層１２２の形成には、例えば、スクリーン印刷法、グラビア印刷法等の方法を用いることができる。

第１の内部電極層１２１及び第２の内部電極層１２２は、切断線Ｙによって仕切られた長さ方向に隣接する２つの領域にわたって配置され、幅方向に帯状に延びている。第１の内部電極層１２１と第２の内部電極層１２２とでは、切断線Ｙによって仕切られた領域１列ずつ長さ方向にずらされている。つまり、第１の内部電極層１２１の中央を通る切断線Ｙが第２の内部電極層１２２の間の領域を通り、第２の内部電極層１２２の中央を通る切断線Ｙが第１の内部電極層１２１の間の領域を通っている。

その後、第１のセラミックグリーンシート１０１、第２のセラミックグリーンシート１０２及び第３のセラミックグリーンシート１０３を積層することにより、マザーブロックを作製する。

図１０は、マザーブロックの一例を模式的に示す分解斜視図である。
図１０では、説明の便宜上、第１のセラミックグリーンシート１０１、第２のセラミックグリーンシート１０２及び第３のセラミックグリーンシート１０３を分解して示している。実際のマザーブロック１０４では、第１のセラミックグリーンシート１０１、第２のセラミックグリーンシート１０２及び第３のセラミックグリーンシート１０３が静水圧プレス等の手段により圧着されて一体化されている。

図１０に示すマザーブロック１０４では、内層部３０に対応する第１のセラミックグリーンシート１０１及び第２のセラミックグリーンシート１０２が積層方向に交互に積層されている。さらに、交互に積層された第１のセラミックグリーンシート１０１及び第２のセラミックグリーンシート１０２の積層方向の上下面に、第１の外層部３１及び第２の外層部３２に対応する第３のセラミックグリーンシート１０３が積層されている。なお、図１０では、第３のセラミックグリーンシート１０３がそれぞれ３枚ずつ積層されているが、第３のセラミックグリーンシート１０３の枚数は適宜変更可能である。

得られたマザーブロック１０４を切断線Ｘ及びＹ（図９Ａ、図９Ｂ及び図９Ｃ参照）に沿って切断することにより、複数のグリーンチップを作製する。この切断には、例えば、ダイシング、押切り、レーザカット等の方法が適用される。

図１１は、グリーンチップの一例を模式的に示す斜視図である。
図１１に示すグリーンチップ１１０は、未焼成の状態にある複数の誘電体層１２０と複数対の第１の内部電極層１２１及び第２の内部電極層１２２とをもって構成された積層構造を有している。グリーンチップ１１０の第１の側面１１３及び第２の側面１１４は切断線Ｘに沿う切断によって現れた面であり、第１の端面１１５及び第２の端面１１６は切断線Ｙに沿う切断によって現れた面である。第１の側面１１３及び第２の側面１１４には、第１の内部電極層１２１及び第２の内部電極層１２２が露出している。また、第１の端面１１５には、第１の内部電極層１２１のみが露出し、第２の端面１１６には、第２の内部電極層１２２のみが露出している。

得られたグリーンチップ１１０の第１の側面１１３及び第２の側面１１４に、未焼成のサイドマージン部を形成することにより、未焼成の積層体を作製する。未焼成のサイドマージン部は、例えば、グリーンチップの第１の側面及び第２の側面に、サイドマージン部用セラミックグリーンシートを貼り付けることにより形成される。

例えば、Ｂａ及びＴｉを含むペロブスカイト型化合物を主成分とする誘電体セラミック材料を含むセラミック原料の他、バインダ及び溶剤等を含むサイドマージン部用セラミックスラリーを作製する。サイドマージン部用セラミックスラリーには、Ｍｇが含まれていることが好ましい。

樹脂フィルムの表面に、サイドマージン部用セラミックスラリーを塗布し、乾燥することにより、サイドマージン部用セラミックグリーンシートが形成される。その後、樹脂フィルムから、サイドマージン部用セラミックグリーンシートを剥離する。

続いて、サイドマージン部用セラミックグリーンシートとグリーンチップ１１０の第１の側面１１３を対向させ、押し付けて打ち抜くことにより、未焼成の第１のサイドマージン部４１が形成される。さらに、グリーンチップ１１０の第２の側面１１４についても、サイドマージン部用セラミックグリーンシートを対向させ、押し付けて打ち抜くことにより、未焼成の第２のサイドマージン部４２が形成される。このとき、グリーンチップの側面には、予め、接着剤となる有機溶剤を塗布しておくことが好ましい。以上により、未焼成の積層体が得られる。

図１２は、未焼成のサイドマージン部が形成されたグリーンチップの一例を模式的に示す拡大断面図である。
図１２では、グリーンチップ１１０の第１の側面１１３には、未焼成の第１のサイドマージン部１４１が形成されている。図１２に示すように、グリーンチップ１１０の第１の側面１１３側において、未焼成の第１の内部電極層１２１及び未焼成の第２の内部電極層１２２の端面の位置は、未焼成の誘電体層１２０の端面の位置と同じであることが好ましいが、未焼成の誘電体層１２０の端面に対して内側に位置してもよい。

図示しないが、グリーンチップ１１０の第２の側面１１４には、未焼成の第２のサイドマージン部１４２が形成されている。グリーンチップ１１０の第２の側面１１４側において、未焼成の第１の内部電極層１２１及び未焼成の第２の内部電極層１２２の端面の位置は、未焼成の誘電体層１２０の端面の位置と同じであることが好ましいが、未焼成の誘電体層１２０の端面に対して幅方向の内側に位置してもよい。

上記の方法によって得られた未焼成の積層体に対して、バレル研磨等を施すことが好ましい。未焼成の積層体を研磨することにより、焼成後の積層体１０の角部及び稜線部に丸みが付けられる。

未焼成の積層体に対して、例えば、窒素雰囲気中、所定の条件で脱脂処理を行った後、窒素−水素−水蒸気混合雰囲気中、所定の温度で焼成する。これにより、焼結した積層体１０（図２参照）が得られる。

誘電体層２０と第１の内部電極層２１及び第２の内部電極層２２との収縮率の違いから、第１の内部電極層２１の幅方向端部と第１のサイドマージン部４１との間、第２の内部電極層２２の幅方向端部と第１のサイドマージン部４１との間、第１の内部電極層２１の幅方向端部と第２のサイドマージン部４２との間、又は、第２の内部電極層２２の幅方向端部と第２のサイドマージン部４２との間のうち、少なくとも１つには、図５に示す空隙部６０が形成される。

さらに、導電性ペーストに含まれるＳｎがＮｉに固溶することにより、第１の内部電極層２１の幅方向端部と第１のサイドマージン部４１との間、第２の内部電極層２２の幅方向端部と第１のサイドマージン部４１との間、第１の内部電極層２１の幅方向端部と第２のサイドマージン部４２との間、又は、第２の内部電極層２２の幅方向端部と第２のサイドマージン部４２との間のうち、少なくとも１つには、図５に示す障壁部６１が形成される。

また、図５に示すように、第１の内部電極層２１又は第２の内部電極層２２と誘電体層２０との界面には、Ｎｉ−Ｓｎ反応層６２が形成されてもよい。

得られた積層体１０の第１の端面１５に第１の外部電極５１を形成し、第２の端面１６に第２の外部電極５２を形成する。以上により、積層セラミックコンデンサ１が製造される。

なお、未焼成のサイドマージン部は、グリーンチップの両側面に、サイドマージン部用セラミックグリーンシートを貼り付けることによって形成してもよいし、サイドマージン部用セラミックスラリーを塗布することによって形成してもよい。

サイドマージン部用セラミックスラリーを塗布することにより未焼成のサイドマージン部を形成する場合、グリーンチップの両側面に、サイドマージン部用セラミックスラリーがそれぞれ塗布され、乾燥される。

また、サイドマージン部は、グリーンチップの両端面を樹脂等でマスクした上で、このグリーンチップを丸ごとサイドマージン部用セラミックスラリー内にディッピングすることで形成してもよい。

上述した実施形態では、マザーブロック１０４を切断線Ｘ及びＹに切断して複数のグリーンチップを得てから、グリーンチップの両側面に未焼成のサイドマージン部を形成していたが、以下のように変更することも可能である。

すなわち、マザーブロックを切断線Ｘのみに沿って切断することによって、切断線Ｘに沿う切断によって現れた側面に第１の内部電極層及び第２の内部電極層が露出した、複数の棒状のグリーンブロック体を得てから、グリーンブロック体の両側面に未焼成のサイドマージン部を形成した後、切断線Ｙに切断して複数の未焼成の積層体を得て、その後、未焼成の積層体を焼成してもよい。焼成後は、前述の実施形態と同様の工程を行うことによって、積層セラミックコンデンサを製造することができる。

１ 積層セラミックコンデンサ
１０ 積層体
１１ 第１の主面
１２ 第２の主面
１３ 第１の側面
１４ 第２の側面
１５ 第１の端面
１６ 第２の端面
２０ 誘電体層
２１ 第１の内部電極層
２２ 第２の内部電極層
３０ 内層部
３１ 第１の外層部
３２ 第２の外層部
４１ 第１のサイドマージン部
４２ 第２のサイドマージン部
５１ 第１の外部電極
５２ 第２の外部電極
６０ 空隙部
６１ 障壁部
６２ Ｎｉ−Ｓｎ反応層
１０１ 第１のセラミックグリーンシート
１０２ 第２のセラミックグリーンシート
１０３ 第３のセラミックグリーンシート
１０４ マザーブロック
１１０ グリーンチップ
１１３ グリーンチップの第１の側面
１１４ グリーンチップの第２の側面
１１５ グリーンチップの第１の端面
１１６ グリーンチップの第２の端面
１２０ 未焼成の誘電体層
１２１ 未焼成の第１の内部電極層
１２２ 未焼成の第２の内部電極層
１４１ 未焼成の第１のサイドマージン部
Ｘ、Ｙ 切断線

Claims (17)

1. 積層方向に積層された複数の誘電体層と複数の内部電極層とを含み、前記積層方向において相対する第１の主面及び第２の主面と、前記積層方向に直交する幅方向において相対する第１の側面及び第２の側面と、前記積層方向及び前記幅方向に直交する長さ方向において相対する第１の端面及び第２の端面とを有する積層体と、
   前記第１の端面上又は前記第２の端面上に配置され、かつ、前記内部電極層と接続される一対の外部電極と、を備える積層セラミックコンデンサであって、
   前記積層体は、前記内部電極層が前記誘電体層を介して対向している内層部と、前記第１の主面と前記内層部との間に配置される第１の外層部と、前記第２の主面と前記内層部との間に配置される第２の外層部と、前記第１の側面と前記内層部、前記第１の外層部及び前記第２の外層部との間に配置される第１のサイドマージン部と、前記第２の側面と前記内層部、前記第１の外層部及び前記第２の外層部との間に配置される第２のサイドマージン部とを有し、
   前記内部電極層の幅方向端部から、前記第１のサイドマージン部又は前記第２のサイドマージン部に向かって前記幅方向に厚みが漸減する障壁部が設けられ、
   前記内部電極層の幅方向端部と、前記障壁部と、前記第１のサイドマージン部又は前記第２のサイドマージン部とで囲まれた空隙部が設けられ、
   前記障壁部には、Ｎｉ及びＳｎが含まれる、積層セラミックコンデンサ。
2. 前記積層体の長さ方向中央部において、前記積層体の前記積層方向及び前記幅方向を含む断面で見たとき、
   前記空隙部が存在する前記内部電極層の枚数は、前記内部電極層の合計枚数に対して２０％以上９０％以下である、請求項１に記載の積層セラミックコンデンサ。
3. 前記障壁部に含まれるＳｎの濃度は、前記内部電極層の幅方向端部から前記第１のサイドマージン部又は前記第２のサイドマージン部に向かって低くなる、請求項１又は２に記載の積層セラミックコンデンサ。
4. 前記積層体の長さ方向中央部において、前記積層体の前記積層方向及び前記幅方向を含む断面で見たとき、
   前記内部電極層の幅方向端部に位置する前記誘電体層に含まれるＭｇのＴｉに対するモル比は、該誘電体層の幅方向中央部に含まれるＭｇのＴｉに対するモル比より多い、請求項１〜３のいずれか１項に記載の積層セラミックコンデンサ。
5. 前記積層体の長さ方向中央部において、前記積層体の前記積層方向及び前記幅方向を含む断面で見たとき、
   前記内部電極層の少なくとも１枚は、連続性が９０％以上である、請求項１〜４のいずれか１項に記載の積層セラミックコンデンサ。
6. 前記内部電極層はＮｉを含み、
   前記内部電極層と前記誘電体層との界面にＮｉ−Ｓｎ反応層が形成され、
   前記Ｎｉ−Ｓｎ反応層は、前記内部電極層の前記幅方向の寸法の５０．０％以上１００．０％以下の長さで直線状に連続して形成され、
   前記誘電体層の厚みに対する前記Ｎｉ−Ｓｎ反応層の厚みの比率が０．００３５以上０．０６以下である、請求項１〜５のいずれか１項に記載の積層セラミックコンデンサ。
7. 前記誘電体層の厚みは、０．３３μｍ以上０．５３μｍ以下である、請求項１〜６のいずれか１項に記載の積層セラミックコンデンサ。
8. 前記積層方向の寸法が０．３００ｍｍ±０．０９０ｍｍであり、
   前記幅方向の寸法が０．３００ｍｍ±０．０９０ｍｍであり、
   前記長さ方向の寸法が０．６００ｍｍ±０．０９０ｍｍであり、
   前記誘電体層の枚数が１００枚以上５００枚以下である、請求項１〜７のいずれか１項に記載の積層セラミックコンデンサ。
9. 前記積層方向の寸法が０．２００ｍｍ±０．０５０ｍｍであり、
   前記幅方向の寸法が０．２００ｍｍ±０．０５０ｍｍであり、
   前記長さ方向の寸法が０．４００ｍｍ±０．０５０ｍｍであり、
   前記誘電体層の枚数が５０枚以上３００枚以下である、請求項１〜７のいずれか１項に記載の積層セラミックコンデンサ。
10. 前記積層方向の寸法が０．２００ｍｍ±０．０２０ｍｍであり、
    前記幅方向の寸法が０．２００ｍｍ±０．０２０ｍｍであり、
    前記長さ方向の寸法が０．４００ｍｍ±０．０２０ｍｍであり、
    前記誘電体層の枚数が５０枚以上３００枚以下である、請求項１〜７のいずれか１項に記載の積層セラミックコンデンサ。
11. 前記積層方向の寸法が０．３００ｍｍ±０．０２０ｍｍであり、
    前記幅方向の寸法が０．２００ｍｍ±０．０２０ｍｍであり、
    前記長さ方向の寸法が０．４００ｍｍ±０．０２０ｍｍであり、
    前記誘電体層の枚数が５０枚以上３００枚以下である、請求項１〜７のいずれか１項に記載の積層セラミックコンデンサ。
12. 前記積層方向の寸法が０．３００ｍｍ±０．０５０ｍｍであり、
    前記幅方向の寸法が０．２００ｍｍ±０．０５０ｍｍであり、
    前記長さ方向の寸法が０．４００ｍｍ±０．０５０ｍｍであり、
    前記誘電体層の厚みが０．４８μｍ±０．１０μｍであり、
    前記誘電体層の枚数が１００枚以上５００枚以下である、請求項１〜７のいずれか１項に記載の積層セラミックコンデンサ。
13. 前記積層方向の寸法が０．３００ｍｍ±０．０５０ｍｍであり、
    前記幅方向の寸法が０．３００ｍｍ±０．０５０ｍｍであり、
    前記長さ方向の寸法が０．４００ｍｍ±０．０５０ｍｍであり、
    前記誘電体層の枚数が１００枚以上５００枚以下である、請求項１〜７のいずれか１項に記載の積層セラミックコンデンサ。
14. 前記積層方向の寸法が０．２５０ｍｍ±０．０２５ｍｍであり、
    前記幅方向の寸法が０．２５０ｍｍ±０．０２５ｍｍであり、
    前記長さ方向の寸法が０．５００ｍｍ±０．０２５ｍｍであり、
    前記誘電体層の枚数が１００枚以上５００枚以下である、請求項１〜７のいずれか１項に記載の積層セラミックコンデンサ。
15. 前記積層方向の寸法が０．５００ｍｍ±０．０５０ｍｍであり、
    前記幅方向の寸法が０．５００ｍｍ±０．０５０ｍｍであり、
    前記長さ方向の寸法が０．８００ｍｍ±０．０５０ｍｍであり、
    前記誘電体層の厚みが０．４８μｍ±０．１０μｍであり、
    前記誘電体層の枚数が２００枚以上１０００枚以下である、請求項１〜７のいずれか１項に記載の積層セラミックコンデンサ。
16. 前記積層方向の寸法が０．６００ｍｍ±０．０５０ｍｍであり、
    前記幅方向の寸法が０．４５０ｍｍ±０．０５０ｍｍであり、
    前記長さ方向の寸法が０．７５０ｍｍ±０．０５０ｍｍであり、
    前記誘電体層の厚みが０．４８μｍ±０．１０μｍであり、
    前記誘電体層の枚数が２００枚以上１０００枚以下である、請求項１〜７のいずれか１項に記載の積層セラミックコンデンサ。
17. 前記積層方向の寸法が０．５００ｍｍ±０．２００ｍｍであり、
    前記幅方向の寸法が０．５００ｍｍ±０．２００ｍｍであり、
    前記長さ方向の寸法が１．０００ｍｍ±０．２００ｍｍであり、
    前記誘電体層の厚みが０．４８μｍ±０．１０μｍであり、
    前記誘電体層の枚数が２００枚以上１０００枚以下である、請求項１〜７のいずれか１項に記載の積層セラミックコンデンサ。

Images