WO2023136258A1 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
WO2023136258A1
WO2023136258A1 PCT/JP2023/000416 JP2023000416W WO2023136258A1 WO 2023136258 A1 WO2023136258 A1 WO 2023136258A1 JP 2023000416 W JP2023000416 W JP 2023000416W WO 2023136258 A1 WO2023136258 A1 WO 2023136258A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
solid
metal component
solution layer
internal electrode
Prior art date
Application number
PCT/JP2023/000416
Other languages
English (en)
French (fr)
Inventor
晋一 山口
祥一郎 鈴木
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2023136258A1 publication Critical patent/WO2023136258A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • the present invention relates to electronic components.
  • an electronic component which is a multilayer ceramic capacitor, includes a laminate in which a plurality of dielectric layers and a plurality of internal electrode layers are alternately laminated, and two end faces provided on both sides in the length direction of the laminate. and two external electrodes arranged respectively (see Patent Document 1).
  • An object of the present invention is to provide an electronic component that is highly reliable when a voltage is applied.
  • the present invention provides a dielectric layer having a thickness of 0.8 ⁇ m or more and 4.1 ⁇ m or less and an internal electrode layer having a thickness of 0.5 ⁇ m or more and 1.2 ⁇ m or less alternately laminated,
  • An electronic component comprising a laminate in which the number of each of the dielectric layers and the number of the internal electrode layers is 200 or more and 650 or less, wherein the internal electrode layer is provided at an interface between the internal electrode layer and the dielectric layer.
  • a solid solution layer is provided in which a second metal component different from the first metal component is dissolved in the first metal component which is the main component of the solid solution layer, and the solid solution layers are opposed to each other between the adjacent internal electrode layers
  • a central solid-solution layer located 10 ⁇ m or more inward from the ends in the length direction and the width direction of the facing portion, and an outer solid-solution layer surrounding the central solid-solution layer, wherein the central solid-solution layer is and an electronic component in which the solid solution ratio of the second metal component to the first metal component is higher than that of the outer solid solution layer.
  • FIG. 1 is a schematic perspective view of a laminated ceramic capacitor 1 of an embodiment
  • FIG. 2 is a cross-sectional view of the multilayer ceramic capacitor 1 of FIG. 1 taken along line II-II.
  • FIG. 2 is a cross-sectional view of the multilayer ceramic capacitor 1 of FIG. 1 taken along line III-III.
  • FIG. 4 is a flow chart explaining an example of a method for manufacturing the multilayer ceramic capacitor 1.
  • FIG. 3A to 3C are diagrams for explaining steps up to manufacturing a laminated sheet 103 in the manufacturing method of the multilayer ceramic capacitor 1.
  • FIG. FIG. 3 is a diagram for explaining a lamination step in the manufacturing method of the multilayer ceramic capacitor 1;
  • FIG. 1 is a schematic perspective view of a laminated ceramic capacitor 1 of an embodiment.
  • FIG. 2 is a cross-sectional view of the multilayer ceramic capacitor 1 of FIG. 1 taken along line II-II.
  • FIG. 3 is a cross-sectional view of the multilayer ceramic capacitor 1 of FIG. 1 taken along line III-III.
  • a laminated ceramic capacitor 1 includes a laminate 2 and a pair of external electrodes 3 provided at both ends of the laminate 2 .
  • the laminate 2 includes an inner layer portion 10 in which dielectric layers 11 and internal electrode layers 12 are alternately laminated.
  • the direction in which the pair of external electrodes 3 are provided in the multilayer ceramic capacitor 1 is defined as the length direction L as a term that indicates the orientation of the multilayer ceramic capacitor 1 .
  • the direction in which the dielectric layers 11 and the internal electrode layers 12 are stacked is defined as a stacking direction T.
  • a direction crossing both the length direction L and the stacking direction T is defined as a width direction W.
  • the width direction W is orthogonal to both the length direction L and the stacking direction T.
  • the stacking direction T is also referred to as a thickness direction.
  • the multilayer ceramic capacitor 1 has a withstand voltage of, for example, about 25V.
  • the multilayer ceramic capacitor 1 has a substantially rectangular parallelepiped shape, a length direction L dimension of 0.6 mm or more and 3.2 mm or less, a width direction W dimension of 0.3 mm or more and 2.5 mm or less, and a thickness direction (laminating direction). T) The dimension is 0.3 mm or more and 2.5 mm or less.
  • the multilayer ceramic capacitor 1 has a chip size of 1005 to 2012, a length direction L dimension of 1.0 mm or more and 2.0 mm or less, and a width direction W dimension and a thickness direction (stacking direction T) dimension of 0.0 mm. It is preferably 5 mm or more and 1.25 mm or less.
  • a pair of outer surfaces facing in the lamination direction T are referred to as a first main surface Aa and a second main surface Ab
  • a pair of outer surfaces facing in the width direction W The outer surfaces are defined as a first side surface Ba and a second side surface Bb
  • a pair of outer surfaces facing each other in the length direction L are defined as a first end surface Ca and a second end surface Cb.
  • the first main surface Aa and the second main surface Ab they will be collectively referred to as the main surface A, and the first side surface Ba and the second side surface Bb will need to be specifically distinguished for explanation. If not, they will be collectively referred to as the side surface B, and the first end surface Ca and the second end surface Cb will be collectively described as the end surface C unless it is necessary to distinguish them for description.
  • the laminate 2 includes an inner layer portion 10, outer layer portions 13 arranged on both sides of the inner layer portion 10 in the lamination direction T, and side gap portions 30 provided on both sides of the inner layer portion 10 and the outer layer portion 13 in the width direction W. and
  • Inner layer portion 10 In the inner layer portion 10, dielectric layers 11 and internal electrode layers 12 are alternately laminated one by one.
  • the dielectric layer 11 is formed by, for example, adding a binder, a plasticizer, a dispersant, etc. to a mixture obtained by adding and mixing a ceramic powder such as BaTiO 3 , a glass component, and a sintering aid as necessary.
  • a ceramic green sheet obtained by molding a slurry containing an agent and an organic solvent into a sheet is sintered.
  • the thickness of the dielectric layer 11 is, for example, 0.8 ⁇ m or more and 4.1 ⁇ m or less, preferably 0.8 ⁇ m or more and 2.0 ⁇ m or less.
  • the number of dielectric layers 11 is, for example, 200 or more and 650 or less.
  • the internal electrode layer 12 is obtained by sintering an internal electrode layer paste containing a powder of the first metal component, which is the main component, a binder, additives such as a plasticizer and a dispersant, an organic solvent, and the like. is.
  • the first metal component that is the main component of the internal electrode layer 12 is Ni in the embodiment, and the first metal component is hereinafter described as Ni.
  • the internal electrode layers 12 include a plurality of first internal electrode layers 12A and a plurality of second internal electrode layers 12B.
  • the first internal electrode layers 12A and the second internal electrode layers 12B are alternately arranged.
  • the thickness of the internal electrode layer 12 is, for example, 0.5 ⁇ m or more and 1.2 ⁇ m or less, preferably 0.5 ⁇ m or more and 0.85 ⁇ m or less.
  • the number of the internal electrode layers 12 is, for example, 200 or more and 650 or less, including the first internal electrode layers 12A and the second internal electrode layers 12B.
  • the first internal electrode layer 12A includes a first facing portion 12Aa facing the second internal electrode layer 12B, and a first lead portion 12Ab drawn from the first facing portion 12Aa toward the first end surface Ca. An end portion of the first lead-out portion 12Ab is exposed on the first end surface Ca and electrically connected to a first external electrode 3A, which will be described later.
  • the second internal electrode layer 12B includes a second facing portion 12Ba facing the first internal electrode layer 12A, and a second lead portion 12Bb drawn from the second facing portion 12Ba to the second end face Cb. An end portion of the second lead portion 12Bb is electrically connected to a second external electrode 3B, which will be described later. Charges are accumulated in the first facing portion 12Aa of the first internal electrode layer 12A and the second facing portion 12Ba of the second internal electrode layer 12B.
  • first facing portion 12Aa and the second facing portion 12Ba do not need to be distinguished from each other, they will be collectively referred to as the facing portion 12a, and the first lead-out portion 12Ab and the second lead-out portion 12Bb will be specifically referred to. When there is no need to distinguish and explain, they will be collectively explained as the drawer portion 12b.
  • Solid solution layer 20 On both sides of the internal electrode layer 12 in the stacking direction T, at the interface with the dielectric layer 11 or the outer layer portion 13, a solid solution of a second metal component different from the first metal component dissolved in Ni, which is the first metal component, is formed.
  • a solvent layer 20 is provided.
  • the solid solution layer 20 includes a central solid solution layer 21 and an outer solid solution layer 22 .
  • the second metal component is preferably Sn, In, Ga, Zn, Bi, Pb, Fe, V, Y, or Cu.
  • the second metal component is Sn. Sn.
  • the solid solution layer 20 is a layer in which Sn atoms are randomly substituted for Ni within the Ni atomic arrangement structure while maintaining the Ni atomic arrangement structure.
  • the thickness of the solid solution layer 20 is preferably 1 nm or more and 20 nm or less.
  • the solid solution layers 20 are provided at the interfaces on both sides of the internal electrode layers 12 in the stacking direction T, but the present invention is not limited to this. It may be provided only at the interface. In the embodiment, the solid solution layer 20 is provided on all the internal electrode layers 12 , but the present invention is not limited to this, and the solid solution layer 20 may be provided only on some of the internal electrode layers 12 .
  • the central solid solution layer 21 is provided at the interface between the internal electrode layer 12 and the dielectric layer 11 or the outer layer portion 13 in the central region in the length direction L and width direction W of the laminate 2 .
  • Sn is dissolved in Ni at a higher rate than in the outer solid-solution layer 22 .
  • the interface is not only a boundary, but also a region that may include a part of the internal electrode layer 12 and the dielectric layer 11 or the outer layer portion 13 .
  • the central solid solution layer 21 is a region inside a distance D1 from the end of the length direction L of the facing portion 12a and the end of the width direction W of the facing portion 12a. Distance D1 is about 10 ⁇ m in an embodiment.
  • Sn is dissolved in a molar amount of 0.008 or more and 0.025 or less, preferably about 0.02, that is, 2 mol % with respect to the total molar amount of Ni and Sn.
  • the ratio of Sn to Ni is a value obtained by measuring 10 interfaces at the central portion in the lamination direction T, the central portion in the width direction W, and the central portion in the length direction L by TEM analysis and averaging the values.
  • the outer solid solution layer 22 is provided in a region surrounding the central solid solution layer 21 in the facing portion 12a. That is, the outer solid-solution layer 22 is a region extending from the end in the length direction L of the facing portion 12a and the end in the width direction W of the facing portion 12a to the distance D1.
  • Sn dissolves in a molar amount of 0.001 or more and 0.005 or less, preferably about 0.005, that is, 0.5 mol% with respect to the total molar amount of Ni and Sn. ing.
  • outer layer portion 13 The outer layer portions 13 are provided on both sides of the inner layer portion 10 in the stacking direction T, and are made of the same dielectric ceramic material as the dielectric layer 11 .
  • the side gap portions 30 are provided on both sides of the inner layer portion 10 and the outer layer portion 13 in the width direction W, and are made of the same dielectric ceramic material as the dielectric layer 11 .
  • the external electrodes 3 are provided on both end surfaces C of the laminate 2 .
  • the external electrode 3 covers not only the end surface C, but also the main surface A and part of the side surface B on the end surface C side.
  • the end of the first lead-out portion 12Ab of the first internal electrode layer 12A is exposed on the first end surface Ca and electrically connected to the first external electrode 3A.
  • the end of the second lead-out portion 12Bb of the second internal electrode layer 12B is exposed on the second end surface Cb and electrically connected to the second external electrode 3B.
  • a plurality of capacitor elements are electrically connected in parallel between the first external electrode 3A and the second external electrode 3B.
  • FIG. 4 is a flow chart illustrating an example of a method for manufacturing the multilayer ceramic capacitor 1. As shown in FIG. This manufacturing method is an example, and the present invention is not limited to this.
  • 5A and 5B are diagrams for explaining steps up to manufacturing a laminated sheet 103, which will be described later, in the manufacturing method of the multilayer ceramic capacitor 1.
  • FIG. The process up to the production of this laminated sheet 103 is also an example, and the present invention is not limited to this.
  • Ceramic green sheet production step S1 First, a ceramic slurry containing ceramic powder, a binder and a solvent is prepared. This ceramic slurry is printed in a sheet form on a carrier film using a die coater, a gravure coater, a micro gravure coater, or the like, to produce a ceramic green sheet 101 for the inner layer shown in FIG. 5(a).
  • the one side solid solution layer paste printing step S2 includes a center solid solution layer paste printing step S21 and an outer solid solution layer paste printing step S22.
  • the central solid-solution layer paste 21P is printed on the surface of the ceramic green sheet 101 for the inner layer portion.
  • the central solid-solution layer paste 21P is printed on the central region in the length direction L and the width direction W of each laminate 2 when the laminate 2 is manufactured.
  • the central region is a region inside the position of the distance D1, which is 10 ⁇ m in the embodiment, from the end faces C on both sides in the length direction L of the laminate 2 and the side faces B on both sides in the width direction W of the laminate 2 .
  • the central solid solution layer paste 21P dissolves Sn in a molar amount of 0.008 or more and 0.025 or less, preferably about 0.02, that is, 2 mol % with respect to the total molar amount of Ni and Sn. ing.
  • the ratio of Sn to Ni in the central solid solution layer paste is substantially the same before and after firing.
  • the outer solid-solution layer paste 22P is printed on the surface of the inner layer portion ceramic green sheet 101 .
  • the outer solid-solution layer paste 22P is positioned outside the position of the distance D1 from the end faces C on both sides in the length direction L of the laminate 2 and the side faces B on both sides in the width direction W of the laminate 2 surrounding the central region. Printed on the peripheral area.
  • the outer solid solution layer paste 22P contains Sn in a molar amount of 0.001 or more and 0.005 or less, preferably about 0.005, that is, 0.5 mol % with respect to the total molar amount of Ni and Sn.
  • the ratio of Sn to Ni contained in the outer solid solution layer paste 22P is lower than the ratio of Sn to Ni contained in the central solid solution layer paste 21P.
  • the other side paste printing step S4 also includes a central solid solution layer paste printing step S41 and an outer solid solution layer paste printing step S42, similarly to the one side solid solution layer paste printing step S2.
  • FIG. 6 is a diagram for explaining the lamination process. As shown in the figure, a plurality of laminate sheets 103 are stacked such that the regions printed with the solid-solution layer paste 20P and the internal electrode layer paste 102 are shifted by half a pitch between adjacent laminate sheets 103. be done. Furthermore, ceramic green sheets 112 for outer layer portions are stacked on both sides of the laminated sheet 103 in which a plurality of laminated sheets are laminated.
  • Thermal compression step S6 Subsequently, the ceramic green sheet 112 for the outer layer portion and the plurality of stacked laminated sheets 103 are thermocompression bonded. Thereby, the mother block 110 is formed.
  • the laminate 2 having the external electrodes 3 formed thereon is heated at the set firing temperature in a nitrogen atmosphere for a predetermined time. Thereby, the multilayer ceramic capacitor 1 is manufactured. At this time, the ceramic green sheets 101 for the inner layer and the ceramic green sheets 112 for the outer layer are sintered into ceramics, and the dielectric layer 11 and the outer layer 13 are formed.
  • the internal electrode layer paste 102 becomes the internal electrode layer 12, but the central solid-solution layer paste 21P printed on both sides of the internal electrode layer paste 102 in the stacking direction T is heated to become a central solid.
  • the outer solid-solution layer paste 22 ⁇ /b>P becomes the outer solid-solution layer 22 when heated.
  • Sn dissolves in a molar amount of 0.008 or more and 0.025 or less, preferably about 0.02, that is, 2 mol % with respect to the total molar amount of Ni and Sn.
  • Sn dissolves in a molar amount of 0.001 or more and 0.005 or less, preferably about 0.005, that is, 0.5 mol% with respect to the total molar amount of Ni and Sn. .
  • the strength of the internal electrode layers 12 is improved by forming the solid-solution layers 20 on both sides of the internal electrode layers 12 in the lamination direction T. performance (voltage resistance) is improved.
  • the solid solution of Sn in Ni changes the state (electrical barrier height) of the internal electrode layer 12 near the interface with the dielectric layer 11, and the high temperature load life can be improved. As described above, it is possible to obtain the multilayer ceramic capacitor 1 having excellent reliability when a voltage is applied.
  • Sn has a molar amount of 0.008 or more and 0.025 or less, preferably about 0.02 with respect to the total molar amount of Ni and Sn, That is, 2 mol % is solid-dissolved.
  • Sn dissolves in a molar amount of 0.001 or more and 0.005 or less, preferably about 0.005, that is, 0.5 mol% with respect to the total molar amount of Ni and Sn. ing. That is, in the solid solution layer 20 , the central solid solution layer 21 , which is the middle region, has a higher Sn content than the outer solid solution layer 22 . Therefore, the central region of the internal electrode layers 12 can be particularly reinforced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

電圧印加時における高い信頼性が得られる電子部品を提供する。厚みが０．８μｍ以上４．１μｍ以下の誘電体層１１と、厚みが０．５μｍ以上１．２μｍ以下の内部電極層１２とが互いに交互に積層され、誘電体層１１及び内部電極層１２のそれぞれの枚数が２００枚以上６５０枚以下である積層体２を備える電子部品１であって、内部電極層１２と誘電体層１１との界面に、内部電極層１２の主成分である第１金属成分に、該第１金属成分と異なる第２金属成分が固溶した固溶層２０が設けられ、固溶層２０は、互いに隣り合う内部電極層１２同士で対向する対向部１２ａにおける、長さ方向、及び幅方向の端部から、１０μｍ以上内側に位置する中央固溶層２１と、中央固溶層２１を囲む外側固溶層２２と、を含み、中央固溶層２１は、外側固溶層２２よりも、第１金属成分に対する第２金属成分の固溶の割合が大きい。

Description

電子部品
　本発明は、電子部品に関する。
　例えば積層セラミックコンデンサである電子部品は、複数の誘電体層と複数の内部電極層とが互いに交互に積層された積層体と、積層体における、長さ方向の両側に設けられた２つの端面にそれぞれ配置された２つの外部電極と、を備える（特許文献１参照）。
特開２０１９－０９２２２号公報
　このような電子部品は、電圧印加時における高い信頼性が求められている。本発明は、電圧印加時における高い信頼性が得られる電子部品を提供することを目的とする。
　上記課題を解決するために、本発明は、厚みが０．８μｍ以上４．１μｍ以下の誘電体層と、厚みが０．５μｍ以上１．２μｍ以下の内部電極層とが互いに交互に積層され、前記誘電体層及び前記内部電極層のそれぞれの枚数が２００枚以上６５０枚以下である積層体を備える電子部品であって、前記内部電極層と前記誘電体層との界面に、前記内部電極層の主成分である第１金属成分に、該第１金属成分と異なる第２金属成分が固溶した固溶層が設けられ、前記固溶層は、互いに隣り合う前記内部電極層同士で対向する対向部における、長さ方向、及び幅方向の端部から、１０μｍ以上内側に位置する中央固溶層と、前記中央固溶層を囲む外側固溶層と、を含み、前記中央固溶層は、前記外側固溶層よりも、前記第１金属成分に対する前記第２金属成分の固溶の割合が大きい、電子部品を提供する。
　本発明によれば、電圧印加時における高い信頼性が得られる電子部品を提供することができる。
実施形態の積層セラミックコンデンサ１の概略斜視図である。 図１の積層セラミックコンデンサ１のＩＩ－ＩＩ線に沿った断面図である。 図１の積層セラミックコンデンサ１のＩＩＩ－ＩＩＩ線に沿った断面図である。 積層セラミックコンデンサ１の製造方法の一例を説明するフローチャートである。 積層セラミックコンデンサ１の製造方法における、積層シート１０３を作製するまでの工程を説明する図である。 積層セラミックコンデンサ１の製造方法における、積層工程を説明する図である。
　以下、本発明の実施形態にかかる積層セラミックコンデンサ１について説明する。図１は、実施形態の積層セラミックコンデンサ１の概略斜視図である。図２は、図１の積層セラミックコンデンサ１のＩＩ－ＩＩ線に沿った断面図である。図３は、図１の積層セラミックコンデンサ１のＩＩＩ－ＩＩＩ線に沿った断面図である。
　積層セラミックコンデンサ１は、積層体２と、積層体２の両端に設けられた一対の外部電極３とを備える。積層体２は、誘電体層１１と内部電極層１２とが、互いに交互に積層された内層部１０を含む。
　以下の説明において、積層セラミックコンデンサ１の向きを表わす用語として、積層セラミックコンデンサ１において、一対の外部電極３が設けられている方向を長さ方向Ｌとする。誘電体層１１と内部電極層１２とが積層されている方向を積層方向Ｔとする。長さ方向Ｌ及び積層方向Ｔのいずれにも交差する方向を幅方向Ｗとする。なお、実施形態においては、幅方向Ｗは長さ方向Ｌ及び積層方向Ｔのいずれにも直交している。また、積層方向Ｔを厚み方向ともいう。
　積層セラミックコンデンサ１は、例えば、耐電圧が２５Ｖ程度である。そして、積層セラミックコンデンサ１は略直方体形状を有し、長さ方向Ｌ寸法が、０．６ｍｍ以上３．２ｍｍ以下、幅方向Ｗ寸法が、０．３ｍｍ以上２．５ｍｍ以下、厚み方向（積層方向Ｔ）寸法が０．３ｍｍ以上２．５ｍｍ以下である。さらに、積層セラミックコンデンサ１は、チップサイズ１００５サイズから２０１２サイズであって、長さ方向Ｌ寸法が１．０ｍｍ以上２．０ｍｍ以下、幅方向Ｗ寸法及び厚み方向（積層方向Ｔ）寸法が０．５ｍｍ以上１．２５ｍｍ以下であることが好ましい。
　また、以下の説明において、積層体２の６つの外表面のうち、積層方向Ｔに相対する一対の外表面を第１主面Ａａと第２主面Ａｂとし、幅方向Ｗに相対する一対の外表面を第１側面Ｂａと第２側面Ｂｂとし、長さ方向Ｌに相対する一対の外表面を第１端面Ｃａと第２端面Ｃｂとする。なお、第１主面Ａａと第２主面Ａｂとを特に区別して説明する必要のない場合、まとめて主面Ａとし、第１側面Ｂａと第２側面Ｂｂとを特に区別して説明する必要のない場合、まとめて側面Ｂとし、第１端面Ｃａと第２端面Ｃｂとを特に区別して説明する必要のない場合、まとめて端面Ｃとして説明する。
（積層体２）
　積層体２は、内層部１０と、内層部１０の積層方向Ｔの両側にそれぞれ配置された外層部１３と、内層部１０及び外層部１３の幅方向Ｗの両側に設けられたサイドギャップ部３０とを備える。
（内層部１０）
　内層部１０は、誘電体層１１と内部電極層１２とが、１枚ずつ交互に積層されている。
（誘電体層１１）
　誘電体層１１は、例えば、ＢａＴｉＯ３であるセラミック粉末と、ガラス成分と、必要に応じて焼結助剤と、を添加して混合した混合物に、バインダと、可塑剤や分散剤等の添加剤と、有機溶剤と、を加えたスラリーをシート状に成形して得られたセラミックグリーンシートが焼結されたものである。誘電体層１１の厚みは、例えば、０．８μｍ以上４．１μｍ以下であり、好ましくは０．８μｍ以上２．０μｍ以下である。また、誘電体層１１の枚数は、例えば２００枚以上６５０枚以下である。
（内部電極層１２）
　内部電極層１２は、主成分である第１金属成分の粉末と、バインダと、可塑剤や分散剤等の添加剤と、有機溶剤と、等を含む内部電極層用ペーストが焼結されたものである。内部電極層１２の主成分である第１金属成分は、実施形態ではＮｉであり、以下、第１金属成分をＮｉとして説明する。
　内部電極層１２は、複数の第１内部電極層１２Ａと複数の第２内部電極層１２Ｂとを備える。第１内部電極層１２Ａと第２内部電極層１２Ｂとは、交互に配置されている。内部電極層１２の厚みは、例えば、０．５μｍ以上１．２μｍ以下であり、好ましくは０．５μｍ以上０．８５μｍ以下である。また、内部電極層１２の枚数は、第１内部電極層１２Ａ及び第２内部電極層１２Ｂを合わせて、例えば２００枚以上６５０枚以下である。
　第１内部電極層１２Ａは、第２内部電極層１２Ｂと対向する第１対向部１２Ａａと、第１対向部１２Ａａから第１端面Ｃａ側に引き出された第１引出部１２Ａｂとを備える。第１引出部１２Ａｂの端部は、第１端面Ｃａに露出し、後述の第１外部電極３Ａに電気的に接続されている。
　第２内部電極層１２Ｂは、第１内部電極層１２Ａと対向する第２対向部１２Ｂａと、第２対向部１２Ｂａから第２端面Ｃｂに引き出された第２引出部１２Ｂｂとを備える。第２引出部１２Ｂｂの端部は、後述の第２外部電極３Ｂに電気的に接続されている。
　そして、第１内部電極層１２Ａの第１対向部１２Ａａと、第２内部電極層１２Ｂの第２対向部１２Ｂａとに電荷が蓄積される。
　なお、以下、第１対向部１２Ａａと第２対向部１２Ｂａとを特に区別して説明する必要のない場合、まとめて対向部１２ａとして説明し、第１引出部１２Ａｂと第２引出部１２Ｂｂとを特に区別して説明する必要のない場合、まとめて引出部１２ｂとして説明する。
（固溶層２０）
　内部電極層１２の積層方向Ｔの両側の、誘電体層１１又は外層部１３との界面には、第１金属成分であるＮｉに、第１金属成分と異なる第２金属成分が固溶した固溶層２０が設けられている。固溶層２０は、中央固溶層２１と外側固溶層２２とを含む。
　第２金属成分は、Ｓｎ、Ｉｎ、Ｇａ、Ｚｎ、Ｂｉ、Ｐｂ、Ｆｅ、Ｖ、Ｙ又はＣｕであることが好ましく、実施形態で第２金属成分はＳｎであり、以下、第２金属成分をＳｎとして説明する。
　なお、固溶層２０とは、Ｎｉの原子配列構造を保持しながら、Ｓｎの原子がＮｉの原子配列構造内においてランダムにＮｉから置換している層である。固溶層２０の厚みは１ｎｍ以上２０ｎｍ以下であることが好ましい。
　実施形態では内部電極層１２の積層方向Ｔの両側の界面に固溶層２０が設けられているが、これに限らず、固溶層２０は、内部電極層１２の積層方向Ｔの一側の界面のみに設けられていてもよい。また、実施形態では全ての内部電極層１２に固溶層２０が設けられているが、これに限らず、固溶層２０は、一部の内部電極層１２のみに設けられていてもよい。
（中央固溶層２１）
　中央固溶層２１は、積層体２の長さ方向Ｌ及び幅方向Ｗの中央領域における、内部電極層１２と誘電体層１１又は外層部１３との界面に設けられている。中央固溶層２１は、Ｎｉに対して、外側固溶層２２よりも大きい割合でＳｎが固溶している。ここで、界面とは境界を示すだけでなく、内部電極層１２と誘電体層１１又は外層部１３の一部を含んでもよい領域である。
　中央固溶層２１は、対向部１２ａの長さ方向Ｌの端部及び対向部１２ａの幅方向Ｗの端部から、距離Ｄ１より内側の領域である。距離Ｄ１は、実施形態において約１０μｍである。
　中央固溶層２１においてＳｎは、ＮｉとＳｎとを足したモル量に対して、０．００８以上０．０２５以下、好ましくは０．０２程度のモル量、すなわち２ｍｏｌ％で固溶している。なお、Ｎｉ対するＳｎの割合は、積層方向Ｔ中央部、幅方向Ｗ中央部及び長さ方向Ｌ中央部の界面をＴＥＭ分析にて１０点測定し、平均値化した値である。
（外側固溶層２２）
　外側固溶層２２は、対向部１２ａにおける中央固溶層２１を囲む領域に設けられている。すなわち外側固溶層２２は、対向部１２ａの長さ方向Ｌの端部及び対向部１２ａの幅方向Ｗの端部から、距離Ｄ１までの領域である。
　外側固溶層２２においてＳｎは、ＮｉとＳｎとを足したモル量に対して、０．００１以上０．００５以下、好ましくは０．００５程度のモル量、すなわち０．５ｍｏｌ％で固溶している。
（外層部１３）
　外層部１３は、内層部１０の積層方向Ｔの両側にそれぞれ設けられ、誘電体層１１と同じ、誘電体セラミック材料で製造されている。
（サイドギャップ部３０）
　サイドギャップ部３０は、内層部１０及び外層部１３の幅方向Ｗの両側に設けられ、誘電体層１１と同じ、誘電体セラミック材料で製造されている。
（外部電極３）
　外部電極３は、積層体２の両方の端面Ｃに設けられている。外部電極３は、端面Ｃだけでなく、主面Ａ及び側面Ｂの端面Ｃ側の一部も覆っている。
　上述のように、第１内部電極層１２Ａの第１引出部１２Ａｂの端部は第１端面Ｃａに露出し、第１外部電極３Ａに電気的に接続されている。また、第２内部電極層１２Ｂの第２引出部１２Ｂｂの端部は第２端面Ｃｂに露出し、第２外部電極３Ｂに電気的に接続されている。これにより、第１外部電極３Ａと第２外部電極３Ｂとの間は、複数のコンデンサ要素が電気的に並列に接続された構造となっている。
（製造工程）
　図４は、積層セラミックコンデンサ１の製造方法の一例を説明するフローチャートである。なお、この製造方法は一例であって、本発明はこれに限定されるものではない。図５は、積層セラミックコンデンサ１の製造方法における、後述の積層シート１０３を作製するまでの工程を説明する図である。この積層シート１０３を作製するまでの工程も、一例であって、本発明はこれに限定されるものではない。
（セラミックグリーンシート作製工程Ｓ１）
　まず、セラミックス粉末、バインダ及び溶剤を含むセラミックスラリーが準備される。このセラミックスラリーがキャリアフィルム上においてダイコータ、グラビアコータ、マイクログラビアコータ等を用いてシート状に印刷されることで、図５（ａ）に示す内層部用セラミックグリーンシート１０１が作製される。
（一面側固溶層用ペースト印刷工程Ｓ２）
　一面側固溶層用ペースト印刷工程Ｓ２は、中央固溶層用ペースト印刷工程Ｓ２１と、外側固溶層用ペースト印刷工程Ｓ２２とを含む。
（中央固溶層用ペースト印刷工程Ｓ２１）
　まず、図５（ｂ）に示すように、内層部用セラミックグリーンシート１０１の表面に中央固溶層用ペースト２１Ｐが印刷される。中央固溶層用ペースト２１Ｐは、積層体２として製造されたときに、それぞれの積層体２の長さ方向Ｌ及び幅方向Ｗの中央領域に印刷される。中央領域は、積層体２の長さ方向Ｌの両側の端面Ｃ及び積層体２の幅方向Ｗの両側の側面Ｂから、実施形態では１０μｍである距離Ｄ１の位置よりも内側の領域である。
　中央固溶層用ペースト２１ＰはＳｎを、ＮｉとＳｎとを足したモル量に対して、０．００８以上０．０２５以下、好ましくは０．０２程度のモル量、すなわち２ｍｏｌ％で固溶している。なお、中央固溶層用ペーストのＳｎのＮｉに対する割合は、焼成前後で略同様である。
（外側固溶層用ペースト印刷工程Ｓ２２）
　続いて、図５（ｃ）に示すように、内層部用セラミックグリーンシート１０１の表面に外側固溶層用ペースト２２Ｐが印刷される。外側固溶層用ペースト２２Ｐは、中央領域を囲む、積層体２の長さ方向Ｌの両側の端面Ｃ及び積層体２の幅方向Ｗの両側の側面Ｂから、距離Ｄ１の位置よりも外側の外周領域に印刷される。
　外側固溶層用ペースト２２ＰはＳｎを、ＮｉとＳｎとを足したモル量に対して、０．００１以上０．００５以下、好ましくは０．００５程度のモル量、すなわち０．５ｍｏｌ％含む。外側固溶層用ペースト２２Ｐに含まれるＳｎのＮｉに対する割合は、中央固溶層用ペースト２１Ｐに含まれるＳｎのＮｉに対する割合より低い。
（内部電極層用ペースト印刷工程Ｓ３）
　次いで、図５（ｄ）に示すように、中央固溶層用ペースト２１Ｐ及び外側固溶層用ペースト２２Ｐを含む固溶層用ペースト２０Ｐが印刷された、内部電極形成領域Ｐに内部電極層用ペースト１０２が印刷される。
（他面側用ペースト印刷工程Ｓ４）
　他面側用ペースト印刷工程Ｓ４も、一面側固溶層用ペースト印刷工程Ｓ２と同様に、中央固溶層用ペースト印刷工程Ｓ４１と、外側固溶層用ペースト印刷工程Ｓ４２とを含む。
（中央固溶層用ペースト印刷工程Ｓ４１）
　まず、図５（ｅ）に示すように、内部電極層用ペースト１０２の表面の中央領域に中央固溶層用ペースト２１Ｐが印刷される。
（外側固溶層用ペースト印刷工程Ｓ４２）
　続いて、図５（ｆ）に示すように、内部電極層用ペースト１０２の表面の外周領域に外側固溶層用ペースト２２Ｐが印刷される。
　以上の工程により、積層シート１０３が作製される。
（積層工程Ｓ５）
　次いで、積層工程Ｓ５において積層シート１０３が複数枚積層される。図６は積層工程を説明する図である。図示するように、固溶層用ペースト２０Ｐと内部電極層用ペースト１０２とが印刷された領域が隣り合う積層シート１０３間において半ピッチずつずれた状態になるように、複数の積層シート１０３が積み重ねられる。さらに、複数枚積層された積層シート１０３の両側に外層部用セラミックグリーンシート１１２が積み重ねられる。
（熱圧着工程Ｓ６）
　続いて、外層部用セラミックグリーンシート１１２と、積み重ねられた複数の積層シート１０３とを熱圧着する。これにより、マザーブロック１１０が形成される。
（マザーブロック切断工程Ｓ７）
　次いで、マザーブロック１１０を、積層体２の寸法に対応した図６に示す切断線Ｘ及び切断線Ｘと交差する切断線に沿って切断する。これにより、複数の積層体２が製造される。
（外部電極形成工程Ｓ８）
　次に、積層体２の両端部に、外部電極３が形成される。
（焼成工程Ｓ９）
　そして、外部電極３が形成された積層体２を、設定された焼成温度で、窒素雰囲気中で所定時間加熱される。これにより、積層セラミックコンデンサ１が製造される。このとき、内層部用セラミックグリーンシート１０１及び外層部用セラミックグリーンシート１１２は、焼結されてセラミックとなり、誘電体層１１及び外層部１３が形成される。
　焼成工程Ｓ９において、内部電極層用ペースト１０２は内部電極層１２となるが、内部電極層用ペースト１０２の積層方向Ｔの両側に印刷された中央固溶層用ペースト２１Ｐは、加熱されて中央固溶層２１となり、外側固溶層用ペースト２２Ｐは、加熱されて外側固溶層２２となる。
　中央固溶層２１においてＳｎは、ＮｉとＳｎとを足したモル量に対して、０．００８以上０．０２５以下、好ましくは０．０２程度のモル量、すなわち２ｍｏｌ％で固溶する。外側固溶層２２においてＳｎは、ＮｉとＳｎとを足したモル量に対して、０．００１以上０．００５以下、好ましくは０．００５程度のモル量、すなわち０．５ｍｏｌ％で固溶する。
　以上、本実施形態によると、内部電極層１２における積層方向Ｔの両側の面に固溶層２０が形成されることにより、内部電極層１２の強度が向上し、積層セラミックコンデンサ１としての、耐圧性（耐電圧性）が向上する。
　さらに、ＮｉにＳｎが固溶することにより内部電極層１２の、誘電体層１１との界面近傍の状態（電気的な障壁高さ）が変化し、高温負荷寿命を向上することができる。以上により、電圧印加時における信頼性に優れた積層セラミックコンデンサ１を得ることができる。
　また固溶層２０のうちの、中央固溶層２１においてＳｎは、ＮｉとＳｎとを足したモル量に対して、０．００８以上０．０２５以下、好ましくは０．０２程度のモル量、すなわち２ｍｏｌ％で固溶している。外側固溶層２２においてＳｎは、ＮｉとＳｎとを足したモル量に対して、０．００１以上０．００５以下、好ましくは０．００５程度のモル量、すなわち０．５ｍｏｌ％で固溶している。
　すなわち、固溶層２０において中領域である中央固溶層２１の方が外側固溶層２２よりもＳｎの含有量が多い。したがって、内部電極層１２の中央領域を特に強化することができる。
　Ａ　　主面
　Ｂ　　側面
　Ｃ　　端面
　Ｄ１　　距離
　Ｐ　　内部電極形成領域
　１　　積層セラミックコンデンサ
　１　　電子部品
　２　　積層体
　３　　外部電極
　１０　　内層部
　１１　　誘電体層
　１２　　内部電極層
　１２ａ　　対向部
　１２ｂ　　引出部
　１３　　外層部
　２０　　固溶層
　２１　　中央固溶層
　２２　　外側固溶層

Claims (6)

  1. 　厚みが０．８μｍ以上４．１μｍ以下の誘電体層と、厚みが０．５μｍ以上１．２μｍ以下の内部電極層とが互いに交互に積層され、前記誘電体層及び前記内部電極層のそれぞれの枚数が２００枚以上６５０枚以下である積層体を備える電子部品であって、
    　前記内部電極層と前記誘電体層との界面に、前記内部電極層の主成分である第１金属成分に、該第１金属成分と異なる第２金属成分が固溶した固溶層が設けられ、
    　前記固溶層は、
    　互いに隣り合う前記内部電極層同士で対向する対向部における、長さ方向、及び幅方向の端部から、１０μｍ以上内側に位置する中央固溶層と、
    　前記中央固溶層を囲む外側固溶層と、を含み、
    　前記中央固溶層は、前記外側固溶層よりも、前記第１金属成分に対する前記第２金属成分の固溶の割合が大きい、
    電子部品。
  2. 　前記中央固溶層において前記第１金属成分は、前記第２金属成分と前記第１金属成分とを足したモル量に対して、０．００８以上０．０２５以下固溶し、
    　前記外側固溶層において前記第１金属成分は、前記第２金属成分と前記第１金属成分とを足したモル量に対して、０．００１以上０．００５以下固溶している、
    請求項１に記載の電子部品。
  3. 　前記第１金属成分は、Ｎｉである、
    請求項１又は請求項２に記載の電子部品。
  4. 　前記第２金属成分は、Ｓｎ、Ｉｎ、Ｇａ、Ｚｎ、Ｂｉ、Ｐｂ、Ｆｅ、Ｖ、Ｙ又はＣｕである、
    請求項１から請求項３のいずれか１項に記載の電子部品。
  5. 　前記中央固溶層及び前記外側固溶層の厚みは１ｎｍ以上２０ｎｍである、
    請求項１から請求項４のいずれか１項に記載の電子部品。
  6. 　長さ方向寸法が、０．６ｍｍ以上３．２ｍｍ以下であり、
    　幅方向寸法が、０．３ｍｍ以上２．５ｍｍ以下であり、
    　厚み方向寸法が、０．３ｍｍ以上２．５ｍｍ以下である、
    請求項１から請求項５のいずれか１項に記載の電子部品。
PCT/JP2023/000416 2022-01-17 2023-01-11 電子部品 WO2023136258A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-004907 2022-01-17
JP2022004907 2022-01-17

Publications (1)

Publication Number Publication Date
WO2023136258A1 true WO2023136258A1 (ja) 2023-07-20

Family

ID=87279185

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/000416 WO2023136258A1 (ja) 2022-01-17 2023-01-11 電子部品

Country Status (1)

Country Link
WO (1) WO2023136258A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020031202A (ja) * 2018-08-23 2020-02-27 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその製造方法
JP2021034648A (ja) * 2019-08-28 2021-03-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021108360A (ja) * 2019-12-27 2021-07-29 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020031202A (ja) * 2018-08-23 2020-02-27 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその製造方法
JP2021034648A (ja) * 2019-08-28 2021-03-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021108360A (ja) * 2019-12-27 2021-07-29 株式会社村田製作所 積層セラミックコンデンサ

Similar Documents

Publication Publication Date Title
US11557433B2 (en) Multilayer ceramic capacitor having certain thickness ratio of external electrode to cover layer
JP6439551B2 (ja) 積層セラミックコンデンサ
KR101565640B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101533411B1 (ko) 적층형 세라믹 전자부품
JP7231340B2 (ja) セラミック電子部品およびその製造方法
US11657974B2 (en) Multilayer ceramic capacitor
JP2020035788A (ja) 電子部品
JP2020057738A (ja) 電子部品、回路基板、および電子部品の回路基板への実装方法
KR20120133716A (ko) 적층 세라믹 커패시터
KR101932423B1 (ko) 전자부품
JP2020053577A (ja) 電子部品
KR20170077548A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2023156502A (ja) 積層セラミックコンデンサ
KR20190116146A (ko) 적층 세라믹 전자부품 및 그 제조방법
JP2022016003A (ja) 電子部品
KR102115955B1 (ko) 적층 세라믹 전자부품
KR102002388B1 (ko) 전자부품
US9281121B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP2022016002A (ja) 電子部品
WO2023136258A1 (ja) 電子部品
US20140126109A1 (en) Multilayer ceramic electronic component and fabricating method thereof
WO2023120487A1 (ja) 電子部品
WO2023127732A1 (ja) 電子部品
KR20220068567A (ko) 적층형 전자 부품

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23740267

Country of ref document: EP

Kind code of ref document: A1