KR101551595B1 - 적층 세라믹 콘덴서 - Google Patents

적층 세라믹 콘덴서 Download PDF

Info

Publication number
KR101551595B1
KR101551595B1 KR1020150010701A KR20150010701A KR101551595B1 KR 101551595 B1 KR101551595 B1 KR 101551595B1 KR 1020150010701 A KR1020150010701 A KR 1020150010701A KR 20150010701 A KR20150010701 A KR 20150010701A KR 101551595 B1 KR101551595 B1 KR 101551595B1
Authority
KR
South Korea
Prior art keywords
internal electrode
thickness
electrode
internal
width direction
Prior art date
Application number
KR1020150010701A
Other languages
English (en)
Other versions
KR20150016399A (ko
Inventor
마유미 야마다
아쯔시 이시다
마꼬또 스기우라
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Priority to KR1020150010701A priority Critical patent/KR101551595B1/ko
Publication of KR20150016399A publication Critical patent/KR20150016399A/ko
Application granted granted Critical
Publication of KR101551595B1 publication Critical patent/KR101551595B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

내부 전극의 위치 어긋남이 적어, 특성이 양호하고, 실장 안정성이 우수하며, 내부 전극이 세라믹 소체의 측면에 노출되게 된다고 하는 치명적인 문제가 발생하는 일이 없는 신뢰성이 높은 적층 세라믹 콘덴서를 제공한다. 내부 전극(2)을 구비한 세라믹 소체(10)에, 내부 전극(2)과 도통하도록 외부 전극(5)이 배설된 구조를 갖는 적층 세라믹 콘덴서(50)에 있어서, 내부 전극의, 제1 단부면 및 제2 단부면으로의 인출 방향에 직교하는 방향의 단부인 폭 방향 단부(2ax)의 두께 t1을 폭 방향 중앙 영역(2ay)의 두께 t2보다도 두껍게 한다. 내부 전극의 폭 방향 단부에 있어서의 내부 전극이 상기 유전체층을 덮고 있는 비율인 피복률이, 내부 전극의 폭 방향 단부의 중앙 영역에서의 피복률보다도 높아지도록 한다.

Description

적층 세라믹 콘덴서{LAMINATED CERAMIC CONDENSER}
본 발명은 적층 세라믹 콘덴서에 관한 것이며, 상세하게는 내부 전극을 구비한 세라믹 소체에, 상기 내부 전극과 도통하도록 외부 전극이 배설된 구조를 갖는 적층 세라믹 콘덴서에 관한 것이다.
대표적인 세라믹 전자 부품의 하나로, 예를 들면 특허문헌 1에 개시되어 있는 바와 같은 적층 세라믹 콘덴서가 있다.
이 적층 세라믹 콘덴서는, 도 9에 도시한 바와 같이, 유전체층인 세라믹층(101)을 개재하여 복수의 내부 전극(102(102a, 102b))이 적층된 세라믹 적층체(세라믹 소체)(110)의 한 쌍의 단부면(103(103a, 103b))에, 내부 전극(102(102a, 102b))과 도통하도록 한 쌍의 외부 전극(104(104a, 104b))이 배설된 구조를 갖고 있다.
그리고, 외부 전극(104(104a, 104b))은, 예를 들면 Cu 분말을 도전 성분으로 하는 도전 페이스트를 소부함으로써 형성된, 세라믹 소체(110)의 단부면(103)으로부터 그 주면이나 측면으로 돌아들어가도록 형성된 소결 금속층(105(105a, 105b))과, 그 표면을 덮도록 형성된 도금층(106(106a, 106b))으로 형성되어 있다.
또한, 도금층(106(106a, 106b))은 소결 금속층(105(105a, 105b))의 표면에 형성된 Ni 도금층(107(107a, 107b))과, Ni 도금층(107(107a, 107b)) 상에 형성된 Sn 도금층(108(108a, 108b))을 구비하고 있다.
그런데, 상기와 같은 구성을 구비한 적층 세라믹 콘덴서의 경우, 내부 전극의 인출 방향에 직교하는 방향인 폭 방향 단부와, 세라믹 소체의 측면 사이(즉, 내부 전극의 폭 방향의 양측)에는 내부 전극이 존재하지 않는 영역이 있고, 이 내부 전극이 존재하지 않는 영역과, 내부 전극이 존재하는 영역 사이에는 단차가 형성된다.
그리고, 이 단차에 기인하여 적층 공정이나 압착 공정에서, 내부 전극의 위치 어긋남이 발생한다.
그런데, 적층 세라믹 콘덴서는 마더 세라믹 그린 시트를 적층하여 마더 적층체를 형성하고, 형성된 마더 적층체를 압착하고, 개개의 소자로 분할하는 공정을 거쳐 제조되는 경우가 많다. 그리고, 그와 같은 방법에 의해 적층 세라믹 콘덴서를 제조하는 경우에, 적층 공정이나 압착 공정에서 상기와 같은 내부 전극의 위치 어긋남이 발생하면, 용량 형성에 기여하는 적층 방향으로 인접하는 내부 전극의 서로 겹치는 유효 영역의 면적이 감소하거나, 직육면체 형상의 세라믹 소체를 얻을 수 없어, 적층 세라믹 콘덴서의 실장 안정성을 손상시키거나 한다는 문제점이 있다.
또한, 최근, 적층 세라믹 콘덴서는 대용량화되어 내부 전극을 다수 적층할 필요가 있다. 내부 전극을 다수 적층함으로써, 내부 전극과 세라믹 소체의 표면의 거리가 가까워져, 내습 신뢰성이 저하되게 된다고 하는 치명적인 문제가 발생하는 경우가 있다.
일본 특허 출원 공개 제2006-213946호 공보
본 발명은 상기 과제를 해결하는 것이며, 내부 전극의 위치 어긋남이 적어, 특성이 양호하고, 실장 안정성이 우수하며, 내부 전극이 세라믹 소체의 측면에 노출되게 된다고 하는 치명적인 문제가 발생하는 일이 없는 신뢰성이 높은 적층 세라믹 콘덴서를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 본 발명의 적층 세라믹 콘덴서는, 유전체 세라믹을 포함하는 유전체층과, 상기 유전체층을 개재하여 적층되며, 상기 유전체층간의 복수의 계면에 위치하는 복수의 내부 전극을 구비한 세라믹 소체로서, 제1 주면 및 상기 제1 주면과 대향하는 제2 주면과, 상기 제1 주면에 직교하는 제1 단부면 및 상기 제1 단부면과 대향하는 제2 단부면과, 상기 제1 단부면에 직교하는 제1 측면 및 상기 제1 측면과 대향하는 제2 측면을 구비하는 직육면체 형상을 갖고, 상기 제1 주면으로부터 상기 제2 주면을 향하는 방향이 상기 유전체층 및 상기 내부 전극의 적층 방향으로 되고, 또한, 상기 복수의 내부 전극이 교대로 상기 제1 단부면 및 제2 단부면으로 인출된 세라믹 소체와, 상기 세라믹 소체에, 상기 제1 단부면 및 제2 단부면으로 인출된 상기 내부 전극과 도통하도록 배설된 한 쌍의 외부 전극을 구비한 적층 세라믹 콘덴서로서, 상기 내부 전극은 상기 제1 단부면 및 제2 단부면으로의 인출 방향에 직교하는 방향의 단부인 폭 방향 단부의 두께가 폭 방향 중앙 영역의 두께보다도 두꺼워지도록 형성되어 있고, 상기 내부 전극끼리가 서로 겹치는 유효 영역 이외의 내부 전극이며, 가장 제1 주면 및 제2 주면측에 배치되어 있는 내부 전극으로부터 제1 주면 및 제2 주면까지의 거리가 상이하고, 제1 및 제2 주면측에 가장 가까운 내부 전극과, 제1 및 제2 주면측 사이에 보조 전극을 적어도 2개 구비하는 것을 특징으로 하고 있다.
상기 과제를 해결하기 위해서, 본 발명의 적층 세라믹 콘덴서는, 다른 국면에서는, 유전체 세라믹을 포함하는 유전체층과, 상기 유전체층을 개재하여 적층되며, 상기 유전체층간의 복수의 계면에 위치하는 복수의 내부 전극을 구비한 세라믹 소체로서, 제1 주면 및 상기 제1 주면과 대향하는 제2 주면과, 상기 제1 주면에 직교하는 제1 단부면 및 상기 제1 단부면과 대향하는 제2 단부면과, 상기 제1 단부면에 직교하는 제1 측면 및 상기 제1 측면과 대향하는 제2 측면을 구비하는 직육면체 형상을 갖고, 상기 제1 주면으로부터 상기 제2 주면을 향하는 방향이 상기 유전체층 및 상기 내부 전극의 적층 방향으로 되고, 또한, 상기 복수의 내부 전극이 교대로 상기 제1 단부면 및 제2 단부면으로 인출된 세라믹 소체와, 상기 세라믹 소체에, 상기 제1 단부면 및 제2 단부면으로 인출된 상기 내부 전극과 도통하도록 배설된 한 쌍의 외부 전극을 구비한 적층 세라믹 콘덴서로서, 상기 내부 전극은 상기 제1 단부면 및 제2 단부면으로의 인출 방향에 직교하는 방향의 단부인 폭 방향 단부의 두께가 폭 방향 중앙 영역의 두께보다도 두꺼워지도록 형성되어 있고, 상기 내부 전극끼리가 서로 겹치는 유효 영역 이외의 내부 전극이며, 가장 제1 주면 및 제2 주면측에 배치되어 있는 내부 전극으로부터 제1 주면 및 제2 주면까지의 거리가 상이하고, 제1 및 제2 주면측에 가장 가까운 내부 전극과, 제1 및 제2 주면측 사이에 연속성이 60% 이상인 보조 전극을 적어도 1개 구비하는 것을 특징으로 하고 있다.
상기 과제를 해결하기 위해서, 본 발명의 적층 세라믹 콘덴서는, 다른 국면에서는, 유전체 세라믹을 포함하는 유전체층과, 상기 유전체층을 개재하여 적층되며, 상기 유전체층간의 복수의 계면에 위치하는 복수의 내부 전극을 구비한 세라믹 소체로서, 제1 주면 및 상기 제1 주면과 대향하는 제2 주면과, 상기 제1 주면에 직교하는 제1 단부면 및 상기 제1 단부면과 대향하는 제2 단부면과, 상기 제1 단부면에 직교하는 제1 측면 및 상기 제1 측면과 대향하는 제2 측면을 구비하는 직육면체 형상을 갖고, 상기 제1 주면으로부터 상기 제2 주면을 향하는 방향이 상기 유전체층 및 상기 내부 전극의 적층 방향으로 되고, 또한, 상기 복수의 내부 전극이 교대로 상기 제1 단부면 및 제2 단부면으로 인출된 세라믹 소체와, 상기 세라믹 소체에, 상기 제1 단부면 및 제2 단부면으로 인출된 상기 내부 전극과 도통하도록 배설된 한 쌍의 외부 전극을 구비한 적층 세라믹 콘덴서로서, 상기 내부 전극은 상기 제1 단부면 및 제2 단부면으로의 인출 방향에 직교하는 방향의 단부인 폭 방향 단부의 두께가 폭 방향 중앙 영역의 두께보다도 두꺼워지도록 형성되어 있고, 상기 내부 전극끼리가 서로 겹치는 유효 영역 이외의 내부 전극이며, 가장 제1 주면 및 제2 주면측에 배치되어 있는 내부 전극으로부터 제1 주면 및 제2 주면까지의 거리가 상이하고, 제1 및 제2 주면측에 가장 가까운 내부 전극과, 제1 및 제2 주면측 사이에, 연속성이 60% 이상인 보조 전극을 적어도 1개 구비하고, 상기 보조 전극과 상기 제1 및 제2 주면 사이에는 경계층을 더 구비하고 있고, 상기 경계층은 Mg와 Mn을 함유하고 있으며, 상기 경계층이 상기 보조 전극의 길이에 대하여 69% 이상이고, 상기 경계층 중에 있어서의 Mg 함유량에 대한 Mn 함유량의 몰비 Mn/Mg=0.015∼0.6인 것을 특징으로 하고 있다.
상기 과제를 해결하기 위해서, 본 발명의 적층 세라믹 콘덴서는, 다른 국면에서는, 유전체 세라믹을 포함하는 유전체층과, 상기 유전체층을 개재하여 적층되며, 상기 유전체층간의 복수의 계면에 위치하는 복수의 내부 전극을 구비한 세라믹 소체로서, 제1 주면 및 상기 제1 주면과 대향하는 제2 주면과, 상기 제1 주면에 직교하는 제1 단부면 및 상기 제1 단부면과 대향하는 제2 단부면과, 상기 제1 단부면에 직교하는 제1 측면 및 상기 제1 측면과 대향하는 제2 측면을 구비하는 직육면체 형상을 갖고, 상기 제1 주면으로부터 상기 제2 주면을 향하는 방향이 상기 유전체층 및 상기 내부 전극의 적층 방향으로 되고, 또한, 상기 복수의 내부 전극이 교대로 상기 제1 단부면 및 제2 단부면으로 인출된 세라믹 소체와, 상기 세라믹 소체에, 상기 제1 단부면 및 제2 단부면으로 인출된 상기 내부 전극과 도통하도록 배설된 한 쌍의 외부 전극을 구비한 적층 세라믹 콘덴서로서, 상기 내부 전극은 상기 제1 단부면 및 제2 단부면으로의 인출 방향에 직교하는 방향의 단부인 폭 방향 단부의 두께가 폭 방향 중앙 영역의 두께보다도 두꺼워지도록 형성되어 있고, 상기 내부 전극끼리가 서로 겹치는 유효 영역 이외의 내부 전극이며, 가장 제1 주면 및 제2 주면측에 배치되어 있는 내부 전극으로부터 제1 주면 및 제2 주면까지의 거리가 상이하고, 제1 및 제2 주면측에 가장 가까운 내부 전극과, 제1 및 제2 주면측 사이에 연속성이 60% 이상인 보조 전극을 적어도 2개 구비하고, 상기 보조 전극과 상기 제1 및 제2 주면 사이에는 경계층을 더 구비하고 있고, 상기 경계층은 Mg와 Mn을 함유하고 있으며, 상기 경계층이 상기 보조 전극의 길이에 대하여 69% 이상이고, 상기 경계층 중에 있어서의 Mg 함유량에 대한 Mn 함유량의 몰비 Mn/Mg=0.015∼0.6인 것을 특징으로 하고 있다.
유전체층을 구성하는 세라믹 재료의 압전 효과에 의해 세라믹 소체에 크랙이 발생하는 경우가 있지만, 이러한 크랙의 기점은 내부 전극의 폭 방향 단부에 집중되는 경우가 많다.
이에 반해, 내부 전극의 폭 방향 단부에 있어서의 내부 전극의 피복률을 내부 전극의 폭 방향의 중앙 영역에서의 피복률보다도 높게 함으로써, 내부 전극의 폭 방향 단부의 근방에 있어서의 세라믹 재료의 압전 현상에 의한 응력 집중을 완화하여, 크랙의 발생을 억제하는 것이 가능해진다.
또한, 상기 복수의 내부 전극 중 가장 외측의 내부 전극의 외측에 위치하는 최외 유전체층은, 상기 내부 전극의 상기 폭 방향 단부에 대향하는 영역의 두께가 상기 내부 전극의 상기 폭 방향 중앙 영역에 대향하는 영역의 두께보다도 얇아지도록 구성되어 있는 것이 바람직하다.
상기 구성으로 함으로써, 최외 유전체층을 제외한 유전체층과, 내부 전극으로 형성되는 적층체에 있어서는, 내부 전극의 폭 방향 중앙 영역에 대응하는 영역(중앙부)의 두께가 내부 전극의 폭 방향 단부에 대응하는 영역(양단부)의 두께보다도 얇아지는 곳을, 내부 전극의 폭 방향 단부에 대향하는 영역의 두께가 얇고, 내부 전극의 폭 방향 중앙 영역에 대향하는 영역의 두께가 두꺼운 최외 유전체층에 의해 보완하여, 전체로서 주면의 평탄성이 우수한 세라믹 소체를 형성하는 것이 가능해진다. 그 결과, 내부 전극의 위치 어긋남이 적어, 특성이 양호하고, 실장 안정성이 우수하며, 내부 전극이 세라믹 소체의 측면에 노출되게 된다고 하는 치명적인 문제가 발생하는 일이 없는 신뢰성이 높은 적층 세라믹 콘덴서를 제공할 수 있게 된다. 또한, 보조 전극을 더 구비하고 있기 때문에, 보조 전극과 유전체층의 경계에는 Mg와 Mn을 함유하는 경계층이 형성되고, 또한, 경계의 길이에 대하여 69% 이상으로 경계층이 존재하도록 하고 있으므로, 최외층의 내부 전극과, 최외 유전체 세라믹층의 간극으로부터 수분이 침입하는 것을 억제, 방지하여, 내습성을 향상시킬 수 있다.
본 발명의 적층 세라믹 콘덴서에 있어서는, 내부 전극은, 제1 단부면 및 제2 단부면으로의 인출 방향에 직교하는 방향의 단부인 폭 방향 단부의 두께가 폭 방향 중앙 영역의 두께보다도 두꺼워지도록 형성되어 있으므로, 제조 공정에서, 예를 들면 세라믹 그린 시트에 도전 페이스트를 도포함으로써, 폭 방향 단부의 두께가 두꺼워지도록 페이스트 패턴(내부 전극 패턴)이 형성된 세라믹 그린 시트를 적층할 때, 두께가 두꺼운(융기한) 내부 전극 패턴의 폭 방향 단부가 인접하는 세라믹 그린 시트에 파고들어, 위치 어긋남을 억제, 방지하는 기능을 행한다.
그 결과, 폭 방향 단부의 두께가 폭 방향 중앙 영역의 두께보다도 두꺼워지도록 형성된 내부 전극을 구비한 적층 세라믹 콘덴서의 경우, 제조 공정에 있어서의 내부 전극(내부 전극 패턴)의 위치 어긋남이 적어, 특성이 양호하고, 실장 안정성이 우수하며, 내부 전극이 세라믹 소체의 측면에 노출되게 된다고 하는 치명적인 문제가 발생하는 일이 없는 신뢰성이 높은 적층 세라믹 콘덴서를 얻는 것이 가능해진다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 콘덴서의 구성을 도시하는 정면 단면도.
도 2는 본 발명의 일 실시 형태에 따른 적층 세라믹 콘덴서의 외관 구성을 도시하는 사시도.
도 3은 본 발명의 일 실시 형태에 따른 적층 세라믹 콘덴서의 구성을 설명하기 위해서 주요부를 확대하여 모식적으로 도시하는 도면.
도 4는 본 발명의 일 실시 형태에 따른 적층 세라믹 콘덴서의 구성을 도시하는 도면으로서, 주요부를 확대하여 도시하는 단면도.
도 5는 본 발명의 일 실시 형태에 따른 적층 세라믹 콘덴서의 주요부를 확대하여 도시하는 도면.
도 6은 본 발명의 일 실시 형태에 따른 적층 세라믹 콘덴서의 구성을 도시하는 도면으로서, 도 2의 A-A선 단면도.
도 7은 본 발명의 일 실시 형태에 따른 적층 세라믹 콘덴서의 구성을 설명하기 위한 도면으로서, 세라믹 소체의 측면 단면도.
도 8은 본 발명의 일 실시 형태에 따른 적층 세라믹 콘덴서의 구성을 설명하기 위한 도면으로서, 세라믹 소체의 최외 유전체층을 제외한 적층체를 도시하는 측면 단면도.
도 9는 종래의 적층 세라믹 콘덴서의 외부 전극의 구성을 도시하는 정면 단면도.
이하에 본 발명의 실시 형태를 나타내고, 본 발명의 특징으로 하는 바를 더욱 상세하게 설명한다.
도 1은 본 발명의 일 실시 형태(실시 형태 1)에 따른 적층 세라믹 콘덴서(50)의 구성을 도시하는 정면 단면도, 도 2는 적층 세라믹 콘덴서(50)의 외관 구성을 도시하는 사시도이다.
이 적층 세라믹 콘덴서(50)는, 도 1 및 도 2에 도시한 바와 같이, 유전체 세라믹을 포함하는 유전체층(1)과, 유전체층(1) 사이의 복수의 계면에 배설된 복수의 내부 전극(2(2a, 2b))을 구비한 세라믹 소체(10)와, 세라믹 소체(10)의 외표면에, 내부 전극(2(2a, 2b))과 도통하도록 배설된 한 쌍의 외부 전극(5(5a, 5b))을 구비하고 있다.
또한, 도 3에 도시한 바와 같이 외부 전극과 도통하고 있는 내부 전극(2(2a, 2b))의 수의 비율인 접합률은 30∼70%의 범위에 있다. 내부 전극(2(2a, 2b))이 외부 전극과 접합하고 있지 않은 비접합 내부 전극과, 접합해야 할 외부 전극 사이에는 글래스가 존재하고, 또한, 비접합 내부 전극의 인출측의 단부와 접합해야 할 외부 전극 사이의 거리 D(㎛)가, 내부 전극간에 개재하는 유전체층(1)의 두께를 t1(㎛)로 하고, 내부 전극(2(2a, 2b))의 두께를 t2(㎛)로 한 경우에, (t1+t2)×5>D>(t1+t2)×0.5로 표현되는 요건을 충족시키도록 하고 있다.
세라믹 소체(10)를 구성하는 유전체층(1)은 BaTiO3계나, CaZrO3계의 세라믹 유전체로 형성되어 있다. 또한, BaTiO3의 Ti 100몰부에 대하여, Dy가 1.0몰부, Mg가 1.3몰부로 되도록 첨가되어 있다. 또한, 내부 전극(2(2a, 2b))은 Ni 혹은 Cu 등의 비금속을 주성분으로 하는 금속층이다.
세라믹 소체(10)는 직육면체 형상을 갖고 있으며, 제1 주면(11a) 및 제1 주면(11a)과 대향하는 제2 주면(11b)과, 제1 주면(11a)에 직교하는 제1 단부면(21a) 및 제1 단부면(21a)과 대향하는 제2 단부면(21b)과, 제1 단부면(21a)에 직교하는 제1 측면(31a) 및 제1 측면(31a)과 대향하는 제2 측면(31b)을 구비하고 있다.
또한, 제1 주면(11a)과 제2 주면(11b)을 연결하는 방향을 높이 방향으로 한 경우에, 이 높이 방향이 유전체층(1) 및 내부 전극(2(2a, 2b))의 적층 방향으로 된다.
제1 단부면(21a)과 제2 단부면(21b)에는 복수의 내부 전극(2(2a, 2b))이 교대로 인출되어 있고, 제1 단부면(21a)에는 내부 전극(2a)이 인출되고, 제2 단부면(21b)에는 내부 전극(2b)이 인출되어 있다. 내부 전극(2(2a, 2b)) 중, 유효 영역 이외의 내부 전극으로서, 제1 단부면(21a)과 제2 단부면(21b)으로 인출되어 있는 내부 전극 중, 가장 제1 주면(11a) 및 제2 주면(11b)측에 배치되어 있는 내부 전극으로부터 제1 주면 및 제2 주면까지의 거리가 각각 상이해도 된다.
유효 영역과 측면(31a) 및 측면(31b) 사이에 위치하는 영역의 유전체층은 다른 영역의 유전체층에 비해 Si의 함유율이 높다. Si의 함유율은, 유효 영역과 측면(31a) 및 측면(31b) 사이에 위치하는 영역의 유전체층에 대하여, 10∼24%의 범위이다. 또한, Si 함유율이 10∼24%이다란, 세라믹 소체를 제1 또는 제2 단부면측으로부터 길이 방향의 중앙부까지 연마하여 노출시킨 노출면에 대하여, WDX에 의해 분석한 경우에 있어서의, 노출면의 면적에 대한, Si의 검출된 영역의 면적이 차지하는 비율이 10∼24%인 것을 의미하고 있다.
여기서, 도 4에 도시한 바와 같이 내부 전극(2)은 제1 또는 제2 단부면(21a, 21b)측으로부터 본 경우 및, 제1 또는 제2 측면(31a, 31b)측으로부터 본 경우 중 어느 경우에 있어서도, 산(41)과 골짜기(42)가 반복되는 만곡한 상태로 유전체층(1) 사이에 배설되어 있다. 그리고, 내부 전극(2)의 하나의 산(41(41a))과, 이 하나의 산과 인접하는 산(41(41b))의 간격 P는 100∼150㎛의 범위로 되도록 구성되어 있다. 내부 전극(2)의 두께는 0.6㎛∼0.8㎛가 바람직하다. 또한, 유전체층(1)의 두께는 0.7㎛∼0.9㎛의 범위로 되는 바람직하다. 또한, 내부 전극(2)에 있어서의, 산(41)의 정상으로부터 골짜기(42)의 저부까지의 거리 H는 100∼150㎛로 되도록 구성되어 있는 것이 바람직하다.
여기서, 도 5에 도시한 바와 같이 내부 전극(2a)의 제1 단부면(21a)측으로 인출된 단부의 두께를 T1로 하고, 내부 전극(2b)의 제1 단부면(21a)측의 두께를 T2로 한다. 또한, 제1 단부면(21a)측으로부터 유효 영역에 이르기까지의 거리를 C로 하면, 제1 단부면(21a)으로부터 유효 영역을 향하여, C/2의 거리의 영역에서의, 내부 전극(2a)의 두께를 T3으로 한 경우, T1<T3<T2의 관계를 만족시키고 있다.
또한, T1, T2 및 T3은 또한 0.93×(T1+T2)/2<T3<1.07×(T1+T2)/2의 관계를 만족시키고 있다. 또한, T1, T2 및 T3의 관계는 내부 전극(2b)측도 마찬가지이다.
또한, 제1 단부면(21a)측 및 제2 단부면(21b)측으로부터 유효 영역에 이르기까지의 영역에서, 내부 전극(2(2a, 2b))이 제1 주면(11a) 및 제2 주면(11b)으로부터 두께 방향의 중앙부를 향하여 만곡되어 있어도 된다. 만곡 정도는 제1 주면(11a)과 제2 주면(2b)에서 상이한 것이 바람직하다.
내부 전극(2(2a, 2b))과 제1 주면(11a)과 제2 주면(11b) 사이에는 보조 전극(6(6a, 6b))이 있고, 인접하는 내부 전극과 동위의 외부 전극과 도통되어 있어도 된다. 또한, 보조 전극(6(6a, 6b))은 외부 전극(5)과 도통되어 있지 않아도 된다. 보조 전극(6(6a, 6b))의 제1 주면(11a) 및 제2 주면(11b)측의 경계에는 Mg와 Mn을 함유한 경계층이 69% 이상으로 형성되어 있다. 또한, 보조 전극(6(6a, 6b))은 그 연속성이 60% 이상이다. 또한, 연속성이 도중에서 끊어져 있는 영역인 결손부의 39% 이상에 Si를 포함하는 편석물이 존재한다. 보조 전극(6(6a, 6b))은 제1 주면(11a)에만 있어도 되고, 제2 주면(11b)측에만 있어도 된다. 보조 전극은 복수 구비하고 있어도 된다. 또한, 경계층 중에 있어서의 Mg 함유량에 대한 Mn 함유량의 몰비 Mn/Mg는 특별히 한정되는 것은 아니지만, Mn/Mg=0.005∼0.7의 범위의 경우, 특히 바람직하다.
이 보조 전극(6(6a, 6b))은 이하와 같이 하여 확인할 수 있다. 먼저, 적층 세라믹 콘덴서를 길이 방향과 두께 방향에 의해 규정되는 면이 노출되는 형태로, 연마기에 의해 연마하였다. 이때, 적층 세라믹 콘덴서의 폭 방향의 1/2 정도의 깊이까지 연마를 행하여, 연마에 의한 내부 전극의 늘어짐을 제거하였다.
연마한 시료에 대하여 내부 전극의 두께를 측정하였다. 내부 전극의 두께를 측정할 때에는, 적층 세라믹 콘덴서의 연마 단부면에 있어서, 길이 방향의 중앙부의 위치에 있어서, 내부 전극(2)과 거의 직교하는 직선을 긋는다(상정한다). 다음에, 두께 방향으로 3등분으로 분할하여, 상부 영역, 중간 영역, 하부 영역의 3개의 영역으로 분할하였다.
그리고, 각 영역에서, 최외의 내부 전극(2)을 제외하고, 상기의 직선과 직교하는 위치의 내부 전극(2)의 두께를 각각 무작위로 5층씩 측정하여, 그 평균값을 구하였다. 또한, 내부 전극의 두께는 주사형 전자 현미경을 이용하여 측정하였다. 단, 내부 전극이 결락되어 있는 등의 이유로 측정할 수 없는 부분은 측정 대상으로부터 제외하였다.
또한, 상기의 상부 영역, 중간 영역, 하부 영역의 3개의 영역에서, 상기의 직선과 직교하는 위치의 유전체층(1)의 두께를 각각 무작위로 5층씩 측정하여, 그 평균값을 구하였다. 또한, 유전체층의 두께는 주사형 전자 현미경을 이용하여 측정하였다.
단, 적층 방향의 가장 외측에 위치하는 최외층의 내부 전극(2)의 외측에 위치하는 최외 유전체층 및 내부 전극이 결손되어 있음으로써 2층 이상의 유전체층이 연결되어 관찰되는 등의 이유에 의해 측정할 수 없는 부분은 측정 대상으로부터 제외하였다.
또한, 보조 전극(6(6a, 6b))의 경계 부분과 상기의 직선이 직교하는 개소의 영역(경계층)을 전자 현미경을 이용하여 배율 1만배로 관찰하였다. 이 실시 형태에서는 관찰 시야의 폭을 10㎛로 하고, FE-WDX에 의해 관찰을 행하였다.
또한, 이 실시 형태에 따른 적층 세라믹 콘덴서(50)에 있어서, 외부 전극(5(5a, 5b))은 소결 금속층(12(12a, 12b))과, 도금층(32(32a, 32b))을 구비한 구조로 되어 있다.
소결 금속층(12(12a, 12b))은 Cu 분말이나 Ni 분말을 도전 성분으로 하는 도전 페이스트를 세라믹 소체(10)에 도포하여 소부함으로써 형성되는 소부 전극(후막 전극)이다. 또한, 소결 금속층(12(12a, 12b))의 구성 재료는 상기의 Cu나 Ni에 한정되는 것은 아니고, 또 다른 금속 재료를 이용하는 것도 가능하다.
소결 금속층(12(12a, 12b))은 복수층이어도 된다. 복수층인 소결 금속층 중 각 소결 금속층이 포함하는 글래스 성분이 상이해도 된다. 또한, 각 소결 금속층이 포함하는 공극을 포함하고 있어도 된다. 또한, 공극은 세라믹 소체측의 소결 금속층의 공극이 가장 적은 쪽이 바람직하다.
공극부는 이하의 방법에 의해 관찰할 수 있다. 먼저, 외부 전극의 단면을 노출시키도록 적층 세라믹 콘덴서를 폭 혹은 두께의 1/2 정도의 깊이까지 연마한다. 연마에 의한 늘어짐을 제거한다. 다음에, 외부 전극의 단면을 SEM에 의해 소결한 금속 부분과 그 이외의 부분을 촬상한다. 또한, 동일한 단면을 WDX에 의해 조성 분석하고, 화상 처리에 의해 글래스 성분이 포함되는 부분을 특정한다. SEM에 의해 촬상한 화상과 WDX에 의해 처리한 화상을 중첩함으로써, 글래스 성분이 포함되는 부분과 공극부를 구별한다. 마찬가지로 글래스 성분이 상이한 경우도 WDX에 의한 조성 분석에 의해 구별된다.
또한, 소결 금속층(12(12a, 12b))이 Cu인 경우, 세라믹 소체의 제1 및 제2 주면 및 상기 제1 측면(31a) 및 제2 측면(31b)으로 돌아들어가는 영역의 선단측 부분인 돌아들어감 선단부의, Ni 도금층과의 계면에 존재하는 Cu 결정 입자의 크기 A가, 돌아들어감 선단부의 내부에 존재하는 Cu 결정 입자의 크기 B보다도 작다. 또한, 본 발명에 있어서, Cu 소결 금속층의 선단부 R1, R2의, Ni 도금층과의 계면에 존재하는 Cu 결정 입자의 크기 A란, 돌아들어감 선단부 R1, R2의 표면으로부터 0.8㎚ 이내에 존재하는 Cu 입자 결정의 크기를 말한다. 또한, 돌아들어감 선단부 R1, R2의 내부에 존재하는 Cu 결정 입자의 크기 B란, 돌아들어감 선단부 R1, R2의 표면으로부터, 돌아들어감 선단부 R1, R2의 두께 t의 약 1/2의 깊이 위치에 존재하는 Cu 결정 입자의 크기를 의미하는 것이다. 또한, Cu 결정 입자의 크기 A, B 및 Ni 결정 입자의 크기 C는, 돌아들어감 선단부 R1, R2의 근방의 단면을 FIB(집속 이온 빔)로 미세 가공 처리하고, SIM(주사 이온 현미경)에 의해 관찰함으로써 측정하는 것이 가능하다.
그리고, 소결 금속층(12(12a, 12b))은 세라믹 소체(10)의 제1 단부면(21a) 및 제2 단부면(21b)으로부터, 세라믹 소체(10)의 제1 및 제2 주면(11a, 11b) 및 제1 및 제2 측면(31a, 31b)으로 돌아들어가도록 형성되어 있다. 또한, 소결 금속층(12)의 두께는, 통상, 0.5㎛∼10㎛의 범위에 있는 것이 바람직하다. 단, 소결 금속층(12)의 두께는 상기의 범위에 한정되는 것은 아니고, 다른 두께로 하는 것도 가능하다.
도금층(32(32a, 32b))은 소결 금속층(12(12a, 12b)) 전체를 덮도록 형성되어 있다.
또한, 이 실시 형태에서는, 도금층(32(32a, 32b))은 소결 금속층(12(12a, 12b)) 상에 형성된 Ni 도금층(33(33a, 33b))과, Ni 도금층(33(33a, 33b)) 상에 형성된 Sn 도금층(34(34a, 34b))을 구비한 2층 구조의 도금층으로 되어 있다.
그리고, 이 실시 형태의 적층 세라믹 콘덴서에 있어서는, 도 7에 모식적으로 도시한 바와 같이, 내부 전극(2)의 세라믹 소체(10)의 제1 단부면(21a) 및 제2 단부면(21b)(도 2 참조)으로의 인출 방향에 직교하는 방향의 단부인, 내부 전극(2)의 폭 방향 단부(2ax)의 두께 t3이 폭 방향 중앙 영역(2ay)의 두께 t4보다도 두꺼워지도록 구성되어 있다. 또한, 이 실시 형태의 적층 세라믹 콘덴서에서는, 내부 전극(2)의 폭 방향의 양단부 모두 마찬가지의 구성으로 되어 있다.
상기의 내부 전극(2)의 폭 방향 단부(2ax)의 두께 t3은 폭 방향 중앙 영역(2ay)의 두께 t4에 비해 1% 이상 두꺼운 것(즉, t3/t4≥1.01인 것)이 바람직하다.
t3/t4이 1.01을 하회하면, 내부 전극(2)의 위치 어긋남을 억제하는 효과가 불충분해져, 바람직하지 않다.
또한, 내부 전극(2)의 폭 방향 단부(2ax)의 두께 t3은 0.77㎛ 이상인 것이 바람직하다. 폭 방향 단부(2ax)의 두께 t4는 0.77㎛ 미만으로 되면, 적층 어긋남이 일어나게 되어, 바람직하지 않다.
또한, 내부 전극(2)의 두께는, 예를 들면 세라믹 소체(10)의 폭 방향 및 두께 방향에 의해 규정되는 면이 내부 전극(2)의 노출면으로 되도록, 제1 또는 제2 단부면(21a, 21b)측으로부터 세라믹 소체(10)를 연마하고, 단면에 노출된 내부 전극(2)을 관찰함으로써, 측정할 수 있다.
상기한 바와 같이, 폭 방향 단부(2ax)의 두께 t3을, 폭 방향 중앙 영역(2ay)의 두께 t4보다도 두껍게 함으로써, 제조 공정에서, 예를 들면 세라믹 그린 시트에 도전 페이스트를 도포하여 폭 방향 단부의 두께가 두꺼워지도록 내부 전극 패턴을 형성한 세라믹 그린 시트를 적층할 때에, 두께가 두꺼운 내부 전극(페이스트 패턴)의 폭 방향 단부가 인접하는 세라믹 그린 시트에 파고들어, 위치 어긋남을 억제, 방지하는 기능을 한다.
그 결과, 내부 전극의 위치 어긋남이 없는 신뢰성이 높은 적층 세라믹 콘덴서를 얻는 것이 가능해진다.
또한, 본 발명의 적층 세라믹 콘덴서에 있어서는, 내부 전극의 폭 방향 단부의 두께를 두껍게 할 뿐만 아니라, 내부 전극의 세라믹 소체의 단부면으로의 인출 단부와는 반대측의 단부의 두께도, 내부 전극의 중앙 영역의 두께보다 크게 함으로써, 더욱 확실하게 내부 전극의 위치 어긋남을 억제, 방지할 수 있도록 구성하는 것도 가능하다.
또한, 이 실시 형태의 적층 세라믹 콘덴서에 있어서는, 내부 전극(2)의, 폭 방향 단부(2ax)에 있어서 내부 전극(2)이 유전체층(1)을 덮고 있는 비율인 피복률이 내부 전극(2)의 폭 방향 중앙 영역(2ay)에 있어서의 피복률보다도 높아지도록 구성되어 있다.
또한, 내부 전극(2)이 유전체층(1)을 덮고 있는 비율인 피복률은, 폭 방향 단부(2ax)에 있어서, 폭 방향 중앙 영역(2ay)에 있어서의 피복률보다도 높고, 또한, 80% 이상인 것이 바람직하다.
이와 같은 구성으로 함으로써, 내부 전극(2)의 폭 방향 단부의 근방에 있어서의 세라믹 재료의 압전 현상에 의한 응력 집중을 완화하여, 크랙의 발생을 억제하는 것이 가능해진다.
또한, 이 실시 형태의 적층 세라믹 콘덴서에 있어서, 도 7에 도시한 바와 같이, 복수의 내부 전극(2) 중 가장 외측의 내부 전극(2)의 외측에 위치하는 최외 유전체층(1a)은, 내부 전극(2)의 폭 방향 단부(2ax)에 대향하는 영역(1ax)의 두께 t5가, 내부 전극(2)의 폭 방향 중앙 영역(2ay)에 대향하는 영역(1ay)의 두께 t6보다도 얇아지도록 구성되어 있다. 이와 같은 최외 유전체층(1a)을 구비한 구성으로 함으로써, 이하에 설명하는 바와 같은 효과가 얻어진다.
예를 들면, 도 8에 도시한 바와 같이, 최외 유전체층(1a)의 두께가 균일한 경우, 내부 전극(2)의 폭 방향 단부(2ax)의 두께 t3이 폭 방향 중앙 영역(2ay)의 두께 t4보다도 두껍기 때문에, 세라믹 소체(10)의 두께가, 내부 전극(2)의 폭 방향 단부(2ax)에 대응하는 양단부측에서는 두꺼워지고, 내부 전극(2)의 폭 방향 중앙 영역(2ay)에 대응하는 중앙부에서는 얇아져, 세라믹 소체(10)의 상하 양주면이 오목면으로 되는 곳을, 도 7에 도시한 바와 같이, 최외 유전체층(1a)의 중앙부(1ay)의 두께 t6을 양단부의 두께(1ax)의 두께 t5보다도 두껍게 함으로써, 도 7에 도시한 바와 같이, 주면(11a, 11b)(도 6 참조)의 평탄성이 우수한 세라믹 소체(10)를 형성할 수 있다.
또한, 세라믹 소체(10)의 제1 및 제2 주면(11a, 11b)은, 예를 들면 회로 기판에 실장하는 경우에, 기판에 대향하는 실장면으로 되고, 예를 들면 크랙이 발생하기 쉬운 세라믹 소체(10)의 코너부에 있어서 발생한 크랙은 주면(11a) 또는 주면(11b)의 중앙으로도 진전되지만, 최외 유전체층(1a)의 두께가 두껍기 때문에, 크랙의 도달, 진전을 억제할 수 있다.
따라서, 상기 구성으로 함으로써, 내부 전극(2)의 위치 어긋남이 적어, 특성이 양호하고, 실장 안정성이 우수하며, 내부 전극이 세라믹 소체의 측면에 노출되게 된다고 하는 치명적인 문제가 발생하는 일이 없는 신뢰성이 높은 적층 세라믹 콘덴서를 제공하는 것이 가능해진다.
또한, 이 실시 형태에서는 적층 세라믹 콘덴서(50)로서,
(a) 외부 전극을 포함한 치수가 길이(L) : 1.0㎜, 폭(W) : 0.5㎜, 높이(T) : 0.5㎜인 적층 세라믹 콘덴서와,
(b) 외부 전극을 포함한 치수가 길이(L) : 0.6㎜, 폭(W) : 0.3㎜, 높이(T) : 0.3㎜인 적층 세라믹 콘덴서와,
(c) 외부 전극을 포함한 치수가 길이(L) : 0.4㎜, 폭(W) : 0.2㎜, 높이(T) : 0.2㎜인 적층 세라믹 콘덴서
를 제작하였다.
단, 본 발명은 상기와 같은 치수의 적층 세라믹 콘덴서에 한정되는 것은 아니고, 상이한 치수의 적층 세라믹 콘덴서에도 적용하는 것이 가능하다.
다음에, 이 적층 세라믹 콘덴서(50)의 제조 방법에 대하여 설명한다.
먼저, BaTiO3 혹은 CaZrO3를 주성분으로 하는 유전체 세라믹 분말에 바인더와 용제를 배합하여 분산시킨 세라믹 원료 슬러리를, PET 필름 등의 수지 필름 상에 얇게 펴서 시트 형상으로 성형함으로써, 세라믹 그린 시트를 제작한다.
그 다음에, 세라믹 그린 시트 상에 스크린 인쇄, 그라비아 인쇄 등의 방법을 이용하여, 도전 페이스트를 인쇄하고, 내부 전극 패턴을 형성한다.
이때, 내부 전극 패턴은 예를 들면 그라비아 인쇄 혹은 스크린 인쇄에 의해 행해진다. 그라비아 인쇄에 의해 내부 전극 패턴을 형성하는 경우에는, 내부 전극에 대응하는 패턴이 형성된 그라비아 인쇄판의 판 깊이를, 내부 전극 폭 방향 단부에 대응하는 영역에서 깊이 해 둠으로써, 내부 전극 패턴의 폭 방향 단부의 두께를 두껍게 할 수 있다.
스크린 인쇄의 경우에는, 스크린판의 메쉬를 성기게 함으로써, 내부 전극 패턴의 폭 방향 단부의 두께를 두껍게 할 수 있다.
그 다음에, 내부 전극 패턴이 형성된 세라믹 그린 시트와, 내부 전극 패턴이 형성되어 있지 않은 세라믹 그린 시트(최외 유전체층으로 되는 세라믹 그린 시트)를 소정의 순서로 소정 매수 적층한다.
상기한 바와 같이 내부 전극의 폭 방향 단부의 두께를 두껍게 하고 있으므로, 적층 시에 두께가 두꺼운 폭 방향 단부가 먼저 압하되어, 단단해지게 된다. 따라서, 내부 전극의 위치 어긋남이나, 적층 붕괴 등의 현상이 발생하기 어려워, 정밀도가 좋은 적층을 행할 수 있다.
그리고, 얻어진 적층 블록을 프레스하여, 각 세라믹 그린 시트를 압착한다. 적층 블록을 프레스할 때는, 예를 들면 적층 블록을 수지 필름 사이에 끼우고, 정수압 프레스 등의 방법에 의해 프레스를 행한다.
또한, 상기의 최외 유전체층으로 되는 세라믹 그린 시트는 이 프레스의 공정에서 유동, 변형되어, 내부 전극 패턴의 폭 방향 단부에 대향하는 영역의 두께가, 내부 전극 패턴의 폭 방향 중앙 영역에 대향하는 영역의 두께보다도 얇아지는 형상으로 된다.
그 후, 프레스된 적층 압착체를, 압박 절단, 절삭 등의 방법을 이용하여, 직육면체 형상의 칩(개편)으로 분할하고, 배럴 연마를 행한다.
배럴 연마를 행한 칩(소성 후에 세라믹 소체(10)(도 1)로 되는 개편)을, 소정의 온도로 가열하여 바인더를 제거한 후, 예를 들면 900∼1000℃에서 본 소성을 행하여, 직육면체 형상의 세라믹 소체를 얻는다.
그 다음에, 이 세라믹 소체의 다른 쪽 단부면측을 유지하고, Cu 분말이나 Ni 분말을 도전 성분으로 하는 도전 페이스트를 정반 상에 도포함으로써 형성한 도전 페이스트층에, 세라믹 소체의 한쪽 단부면을 침지함으로써, 세라믹 소체의 한쪽 단부면에 도전 페이스트를 도포하고, 건조한다.
다음에, 세라믹 소체의 다른 쪽 단부면에 대해서도 마찬가지의 방법에 의해, 도전 페이스트를 도포하고, 건조한다.
그 다음에, 상기와 같이 하여 부여한 세라믹 소체의 한쪽 단부 및 다른 쪽 단부의 도전 페이스트를 소부함으로써, 소결 금속층을 형성한다.
그 후, 소결 금속층 상에 Ni 도금 및 Sn 도금의 순으로 도금을 행하여, Ni 도금층 및 Sn 도금층을 형성한다.
이에 의해, 도 1 및 도 2에 도시한 바와 같은 구조를 구비한 본 발명의 실시 형태에 따른 적층 세라믹 콘덴서(50)가 얻어진다.
<시험>
본 발명의 효과를 확인하기 위해서, 상기의 방법에 의해 제작한 외부 전극을 포함한 치수가, 길이(L) : 0.6㎜, 폭(W) : 0.3㎜, 높이(T) : 0.3㎜인 적층 세라믹 콘덴서에 대하여,
(a) 내부 전극의 폭 방향 단부의 두께 t1 및 폭 방향 단부의 두께 t1의 폭 방향 중앙 영역의 두께 t2에 대한 비율(t3/t2),
(b) 내부 전극의 폭 방향 단부에 있어서의, 내부 전극이 유전체층을 덮고 있는 비율인 피복률을 조사함과 함께,
(c) 내부 전극의 위치 어긋남(적층 어긋남), 및,
(d) 압전 현상에 기초하는 크랙의 발생의 유무
를 조사하였다. 그 결과를 표 1에 나타낸다.
Figure 112015006960427-pat00001
또한, 표 1의 시료 번호 1∼3의 각 시료에 있어서는, 내부 전극의 폭 방향 단부의 피복률이 폭 방향 중앙 영역의 피복률보다도 높은 것이 확인되었다.
또한, 내부 전극의 위치 어긋남에 대해서는, 도 6에 있어서의 세라믹 소체(10)의 제1 및 제2 측면(31a, 31b)으로부터, 내부 전극의 폭 방향 단부까지의 거리 G가 20㎛를 초과한 경우에, 위치 어긋남이 발생하지 않은 것으로 하여, 표 1의 위치 어긋남 평가를 양호(○)로 하였다.
또한, 압전 현상에 기초하는 크랙의 발생에 대해서는, 시료에 전압(64V)을 걸어, 세라믹 소체의 폭 방향 단부에 크랙의 발생이 보이지 않은 경우에, 압전 현상에 의한 크랙이 발생하지 않은 것으로 하여, 표 1의 압전 현상에 의한 크랙의 유무의 란을 「무(○)」로 하였다.
표 1에 나타내는 바와 같이, 내부 전극의 폭 방향 단부의 두께 t3이 폭 방향 중앙 영역의 두께 t2보다 두껍다고 하는 본 발명의 요건을 충족시키는 표 1의 각 시료에 대해서는, 내부 전극의 위치 어긋남은 없어, 양호한 결과가 얻어지는 것이 확인되었다.
또한, 내부 전극의 폭 방향 단부의 피복률이 폭 방향 중앙 영역의 피복률보다도 높은 각 시료에 대해서는, 압전 현상에 기초하는 크랙의 발생은 보이지 않았다.
또한, 특히 표 1에는 나타내고 있지 않지만, 내부 전극의 폭 방향 단부의 두께 t3이 폭 방향 중앙 영역의 두께 t2보다 얇아지면, 내부 전극의 위치 어긋남이 발생하는 것이 확인되었다.
또한, 내부 전극의 폭 방향 단부의 피복률이 폭 방향 중앙 영역의 피복률보다도 낮은 시료에 대해서는, 압전 현상에 기초하는 크랙의 발생을 억제하는 효과가 저하되는 것을 확인하였다.
또한, 본 발명은 상기 실시 형태에 한정되는 것은 아니고, 발명의 범위 내에 있어서 다양한 응용, 변형을 가하는 것이 가능하다.
1 : 유전체층
1a : 최외 유전체층
1ax : 최외 유전체층의 내부 전극의 폭 방향 단부에 대향하는 영역
1ay : 최외 유전체층의 내부 전극의 폭 방향 중앙 영역에 대향하는 영역
2(2a, 2b) : 내부 전극
2ax : 내부 전극의 폭 방향 단부
2ay : 내부 전극의 폭 방향 중앙 영역
5(5a, 5b) : 외부 전극
6(6a, 6b) : 보조 전극
10 : 세라믹 소체
11a : 세라믹 소체의 제1 주면
11b : 세라믹 소체의 제2 주면
12(12a, 12b) : 소결 금속층
21a : 세라믹 소체의 제1 단부면
21b : 세라믹 소체의 제2 단부면
31a : 세라믹 소체의 제1 측면
31b : 세라믹 소체의 제2 측면
32(32a, 32b) : 도금층
33(33a, 33b) : Ni 도금층
34(34a, 34b) : Sn 도금층
41(41a) : 산(하나의 산)
41(41b) : 하나의 산과 인접하는 산
50 : 적층 세라믹 콘덴서
H : 산의 정상으로부터 골짜기의 저부까지의 거리
P : 산과 산의 간격
G : 세라믹 소체의 측면으로부터 내부 전극의 폭 방향 단부까지의 거리
L : 적층 세라믹 콘덴서의 길이
T : 적층 세라믹 콘덴서의 높이
W : 적층 세라믹 콘덴서의 폭
C : 내부 전극이 인출된 제1 단부면 또는 제2 단부면으로부터 유효 영역에 이르기까지의 내부 전극의 주면을 따르는 방향의 거리
T1 : 제1 단부면으로 인출된 내부 전극의, 제1 단부면으로 인출된 단부 근방의 두께
T2 : 제2 단부면으로 인출된 내부 전극의, 제2 단부면으로 인출된 단부와는 반대측의 단부 근방의 두께
T3 : 제1 단부면 또는 제2 단부면으로부터 유효 영역을 향하여 C/2의 거리의 영역에서의 내부 전극의 두께
R1, R2 : Cu 소결 금속층의 돌아들어감 선단부
t : 돌아들어감 선단부의 두께
t1 : 유전체층의 두께
t2 : 내부 전극의 두께
t3 : 내부 전극의 폭 방향 단부의 두께
t4 : 내부 전극의 폭 방향 중앙 영역의 두께

Claims (3)

  1. 유전체 세라믹을 포함하는 유전체층과, 상기 유전체층을 개재하여 적층되며, 상기 유전체층간의 복수의 계면에 위치하는 복수의 내부 전극을 구비한 세라믹 소체로서, 제1 주면 및 상기 제1 주면과 대향하는 제2 주면과, 상기 제1 주면에 직교하는 제1 단부면 및 상기 제1 단부면과 대향하는 제2 단부면과, 상기 제1 단부면에 직교하는 제1 측면 및 상기 제1 측면과 대향하는 제2 측면을 구비하는 직육면체 형상을 갖고, 상기 제1 주면으로부터 상기 제2 주면을 향하는 방향이 상기 유전체층 및 상기 내부 전극의 적층 방향으로 되고, 또한, 상기 복수의 내부 전극이 교대로 상기 제1 단부면 및 제2 단부면으로 인출된 세라믹 소체와,
    상기 세라믹 소체에, 상기 제1 단부면 및 제2 단부면으로 인출된 상기 내부 전극과 도통하도록 배설된 한 쌍의 외부 전극
    을 구비한 적층 세라믹 콘덴서로서,
    상기 내부 전극은, 상기 제1 단부면 및 제2 단부면으로의 인출 방향에 직교하는 방향의 단부인 폭 방향 단부의 두께가 폭 방향 중앙 영역의 두께보다도 두꺼워지도록 형성되어 있고,
    상기 내부 전극끼리가 서로 겹치는 유효 영역 이외의 내부 전극이며, 가장 제1 주면 및 제2 주면측에 배치되어 있는 내부 전극으로부터 제1 주면 및 제2 주면까지의 거리가 상이하고,
    제1 및 제2 주면측에 가장 가까운 내부 전극과, 제1 및 제2 주면측 사이에 연속성이 60% 이상인 보조 전극을 적어도 2개 구비하고,
    상기 보조 전극과 상기 제1 및 제2 주면의 사이에는 경계층을 더 구비하고 있고, 상기 경계층은 Mg와 Mn을 함유하고 있으며, 상기 경계층이 상기 보조 전극의 길이에 대하여 69% 이상이고,
    상기 경계층 중에 있어서의 Mg 함유량에 대한 Mn 함유량의 몰비 Mn/Mg=0.015∼0.6인 것
    을 특징으로 하는 적층 세라믹 콘덴서.
  2. 제1항에 있어서,
    상기 내부 전극의 상기 폭 방향 단부에서 상기 내부 전극이 상기 유전체층을 덮고 있는 비율인 피복률이 상기 내부 전극의 상기 폭 방향 중앙 영역에서의 상기 피복률보다도 높아지도록 구성되어 있는 것을 특징으로 하는 적층 세라믹 콘덴서.
  3. 제1항 또는 제2항에 있어서,
    상기 복수의 내부 전극 중 가장 외측의 내부 전극의 외측에 위치하는 최외 유전체층은, 상기 내부 전극의 상기 폭 방향 단부에 대향하는 영역의 두께가 상기 내부 전극의 상기 폭 방향 중앙 영역에 대향하는 영역의 두께보다도 얇아지도록 구성되어 있는 것을 특징으로 하는 적층 세라믹 콘덴서.
KR1020150010701A 2015-01-22 2015-01-22 적층 세라믹 콘덴서 KR101551595B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150010701A KR101551595B1 (ko) 2015-01-22 2015-01-22 적층 세라믹 콘덴서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150010701A KR101551595B1 (ko) 2015-01-22 2015-01-22 적층 세라믹 콘덴서

Publications (2)

Publication Number Publication Date
KR20150016399A KR20150016399A (ko) 2015-02-11
KR101551595B1 true KR101551595B1 (ko) 2015-09-15

Family

ID=52573236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150010701A KR101551595B1 (ko) 2015-01-22 2015-01-22 적층 세라믹 콘덴서

Country Status (1)

Country Link
KR (1) KR101551595B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6714840B2 (ja) * 2015-07-17 2020-07-01 株式会社村田製作所 積層セラミック電子部品およびその製造方法
KR102147408B1 (ko) * 2018-08-23 2020-08-24 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP2023057491A (ja) * 2021-10-11 2023-04-21 株式会社村田製作所 積層セラミックコンデンサ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086352A (ja) 2004-09-16 2006-03-30 Murata Mfg Co Ltd 積層型バリスタ及びその製造方法
JP2006332601A (ja) 2005-04-27 2006-12-07 Kyocera Corp 積層電子部品
JP2012044151A (ja) 2010-07-21 2012-03-01 Murata Mfg Co Ltd 電子部品
JP2014232896A (ja) 2014-09-12 2014-12-11 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086352A (ja) 2004-09-16 2006-03-30 Murata Mfg Co Ltd 積層型バリスタ及びその製造方法
JP2006332601A (ja) 2005-04-27 2006-12-07 Kyocera Corp 積層電子部品
JP2012044151A (ja) 2010-07-21 2012-03-01 Murata Mfg Co Ltd 電子部品
JP2014232896A (ja) 2014-09-12 2014-12-11 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
KR20150016399A (ko) 2015-02-11

Similar Documents

Publication Publication Date Title
US10366838B2 (en) Laminated ceramic electronic component and method for manufacturing same
US9208948B2 (en) Monolithic ceramic electronic component
KR101197921B1 (ko) 적층 세라믹 전자 부품
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101925286B1 (ko) 적층 세라믹 전자부품
KR101538276B1 (ko) 적층 세라믹 콘덴서
US9805870B2 (en) Multilayer ceramic capacitor
US10418180B2 (en) Electronic component and manufacturing method for the same
KR102061507B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판
CN112614697B (zh) 层叠陶瓷电容器
KR101528430B1 (ko) 적층 세라믹 콘덴서
US11289274B2 (en) Multilayer ceramic capacitor
KR20140002992A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2015029158A (ja) 積層セラミックコンデンサ
US11443895B2 (en) Multilayer ceramic capacitor
KR20130123320A (ko) 전자부품
US20180075968A1 (en) Multilayer ceramic capacitor
JP2017022365A (ja) 積層セラミックコンデンサ
KR101551595B1 (ko) 적층 세라믹 콘덴서
JP2018046086A (ja) 積層セラミックコンデンサ
US9236188B1 (en) Multilayer ceramic capacitor
JP2015053512A (ja) 積層セラミックコンデンサ
JP2015043424A (ja) 積層セラミックコンデンサ
JP2015043423A (ja) 積層セラミックコンデンサ
KR20140128074A (ko) 적층 세라믹 전자 부품 및 그 실장 기판

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant