JP2006210590A - 積層セラミックコンデンサおよびその製法 - Google Patents

積層セラミックコンデンサおよびその製法 Download PDF

Info

Publication number
JP2006210590A
JP2006210590A JP2005019707A JP2005019707A JP2006210590A JP 2006210590 A JP2006210590 A JP 2006210590A JP 2005019707 A JP2005019707 A JP 2005019707A JP 2005019707 A JP2005019707 A JP 2005019707A JP 2006210590 A JP2006210590 A JP 2006210590A
Authority
JP
Japan
Prior art keywords
internal electrode
layer
capacitor
electrode layer
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005019707A
Other languages
English (en)
Inventor
Yuji Tateishi
勇二 立石
Kenichi Iwasaki
健一 岩崎
Yumiko Ito
裕見子 伊東
Katsuyoshi Yamaguchi
勝義 山口
Tomohiro Iwaida
智広 岩井田
Hitoshi Oota
等 大小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005019707A priority Critical patent/JP2006210590A/ja
Publication of JP2006210590A publication Critical patent/JP2006210590A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】誘電体層および内部電極層を薄層化してもデラミネーションを抑制できる積層セラミックコンデンサおよびその製法を提供する。
【解決手段】厚みがいずれも2μm以下の誘電体層と内部電極層とが交互に積層されているコンデンサ本体の端面に一対の外部電極を形成してなり、前記内部電極層の一端部を外部電極と電気的に絶縁し、他端部を電気的に接続してなる積層セラミックコンデンサにおいて、前記コンデンサ本体の端面における内部電極層の一端部が凹部状に形成され、該凹部にセラミック層が充填され、内部電極層の他端部には一部にセラミック層が形成されていること特徴とする。
【選択図】図1

Description

本発明は、積層セラミックコンデンサおよびその製法に関し、特に、誘電体層および内部電極層が薄層化され高積層化された小型高容量かつ高信頼性を有する積層セラミックコンデンサおよびその製法に関する。
近年、携帯電話などモバイル機器の普及やパソコンなどの主要部品である半導体素子の高速、高周波化に伴い、このような電子機器に搭載される積層セラミックコンデンサは、小型、高容量化の要求がますます高まっている。
そのため積層セラミックコンデンサを構成する誘電体層は薄層化と高積層化が図られているが、近年、誘電体層の薄層化に伴う内部電極層との厚み差の減少のために、誘電体層上における内部電極層による段差が顕著になり、積層セラミックコンデンサは、焼成後に誘電体層と内部電極層との接合面の剥離(デラミネーション)が問題視されている。
このような問題に対して、例えば、特許文献1では、誘電体グリーンシート上の内部電極パターンの周囲に、該内部電極パターンと実質同一厚みになるようにセラミックパターンを形成する方法が提案されている。
特開2000−311831号公報
しかしながら、上記特許文献1のように、内部電極パターンの周囲にセラミックパターンを形成する工法では、実際上、内部電極パターンの周囲にセラミックパターンを印刷する際に、セラミックパターンが内部電極パターン上に乗り上げてしまい、新たにセラミックパターンによる段差が生じること、および積層前においても積層される誘電体グリーンシート間が密着しやすくなり、積層する際に脱気が困難となること等により焼成後の積層セラミックコンデンサには依然としてデラミネーションが発生するという問題があった。
従って本発明は、誘電体層および内部電極層を薄層化してもデラミネーションを抑制できる積層セラミックコンデンサおよびその製法を提供することを目的とする。
本発明の積層セラミックコンデンサは、(1)厚みがいずれも2μm以下の誘電体層と内部電極層とが交互に積層されているコンデンサ本体の端面に一対の外部電極を形成してなり、前記内部電極層の一端部を外部電極と電気的に絶縁し、他端部を電気的に接続してなる積層セラミックコンデンサにおいて、前記コンデンサ本体の端面における内部電極層の一端部が凹部状に形成され、該凹部にセラミック層が充填され、内部電極層の他端部には一部にセラミック層が形成されていること特徴とする。
上記積層セラミックコンデンサでは、(2)内部電極層の凹凸差が10μm以上であること、(3)誘電体層の厚みをt1、内部電極層の厚みをt2としたときに、t1<t2の関係を満足すること、が望ましい。
本発明によれば、また、(4)以下(a)、(b)もしくは(c)、(d)のいずれかの工程からなることを特徴とする積層セラミックコンデンサの製法が提供される。
(a)誘電体グリーンシートと内部電極パターンとが交互に積層され、対向する端面に内部電極パターンが露出してなるコンデンサ本体成形体を焼成して内部電極層が露出したコンデンサ本体を形成する工程、(b)該コンデンサ本体における内部電極層の露出面にセラミックペーストを塗布した後に外部電極を形成する工程、もしくは、(c)誘電体グリーンシートと内部電極パターンとが交互に積層され、対向する端面に内部電極パターンが露出してなるコンデンサ本体成形体を形成する工程、(b)該コンデンサ本体成形体における内部電極パターンの露出面にセラミックペーストを塗布した後に外部電極ペーストを塗布し、同時焼成する工程。
本発明の積層セラミックコンデンサによれば、コンデンサ本体の端面に内部電極層を凹凸状に形成し、その凹凸面において、凹部の絶縁性および凸部の導電性をそれぞれ損なわない程度にセラミック層を形成しているために、積層セラミックコンデンサを構成する誘電体層および内部電極層の厚みを2μm以下と薄層化しても、誘電体グリーンシート上に形成した内部電極パターンの周囲にセラミックパターンを形成することなしにデラミネーションの発生を防止できる。
つまり、本発明の製法によれば、誘電体グリーンシート上の内部電極パターンの周囲にセラミックパターンを形成しないものであるために、セラミックパターンによる新たな段差が無く、誘電体グリーンシートと内部電極パターンとの密着性を高めることができるために、積層時の脱気性を容易に高めることができるとともに、これによるデラミネーションの発生を容易に防止できる。
(構造)
本発明の積層セラミックコンデンサについて、図1の概略断面図をもとに詳細に説明する。図1は、本発明の積層セラミックコンデンサを示す概略断面図である。引出しの拡大図はコンデンサ本体端面の外部電極との接合部分の模式図である。
本発明の積層セラミックコンデンサは、コンデンサ本体1の両端面2に外部電極3a、3bが形成されている。この外部電極3は、例えば、CuもしくはCuとNiの合金ペーストを焼き付けて形成されている。
コンデンサ本体1は誘電体層5と内部電極層7a、7bとが交互に積層され構成されている。誘電体層5および内部電極層7の厚みはいずれも2μm以下であることを特徴とするものである。ここで内部電極層7aは外部電極3aと接続され、内部電極層7bは外部電極3bと接続されている。
つまり、本発明では、コンデンサ本体1の端面2に内部電極層7a、7bが交互に凹凸状に形成されていることを特徴とするものであり、内部電極層7bの凹部9aの絶縁性および内部電極層7aの凸部9bの導電性をそれぞれ損なわない程度に、外部電極3a、3bと内部電極層7a、7bとの間にセラミック層8を形成することが重要である。
つまり、セラミック層8は、内部電極層7の凹部9aは厚く、一方、凸部9bは薄く形成されていることが好ましい。
また、内部電極層7bの凹部9aに充填されたセラミック層8は、凹部9a全面に緻密に形成されていることが望ましく、一方、内部電極層7aの凸部9bが粗に形成されていることが好ましく、このように内部電極層7bの凹部9aおよび凸部9bでは、セラミック層8の密度を異ならせていることが好ましい。
本発明に係るセラミック層8は、図1の拡大図に示すように、その一部は内部電極層7aの凸部9bの端面において、隣接する誘電体層5側から内部電極層7a、7bの端面を覆うように厚み方向に接続されているもの、あるいは、内部電極層7a、7bの端面にセラミック粒子が単体で存在するものも含まれる。
また、内部電極層7の外部電極への投錨効果を発揮する点で、内部電極層7の凹凸差が10μm以上であることが好ましい。
そして、本発明によれば、誘電体層5の厚みをt1、内部電極層7a、7bの厚みをt2としたときに、t1<t2の関係を満足するほどに誘電体層5の厚みが薄く内部電極層7a、7bによる段差がより顕著な場合であってもデラミネーションの発生を防止できる。
ここで本発明の積層セラミックコンデンサを構成する誘電体層5、内部電極層7a、7b、セラミック層8、外部電極3a、3bの材質について説明する。
本発明に係る誘電体層5はチタン酸バリウムを主成分とするものであれば高誘電率化できるという点で好ましい。
内部電極層7a、7bは、高積層化しても製造コストを抑制できるという点で、ニッケル(Ni)や銅(Cu)などの卑金属が望ましく、特に、本発明にかかる誘電体層5との同時焼成が図れるという点でニッケル(Ni)がより望ましい。
セラミック層8は、誘電体層5と同じ主成分を含むものであることが焼成収縮を一致させるという点および誘電体層5の誘電特性を低下させないという点で好ましい。さらに、このセラミック層8を構成する結晶粒子は、セラミック層8の結晶粒子間の隙間は外部電極3a、3bよりも小さい。同時焼成する場合、外部電極3a、3bを後付けする場合があるため、外部電極の金属粒子がセラミック層8を貫通し導通することを防止するという点で外部電極に含まれる金属粒子よりも粒径が小さいことが好ましい。
外部電極3は、本発明にかかるコンデンサ本体1の突出した内部電極層7a、7bの凹凸部9b、9aに入り込んで投錨効果を発揮するように形成されているものであり、成分として金属成分とセラミック成分とからなるものである。金属成分は内部電極層7a、7bとの合金化による接合力を高めるという点で金属成分がNiやCuもしくはこれらの合金が好ましい。
この場合、内部電極層7a、7bにNiを用い、かつ外部電極3a、3bにCuを用いることで、内部電極層7a、7bとの接続部にCuとNiとの合金相が形成されやすくなり両電極間の接合性を高めることができる。
また、外部電極3a、3bに含まれるセラミック成分は前記セラミック層8と同じく誘電体層5と同じ主成分を含むものであることが焼成収縮を一致させるという点および誘電体層5の誘電特性を低下させないという点で好ましい。
さらに、この外部電極3では、上記したように金属成分の粒子径がこれに含まれるセラミック成分やセラミック層8を構成するセラミック粒子よりも大きいことが好ましい。
これにより外部電極3を構成する金属成分のセラミック層8への侵入による導通を防止できる。
次に、本発明に係る積層セラミックコンデンサの製法について詳細に説明する。図2は、本発明の積層セラミックコンデンサの製法を示す工程図である。
本発明の積層セラミックコンデンサは、(a)誘電体グリーンシート21上に長方形状の内部電極パターン23を複数形成し、(b−1、b−2)内部電極パターン23が形成された誘電体グリーンシート21を複数積層して母体積層体25を作製する(c)。この場合、内部電極パターン23は、その長寸方向に半パターンずつずらすように積層されている。内部電極パターン23としては、導体ペーストやめっき膜を用いることができる。この場合、パターン密度が高くかつ強度的に強いという理由からめっき膜が好ましい。
積層は内部電極パターン23と誘電体グリーンシート21とが強固に密着するように減圧しながら、温度50℃以上、圧力50MPa以上で加圧して行われる。
本発明にかかる母体積層体25では、誘電体グリーンシート21上の内部電極パターン23の周囲にセラミックパターンを形成しないために、誘電体グリーンシート21間の内部電極パターン23以外の部分には段差による空隙27が形成されている。そのため、母体積層体25の内部まで十分に減圧できることから誘電体グリーンシート21と内部電極パターン23との密着性を高めることができる。
次に、母体積層体25を格子状に切断する。この切断では、母体積層体25を積層方向に一層毎に内部電極パターン23の周囲を矩形状に、かつ前記矩形状に切断される層の上下の層については内部電極パターン23の長寸方向の中央を切断するように行う。
こうして、図2(c)に示すように、内部電極パターン23が露出するコンデンサ本体成形体29が形成される。本発明にかかるコンデンサ本体成形体29は、とりもなおさず、その端面における内部電極パターン23の突出量により凹凸差が形成され、一端面では内部電極パターン23の一端部が凹状に形成され、この凹状に形成された内部電極パターン23はコンデンサ本体成形体29の他端面では凸状になっている。
次に、コンデンサ本体成形体29を所定の条件で焼成して端面に内部電極層7が凹凸9a、9b状に露出したコンデンサ本体1を形成する。
次に、コンデンサ本体1の端面2における内部電極層7の凹凸部分9a、9bにセラミックペーストを塗布する。塗布方法は容器に溜めたセラミックスラリの表面にコンデンサ本体1の内部電極層が露出した端面側を浸漬して、その端面にセラミックペーストを付着させるものである。なお、セラミックペーストは焼結性および誘電特性向上の点で誘電体グリーンシート21に用いた誘電体粉末を用いることが好ましい。
次に、コンデンサ本体1の端面2に塗布したセラミックペーストを乾燥させた後、そのセラミック層8の表面に外部電極ペーストを塗布し乾燥焼き付けをして外部電極3を形成する。セラミックペーストは内部電極層7a、7bとのぬれ性が悪いため、その凹面には一部しか形成されず導通される。
本発明の製法においてセラミックペーストは、コンデンサ本体の端面にセラミックペーストを塗布した後に、突出した凸部9b側の内部電極7の先端部分からセラミックペーストが凹部側へレベリングによって流れ落ちやすくなる程度に粘度調整されたものが好ましい。このような粘度を有するセラミックペーストを用いることにより突出した側の内部電極層7の端面2にセラミックペーストが残りにくくなり、そのため内部電極層7と外部電極3との導通を取りやすくなる。一方、突出した内部電極層7の先端部分である凸部9bから流れ落ちたセラミックペーストが凹部9aへ流れ込むことにより、隣接して対極となる内部電極層7と外部電極3との絶縁を図ることができる。なお、このセラミックペーストに用いる誘電体粉末の粒子径は誘電体層5の厚みよりも小さいものであることが好ましい。
図3は、本発明にかかる積層セラミックコンデンサの他の態様のものであり、凹部と外部電極との間に微少な空隙を形成したものである。空隙9cの形成は、セラミックペーストの固形分濃度および粘度を低くして形成される。
本発明によれば、凹部9aと外部電極3a、3bとの間に微少な空隙9cが存在することにより、積層セラミックコンデンサの内部応力を低減して焼成後や耐熱衝撃試験後におけるクラックを防止できる。
なお本発明では、焼成前のコンデンサ本体成形体29の端面にセラミックスラリを塗布してセラミック層8を形成し、この後に外部電極ペーストを塗布して、コンデンサ本体成形体29およびセラミック層8と外部電極3とを同時焼成して積層セラミックコンデンサを形成することもできる。
上記説明した製法において、誘電体グリーンシートは主成分である誘電体粉末とともに添加剤として、Mg、Mn、希土類元素の酸化物やガラス成分が混合される。この場合、添加剤をコロイド状にして混合すると誘電体スラリの分散性を高めることができる。このコロイドは本発明にかかるセラミックペーストについても適用できる。
また、本発明の製法では、誘電体グリーンシート21の成形時に、有機フィルムなどの塗工基材上に塗布された誘電体スラリに超音波振動を与えることにより分散性が高まり、厚みばらつきや凝集体のない誘電体グリーンシート21を容易に形成できる。
図4は、本発明にかかる積層セラミックコンデンサの他の態様のものであり、積層された内部電極層7の最上下層に接着する誘電体層5の厚みを厚くしたものである。
本発明のコンデンサ本体1では、積層された内部電極層7の最上下層に接着する誘電体層5の厚みを厚くすることにより、積層時の誘電体グリーンシート21の厚みの減少を抑制できるとともに、内部電極層7と誘電体層5との間で最も熱膨張係数の差の大きい部分における誘電体層5の強化を図ることができ、これにより、デラミネーションとともクラックをも防止できる。
図5(a)(b)は、本発明にかかる積層セラミックコンデンサの他の態様のものであり、誘電体層上の内部電極層の形状を変更したものであり、内部電極層の外部電極とは反対側の角部を切除したものである。内部電極層7の角の部分を切除した形状とすることにより、積層セラミックコンデンサの角部の磁器強度が高まり、誘電体層5との剥離やクラックを防止できる。さらに、図5(b)に示すように、内部電極層7の主構成金属成分中に高融点の例えば、Mn、Moなどの異なる金属元素を含有させることにより、内部電極層7を焼成する際の収縮を抑制でき、かつ誘電体層5との接着力を高めることができる。
図6は、本発明にかかる積層セラミックコンデンサの他の態様のものであり、内部電極層の周縁部に凹凸を形成したものである。内部電極層7の周縁部を凹凸の形状とすることにより、外部電極3が内部電極層7の凹状に除かれた部分へ入り込み誘電体層5に対する内部電極層7の周縁部での接着力を高めることができ、これにより誘電体層との剥離を防止できる。なお、このような内部電極層7の形状は印刷スクリーンやめっき用マスクパターンを予め設計しておくことにより形成できる。
図7(a)、(b)は、本発明にかかる積層セラミックコンデンサの他の態様のものであり、内部電極層の外部電極との接続端側に凹凸を形成したものである。内部電極層7のこの周縁部を凹凸の形状とすることにより、上記図6のパターンと同じように、内部電極層7と外部電極3との接着力を高めることができる。この場合、図7(b)に示すように外部電極3との接続部側をそれ以外の領域よりも厚くすることにより、内部電極層7の耐酸化性を高め、かつ内部電極層7と外部電極3との電気的な接続性を高めることができる。
積層セラミックコンデンサを以下のようにして作製した。まず、表面に離型剤を有するステンレス基材上に表1に示す所定厚みのNiめっき膜を形成し、これを内部電極パターンとした。
次に、このめっき膜を粘着剤のついた有機フィルム上に転写し、この表面側に、平均粒径0.2μmのチタン酸バリウムを主成分とする誘電体スラリを塗布した。この後、めっき膜側の有機フィルムを誘電体グリーンシートから剥がし、内部電極パターンを有する誘電体グリーンシートを作製した。誘電体グリーンシートの厚みは焼成後に表1に示す厚みになるように調整した。
次に、内部電極パターンを有する誘電体グリーンシートを180枚積層し、その上下面に内部電極パターンを印刷していない誘電体グリーンシートをそれぞれ20枚積層し、減圧した後、プレス機を用いて温度60℃、圧力10Pa、時間10分の条件で一括積層し、所定の寸法に切断した。
次に、積層成形体を10℃/hの昇温速度で大気中で300℃/hにて脱バインダ処理を行い、500℃からの昇温速度が300℃/hの昇温速度で、水素―窒素中、1150〜1200℃で2時間焼成し、続いて300℃/hの降温速度で1000℃まで冷却し、窒素雰囲気中1000℃で4時間再酸化処理をし、300℃/hの降温速度で冷却し、コンデンサ本体を作製した。このコンデンサ本体の大きさは2×1.3×1.3mmであった。このコンデンサ本体の端面は内部電極層が凹凸をなしていた。
次に、焼成したコンデンサ本体をバレル研磨した後、この本体の両端面に、前記誘電体グリーンシートと同じ組成のセラミックペースト(平均粒径0.1μmの誘電体粉末)を塗布し、乾燥させた後、この表面側にCu粉末とガラスを含んだ外部電極ペーストを塗布し、850℃で焼き付けを行い外部電極を形成した。その後、電解バレル機を用いて、この外部電極の表面に、順にNiメッキ及びSnメッキを行い、積層セラミックコンデンサを作製した。
上記作製した積層セラミックコンデンサは、断面の結晶組織観察において、内部電極層の凹凸に沿ってセラミック層が形成されていた。
なお、本発明について、図3〜7に示した構造の積層セラミックコンデンサについても上記の製法により試料No.2と同じ仕様で作製した。
比較例として、誘電体グリーンシート上の内部電極パターンの周辺にセラミックパターンを形成した従来の製法により試料を作製した。
Figure 2006210590
こうして得られた積層セラミックコンデンサについて、焼成後のデラミネーションおよび静電容量を評価した。本発明の試料では誘電体層および内部電極層の厚みが2μm以下であっても、焼成後の試料についてデラミネーションは100個中1個の不良もなく、内部電極層の凹凸差を10μm以下とした試料(No.4)にショートが見られたものの、静電容量は1kHz、測定電圧0.5Vrmsの測定条件で100個の平均で設計値に近い2.8〜9.8μFを示した。また、本発明について、図3〜7に示した構造の積層セラミックコンデンサについて上記の製法により試料No.2と同じ仕様で作製したものは、内部電極層の有効面積の減少や誘電体層厚みが増えたことにより、静電容量は低くなったもののコンデンサ本体等にはデラミネーションは見られなかった。
一方、従来の製法により作製した試料では、誘電体層厚みが3μm、内部電極層厚みが1μmの場合には、100個中1個の不良もなく、静電容量は同じ条件で100個の平均で設計値に近い2.8μFを示したが、誘電体層および内部電極層の厚みが2μm以下ではデラミネーションの発生が見られた。
本発明の積層セラミックコンデンサの断面図である。 本発明の積層セラミックコンデンサの製法を示す工程図である。 本発明にかかる積層セラミックコンデンサの他の態様のものであり、凹部と外部電極との間に微少な空隙を形成したものである。 本発明にかかる積層セラミックコンデンサの他の態様のものであり、積層方向された内部電極層7の最上下層に接着する誘電体層5の厚みを厚くしたものである。 (a)は、本発明にかかる積層セラミックコンデンサの他の態様のものであり、誘電体層上の内部電極層の形状を変更したものであり、内部電極層の外部電極とは反対側の角部を切除したものである。(b)は(a)の内部電極層に異種金属を含有させたものである。 本発明にかかる積層セラミックコンデンサの他の態様のものであり、内部電極層の周縁部に凹凸を形成したものである。 (a)は、本発明にかかる積層セラミックコンデンサの他の態様のものであり、内部電極層の外部電極との接続端側に凹凸を形成したものである。(b)は(a)の内部電極層について端部を厚くしたものである。
符号の説明
1 コンデンサ本体
2 端面
3a、3b 外部電極
5 誘電体層
7a、7b 内部電極層
8 セラミック層
21 誘電体グリーンシート
23 内部電極パターン
29 コンデンサ本体成形体

Claims (4)

  1. 厚みがいずれも2μm以下の誘電体層と内部電極層とが交互に積層されているコンデンサ本体の端面に一対の外部電極を形成してなり、前記内部電極層の一端部を外部電極と電気的に絶縁し、他端部を電気的に接続してなる積層セラミックコンデンサにおいて、前記コンデンサ本体の端面における内部電極層の一端部が凹部状に形成され、該凹部にセラミック層が充填され、内部電極層の他端部には一部にセラミック層が形成されていること特徴とする積層セラミックコンデンサ。
  2. 内部電極層の凹凸差が10μm以上である請求項1記載の積層セラミックコンデンサ。
  3. 誘電体層の厚みをt1、内部電極層の厚みをt2としたときに、t1<t2の関係を満足する請求項1又は2に記載の積層セラミックコンデンサ。
  4. 以下(a)、(b)もしくは(c)、(d)のいずれかの工程を具備することを特徴とする積層セラミックコンデンサの製法。
    (a)誘電体グリーンシートと内部電極パターンとが交互に積層され、対向する端面に内部電極パターンが露出してなるコンデンサ本体成形体を焼成して内部電極層が露出したコンデンサ本体を形成する工程、
    (b)該コンデンサ本体における内部電極層の露出面にセラミックペーストを塗布した後に外部電極を形成する工程、
    もしくは、
    (c)誘電体グリーンシートと内部電極パターンとが交互に積層され、対向する端面に内部電極パターンが露出してなるコンデンサ本体成形体を形成する工程、
    (b)該コンデンサ本体成形体における内部電極パターンの露出面にセラミックペーストを塗布した後に外部電極ペーストを塗布し、同時焼成する工程。
JP2005019707A 2005-01-27 2005-01-27 積層セラミックコンデンサおよびその製法 Pending JP2006210590A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005019707A JP2006210590A (ja) 2005-01-27 2005-01-27 積層セラミックコンデンサおよびその製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005019707A JP2006210590A (ja) 2005-01-27 2005-01-27 積層セラミックコンデンサおよびその製法

Publications (1)

Publication Number Publication Date
JP2006210590A true JP2006210590A (ja) 2006-08-10

Family

ID=36967099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005019707A Pending JP2006210590A (ja) 2005-01-27 2005-01-27 積層セラミックコンデンサおよびその製法

Country Status (1)

Country Link
JP (1) JP2006210590A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016796A (ja) * 2007-06-08 2009-01-22 Murata Mfg Co Ltd 積層セラミック電子部品
JP2009099827A (ja) * 2007-10-18 2009-05-07 Murata Mfg Co Ltd コンデンサアレイおよびその製造方法
US20090310276A1 (en) * 2008-06-11 2009-12-17 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and method for manufacturing the same
JP2010251691A (ja) * 2009-03-27 2010-11-04 Kyocera Corp 配線基板
JP2013135096A (ja) * 2011-12-27 2013-07-08 Tdk Corp 電極焼結体、積層電子部品、内部電極ペースト、電極焼結体の製造方法、積層電子部品の製造方法
CN105140031A (zh) * 2015-08-31 2015-12-09 苏州斯尔特微电子有限公司 一种小型化层叠陶瓷电容器
US9666366B2 (en) 2002-04-15 2017-05-30 Avx Corporation Method of making multi-layer electronic components with plated terminations
KR20190116130A (ko) * 2019-07-08 2019-10-14 삼성전기주식회사 커패시터 부품
KR20190116129A (ko) * 2019-07-08 2019-10-14 삼성전기주식회사 커패시터 부품
CN112201477A (zh) * 2019-07-08 2021-01-08 三星电机株式会社 电容器组件
US11270845B2 (en) * 2019-08-28 2022-03-08 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666366B2 (en) 2002-04-15 2017-05-30 Avx Corporation Method of making multi-layer electronic components with plated terminations
US11195659B2 (en) 2002-04-15 2021-12-07 Avx Corporation Plated terminations
US10366835B2 (en) 2002-04-15 2019-07-30 Avx Corporation Plated terminations
US10020116B2 (en) 2002-04-15 2018-07-10 Avx Corporation Plated terminations
JP4591537B2 (ja) * 2007-06-08 2010-12-01 株式会社村田製作所 積層セラミック電子部品
JP2009016796A (ja) * 2007-06-08 2009-01-22 Murata Mfg Co Ltd 積層セラミック電子部品
JP2010103566A (ja) * 2007-06-08 2010-05-06 Murata Mfg Co Ltd 積層セラミック電子部品
US8004819B2 (en) 2007-10-18 2011-08-23 Murata Manufacturing Co., Ltd. Capacitor array and method for manufacturing the same
JP4548471B2 (ja) * 2007-10-18 2010-09-22 株式会社村田製作所 コンデンサアレイおよびその製造方法
JP2009099827A (ja) * 2007-10-18 2009-05-07 Murata Mfg Co Ltd コンデンサアレイおよびその製造方法
US8310805B2 (en) * 2008-06-11 2012-11-13 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component including plating material of external terminal electrode disposed in voids of inner conductor and method for manufacturing the same
US20090310276A1 (en) * 2008-06-11 2009-12-17 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and method for manufacturing the same
JP2010251691A (ja) * 2009-03-27 2010-11-04 Kyocera Corp 配線基板
JP2013135096A (ja) * 2011-12-27 2013-07-08 Tdk Corp 電極焼結体、積層電子部品、内部電極ペースト、電極焼結体の製造方法、積層電子部品の製造方法
CN105140031A (zh) * 2015-08-31 2015-12-09 苏州斯尔特微电子有限公司 一种小型化层叠陶瓷电容器
CN112201476A (zh) * 2019-07-08 2021-01-08 三星电机株式会社 电容器组件
US11264170B2 (en) 2019-07-08 2022-03-01 Samsung Electro-Mechanics Co., Ltd. Capacitor component
CN112201475A (zh) * 2019-07-08 2021-01-08 三星电机株式会社 电容器组件
KR20190116129A (ko) * 2019-07-08 2019-10-14 삼성전기주식회사 커패시터 부품
KR20210006155A (ko) * 2019-07-08 2021-01-18 삼성전기주식회사 커패시터 부품
KR102257992B1 (ko) * 2019-07-08 2021-05-28 삼성전기주식회사 커패시터 부품
KR20210063303A (ko) * 2019-07-08 2021-06-01 삼성전기주식회사 커패시터 부품
KR102333093B1 (ko) * 2019-07-08 2021-12-01 삼성전기주식회사 커패시터 부품
KR102333094B1 (ko) * 2019-07-08 2021-12-01 삼성전기주식회사 커패시터 부품
KR20190116130A (ko) * 2019-07-08 2019-10-14 삼성전기주식회사 커패시터 부품
US11239032B2 (en) 2019-07-08 2022-02-01 Samsung Electro-Mechanics Co., Ltd. Capacitor component
CN112201477A (zh) * 2019-07-08 2021-01-08 三星电机株式会社 电容器组件
US11935701B2 (en) 2019-07-08 2024-03-19 Samsung Electro-Mechanics Co., Ltd. Capacitor component
US11348732B2 (en) 2019-07-08 2022-05-31 Samsung Electro-Mechanics Co., Ltd. Capacitor component
CN112201475B (zh) * 2019-07-08 2023-04-28 三星电机株式会社 电容器组件
US11646161B2 (en) 2019-07-08 2023-05-09 Samsung Electro-Mechanics Co., Ltd. Capacitor component
US11651899B2 (en) 2019-07-08 2023-05-16 Samsung Electro-Mechanics Co., Ltd. Capacitor component
US11657978B2 (en) 2019-07-08 2023-05-23 Samsung Electro-Mechanics Co., Ltd. Capacitor component
KR102538904B1 (ko) 2019-07-08 2023-06-01 삼성전기주식회사 커패시터 부품
CN112201477B (zh) * 2019-07-08 2023-07-21 三星电机株式会社 电容器组件
US11270845B2 (en) * 2019-08-28 2022-03-08 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor

Similar Documents

Publication Publication Date Title
US9129752B2 (en) Ceramic electronic component and method of manufacturing the same
JP2006210590A (ja) 積層セラミックコンデンサおよびその製法
KR102145315B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
US8390983B2 (en) Multilayer ceramic capacitor
JP7136427B2 (ja) 積層セラミック電子部品及びその実装基板
JP6351159B2 (ja) 積層セラミック電子部品及びその実装基板並びに製造方法
JP5777179B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP5825322B2 (ja) 積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタの実装基板
KR101444536B1 (ko) 적층 세라믹 전자 부품 및 그 제조방법
US9281120B2 (en) Multilayer ceramic electronic component and board having the same mounted thereon
US20110141657A1 (en) Conductive paste compound for external electrode, multilayer ceramic capacitor including the same, and manufacturing method thereof
JP5301524B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP2015173292A (ja) 積層セラミックキャパシタ及びその製造方法
JP2017034010A (ja) 積層セラミックコンデンサおよびその製造方法
JP5156805B2 (ja) 積層セラミックキャパシタ
JP2012253337A (ja) 積層セラミック電子部品
JP2012099786A (ja) 積層型セラミックキャパシタ及びその製造方法
KR101018240B1 (ko) 적층 세라믹 캐패시터 및 그 제조방법
KR102089697B1 (ko) 외부전극용 페이스트, 적층 세라믹 전자부품 및 그 제조방법
JP2013214698A (ja) 内部電極用導電性ペースト組成物及びそれを含む積層セラミック電子部品
JP2018098475A (ja) 積層セラミックコンデンサ
JP2007123389A (ja) 積層型電子部品
JP2012009556A (ja) セラミック電子部品及びその製造方法
KR102018310B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP2005303029A (ja) 積層セラミック電子部品の製造方法