JP2018082067A - 積層セラミックコンデンサ - Google Patents
積層セラミックコンデンサ Download PDFInfo
- Publication number
- JP2018082067A JP2018082067A JP2016223758A JP2016223758A JP2018082067A JP 2018082067 A JP2018082067 A JP 2018082067A JP 2016223758 A JP2016223758 A JP 2016223758A JP 2016223758 A JP2016223758 A JP 2016223758A JP 2018082067 A JP2018082067 A JP 2018082067A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- layer
- internal electrode
- electrode
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】異常電圧印加時にヒューズ部が作動することで発煙や発火に至ることを防止し、且つヒューズ部が作動した後においてもコンデンサとしての機能を失うことがない積層セラミックコンデンサを提供する。【解決手段】積層体２０の内部には、第１の内部電極層５０ａおよび第２の内部電極層５０ｂそれぞれよりもＷ寸法が短い第１のヒューズ電極７２ａと、Ｔ方向において第１のヒューズ電極７２ａに対向し、第１の内部電極層５０ａおよび第２の内部電極層５０ｂそれぞれよりもＷ寸法が短い第２のヒューズ電極７２ｂと、第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に形成されるセラミック層４０とを有するヒューズ部７０が配設され、ヒューズ部７０の絶縁破壊電圧は、第１の内部電極層５０ａと第２の内部電極層５０ｂとがセラミック層４０を介して対向する領域の絶縁破壊電圧よりも低いことを特徴とする。【選択図】図２
Description
この発明は、積層セラミックコンデンサに関する。
積層セラミックコンデンサは、一般に、構造欠陥や異常電圧、寿命などを原因に故障した場合、その殆どが内部電極層によるショートモードでの故障である。このような故障の場合、積層セラミックコンデンサには電流通電が継続されるため、最悪の場合、発煙や発火などの大きな問題に至る虞がある。内部電極層によるショートモードでの故障を回避するための技術として、大きく以下４つの対策が知られている。
特許文献１には、複数に分割された内部電極と、内部電極に接続され、かつ、内部電極の電極幅より狭い回路幅に形成された複数のヒューズ部と、この複数のヒューズ部のそれぞれの周囲に設けた空間部と、複数のヒューズ部を相互に接続する集電電極部よりなる内部電極層を有する積層セラミックコンデンサが開示されている。すなわち、特許文献１の積層セラミックコンデンサは、内部電極において細い部分が形成され、それをヒューズとして機能させる構造である。
特許文献２には、誘電体の内部に、複数の内部電極層がその端部を露出させるように埋め込まれてなるコンデンサ素子を有する積層セラミックコンデンサにおいて、コンデンサ素子が、第１、第２の複数の内部電極層が埋め込まれてなる２個の積層コンデンサ構造を有し、この２個の積層コンデンサ構造が、ヒューズを介して直列に接続された積層コンデンサが開示されている。すなわち、特許文献２の積層コンデンサは、その積層体の表面にヒューズ機能が形成された構造である。
特許文献３には、焼成体の両電極となる端面のやや内側にそれぞれの電極に対応する内部電極を貫通し、かつ焼成を貫通した少なくとも１つの貫通孔を有し、貫通孔内表面において内部電極と電気的に接続された低温度にて溶融する薄膜状の金属からなる中間電極を設けた積層セラミックコンデンサが開示されている。すなわち、特許文献３の積層セラミックコンデンサは、その外部電極にヒューズ機能が形成された構造である。
特許文献４には、表面実装配線板と、この表面実装配線板上に実装した面実装部品と、この表面実装配線板とこの面実装部品の間に設けた耐熱性フィルムとを備え、表面実装配線板と面実装部品とは耐熱性フィルムを介して電気的に接続された面実装部品の実装体が開示されている。すなわち、特許文献４の実装体は、その外部に付加する態様でヒューズ機能が形成された構造である。
特許文献１〜４に開示された従来技術は、いずれも内部電極層によるショートモードでの故障が発生した後にヒューズ機能が作動し、積層体全体が電気的に絶縁され、回路全体をショートさせない構造である。このような構造の積層セラミックコンデンサは、上記したような故障が発生したとしても、発煙や発火などの大きな問題に至らないという利点がある。しかしながら、特許文献１〜４は、ヒューズ機能が一度でも作動すると、コンデンサとしての機能を失ってしまい、回路全体が正常に動作しなくなってしまうという問題があった。
それゆえに、この発明の目的は、異常電圧印加時にヒューズ部が作動することで発煙や発火に至ることを防止し、且つヒューズ部が作動した後においてもコンデンサとしての機能を失うことがない、積層セラミックコンデンサを提供することである。
この発明に係る積層セラミックコンデンサは、複数のセラミック層と、複数の第１の内部電極層と、複数の第２の内部電極層とが交互に積層されることにより直方体状に形成され、積層方向において相対する第１の主面および第２の主面と、積層方向に直交する幅方向において相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向において相対する第１の端面および第２の端面とを含む積層体と、少なくとも第１の端面に形成されることにより、第１の内部電極層に電気的に接続される第１の外部電極と、少なくとも第２の端面に形成されることにより、第２の内部電極層に電気的に接続される第２の外部電極とを備える積層セラミックコンデンサであって、積層体の内部には、第１の端面において第１の外部電極に電気的に接続され、且つ第１の内部電極層および第２の内部電極層それぞれよりも幅方向の寸法が短い第１のヒューズ電極と、積層方向において第１のヒューズ電極に対向し、第２の端面において第２の外部電極に電気的に接続され、且つ第１の内部電極層および第２の内部電極層それぞれよりも幅方向の寸法が短い第２のヒューズ電極と、第１のヒューズ電極と第２のヒューズ電極との間に形成されるセラミック層とを有するヒューズ部が配設され、ヒューズ部の絶縁破壊電圧は、第１の内部電極層と第２の内部電極層とがセラミック層を介して対向する領域の絶縁破壊電圧よりも低いことを特徴とする。
好ましくは、第１のヒューズ電極と第２のヒューズ電極との間に位置するセラミック層の厚みは、第１の内部電極層と第２の内部電極層との間に位置するセラミック層の厚みよりも薄く形成される。
好ましくは、第１のヒューズ電極と第２のヒューズ電極との間に位置するセラミック層の形成に用いられるセラミック材料の絶縁破壊電圧は、第１の内部電極層と第２の内部電極層との間に位置するセラミック層の形成に用いられるセラミック材料の絶縁破壊電圧よりも低い。
好ましくは、第１のヒューズ電極の第１の端面とは反対側の先端部分および第２のヒューズ電極の第２の端面とは反対側の先端部分の少なくとも一方の厚みは、第１のヒューズ電極および第２のヒューズ電極の他の部分の厚みよりも厚く形成される。
好ましくは、第１の内部電極層は、積層方向において第２の内部電極層にセラミック層を介して対向する第１の対向電極部と、第１の対向電極部から第１の端面までの第１の引出し電極部とを有し、且つ第２の内部電極層は、積層方向においてセラミック層を介して第１の内部電極層に対向する第２の対向電極部と、第２の対向電極部から第２の端面までの第２の引出し電極部とを有し、積層体は、第１の対向電極部と第１の主面との間に位置する第１の外層部、および第２の対向電極部と第２の主面との間に位置する第２の外層部と、第１の対向電極部と第１の側面との間に位置する第１の側部、および第２の対向電極部と第２の側面との間に位置する第２の側部と、第１の対向電極部と第１の端面との間に位置する第１の端部、および第２の対向電極部と第２の端面との間に位置する第２の端部とをさらに含み、ヒューズ部は、第１の外層部、第２の外層部、第１の側部および第２の側部の少なくとも１つに配設される。
さらに好ましくは、ヒューズ部は、第１の外層部と第１の側部とが重なる部分、第１の外層部と第２の側部とが重なる部分、第２の外層部と第１の側部とが重なる部分、および第２の外層部と第２の側部とが重なる部分の少なくとも１つに配設される。
好ましくは、第１の内部電極層の層数と第２の内部電極層の層数との和をｎとしたとき、ヒューズ部の絶縁破壊電圧は、第１の内部電極層と第２の内部電極層とがセラミック層を介して対向する領域の絶縁破壊による累積故障率を１０／ｎ％以下とするように設定される。
この発明によれば、異常電圧印加時にヒューズ部が作動することで発煙や発火に至ることを防止し、且つヒューズ部が作動した後においてもコンデンサとしての機能を失うことがない、積層セラミックコンデンサを提供し得る。
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
１．第１の実施の形態
以下、この発明の第１の実施の形態に係る積層セラミックコンデンサについて、図１〜４に基づいて説明する。図１は、この発明の第１の実施の形態に係る積層セラミックコンデンサの外観斜視図である。図２は、この発明の第１の実施の形態に係る積層セラミックコンデンサの外観を２点鎖線で示し、主たる内部構造を実線で示した斜視図である。図３は、この発明の第１の実施の形態に係る積層セラミックコンデンサの幅方向に沿った断面図である。図４は、この発明の第１の実施の形態に係る積層セラミックコンデンサの長さ方向に沿った断面図である。
以下、この発明の第１の実施の形態に係る積層セラミックコンデンサについて、図１〜４に基づいて説明する。図１は、この発明の第１の実施の形態に係る積層セラミックコンデンサの外観斜視図である。図２は、この発明の第１の実施の形態に係る積層セラミックコンデンサの外観を２点鎖線で示し、主たる内部構造を実線で示した斜視図である。図３は、この発明の第１の実施の形態に係る積層セラミックコンデンサの幅方向に沿った断面図である。図４は、この発明の第１の実施の形態に係る積層セラミックコンデンサの長さ方向に沿った断面図である。
この実施の形態に係る積層セラミックコンデンサ１０は、直方体状に形成された積層体２０と、積層体２０の表面に形成された第１の外部電極６０ａおよび第２の外部電極６０ｂと、積層体２０の内部に配設されたヒューズ部７０とを備える。
（積層体２０）
積層体２０は、複数のセラミック層４０と、複数の第１の内部電極層５０ａと、複数の第２の内部電極層５０ｂとが交互に積層されることにより直方体状に形成される。
積層体２０は、複数のセラミック層４０と、複数の第１の内部電極層５０ａと、複数の第２の内部電極層５０ｂとが交互に積層されることにより直方体状に形成される。
積層体２０は、積層方向（図１〜４に示すＴ方向）において相対する第１の主面２２ａおよび第２の主面２２ｂと、Ｔ方向に直交する幅方向（図１〜４に示すＷ方向）において相対する第１の側面２４ａおよび第２の側面２４ｂと、Ｔ方向およびＷ方向に直交する長さ方向（図１〜４に示すＬ方向）において相対する第１の端面２６ａおよび第２の端面２６ｂとを含む。以下の説明において、Ｔ方向の寸法を「Ｔ寸法」、Ｗ方向の寸法を「Ｗ寸法」、Ｌ方向の寸法を「Ｌ寸法」とする。積層体２０の角部および稜線部には、丸みが付けられることが好ましい。また、積層体２０の表面（すなわち、第１の主面２２ａおよび第２の主面２２ｂ、第１の側面２４ａおよび第２の側面２４ｂ並びに第１の端面２６ａおよび第２の端面２６ｂ）には、その一部または全部に凹凸などが形成されてもよい。
積層体２０は、複数の第１の内部電極層５０ａと複数の第２の内部電極層５０ｂとが対向する内層部３０と、内層部３０と第１の主面２２ａとの間に位置する第１の外層部３２ａと、内層部３０と第２の主面２２ｂとの間に位置する第２の外層部３２ｂとを含む。また、積層体２０は、内層部３０と第１の側面２４ａとの間に位置する第１の側部３４ａ（Ｗギャップ）と、内層部３０と第２の側面２４ｂとの間に位置する第２の側部３４ｂ（同前）と、内層部３０と第１の端面２６ａとの間に位置する第１の端部３６ａ（Ｌギャップ）と、内層部３０と第２の端面２６ｂとの間に位置する第２の端部３６ｂ（同前）とを含む。なお、内層部３０の第１の主面２２ａ側の端面には、第１の内部電極層５０ａが配設される。一方、内層部３０の第２の主面２２ｂ側の端面には、第２の内部電極層５０ｂが配設される。
（セラミック層４０）
セラミック層４０は、第１の内部電極層５０ａと第２の内部電極層５０ｂとの間に挟まれて積層される。セラミック材料としては、例えば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＣａＺｒＯ3、ＰｂＴｉＯ3、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3などの主成分を含む誘電体セラミックを用いることができる。また、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加してもよい。第１の内部電極層５０ａと第２の内部電極層５０ｂとの間に位置するセラミック層４０の１層あたりの厚みは、０．３μｍ以上３０μｍ以下であることが好ましい。
セラミック層４０は、第１の内部電極層５０ａと第２の内部電極層５０ｂとの間に挟まれて積層される。セラミック材料としては、例えば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＣａＺｒＯ3、ＰｂＴｉＯ3、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3などの主成分を含む誘電体セラミックを用いることができる。また、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加してもよい。第１の内部電極層５０ａと第２の内部電極層５０ｂとの間に位置するセラミック層４０の１層あたりの厚みは、０．３μｍ以上３０μｍ以下であることが好ましい。
（第１の内部電極層５０ａおよび第２の内部電極層５０ｂ）
第１の内部電極層５０ａは、セラミック層４０の界面を平板状に延在し、その端部が積層体２０の第１の端面２６ａに露出する。したがって、第１の内部電極層５０ａは、セラミック層４０を介して第２の内部電極層５０ｂに対向する第１の対向電極部と、第１の対向電極部から第１の端面２６ａまでの第１の引出し電極部とを有する。なお、第１の引出し電極部は、第１の対向電極部の第１の端面２６ａ側の端部から第１の端面２６ａまでの部分と、第１の端面２６ａから露出した部分とを含む。一方、第２の内部電極層５０ｂは、セラミック層４０を介して第１の内部電極層５０ａと対向するようにセラミック層４０の界面を平板状に延在し、その端部が積層体２０の第２の端面２６ｂに露出する。したがって、第２の内部電極層５０ｂは、セラミック層４０を介して第１の内部電極層５０ａに対向する第２の対向電極部と、第２の対向電極部から第２の端面２６ｂまでの第２の引出し電極部とを有する。なお、第２の引出し電極部は、第２の対向電極部の第２の端面２６ｂ側の端部から第２の端面２６ｂまでの部分と、第２の端面２６ｂから露出した部分とを含む。第１の対向電極部と第２の対向電極部とがセラミック層４０を介して対向することにより、静電容量が発生する。その結果、この実施の形態に係る積層セラミックコンデンサ１０は、コンデンサとして機能する。
第１の内部電極層５０ａは、セラミック層４０の界面を平板状に延在し、その端部が積層体２０の第１の端面２６ａに露出する。したがって、第１の内部電極層５０ａは、セラミック層４０を介して第２の内部電極層５０ｂに対向する第１の対向電極部と、第１の対向電極部から第１の端面２６ａまでの第１の引出し電極部とを有する。なお、第１の引出し電極部は、第１の対向電極部の第１の端面２６ａ側の端部から第１の端面２６ａまでの部分と、第１の端面２６ａから露出した部分とを含む。一方、第２の内部電極層５０ｂは、セラミック層４０を介して第１の内部電極層５０ａと対向するようにセラミック層４０の界面を平板状に延在し、その端部が積層体２０の第２の端面２６ｂに露出する。したがって、第２の内部電極層５０ｂは、セラミック層４０を介して第１の内部電極層５０ａに対向する第２の対向電極部と、第２の対向電極部から第２の端面２６ｂまでの第２の引出し電極部とを有する。なお、第２の引出し電極部は、第２の対向電極部の第２の端面２６ｂ側の端部から第２の端面２６ｂまでの部分と、第２の端面２６ｂから露出した部分とを含む。第１の対向電極部と第２の対向電極部とがセラミック層４０を介して対向することにより、静電容量が発生する。その結果、この実施の形態に係る積層セラミックコンデンサ１０は、コンデンサとして機能する。
第１の内部電極層５０ａおよび第２の内部電極層５０ｂは、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、それらの金属のうち少なくとも１種を含む合金（例えば、Ａｇ−Ｐｄ合金）などの適宜の導電材料により構成され得る。第１の内部電極層５０ａおよび第２の内部電極層５０ｂそれぞれの１層あたりの厚みは、例えば、０．２μｍ以上２．０μｍ以下程度であることが好ましい。
（第１の外部電極６０ａおよび第２の外部電極６０ｂ）
第１の外部電極６０ａは、第１の端面２６ａを覆うように形成されることにより、第１の端面２６ａにその端部が露出した第１の内部電極層５０ａと電気的に接続される。第１の外部電極６０ａは、第１の端面２６ａに形成された部分から延長されて、第１の主面２２ａ、第２の主面２２ｂ、第１の側面２４ａおよび第２の側面２４ｂそれぞれの一部まで至るように形成されることが好ましい。なお、第１の外部電極６０ａは、第１の端面２６ａにのみ形成されてもよい。一方、第２の外部電極６０ｂは、積層体２０の第２の端面２６ｂを覆うように形成されることにより、第２の端面２６ｂにその端部が露出した第２の内部電極層５０ｂと電気的に接続される。第２の外部電極６０ｂは、第２の端面２６ｂに形成された部分から延長されて、第１の主面２２ａ、第２の主面２２ｂ、第１の側面２４ａおよび第２の側面２４ｂそれぞれの一部まで至るように形成されることが好ましい。なお、第２の外部電極６０ｂは、第２の端面２６ｂにのみ形成されてもよい。
第１の外部電極６０ａは、第１の端面２６ａを覆うように形成されることにより、第１の端面２６ａにその端部が露出した第１の内部電極層５０ａと電気的に接続される。第１の外部電極６０ａは、第１の端面２６ａに形成された部分から延長されて、第１の主面２２ａ、第２の主面２２ｂ、第１の側面２４ａおよび第２の側面２４ｂそれぞれの一部まで至るように形成されることが好ましい。なお、第１の外部電極６０ａは、第１の端面２６ａにのみ形成されてもよい。一方、第２の外部電極６０ｂは、積層体２０の第２の端面２６ｂを覆うように形成されることにより、第２の端面２６ｂにその端部が露出した第２の内部電極層５０ｂと電気的に接続される。第２の外部電極６０ｂは、第２の端面２６ｂに形成された部分から延長されて、第１の主面２２ａ、第２の主面２２ｂ、第１の側面２４ａおよび第２の側面２４ｂそれぞれの一部まで至るように形成されることが好ましい。なお、第２の外部電極６０ｂは、第２の端面２６ｂにのみ形成されてもよい。
第１の外部電極６０ａおよび第２の外部電極６０ｂそれぞれは、導電性金属およびガラスを含む下地電極層と、めっき層とを含む。
第１の外部電極６０ａの下地電極層は、積層体２０の第１の端面２６ａを覆うように形成される。第１の外部電極６０ａの下地電極層は、第１の端面２６ａから延長されて、第１の主面２２ａ、第２の主面２２ｂ、第１の側面２４ａおよび第２の側面２４ｂそれぞれの一部まで至るように形成されることが好ましい。なお、第１の外部電極６０ａは、第１の端面２６ａにのみ形成されてもよい。同様に、第２の外部電極６０ｂの下地電極層は、積層体２０の第２の端面２６ｂを覆うように形成される。第２の外部電極６０ｂの下地電極層は、第２の端面２６ｂに形成された部分から延長されて、第１の主面２２ａ、第２の主面２２ｂ、第１の側面２４ａおよび第２の側面２４ｂそれぞれの一部まで至るように形成されることが好ましい。なお、第２の外部電極６０ｂは、第２の端面２６ｂにのみ形成されてもよい。
下地電極層は、焼付け層および薄膜層などから選ばれる少なくとも１つを含む。
焼付け層は、ガラスおよび金属を含む。焼付け層のガラスは、例えば、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、ＡｌおよびＬｉなどから選ばれる少なくとも１つを含む。また、焼付け層の金属は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金およびＡｕなどから選ばれる少なくとも１つを含む。焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体２０に塗布して焼き付けることにより形成される。焼付け層は、第１の内部電極層５０ａおよび第２の内部電極層５０ｂと同時焼成することにより形成されてもよいし、第１の内部電極層５０ａおよび第２の内部電極層５０ｂを焼成した後に焼き付けることにより形成されてもよい。なお、焼付け層は複数層構造であってもよい。焼付け層の最も厚い部分の厚みは、１０μｍ以上１５０μｍ以下であることが好ましい。
薄膜層は、スパッタ法または蒸着法などの薄膜形成法により形成される。薄膜層は、金属粒子が堆積した１μｍ以下の層である。
下地電極層の表面には、熱硬化性樹脂および金属成分を含む導電性樹脂層が形成されていてもよい。
第１の外部電極６０ａのめっき層は、第１の外部電極６０ａの下地電極層を覆うように形成されることが好ましい。同様に、第２の外部電極６０ｂのめっき層は、第２の外部電極６０ｂの下地電極層を覆うように形成されることが好ましい。
めっき層は、例えば、Ｃｕ、Ｓｎ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金およびＡｕなどから選ばれる少なくとも１つを含む。めっき層は複数層構造であってもよい。好ましくは、下層側に形成されるＮｉめっきと、上層側に形成されるＳｎめっきとを含んだ２層構造である。下地電極層および導電性樹脂層を覆うようにＮｉめっきが形成されることで、下地電極層および導電性樹脂層が実装の際に半田によって侵食されることを防止することができる。また、Ｎｉめっきの表面にさらにＳｎめっきが形成されることで、半田の濡れ性を向上させることができる。これにより、実装作業が容易になる。めっき層の１層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。
（ヒューズ部７０）
積層体２０の内部における第１の外層部３２ａと第１の側部３４ａとが重なる部分（図１〜３において、積層体２０内の右上角部分）には、ヒューズ部７０が配設される。ヒューズ部７０は、第１のヒューズ電極７２ａと、第２のヒューズ電極７２ｂと、第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に配設されるセラミック層４０とを含む。
積層体２０の内部における第１の外層部３２ａと第１の側部３４ａとが重なる部分（図１〜３において、積層体２０内の右上角部分）には、ヒューズ部７０が配設される。ヒューズ部７０は、第１のヒューズ電極７２ａと、第２のヒューズ電極７２ｂと、第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に配設されるセラミック層４０とを含む。
第１のヒューズ電極７２ａのＷ寸法は、第１の内部電極層５０ａおよび第２の内部電極層５０ｂそれぞれのＷ寸法よりも短く形成される。また、第１のヒューズ電極７２ａは、積層体２０の内部をＬ方向に延びるように配設され、そのＬ寸法が第１の内部電極層５０ａおよび第２の内部電極層５０ｂそれぞれのＬ寸法よりも短く形成される。さらに、第１のヒューズ電極７２ａは、その一方の端部が第１の端面２６ａに露出することにより第１の外部電極６０ａに電気的に接続され、その他方の端部がＬ方向において積層体２０の中央部分よりも僅かに第２の端面２６ｂ側に位置するように配設される。
第２のヒューズ電極７２ｂのＷ寸法は、第１のヒューズ電極７２ａのそれと同じかまたはほぼ同じであるように形成される。また、第２のヒューズ電極７２ｂは、積層体２０の内部をＬ方向に延びるように配設され、そのＬ寸法が第１の内部電極層５０ａおよび第２の内部電極層５０ｂそれぞれのＬ寸法よりも短く形成される。さらに、第２のヒューズ電極７２ｂは、その一方の端部が第２の端面２６ｂに露出することにより第２の外部電極６０ｂに電気的に接続され、その他方の端部がＬ方向において積層体２０の中央部分よりも僅かに第１の端面２６ａ側に位置するように配設される。
上記した第１のヒューズ電極７２ａの他方の端部およびその近傍部分と、上記した第２のヒューズ電極７２ｂの他方の端部およびその近傍部分とは、Ｔ方向においてセラミック層４０を介して対向する。
上記したように、内層部３０の第１の主面２２ａ側の端面には、第１の内部電極層５０ａが配設される。そして、当該第１の内部電極層５０ａの側に第１のヒューズ電極７２ａが配設され、第１の主面２２ａの側に第２のヒューズ電極７２ｂが配設される。このように、ヒューズ部７０の最も近くに位置する内部電極層（第１の内部電極層５０ａまたは第２の内部電極層５０ｂ）と、当該内部電極層の側に位置するヒューズ電極（第１のヒューズ電極７２ａまたは第２のヒューズ電極７２ｂ）とは、同じ外部電極（第１の外部電極６０ａまたは第２の外部電極６０ｂ）に接続されることが好ましい。これにより、ヒューズ部７０の最も近くに位置する内部電極層（第１の内部電極層５０ａまたは第２の内部電極層５０ｂ）とヒューズ部７０との間で絶縁破壊が生じることを抑制することができる。
第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に位置するセラミック層４０の厚みは、第１の内部電極層５０ａと第２の内部電極層５０ｂとの間に位置するセラミック層４０の厚みよりも薄く形成される。これにより、ヒューズ部７０の絶縁破壊電圧は、第１の内部電極層５０ａと第２の内部電極層５０ｂとがセラミック層４０を介して対向する領域の絶縁破壊電圧よりも低くなる。好ましくは、第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に位置するセラミック層４０の厚みは、第１の内部電極層５０ａと第２の内部電極層５０ｂとの間に位置するセラミック層４０の厚みと比較して１５％以上２５％以下だけ薄く形成される。好ましくは、第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に位置するセラミック層４０の厚みは、０．２μｍ以上２６μｍ以下である。
第１の内部電極層５０ａの層数と第２の内部電極層５０ｂの層数との和をｎとしたとき、ヒューズ部７０の絶縁破壊電圧は、第１の内部電極層５０ａと第２の内部電極層５０ｂとがセラミック層４０を介して対向する領域の絶縁破壊による累積故障率を１０／ｎ％以下とするように設定されることが好ましい。ここで、図１５は、この発明に係る積層セラミックコンデンサの効果を確かめるために発明者らが行った解析結果を示すグラフである。図１５において、横軸ｘのＢＤＶ［Ｖ］がヒューズ部７０の絶縁破壊電圧［Ｖ］を意味し、縦軸ｙのＦ（ｔ）［％］が第１の内部電極層５０ａと第２の内部電極層５０ｂとがセラミック層４０を介して対向する領域の絶縁破壊による累積故障率［％］を意味する。図１５のグラフは、ｙ＝１６．４３ｌｎ（ｘ）−８２．２３に基づいてプロットされたものである。例えば、第１の内部電極層５０ａの層数と第２の内部電極層５０ｂの層数との和を１００層としたとき、第１の内部電極層５０ａと第２の内部電極層５０ｂとがセラミック層４０を介して対向する領域の絶縁破壊による累積故障率は０．１％である。したがって、図１５に基づいて、ヒューズ部７０の絶縁破壊電圧は、１００Ｖ以下となるように設定することが好ましい。
（効果）
この実施の形態に係る積層セラミックコンデンサ１０は、積層体２０の内部に配設されたヒューズ部７０を備える。ヒューズ部７０は、第１のヒューズ電極７２ａと、第２のヒューズ電極７２ｂと、これらの間に形成されるセラミック層４０とを含む。第１のヒューズ電極７２ａおよび第２のヒューズ電極７２ｂは、第１の内部電極層５０ａおよび第２の内部電極層５０ｂそれぞれよりもＷ寸法が短い。そして、ヒューズ部７０の絶縁破壊電圧は、第１の内部電極層５０ａと第２の内部電極層５０ｂとがセラミック層４０を介して対向する領域の絶縁破壊電圧よりも低い。これにより、異常電圧が印加された場合、ヒューズ部７０が最初にショートするが、Ｗ寸法が短いため溶断されてオープンとなる。したがって、第１の内部電極層５０ａおよび第２の内部電極層５０ｂにより、異常電圧印加後も静電容量がほとんど変化せず、通常のコンデンサとして継続使用することができる。その結果、この実施の形態に係る積層セラミックコンデンサ１０は、異常電圧印加時にヒューズ部７０が作動することで発煙や発火に至ることを防止し、且つヒューズ部７０が作動した後においてもコンデンサとしての機能を失うことがない。
この実施の形態に係る積層セラミックコンデンサ１０は、積層体２０の内部に配設されたヒューズ部７０を備える。ヒューズ部７０は、第１のヒューズ電極７２ａと、第２のヒューズ電極７２ｂと、これらの間に形成されるセラミック層４０とを含む。第１のヒューズ電極７２ａおよび第２のヒューズ電極７２ｂは、第１の内部電極層５０ａおよび第２の内部電極層５０ｂそれぞれよりもＷ寸法が短い。そして、ヒューズ部７０の絶縁破壊電圧は、第１の内部電極層５０ａと第２の内部電極層５０ｂとがセラミック層４０を介して対向する領域の絶縁破壊電圧よりも低い。これにより、異常電圧が印加された場合、ヒューズ部７０が最初にショートするが、Ｗ寸法が短いため溶断されてオープンとなる。したがって、第１の内部電極層５０ａおよび第２の内部電極層５０ｂにより、異常電圧印加後も静電容量がほとんど変化せず、通常のコンデンサとして継続使用することができる。その結果、この実施の形態に係る積層セラミックコンデンサ１０は、異常電圧印加時にヒューズ部７０が作動することで発煙や発火に至ることを防止し、且つヒューズ部７０が作動した後においてもコンデンサとしての機能を失うことがない。
また、この実施の形態に係る第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に位置するセラミック層４０の厚みは、第１の内部電極層５０ａと第２の内部電極層５０ｂとの間に位置するセラミック層４０の厚みよりも薄く形成される。これにより、ヒューズ部７０の絶縁破壊電圧が、第１の内部電極層５０ａと第２の内部電極層５０ｂとがセラミック層４０を介して対向する領域の絶縁破壊電圧よりも容易に低く形成され得る。なお、この実施の形態に係る第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に位置するセラミック層４０の厚みは、第１の内部電極層５０ａと第２の内部電極層５０ｂとの間に位置するセラミック層４０の厚みと比較して１５％以上２５％以下だけ薄く形成されることが好ましい。これにより、第１のヒューズ電極７２ａおよび第２のヒューズ電極７２ｂは、最初に（すなわち、第１の内部電極層５０ａと第２の内部電極層５０ｂとが対向する領域よりも先に）安定してショートすることができる。その結果、この実施の形態に係る積層セラミックコンデンサ１０は、異常電圧印加後に絶縁復帰する効果を確実に得ることができる。
さらに、この実施の形態に係るヒューズ部７０は、第１の外層部３２ａと第１の側部３４ａとが重なる部分に形成される。これにより、ヒューズ部７０がショートしたことを原因にその近傍でクラックが生じたとしても、静電容量の発生領域ではないため、発煙や発火に至ることを防止することができる。
そして、この実施の形態では、第１の内部電極層５０ａの層数と第２の内部電極層５０ｂの層数との和をｎとしたとき、ヒューズ部７０の絶縁破壊電圧は、第１の内部電極層５０ａと第２の内部電極層５０ｂとがセラミック層４０を介して対向する領域の絶縁破壊による累積故障率を１０／ｎ％以下とするように設定される。このようにヒューズ部７０の絶縁破壊電圧を設定することで、異常電圧印加時に最初にヒューズ部７０が絶縁破壊され、その後に絶縁復帰する可能性を向上させることができる。
２．第２の実施の形態
この発明の第２の実施の形態に係る積層セラミックコンデンサについて、図５に基づいて説明する。図５は、この発明の第２の実施の形態に係る積層セラミックコンデンサのＷ方向に沿った断面図である。なお、この実施の形態に係る積層セラミックコンデンサ１０は、第１の主面２２ａに最も近い第１の内部電極層５０ａおよび第２の内部電極層５０ｂ、並びにヒューズ部７０を除いて、上記した第１の実施の形態に係る積層セラミックコンデンサ１０と同じ構造である。したがって、同一部分には同じ参照番号を付し、同様となる説明は繰り返さない。
この発明の第２の実施の形態に係る積層セラミックコンデンサについて、図５に基づいて説明する。図５は、この発明の第２の実施の形態に係る積層セラミックコンデンサのＷ方向に沿った断面図である。なお、この実施の形態に係る積層セラミックコンデンサ１０は、第１の主面２２ａに最も近い第１の内部電極層５０ａおよび第２の内部電極層５０ｂ、並びにヒューズ部７０を除いて、上記した第１の実施の形態に係る積層セラミックコンデンサ１０と同じ構造である。したがって、同一部分には同じ参照番号を付し、同様となる説明は繰り返さない。
この実施の形態では、第１の主面２２ａに最も近い第１の内部電極層５０ａおよび第２の内部電極層５０ｂ（以下、この実施の形態において「当該第１の内部電極層５０ａおよび当該第２の内部電極層５０ｂ」という）のＷ寸法が、他の第１の内部電極層５０ａおよび他の第２の内部電極層５０ｂのＷ寸法よりも短く形成される。また、当該第１の内部電極層５０ａおよび当該第２の内部電極層５０ｂそれぞれの第２の側面２４ｂ側の端部は、他の第１の内部電極層５０ａおよび他の第２の内部電極層５０ｂそれぞれの第２の側面２４ｂ側の端部とＷ方向において同じ位置に配設される。したがって、当該第１の内部電極層５０ａおよび当該第２の内部電極層５０ｂそれぞれの第１の側面２４ａ側の端部は、他の第１の内部電極層５０ａおよび他の第２の内部電極層５０ｂそれぞれの第１の側面２４ａ側の端部よりも第２の側面２４ｂ側に位置することになる。
そして、この実施の形態に係るヒューズ部７０は、積層体２０の内部において、当該第１の内部電極層５０ａおよび当該第２の内部電極層５０ｂと第１の側面２４ａとの間に、Ｗ方向において等間隔で一直線状に並ぶように３つ配設される。また、この実施の形態に係る第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に位置するセラミック層４０の厚みは、第１の内部電極層５０ａと第２の内部電極層５０ｂとの間に位置するセラミック層４０の厚みよりも薄く形成される。
３つの第１のヒューズ電極７２ａそれぞれは、Ｔ方向において、当該第１の内部電極層５０ａと同じ位置に配設される。また、第１の側面２４ａの最も近くに位置する第１のヒューズ電極７２ａの第１の側面２４ａ側の端部は、Ｗ方向において、他の第１の内部電極層５０ａおよび他の第２の内部電極層５０ｂそれぞれの第１の側面２４ａ側の端部と同じ位置になる。
３つの第２のヒューズ電極７２ｂそれぞれは、Ｔ方向において、当該第１の内部電極層５０ａと当該第２の内部電極層５０ｂとの間に位置するように配設される。また、第１の側面２４ａに最も近い第２のヒューズ電極７２ｂの第１の側面２４ａ側の端部は、Ｗ方向において、他の第１の内部電極層５０ａおよび他の第２の内部電極層５０ｂそれぞれの第１の側面２４ａ側の端部と同じ位置に配設される。
（効果）
この実施の形態に係る第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に位置するセラミック層４０の厚みは、第１の内部電極層５０ａと第２の内部電極層５０ｂとの間に位置するセラミック層４０の厚みよりも薄く形成される。これにより、ヒューズ部７０の絶縁破壊電圧が、第１の内部電極層５０ａと第２の内部電極層５０ｂとがセラミック層４０を介して対向する領域の絶縁破壊電圧よりも容易に低く形成され得る。
この実施の形態に係る第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に位置するセラミック層４０の厚みは、第１の内部電極層５０ａと第２の内部電極層５０ｂとの間に位置するセラミック層４０の厚みよりも薄く形成される。これにより、ヒューズ部７０の絶縁破壊電圧が、第１の内部電極層５０ａと第２の内部電極層５０ｂとがセラミック層４０を介して対向する領域の絶縁破壊電圧よりも容易に低く形成され得る。
また、この実施の形態に係る積層セラミックコンデンサ１０は、３つのヒューズ部７０を備える。これにより、異常電圧印加時にヒューズ部７０が作動することで発煙や発火に至ることを防止し、且つヒューズ部７０が作動した後においてもコンデンサとしての機能を失うことがないという、上記した第１の実施の形態に係る積層セラミックコンデンサ１０が奏する効果を一層顕著にすることができる。
３．第３の実施の形態
この発明の第３の実施の形態に係る積層セラミックコンデンサについて、図６に基づいて説明する。図６は、この発明の第３の実施の形態に係る積層セラミックコンデンサのＷ方向に沿った断面図である。なお、この実施の形態に係る積層セラミックコンデンサ１０は、ヒューズ部７０を除いて、上記した第１の実施の形態に係る積層セラミックコンデンサ１０と同じ構造である。したがって、同一部分には同じ参照番号を付し、同様となる説明は繰り返さない。
この発明の第３の実施の形態に係る積層セラミックコンデンサについて、図６に基づいて説明する。図６は、この発明の第３の実施の形態に係る積層セラミックコンデンサのＷ方向に沿った断面図である。なお、この実施の形態に係る積層セラミックコンデンサ１０は、ヒューズ部７０を除いて、上記した第１の実施の形態に係る積層セラミックコンデンサ１０と同じ構造である。したがって、同一部分には同じ参照番号を付し、同様となる説明は繰り返さない。
この実施の形態に係るヒューズ部７０は、第１の外層部３２ａと第１の側部３４ａとが重なる部分、第１の外層部３２ａと第２の側部３４ｂとが重なる部分、第２の外層部３２ｂと第１の側部３４ａとが重なる部分、および第２の外層部３２ｂと第２の側部３４ｂとが重なる部分のそれぞれに配設される。すなわち、この実施の形態に係る積層セラミックコンデンサ１０は、合計４つのヒューズ部７０を備える。また、この実施の形態に係る第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に位置するセラミック層４０の厚みは、第１の内部電極層５０ａと第２の内部電極層５０ｂとの間に位置するセラミック層４０の厚みよりも薄く形成される。
内層部３０の第１の主面２２ａ側の端面には、第１の内部電極層５０ａが配設される。そして、第１の外層部３２ａと第１の側部３４ａとが重なる部分、および第１の外層部３２ａと第２の側部３４ｂとが重なる部分のそれぞれにおいて、当該第１の内部電極層５０ａの側に第１のヒューズ電極７２ａが配設され、第１の主面２２ａの側に第２のヒューズ電極７２ｂが配設される。一方、内層部３０の第２の主面２２ｂ側の端面には、第２の内部電極層５０ｂが配設される。そして、第２の外層部３２ｂと第１の側部３４ａとが重なる部分、および第２の外層部３２ｂと第２の側部３４ｂとが重なる部分のそれぞれにおいて、当該第２の内部電極層５０ｂの側に第２のヒューズ電極７２ｂが配設され、且つ第２の主面２２ｂの側に第１のヒューズ電極７２ａが配設される。
（効果）
この実施の形態に係る第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に位置するセラミック層４０の厚みは、第１の内部電極層５０ａと第２の内部電極層５０ｂとの間に位置するセラミック層４０の厚みよりも薄く形成される。これにより、ヒューズ部７０の絶縁破壊電圧が、第１の内部電極層５０ａと第２の内部電極層５０ｂとがセラミック層４０を介して対向する領域の絶縁破壊電圧よりも容易に低く形成され得る。
この実施の形態に係る第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に位置するセラミック層４０の厚みは、第１の内部電極層５０ａと第２の内部電極層５０ｂとの間に位置するセラミック層４０の厚みよりも薄く形成される。これにより、ヒューズ部７０の絶縁破壊電圧が、第１の内部電極層５０ａと第２の内部電極層５０ｂとがセラミック層４０を介して対向する領域の絶縁破壊電圧よりも容易に低く形成され得る。
さらに、この実施の形態に係るヒューズ部７０は、第１の外層部３２ａと第１の側部３４ａとが重なる部分、第１の外層部３２ａと第２の側部３４ｂとが重なる部分、第２の外層部３２ｂと第１の側部３４ａとが重なる部分、および第２の外層部３２ｂと第２の側部３４ｂとが重なる部分のそれぞれに配設される。これにより、ヒューズ部７０がショートしたことを原因にその近傍でクラックが生じたとしても、静電容量の発生領域ではないため、発煙や発火に至ることを防止することができる。
また、この実施の形態に係る積層セラミックコンデンサ１０は、４つのヒューズ部７０を備える。これにより、異常電圧印加時にヒューズ部７０が作動することで発煙や発火に至ることを防止し、且つヒューズ部７０が作動した後においてもコンデンサとしての機能を失うことがないという、上記した第１の実施の形態および第２の実施の形態に係る積層セラミックコンデンサ１０が奏する効果を一層顕著にすることができる。
４．第４の実施の形態
この発明の第４の実施の形態に係る積層セラミックコンデンサについて、図７に基づいて説明する。図７は、この発明の第４の実施の形態に係る積層セラミックコンデンサのＷ方向に沿った断面図である。なお、この実施の形態に係る積層セラミックコンデンサ１０は、ヒューズ部７０を除いて、上記した第１の実施の形態に係る積層セラミックコンデンサ１０と同じ構造である。したがって、同一部分には同じ参照番号を付し、同様となる説明は繰り返さない。
この発明の第４の実施の形態に係る積層セラミックコンデンサについて、図７に基づいて説明する。図７は、この発明の第４の実施の形態に係る積層セラミックコンデンサのＷ方向に沿った断面図である。なお、この実施の形態に係る積層セラミックコンデンサ１０は、ヒューズ部７０を除いて、上記した第１の実施の形態に係る積層セラミックコンデンサ１０と同じ構造である。したがって、同一部分には同じ参照番号を付し、同様となる説明は繰り返さない。
この実施の形態に係るヒューズ部７０は、第１の外層部３２ａにＷ方向において等間隔で一直線状に並ぶように７つ配設され、且つ第２の外層部３２ｂにもＷ方向において等間隔で一直線状に並ぶように７つ配設される。すなわち、この実施の形態に係る積層セラミックコンデンサ１０は、合計１４つのヒューズ部７０を備える。また、この実施の形態に係る第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に位置するセラミック層４０の厚みは、第１の内部電極層５０ａと第２の内部電極層５０ｂとの間に位置するセラミック層４０の厚みよりも薄く形成される。
第１の外層部３２ａに配設された７つのヒューズ部７０は、そのうちの１つが第１の側部３４ａと重なる部分に配設され、そのうちの他の１つが第２の側部３４ｂと重なる部分に配設され、残りの５つがそれらの間の部分に配設される。ここで、内層部３０の第１の主面２２ａ側の端面には、第１の内部電極層５０ａが配設される。そして、当該第１の内部電極層５０ａの側に７つの第１のヒューズ電極７２ａが配設され、第１の主面２２ａの側に７つの第２のヒューズ電極７２ｂが配設される。このように、ヒューズ部７０の最も近くに位置する内部電極層（第１の内部電極層５０ａまたは第２の内部電極層５０ｂ）と、当該内部電極層の側に位置するヒューズ電極（第１のヒューズ電極７２ａまたは第２のヒューズ電極７２ｂ）とは、同じ外部電極（第１の外部電極６０ａまたは第２の外部電極６０ｂ）に接続されることが好ましい。これにより、ヒューズ部７０の最も近くに位置する内部電極層（第１の内部電極層５０ａまたは第２の内部電極層５０ｂ）とヒューズ部７０との間で絶縁破壊が生じることを抑制することができる。特に、この実施の形態に係るヒューズ部７０は、Ｔ方向において第１の内部電極層５０ａおよび第２の内部電極層５０ｂと対向しているため、当該効果が一層顕著になる。
第２の外層部３２ｂに配設された７つのヒューズ部７０は、そのうちの１つが第１の側部３４ａと重なる部分に配設され、そのうちの他の１つが第２の側部３４ｂと重なる部分に配設され、残りの５つがそれらの間の部分に配設される。ここで、内層部３０の第２の主面２２ｂ側の端面には、第２の内部電極層５０ｂが配設される。そして、当該第２の内部電極層５０ｂの側に第２のヒューズ電極７２ｂが配設され、且つ第２の主面２２ｂの側に第１のヒューズ電極７２ａが配設される。この構造により奏する効果は、上記した第１の外層部３２ａの場合と同じであるため、ここでは説明を繰り返さない。
（効果）
この実施の形態に係る第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に位置するセラミック層４０の厚みは、第１の内部電極層５０ａと第２の内部電極層５０ｂとの間に位置するセラミック層４０の厚みよりも薄く形成される。これにより、ヒューズ部７０の絶縁破壊電圧が、第１の内部電極層５０ａと第２の内部電極層５０ｂとがセラミック層４０を介して対向する領域の絶縁破壊電圧よりも容易に低く形成され得る。
この実施の形態に係る第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に位置するセラミック層４０の厚みは、第１の内部電極層５０ａと第２の内部電極層５０ｂとの間に位置するセラミック層４０の厚みよりも薄く形成される。これにより、ヒューズ部７０の絶縁破壊電圧が、第１の内部電極層５０ａと第２の内部電極層５０ｂとがセラミック層４０を介して対向する領域の絶縁破壊電圧よりも容易に低く形成され得る。
また、この実施の形態に係る積層セラミックコンデンサ１０は、１４つのヒューズ部７０を備える。これにより、異常電圧印加時にヒューズ部７０が作動することで発煙や発火に至ることを防止し、且つヒューズ部７０が作動した後においてもコンデンサとしての機能を失うことがないという、上記した第１〜３の実施の形態に係る積層セラミックコンデンサ１０が奏する効果を一層顕著にすることができる。
５．第５の実施の形態
この発明の第５の実施の形態に係る積層セラミックコンデンサについて、図８に基づいて説明する。図８は、この発明の第５の実施の形態に係る積層セラミックコンデンサのＷ方向に沿った断面図である。なお、この実施の形態に係る積層セラミックコンデンサ１０は、ヒューズ部７０および第１の外層部３２ａを除いて、上記した第１の実施の形態に係る積層セラミックコンデンサ１０と同じ構造である。したがって、同一部分には同じ参照番号を付し、同様となる説明は繰り返さない。
この発明の第５の実施の形態に係る積層セラミックコンデンサについて、図８に基づいて説明する。図８は、この発明の第５の実施の形態に係る積層セラミックコンデンサのＷ方向に沿った断面図である。なお、この実施の形態に係る積層セラミックコンデンサ１０は、ヒューズ部７０および第１の外層部３２ａを除いて、上記した第１の実施の形態に係る積層セラミックコンデンサ１０と同じ構造である。したがって、同一部分には同じ参照番号を付し、同様となる説明は繰り返さない。
この実施の形態に係るヒューズ部７０は、第１の側部３４ａに配設される。そして、第１のヒューズ電極７２ａは、内層部３０の第１の主面２２ａ側の端面に配設される第１の内部電極層５０ａとＴ方向において同じ位置に配設される。また、第２のヒューズ電極７２ｂは、第１の側部３４ａと第１の外層部３２ａとが重なる部分に配設される。そして、第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に位置するセラミック層４０の厚みは、第１の内部電極層５０ａと第２の内部電極層５０ｂとの間に位置するセラミック層４０の厚みと同じであるように形成される。
この実施の形態では、ヒューズ部７０の絶縁破壊電圧を第１の内部電極層５０ａと第２の内部電極層５０ｂとがセラミック層４０を介して対向する領域の絶縁破壊電圧よりも低くするために、上記した第１〜４の実施の形態のように第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に位置するセラミック層４０を薄く形成した構造に代えて、次の構成を有する。すなわち、この実施の形態では、第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に位置するセラミック層４０の形成に用いられるセラミック材料の絶縁破壊電圧が、第１の内部電極層５０ａと第２の内部電極層５０ｂとの間に位置するセラミック層４０の形成に用いられるセラミック材料の絶縁破壊電圧よりも低くされる。このようなセラミック材料は、例えば、絶縁破壊電圧の序列「ＢａＴｉＯ3＜ＳｒＴｉＯ3＜ＣａＴｉＯ3＜ＣａＺｒＯ3＜Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3＜ＰｂＴｉＯ3」などに基づいて選択することができる。なお、この実施の形態では、図８において異なるハッチングで示すように、第１の外層部３２ａに位置するセラミック層４０の全ての形成に用いられるセラミック材料の絶縁破壊電圧が、第１の内部電極層５０ａと第２の内部電極層５０ｂとの間に位置するセラミック層４０の形成に用いられるセラミック材料の絶縁破壊電圧よりも低くされている。
（効果）
この実施の形態に係る積層セラミックコンデンサ１０は、第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に位置するセラミック層４０の厚みを変化させることなく、ヒューズ部７０の絶縁破壊電圧が低く形成されるため、設計の自由度を高めることができる。
この実施の形態に係る積層セラミックコンデンサ１０は、第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に位置するセラミック層４０の厚みを変化させることなく、ヒューズ部７０の絶縁破壊電圧が低く形成されるため、設計の自由度を高めることができる。
６．第６の実施の形態
この発明の第６の実施の形態に係る積層セラミックコンデンサについて、図９に基づいて説明する。図９は、この発明の第６の実施の形態に係る積層セラミックコンデンサのＷ方向に沿った断面図である。なお、この実施の形態に係る積層セラミックコンデンサ１０は、ヒューズ部７０を除いて、上記した第２の実施の形態に係る積層セラミックコンデンサ１０と同じ構造である。したがって、同一部分には同じ参照番号を付し、同様となる説明は繰り返さない。
この発明の第６の実施の形態に係る積層セラミックコンデンサについて、図９に基づいて説明する。図９は、この発明の第６の実施の形態に係る積層セラミックコンデンサのＷ方向に沿った断面図である。なお、この実施の形態に係る積層セラミックコンデンサ１０は、ヒューズ部７０を除いて、上記した第２の実施の形態に係る積層セラミックコンデンサ１０と同じ構造である。したがって、同一部分には同じ参照番号を付し、同様となる説明は繰り返さない。
この実施の形態に係るヒューズ部７０は、第１の主面２２ａに最も近い第１の内部電極層５０ａおよび第２の内部電極層５０ｂ（以下、この実施の形態において「当該第１の内部電極層５０ａおよび当該第２の内部電極層５０ｂ」という）と第１の側面２４ａとの間に、Ｗ方向において等間隔で一直線状に並ぶように３つ配設される。
３つの第１のヒューズ電極７２ａそれぞれは、Ｔ方向において、当該第１の内部電極層５０ａと同じ位置に配設される。また、第１の側面２４ａの最も近くに位置する第１のヒューズ電極７２ａの第１の側面２４ａ側の端部は、Ｗ方向において、他の第１の内部電極層５０ａおよび他の第２の内部電極層５０ｂそれぞれの第１の側面２４ａ側の端部と同じ位置になる。
３つの第２のヒューズ電極７２ｂそれぞれは、Ｔ方向において、当該第２の内部電極層５０ｂと同じ位置に配設される。また、第１の側面２４ａの最も近くに位置する第２のヒューズ電極７２ｂの第１の側面２４ａ側の端部は、Ｗ方向において、他の第１の内部電極層５０ａおよび他の第２の内部電極層５０ｂそれぞれの第１の側面２４ａ側の端部と同じ位置になる。
この実施の形態では、ヒューズ部７０の絶縁破壊電圧を第１の内部電極層５０ａと第２の内部電極層５０ｂとがセラミック層４０を介して対向する領域の絶縁破壊電圧よりも低くするために、第１〜４の実施の形態のように第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に位置するセラミック層４０を薄く形成した構造に代えて、次の構成を有する。すなわち、この実施の形態では、第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に位置するセラミック層４０の形成に用いられるセラミック材料の絶縁破壊電圧が、第１の内部電極層５０ａと第２の内部電極層５０ｂとの間に位置するセラミック層４０の形成に用いられるセラミック材料の絶縁破壊電圧よりも低くされる。具体的には、Ｔ方向において、３つの第１のヒューズ電極７２ａと３つの第２のヒューズ電極７２ｂとの間に位置し、且つ第１の側面２４ａから第２の側面２４ｂまで延在するセラミック層４０のうち、当該第１の内部電極層５０ａおよび当該第２の内部電極層５０ｂの第１の側面２４ａ側の端部と、第２の側面２４ｂに最も近い第１のヒューズ電極７２ａおよび第２のヒューズ電極７２ｂの第２の側面２４ｂ側の端部との間から、第１の側面２４ａまでの部分の形成に用いられるセラミック材料の絶縁破壊電圧が低くされる。
（効果）
この実施の形態に係る積層セラミックコンデンサ１０は、第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に位置するセラミック層４０の厚みを変化させることなく、ヒューズ部７０の絶縁破壊電圧が低く形成されるため、設計の自由度を高めることができる。
この実施の形態に係る積層セラミックコンデンサ１０は、第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に位置するセラミック層４０の厚みを変化させることなく、ヒューズ部７０の絶縁破壊電圧が低く形成されるため、設計の自由度を高めることができる。
また、この実施の形態に係る積層セラミックコンデンサ１０は、３つのヒューズ部７０を備える。これにより、異常電圧印加時にヒューズ部７０が作動することで発煙や発火に至ることを防止し、且つヒューズ部７０が作動した後においてもコンデンサとしての機能を失うことがないという、上記した第１の実施の形態などに係る積層セラミックコンデンサ１０が奏する効果を一層顕著にすることができる。
７．第７の実施の形態
この発明の第７の実施の形態に係る積層セラミックコンデンサについて、図１０に基づいて説明する。図１０は、この発明の第７の実施の形態に係る積層セラミックコンデンサのＷ方向に沿った断面図である。なお、この実施の形態に係る積層セラミックコンデンサ１０は、第２の外層部３２ｂおよびヒューズ部７０を除いて、上記した第５の実施の形態に係る積層セラミックコンデンサ１０と同じ構造である。したがって、同一部分には同じ参照番号を付し、同様となる説明は繰り返さない。
この発明の第７の実施の形態に係る積層セラミックコンデンサについて、図１０に基づいて説明する。図１０は、この発明の第７の実施の形態に係る積層セラミックコンデンサのＷ方向に沿った断面図である。なお、この実施の形態に係る積層セラミックコンデンサ１０は、第２の外層部３２ｂおよびヒューズ部７０を除いて、上記した第５の実施の形態に係る積層セラミックコンデンサ１０と同じ構造である。したがって、同一部分には同じ参照番号を付し、同様となる説明は繰り返さない。
この実施の形態に係るヒューズ部７０は、第１の側部３４ａおよび第２の側部３４ｂに２つずつ配設される。
第１の側部３４ａに配設された２つのヒューズ部７０のうち、第１の主面２２ａの近傍に配設されたヒューズ部７０に含まれる第１のヒューズ電極７２ａは、内層部３０の第１の主面２２ａ側の端面に配設される第１の内部電極層５０ａとＴ方向において同じ位置に配設される。また、当該ヒューズ部７０に含まれる第２のヒューズ電極７２ｂは、第１の側部３４ａと第１の外層部３２ａとが重なる部分に配設される。そして、当該ヒューズ部７０に含まれるセラミック層４０（すなわち、第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に位置するセラミック層４０）の厚みは、第１の内部電極層５０ａと第２の内部電極層５０ｂとの間に位置するセラミック層４０の厚みと同じであるように形成される。なお、第２の側部３４ｂに配設された２つのヒューズ部７０のうち、第１の主面２２ａの近傍に配設されたヒューズ部７０に含まれる第１のヒューズ電極７２ａおよび第２のヒューズ電極７２ｂについても同様であるため、ここでは説明を繰り返さない。
第１の側部３４ａに配設された２つのヒューズ部７０のうち、第２の主面２２ｂの近傍に配設されたヒューズ部７０に含まれる第２のヒューズ電極７２ｂは、内層部３０の第２の主面２２ｂ側の端面に配設される第２の内部電極層５０ｂとＴ方向において同じ位置に配設される。また、当該ヒューズ部７０に含まれる第１のヒューズ電極７２ａは、第１の側部３４ａと第２の外層部３２ｂとが重なる部分に配設される。そして、当該ヒューズ部７０に含まれるセラミック層４０（すなわち、第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に位置するセラミック層４０）の厚みは、第１の内部電極層５０ａと第２の内部電極層５０ｂとの間に位置するセラミック層４０の厚みと同じであるように形成される。なお、第２の側部３４ｂに配設された２つのヒューズ部７０のうち、第２の主面２２ｂの近傍に配設されたヒューズ部７０に含まれる第１のヒューズ電極７２ａおよび第２のヒューズ電極７２ｂについても同様であるため、ここでは説明を繰り返さない。
この実施の形態では、ヒューズ部７０の絶縁破壊電圧を第１の内部電極層５０ａと第２の内部電極層５０ｂとがセラミック層４０を介して対向する領域の絶縁破壊電圧よりも低くするために、第１〜４の実施の形態のように第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に位置するセラミック層４０を薄く形成した構造に代えて、次の構成を有する。すなわち、この実施の形態では、第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に位置するセラミック層４０の形成に用いられるセラミック材料の絶縁破壊電圧が、第１の内部電極層５０ａと第２の内部電極層５０ｂとの間に位置するセラミック層４０の形成に用いられるセラミック材料の絶縁破壊電圧よりも低くされる。このようなセラミック材料は、例えば、絶縁破壊電圧の序列「ＢａＴｉＯ3＜ＳｒＴｉＯ3＜ＣａＴｉＯ3＜ＣａＺｒＯ3＜Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3＜ＰｂＴｉＯ3」などに基づいて選択することができる。なお、この実施の形態では、図１０において異なるハッチングで示すように、第１の外層部３２ａに位置するセラミック層４０の全て、および第２の外層部３２ｂに位置するセラミック層４０の全ての形成に用いられるセラミック材料の絶縁破壊電圧が、第１の内部電極層５０ａと第２の内部電極層５０ｂとの間に位置するセラミック層４０の形成に用いられるセラミック材料の絶縁破壊電圧よりも低くされている。
（効果）
この実施の形態に係る積層セラミックコンデンサ１０は、第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に位置するセラミック層４０の厚みを変化させることなく、ヒューズ部７０の絶縁破壊電圧が低く形成されるため、設計の自由度を高めることができる。
この実施の形態に係る積層セラミックコンデンサ１０は、第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に位置するセラミック層４０の厚みを変化させることなく、ヒューズ部７０の絶縁破壊電圧が低く形成されるため、設計の自由度を高めることができる。
また、この実施の形態に係る積層セラミックコンデンサ１０は、４つのヒューズ部７０を備える。これにより、異常電圧印加時にヒューズ部７０が作動することで発煙や発火に至ることを防止し、且つヒューズ部７０が作動した後においてもコンデンサとしての機能を失うことがないという、上記した第１の実施の形態などに係る積層セラミックコンデンサ１０が奏する効果を一層顕著にすることができる。
８．第８の実施の形態
この発明の第８の実施の形態に係る積層セラミックコンデンサについて、図１１に基づいて説明する。図１１は、この発明の第８の実施の形態に係る積層セラミックコンデンサのＷ方向に沿った断面図である。なお、この実施の形態に係る積層セラミックコンデンサ１０は、第１の外層部３２ａおよび第２の外層部３２ｂ、第１の内部電極層５０ａおよび第２の内部電極層５０ｂ、並びにヒューズ部７０を除いて、上記した第１の実施の形態に係る積層セラミックコンデンサ１０と同じ構造である。したがって、同一部分には同じ参照番号を付し、同様となる説明は繰り返さない。
この発明の第８の実施の形態に係る積層セラミックコンデンサについて、図１１に基づいて説明する。図１１は、この発明の第８の実施の形態に係る積層セラミックコンデンサのＷ方向に沿った断面図である。なお、この実施の形態に係る積層セラミックコンデンサ１０は、第１の外層部３２ａおよび第２の外層部３２ｂ、第１の内部電極層５０ａおよび第２の内部電極層５０ｂ、並びにヒューズ部７０を除いて、上記した第１の実施の形態に係る積層セラミックコンデンサ１０と同じ構造である。したがって、同一部分には同じ参照番号を付し、同様となる説明は繰り返さない。
この実施の形態では、上記した第１の実施の形態で第１の主面２２ａに最も近い第１の内部電極層５０ａが配設された位置において、当該第１の内部電極層５０ａの代わりに、５つの第１のヒューズ電極７２ａが配設される。また、上記した第１の実施の形態で第２の主面２２ｂに最も近い第２の内部電極層５０ｂが配設された位置において、当該第２の内部電極層５０ｂの代わりに、５つの第２のヒューズ電極７２ｂが配設される。したがって、この実施の形態では、上記した第１の実施の形態と比較して、第１の内部電極層５０ａおよび第２の内部電極層５０ｂが１つずつ少ない。このような構造に伴い、この実施の形態では、上記した第１の実施の形態と比較して、第１の外層部３２ａおよび第２の外層部３２ｂそれぞれの厚みが厚くなる。そして、この実施の形態では、内層部３０の第１の主面２２ａ側の端面に第２の内部電極層５０ｂが配設され、内層部３０の第２の主面２２ｂ側の端面に第１の内部電極層５０ａが配設される。
この実施の形態に係るヒューズ部７０は、第１の外層部３２ａにＷ方向において等間隔で一直線状に並ぶように７つ配設され、且つ第２の外層部３２ｂにもＷ方向において等間隔で一直線状に並ぶように７つ配設される。すなわち、この実施の形態に係る積層セラミックコンデンサ１０は、合計１４つのヒューズ部７０を備える。
第１の外層部３２ａにおける７つのヒューズ部７０は、そのうちの１つが第１の側部３４ａと重なる部分に配設され、そのうちの他の１つが第２の側部３４ｂと重なる部分に配設され、残りの５つがこれらの間の部分に配設される。上記したように、内層部３０の第１の主面２２ａ側の端面には、第２の内部電極層５０ｂが配設される。そして、当該第２の内部電極層５０ｂの側に７つの第１のヒューズ電極７２ａが配設され、第１の主面２２ａの側に７つの第２のヒューズ電極７２ｂが配設される。一方、第２の外層部３２ｂにおける７つのヒューズ部７０は、そのうちの１つが第１の側部３４ａと重なる部分に配設され、そのうちの他の１つが第２の側部３４ｂと重なる部分に配設され、残りの５つがこれらの間の部分に配設される。上記したように、内層部３０の第２の主面２２ｂ側の端面には、第１の内部電極層５０ａが配設される。そして、当該第１の内部電極層５０ａの側に７つの第２のヒューズ電極７２ｂが配設され、第２の主面２２ｂの側に７つの第１のヒューズ電極７２ａが配設される。
この実施の形態では、上記した構造により、ヒューズ部７０の最も近くに位置する内部電極層（第１の内部電極層５０ａまたは第２の内部電極層５０ｂ）と、当該内部電極層の側に位置するヒューズ電極（第１のヒューズ電極７２ａまたは第２のヒューズ電極７２ｂ）とは、異なる外部電極（第１の外部電極６０ａまたは第２の外部電極６０ｂ）に接続される。このような場合、積層体２０の外層部（第１の外層部３２ａおよび／または第２の外層部３２ｂ）において、内層部３０の側に配置されるヒューズ電極から、当該ヒューズ電極の側の積層体２０の主面（第１の主面２２ａおよび／または第２の主面２２ｂ）までの部分の絶縁破壊電圧のみが、第１の内部電極層５０ａと第２の内部電極層５０ｂの絶縁破壊電圧よりも低いことが好ましい。この実施の形態では、第１の外層部３２ａにおける第１のヒューズ電極７２ａから第１の主面２２ａまでの部分、および第２の外層部３２ｂにおける第２のヒューズ電極７２ｂから第２の主面２２ｂまでの部分の形成に用いられるセラミック材料の絶縁破壊電圧が、これらの間の部分の形成に用いられるセラミック材料の絶縁破壊電圧よりも低い。その結果、ヒューズ部７０の最も近くに位置する内部電極層（第１の内部電極層５０ａまたは第２の内部電極層５０ｂ）とヒューズ部７０との間で絶縁破壊が生じることを抑制することができる。特に、この実施の形態に係るヒューズ部７０は、Ｔ方向において第１の内部電極層５０ａおよび第２の内部電極層５０ｂと対向しているため、当該効果が一層顕著になる。
なお、絶縁破壊電圧の低いセラミック材料を用いることに代えて、例えば、第１の外層部３２ａにおける第１のヒューズ電極７２ａから第１の主面２２ａまでの部分、および第２の外層部３２ｂにおける第２のヒューズ電極７２ｂから第２の主面２２ｂまでの部分のセラミック層４０の厚みを薄く形成することにより、ヒューズ部７０の絶縁破壊電圧を第１の内部電極層５０ａと第２の内部電極層５０ｂとがセラミック層４０を介して対向する領域の絶縁破壊電圧よりも低くしてもよい。
９．第９の実施の形態
この発明の第９の実施の形態に係る積層セラミックコンデンサについて、図１２および図１３に基づいて説明する。図１２は、この発明の第９の実施の形態に係る積層セラミックコンデンサの幅方向に沿った断面図である。図１３は、この発明の第９の実施の形態に係る積層セラミックコンデンサの長さ方向に沿った断面図である。なお、この実施の形態に係る積層セラミックコンデンサ１０は、ヒューズ部７０を除いて、上記した第１の実施の形態に係る積層セラミックコンデンサ１０と同じ構造である。したがって、同一部分には同じ参照番号を付し、同様となる説明は繰り返さない。
この発明の第９の実施の形態に係る積層セラミックコンデンサについて、図１２および図１３に基づいて説明する。図１２は、この発明の第９の実施の形態に係る積層セラミックコンデンサの幅方向に沿った断面図である。図１３は、この発明の第９の実施の形態に係る積層セラミックコンデンサの長さ方向に沿った断面図である。なお、この実施の形態に係る積層セラミックコンデンサ１０は、ヒューズ部７０を除いて、上記した第１の実施の形態に係る積層セラミックコンデンサ１０と同じ構造である。したがって、同一部分には同じ参照番号を付し、同様となる説明は繰り返さない。
この実施の形態に係る第１のヒューズ電極７２ａの第１の端面２６ａとは反対側の先端部分の厚みは、第１のヒューズ電極７２ａおよび第２のヒューズ電極７２ｂの他の部分の厚みよりも厚く形成される。これにより、第１のヒューズ電極７２ａと第２のヒューズ電極７２ｂとの間に位置するセラミック層４０の製造時におけるプレス後の厚みを薄く形成することができる。その結果、当該セラミック層４０の絶縁破壊電圧が低くなるため、ヒューズ部７０を第１の内部電極層５０ａと第２の内部電極層５０ｂよりも早くショートさせることができる。
この実施の形態では、上記したように、第１のヒューズ電極７２ａの第１の端面２６ａとは反対側の先端部分の厚みを他の部分よりも厚く形成するだけで、ヒューズ部７０の絶縁破壊電圧を低く形成することができる。これにより、この実施の形態に係る積層セラミックコンデンサ１０は、容易に製造され得る。
なお、この実施の形態では、第１のヒューズ電極７２ａの第１の端面２６ａとは反対側の先端部分の厚みが第１のヒューズ電極７２ａおよび第２のヒューズ電極７２ｂの他の部分の厚みよりも厚く形成される場合について説明したが、この場合に限定されない。すなわち、第１のヒューズ電極７２ａの第１の端面２６ａとは反対側の先端部分および第２のヒューズ電極７２ｂの第２の端面２６ｂとは反対側の先端部分の少なくとも一方の厚みが、第１のヒューズ電極７２ａおよび第２のヒューズ電極７２ｂの他の部分の厚みよりも厚く形成されればよい。
１０．変形例
上記した実施の形態では、例えば、ヒューズ部７０が、第１の外層部３２ａと第１の側部３４ａとが重なる部分に形成される場合（第１の実施の形態および第９の実施の形態）や、第１の外層部３２ａと第１の側部３４ａとが重なる部分、第１の外層部３２ａと第２の側部３４ｂとが重なる部分、第２の外層部３２ｂと第１の側部３４ａとが重なる部分および第２の外層部３２ｂと第２の側部３４ｂとが重なる部分それぞれに形成される場合（第３の実施の形態、第４の実施の形態および第８の実施の形態）などについて説明した。しかしながら、これらの場合に限定されず、ヒューズ部７０は、積層体２０の内部の他の位置に形成されてもよい。好ましくは、ヒューズ部７０は、第１の外層部３２ａ、第２の外層部３２ｂ、第１の側部３４ａおよび第２の側部３４ｂの少なくとも１つに配設される。より好ましくは、ヒューズ部７０は、第１の外層部３２ａと第１の側部３４ａとが重なる部分、第１の外層部３２ａと第２の側部３４ｂとが重なる部分、第２の外層部３２ｂと第１の側部３４ａとが重なる部分、および第２の外層部３２ｂと第２の側部３４ｂとが重なる部分の少なくとも１つに配設される。
上記した実施の形態では、例えば、ヒューズ部７０が、第１の外層部３２ａと第１の側部３４ａとが重なる部分に形成される場合（第１の実施の形態および第９の実施の形態）や、第１の外層部３２ａと第１の側部３４ａとが重なる部分、第１の外層部３２ａと第２の側部３４ｂとが重なる部分、第２の外層部３２ｂと第１の側部３４ａとが重なる部分および第２の外層部３２ｂと第２の側部３４ｂとが重なる部分それぞれに形成される場合（第３の実施の形態、第４の実施の形態および第８の実施の形態）などについて説明した。しかしながら、これらの場合に限定されず、ヒューズ部７０は、積層体２０の内部の他の位置に形成されてもよい。好ましくは、ヒューズ部７０は、第１の外層部３２ａ、第２の外層部３２ｂ、第１の側部３４ａおよび第２の側部３４ｂの少なくとも１つに配設される。より好ましくは、ヒューズ部７０は、第１の外層部３２ａと第１の側部３４ａとが重なる部分、第１の外層部３２ａと第２の側部３４ｂとが重なる部分、第２の外層部３２ｂと第１の側部３４ａとが重なる部分、および第２の外層部３２ｂと第２の側部３４ｂとが重なる部分の少なくとも１つに配設される。
１１．積層セラミックコンデンサの製造方法
この発明に係る積層セラミックコンデンサの製造方法の一例について、上記した第１の実施の形態に係る積層セラミックコンデンサ１０を例に説明する。
この発明に係る積層セラミックコンデンサの製造方法の一例について、上記した第１の実施の形態に係る積層セラミックコンデンサ１０を例に説明する。
はじめに、複数のセラミック層と、複数の第１の内部電極層と、複数の第２の内部電極層とを含む積層体を作製する。具体的には次の通りである。
まず、セラミック粉末を含むセラミックペーストおよび内部電極形成用の導電性ペーストを準備する。
次に、準備したセラミックペーストを、例えば、スクリーン印刷法などを用いてシート状に塗布して乾燥させることにより、セラミックグリーンシートを作製する。
また、作製したセラミックグリーンシートの表面に、内部電極形成用の導電性ペーストを、例えば、スクリーン印刷法などを用いて所定のパターンで塗布することにより、内部電極パターンが形成されたセラミックグリーンシートを作製する。また、内部電極パターンが形成されていないセラミックグリーンシートも準備する。なお、セラミックグリーンシートや内部電極用の導電性ペーストには、例えば、公知のバインダや溶剤が含まれてもよい。
さらに、セラミックグリーンシートの表面に、内部電極形成用と同じ導電ペーストを、例えば、スクリーン印刷法などを用いて所定のパターンで塗布することにより、第１のヒューズ電極パターンが形成されたセラミックグリーンシートを作製する。第１のヒューズ電極パターンは、内部電極パターンよりもＷ寸法が短くなるように作製する。同様の方法で、第２のヒューズ電極パターンが形成されたセラミックグリーンシートも作製する。第２のヒューズ電極パターンは、内部電極パターンが形成されたセラミックグリーンシートの厚みよりも薄いセラミックグリーンシートの表面に形成される。好ましくは、第２のヒューズ電極パターンは、内部電極パターンが形成されたセラミックグリーンシートの厚みよりも１５％以上２５％以下だけ薄いセラミックグリーンシートの表面に形成される。これにより、第１のヒューズ電極と第２のヒューズ電極との間に位置するセラミックグリーンシートの絶縁破壊電圧を低くすることができる。なお、第１の外層部に配設する他のセラミックグリーンシートについても同じ薄いセラミックグリーンシートを用いることにより、積層体の作製を容易に行うことが可能となる。また、上記したような薄いセラミックグリーンシートを用いることができない場合、第１のヒューズ電極の第１の端面とは反対側の先端部分および第２のヒューズ電極の第２の端面とは反対側の先端部分の少なくとも一方の厚みを、第１のヒューズ電極および第２のヒューズ電極の他の部分の厚みよりも厚くなるように形成してもよい。このような構造によっても、第１のヒューズ電極と第２のヒューズ電極との間に位置するセラミック層の絶縁破壊電圧を低く形成することができる。なお、第１のヒューズ電極の第１の端面とは反対側の先端部分および第２のヒューズ電極の第２の端面とは反対側の先端部分の少なくとも一方の厚みを厚く形成するには、スクリーン印刷法のサドルと呼ばれる端部が厚くなる効果を利用してもよいし、インクジェットプリントなどを適宜用いるようにしてもよい。
そして、内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層し、その表面に内部電極パターンが形成されたセラミックシートを所定枚数積層し、その表面に第１のヒューズ電極パターンが形成されたセラミックグリーンシートおよび第２のヒューズ電極パターンが形成された薄いセラミックグリーンシートを積層し、その表面に内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層することにより、マザー積層体を作製する。このとき、ヒューズ部の最も近くに位置する内部電極層と、当該内部電極層の側に位置するヒューズ電極とは、同じ外部電極に接続されることが好ましい。これにより、ヒューズ部の最も近くに位置する内部電極層とヒューズ部との間で絶縁破壊が生じることを抑制することができる。
次に、必要に応じてマザー積層体を積層方向にプレスしてもよい。当該プレスの手段としては、静水圧プレスなどを用いることができる。
また、マザー積層体を所定の寸法にカットすることにより、生の積層体を複数作製する。このとき、バレル研磨を施すことにより、生の積層体の角部や稜線部に丸みを形成してもよい。
さらに、生の積層体を焼成することにより、第１の内部電極層および第２の内部電極層、並びに第１のヒューズ電極および第２のヒューズ電極が内部に配設され、第１の端面に第１の内部電極層および第１のヒューズ電極それぞれの端部が引き出され、且つ第２の端面に第２の内部電極層および第２のヒューズ電極それぞれの端部が引き出された積層体が作製される。このときの焼成温度は、例えば、９００℃以上１３００℃以下程度とすることができる。なお、焼成温度はこの場合に限定されず、用いたセラミック材料や導電材料に応じて適宜設定することができる。
そして、焼成後の積層体の第１の端面および第２の端面それぞれに、外部電極形成用の導電性ペーストを塗布して焼き付けることで、第１の外部電極および第２の外部電極それぞれの下地電極層を形成する。このときの焼付け温度は、７００℃以上９００℃以下であることが好ましい。
最後に、下地電極層および導電性樹脂層を覆うようにめっき層を形成する。めっき層は、複数層構造とすることが好ましい。
上記のようにして、この発明の第１の実施の形態に係る積層セラミックコンデンサ１０を製造することができる。
１２．実験例１
以下、この発明の効果を確認するために発明者らが行った実験例１について説明する。実験例１では、上記した製造方法にしたがい、第１〜９の実施の形態に係る積層セラミックコンデンサ１０として、実施例１〜９の試料（積層セラミックコンデンサ）を製造した。また、比較例１の試料（同前）も製造した。そして、これらの試料に異常電圧を印加し、第１の内部電極層と第２の内部電極層の間におけるショート発生の有無を確認した。
以下、この発明の効果を確認するために発明者らが行った実験例１について説明する。実験例１では、上記した製造方法にしたがい、第１〜９の実施の形態に係る積層セラミックコンデンサ１０として、実施例１〜９の試料（積層セラミックコンデンサ）を製造した。また、比較例１の試料（同前）も製造した。そして、これらの試料に異常電圧を印加し、第１の内部電極層と第２の内部電極層の間におけるショート発生の有無を確認した。
実施例１〜９および比較例１の試料それぞれの仕様は以下の通りである。なお、試料はそれぞれ１０個ずつ作製した。
（実施例１）
実施例１の仕様は次の通りである。
◎積層体および外部電極
・サイズ（設計値）Ｌ×Ｗ×Ｔ：３．２ｍｍ×１．６ｍｍ×０．８５ｍｍ
・セラミック材料：ＢａＴｉＯ3
・静電容量：１０ｎＦ
・定格電圧：３５０Ｖ
・内部電極
材料：Ｎｉ
・セラミック層の厚み（第１の内部電極層と第２の内部電極層の間）：２０μｍ
・外部電極
下地電極層：Ｃｕとガラスを含む電極
めっき層：第１のめっき層：Ｎｉ、第２のめっき層：Ｓｎ
◎ヒューズ部
・配設位置：図１〜４を参照
・ヒューズ電極
材料：Ｎｉ
厚み：０．５μｍ、Ｗ寸法：５０μｍ
・セラミック層（第１のヒューズ電極と第２のヒューズ電極の間）
セラミック材料：ＢａＴｉＯ3
厚み：１５μｍ
実施例１の仕様は次の通りである。
◎積層体および外部電極
・サイズ（設計値）Ｌ×Ｗ×Ｔ：３．２ｍｍ×１．６ｍｍ×０．８５ｍｍ
・セラミック材料：ＢａＴｉＯ3
・静電容量：１０ｎＦ
・定格電圧：３５０Ｖ
・内部電極
材料：Ｎｉ
・セラミック層の厚み（第１の内部電極層と第２の内部電極層の間）：２０μｍ
・外部電極
下地電極層：Ｃｕとガラスを含む電極
めっき層：第１のめっき層：Ｎｉ、第２のめっき層：Ｓｎ
◎ヒューズ部
・配設位置：図１〜４を参照
・ヒューズ電極
材料：Ｎｉ
厚み：０．５μｍ、Ｗ寸法：５０μｍ
・セラミック層（第１のヒューズ電極と第２のヒューズ電極の間）
セラミック材料：ＢａＴｉＯ3
厚み：１５μｍ
（実施例２）
実施例２の仕様は次の通りである。
◎積層体および外部電極
・サイズ（設計値）Ｌ×Ｗ×Ｔ：３．２ｍｍ×１．６ｍｍ×０．８５ｍｍ
・セラミック材料：ＢａＴｉＯ3
・静電容量：１０ｎＦ
・定格電圧：３５０Ｖ
・内部電極
材料：Ｎｉ
・セラミック層の厚み：２０μｍ（第１の内部電極層と第２の内部電極層の間の厚み）
・外部電極
下地電極層：Ｃｕとガラスを含む電極
めっき層：第１のめっき層：Ｎｉ、第２のめっき層：Ｓｎ
◎ヒューズ部
・配設位置：図５を参照（ヒューズ部同士のＷ方向における間隔：５０μｍ）
・ヒューズ電極
材料：Ｎｉ
厚み：０．５μｍ、Ｗ寸法：５０μｍ
・セラミック層（第１のヒューズ電極と第２のヒューズ電極の間）
セラミック材料：ＢａＴｉＯ3
厚み：１５μｍ
実施例２の仕様は次の通りである。
◎積層体および外部電極
・サイズ（設計値）Ｌ×Ｗ×Ｔ：３．２ｍｍ×１．６ｍｍ×０．８５ｍｍ
・セラミック材料：ＢａＴｉＯ3
・静電容量：１０ｎＦ
・定格電圧：３５０Ｖ
・内部電極
材料：Ｎｉ
・セラミック層の厚み：２０μｍ（第１の内部電極層と第２の内部電極層の間の厚み）
・外部電極
下地電極層：Ｃｕとガラスを含む電極
めっき層：第１のめっき層：Ｎｉ、第２のめっき層：Ｓｎ
◎ヒューズ部
・配設位置：図５を参照（ヒューズ部同士のＷ方向における間隔：５０μｍ）
・ヒューズ電極
材料：Ｎｉ
厚み：０．５μｍ、Ｗ寸法：５０μｍ
・セラミック層（第１のヒューズ電極と第２のヒューズ電極の間）
セラミック材料：ＢａＴｉＯ3
厚み：１５μｍ
（実施例３）
実施例３の仕様は次の通りである。
◎積層体および外部電極
・サイズ（設計値）Ｌ×Ｗ×Ｔ：３．２ｍｍ×１．６ｍｍ×０．８５ｍｍ
・セラミック材料：ＢａＴｉＯ3
・静電容量：１０ｎＦ
・定格電圧：３５０Ｖ
・内部電極
材料：Ｎｉ
・セラミック層の厚み（第１の内部電極層と第２の内部電極層の間）：２０μｍ
・外部電極
下地電極層：Ｃｕとガラスを含む電極
めっき層：第１のめっき層：Ｎｉ、第２のめっき層：Ｓｎ
◎ヒューズ部
・配設位置：図６を参照
・ヒューズ電極
材料：Ｎｉ
厚み：０．５μｍ、Ｗ寸法：５０μｍ
・セラミック層（第１のヒューズ電極と第２のヒューズ電極の間）
セラミック材料：ＢａＴｉＯ3
厚み：１５μｍ
実施例３の仕様は次の通りである。
◎積層体および外部電極
・サイズ（設計値）Ｌ×Ｗ×Ｔ：３．２ｍｍ×１．６ｍｍ×０．８５ｍｍ
・セラミック材料：ＢａＴｉＯ3
・静電容量：１０ｎＦ
・定格電圧：３５０Ｖ
・内部電極
材料：Ｎｉ
・セラミック層の厚み（第１の内部電極層と第２の内部電極層の間）：２０μｍ
・外部電極
下地電極層：Ｃｕとガラスを含む電極
めっき層：第１のめっき層：Ｎｉ、第２のめっき層：Ｓｎ
◎ヒューズ部
・配設位置：図６を参照
・ヒューズ電極
材料：Ｎｉ
厚み：０．５μｍ、Ｗ寸法：５０μｍ
・セラミック層（第１のヒューズ電極と第２のヒューズ電極の間）
セラミック材料：ＢａＴｉＯ3
厚み：１５μｍ
（実施例４）
実施例４の仕様は次の通りである。
◎積層体および外部電極
・サイズ（設計値）Ｌ×Ｗ×Ｔ：３．２ｍｍ×１．６ｍｍ×０．８５ｍｍ
・セラミック材料：ＢａＴｉＯ3
・静電容量：１０ｎＦ
・定格電圧：３５０Ｖ
・内部電極
材料：Ｎｉ
・セラミック層の厚み（第１の内部電極層と第２の内部電極層の間）：２０μｍ
・外部電極
下地電極層：Ｃｕとガラスを含む電極
めっき層：第１のめっき層：Ｎｉ、第２のめっき層：Ｓｎ
◎ヒューズ部
・配設位置：図７を参照（ヒューズ部同士のＷ方向における間隔：５０μｍ）
・ヒューズ電極
材料：Ｎｉ
厚み：０．５μｍ、Ｗ寸法：５０μｍ
・セラミック層（第１のヒューズ電極と第２のヒューズ電極の間）
セラミック材料：ＢａＴｉＯ3
厚み：１５μｍ
実施例４の仕様は次の通りである。
◎積層体および外部電極
・サイズ（設計値）Ｌ×Ｗ×Ｔ：３．２ｍｍ×１．６ｍｍ×０．８５ｍｍ
・セラミック材料：ＢａＴｉＯ3
・静電容量：１０ｎＦ
・定格電圧：３５０Ｖ
・内部電極
材料：Ｎｉ
・セラミック層の厚み（第１の内部電極層と第２の内部電極層の間）：２０μｍ
・外部電極
下地電極層：Ｃｕとガラスを含む電極
めっき層：第１のめっき層：Ｎｉ、第２のめっき層：Ｓｎ
◎ヒューズ部
・配設位置：図７を参照（ヒューズ部同士のＷ方向における間隔：５０μｍ）
・ヒューズ電極
材料：Ｎｉ
厚み：０．５μｍ、Ｗ寸法：５０μｍ
・セラミック層（第１のヒューズ電極と第２のヒューズ電極の間）
セラミック材料：ＢａＴｉＯ3
厚み：１５μｍ
（実施例５）
実施例５の仕様は次の通りである。
◎積層体および外部電極
・サイズ（設計値）Ｌ×Ｗ×Ｔ：３．２ｍｍ×１．６ｍｍ×０．８５ｍｍ
・セラミック材料：ＢａＴｉＯ3
・静電容量：１０ｎＦ
・定格電圧：３５０Ｖ
・内部電極
材料：Ｎｉ
・セラミック層の厚み（第１の内部電極層と第２の内部電極層の間）：２０μｍ
・外部電極
下地電極層：Ｃｕとガラスを含む電極
めっき層：第１のめっき層：Ｎｉ、第２のめっき層：Ｓｎ
◎ヒューズ部
・配設位置：図８を参照
・ヒューズ電極
材料：Ｎｉ
厚み：０．５μｍ、Ｗ寸法：５０μｍ
・セラミック層（第１のヒューズ電極と第２のヒューズ電極の間）
セラミック材料：ＢＴ系だが、絶縁破壊電圧が低い組成：εｒ３０００
厚み ：２０μｍ
実施例５の仕様は次の通りである。
◎積層体および外部電極
・サイズ（設計値）Ｌ×Ｗ×Ｔ：３．２ｍｍ×１．６ｍｍ×０．８５ｍｍ
・セラミック材料：ＢａＴｉＯ3
・静電容量：１０ｎＦ
・定格電圧：３５０Ｖ
・内部電極
材料：Ｎｉ
・セラミック層の厚み（第１の内部電極層と第２の内部電極層の間）：２０μｍ
・外部電極
下地電極層：Ｃｕとガラスを含む電極
めっき層：第１のめっき層：Ｎｉ、第２のめっき層：Ｓｎ
◎ヒューズ部
・配設位置：図８を参照
・ヒューズ電極
材料：Ｎｉ
厚み：０．５μｍ、Ｗ寸法：５０μｍ
・セラミック層（第１のヒューズ電極と第２のヒューズ電極の間）
セラミック材料：ＢＴ系だが、絶縁破壊電圧が低い組成：εｒ３０００
厚み ：２０μｍ
（実施例６）
実施例６の仕様は次の通りである。
◎積層体および外部電極
・サイズ（設計値）Ｌ×Ｗ×Ｔ：３．２ｍｍ×１．６ｍｍ×０．８５ｍｍ
・セラミック材料：ＢａＴｉＯ3
・静電容量：１０ｎＦ
・定格電圧：３５０Ｖ
・内部電極
材料：Ｎｉ
・セラミック層の厚み（第１の内部電極層と第２の内部電極層の間）：２０μｍ
・外部電極
下地電極層：Ｃｕとガラスを含む電極
めっき層：第１のめっき層：Ｎｉ、第２のめっき層：Ｓｎ
◎ヒューズ部
・配設位置：図９を参照（ヒューズ部同士のＷ方向における間隔：５０μｍ）
・ヒューズ電極
材料：Ｎｉ
厚み：０．５μｍ、Ｗ寸法：５０μｍ
・セラミック層（第１のヒューズ電極と第２のヒューズ電極の間）
セラミック材料：ＢＴ系だが、絶縁破壊電圧が低い組成：εｒ３０００
厚み ：２０μｍ
実施例６の仕様は次の通りである。
◎積層体および外部電極
・サイズ（設計値）Ｌ×Ｗ×Ｔ：３．２ｍｍ×１．６ｍｍ×０．８５ｍｍ
・セラミック材料：ＢａＴｉＯ3
・静電容量：１０ｎＦ
・定格電圧：３５０Ｖ
・内部電極
材料：Ｎｉ
・セラミック層の厚み（第１の内部電極層と第２の内部電極層の間）：２０μｍ
・外部電極
下地電極層：Ｃｕとガラスを含む電極
めっき層：第１のめっき層：Ｎｉ、第２のめっき層：Ｓｎ
◎ヒューズ部
・配設位置：図９を参照（ヒューズ部同士のＷ方向における間隔：５０μｍ）
・ヒューズ電極
材料：Ｎｉ
厚み：０．５μｍ、Ｗ寸法：５０μｍ
・セラミック層（第１のヒューズ電極と第２のヒューズ電極の間）
セラミック材料：ＢＴ系だが、絶縁破壊電圧が低い組成：εｒ３０００
厚み ：２０μｍ
（実施例７）
実施例７の仕様は次の通りである。
◎積層体および外部電極
・サイズ（設計値）Ｌ×Ｗ×Ｔ：３．２ｍｍ×１．６ｍｍ×０．８５ｍｍ
・セラミック材料：ＢａＴｉＯ3
・静電容量：１０ｎＦ
・定格電圧：３５０Ｖ
・内部電極
材料：Ｎｉ
・セラミック層の厚み（第１の内部電極層と第２の内部電極層の間）：２０μｍ
・外部電極
下地電極層：Ｃｕとガラスを含む電極
めっき層：第１のめっき層：Ｎｉ、第２のめっき層：Ｓｎ
◎ヒューズ部
・配設位置：図１０を参照
・ヒューズ電極
材料：Ｎｉ
厚み：０．５μｍ、Ｗ寸法：５０μｍ
・セラミック層（第１のヒューズ電極と第２のヒューズ電極の間）
セラミック材料：ＢＴ系だが、絶縁破壊電圧が低い組成：εｒ３０００
厚み ：２０μｍ
実施例７の仕様は次の通りである。
◎積層体および外部電極
・サイズ（設計値）Ｌ×Ｗ×Ｔ：３．２ｍｍ×１．６ｍｍ×０．８５ｍｍ
・セラミック材料：ＢａＴｉＯ3
・静電容量：１０ｎＦ
・定格電圧：３５０Ｖ
・内部電極
材料：Ｎｉ
・セラミック層の厚み（第１の内部電極層と第２の内部電極層の間）：２０μｍ
・外部電極
下地電極層：Ｃｕとガラスを含む電極
めっき層：第１のめっき層：Ｎｉ、第２のめっき層：Ｓｎ
◎ヒューズ部
・配設位置：図１０を参照
・ヒューズ電極
材料：Ｎｉ
厚み：０．５μｍ、Ｗ寸法：５０μｍ
・セラミック層（第１のヒューズ電極と第２のヒューズ電極の間）
セラミック材料：ＢＴ系だが、絶縁破壊電圧が低い組成：εｒ３０００
厚み ：２０μｍ
（実施例８）
実施例８の仕様は次の通りである。
◎積層体および外部電極
・サイズ（設計値）Ｌ×Ｗ×Ｔ：３．２ｍｍ×１．６ｍｍ×０．８５ｍｍ
・セラミック材料：ＢａＴｉＯ3
・静電容量：１０ｎＦ
・定格電圧：３５０Ｖ
・内部電極
材料：Ｎｉ
・セラミック層の厚み（第１の内部電極層と第２の内部電極層の間）：２０μｍ
・外部電極
下地電極層：Ｃｕとガラスを含む電極
めっき層：第１のめっき層：Ｎｉ、第２のめっき層：Ｓｎ
◎ヒューズ部
・配設位置：図１１を参照（ヒューズ部同士のＷ方向における間隔：５０μｍ）
・ヒューズ電極
材料：Ｎｉ
厚み：０．５μｍ、Ｗ寸法：５０μｍ
・セラミック層（第１のヒューズ電極と第２のヒューズ電極の間）
セラミック材料：ＢＴ系だが、絶縁破壊電圧が低い組成：εｒ３０００
厚み ：２０μｍ
実施例８の仕様は次の通りである。
◎積層体および外部電極
・サイズ（設計値）Ｌ×Ｗ×Ｔ：３．２ｍｍ×１．６ｍｍ×０．８５ｍｍ
・セラミック材料：ＢａＴｉＯ3
・静電容量：１０ｎＦ
・定格電圧：３５０Ｖ
・内部電極
材料：Ｎｉ
・セラミック層の厚み（第１の内部電極層と第２の内部電極層の間）：２０μｍ
・外部電極
下地電極層：Ｃｕとガラスを含む電極
めっき層：第１のめっき層：Ｎｉ、第２のめっき層：Ｓｎ
◎ヒューズ部
・配設位置：図１１を参照（ヒューズ部同士のＷ方向における間隔：５０μｍ）
・ヒューズ電極
材料：Ｎｉ
厚み：０．５μｍ、Ｗ寸法：５０μｍ
・セラミック層（第１のヒューズ電極と第２のヒューズ電極の間）
セラミック材料：ＢＴ系だが、絶縁破壊電圧が低い組成：εｒ３０００
厚み ：２０μｍ
（実施例９）
実施例９の仕様は次の通りである。
◎積層体および外部電極
・サイズ（設計値）Ｌ×Ｗ×Ｔ：３．２ｍｍ×１．６ｍｍ×０．８５ｍｍ
・セラミック材料：ＢａＴｉＯ3
・静電容量：１０ｎＦ
・定格電圧：３５０Ｖ
・内部電極
材料：Ｎｉ
・セラミック層の厚み（第１の内部電極層と第２の内部電極層の間）：２０μｍ
・外部電極
下地電極層：Ｃｕとガラスを含む電極
めっき層：第１のめっき層：Ｎｉ、第２のめっき層：Ｓｎ
◎ヒューズ部
・配設位置：図１２および図１３を参照
・ヒューズ電極
材料：Ｎｉ
厚み：０．５μｍ、Ｗ寸法：５０μｍ
第１のヒューズ電極の第１の端面とは反対側の先端部分の厚み：５μｍ
・セラミック層（第１のヒューズ電極と第２のヒューズ電極の間）
セラミック材料：ＢａＴｉＯ3
厚み ：２０μｍ
実施例９の仕様は次の通りである。
◎積層体および外部電極
・サイズ（設計値）Ｌ×Ｗ×Ｔ：３．２ｍｍ×１．６ｍｍ×０．８５ｍｍ
・セラミック材料：ＢａＴｉＯ3
・静電容量：１０ｎＦ
・定格電圧：３５０Ｖ
・内部電極
材料：Ｎｉ
・セラミック層の厚み（第１の内部電極層と第２の内部電極層の間）：２０μｍ
・外部電極
下地電極層：Ｃｕとガラスを含む電極
めっき層：第１のめっき層：Ｎｉ、第２のめっき層：Ｓｎ
◎ヒューズ部
・配設位置：図１２および図１３を参照
・ヒューズ電極
材料：Ｎｉ
厚み：０．５μｍ、Ｗ寸法：５０μｍ
第１のヒューズ電極の第１の端面とは反対側の先端部分の厚み：５μｍ
・セラミック層（第１のヒューズ電極と第２のヒューズ電極の間）
セラミック材料：ＢａＴｉＯ3
厚み ：２０μｍ
（比較例１）
比較例１は、ヒューズ部が配設されない点を除いて、実施例１と同じ構造である。
比較例１は、ヒューズ部が配設されない点を除いて、実施例１と同じ構造である。
（試験方法）
この発明の効果を確認するために発明者らが行った実験例１の試験方法について、図１４に基づいて説明する。図１４は、この発明に係る積層セラミックコンデンサの効果を確かめるために発明者らが行った実験例１において用いた回路図である。試験用回路１００において、図中右側に接続されたコンデンサが評価用コンデンサ１０（すなわち、実施例１〜９または比較例１）である。また、図中左側にはＤＣ電源１１０が接続され、図中中央にはダンプコンデンサ１２０が接続される。ダンプコンデンサ１２０は、評価用コンデンサ１０と比較して、静電容量が１０倍程度であり、且つ絶縁破壊電圧が２倍以上である。また、ＤＣ電源１１０とダンプコンデンサ１２０の間にはスイッチ１３０ａが設けられ、ダンプコンデンサ１２０と評価用コンデンサ１０の間にはスイッチ１３０ｂが設けられる。初期状態において、スイッチ１３０ａおよびスイッチ１３０ｂは、ともに開かれた状態とする。
この発明の効果を確認するために発明者らが行った実験例１の試験方法について、図１４に基づいて説明する。図１４は、この発明に係る積層セラミックコンデンサの効果を確かめるために発明者らが行った実験例１において用いた回路図である。試験用回路１００において、図中右側に接続されたコンデンサが評価用コンデンサ１０（すなわち、実施例１〜９または比較例１）である。また、図中左側にはＤＣ電源１１０が接続され、図中中央にはダンプコンデンサ１２０が接続される。ダンプコンデンサ１２０は、評価用コンデンサ１０と比較して、静電容量が１０倍程度であり、且つ絶縁破壊電圧が２倍以上である。また、ＤＣ電源１１０とダンプコンデンサ１２０の間にはスイッチ１３０ａが設けられ、ダンプコンデンサ１２０と評価用コンデンサ１０の間にはスイッチ１３０ｂが設けられる。初期状態において、スイッチ１３０ａおよびスイッチ１３０ｂは、ともに開かれた状態とする。
まず、スイッチ１３０ａを閉じることにより、ダンプコンデンサ１２０に電荷を蓄える。このときの印加電圧は、評価用コンデンサ１０の絶縁破壊電圧の平均値の１．５倍程度である。
次に、閉じられていたスイッチ１３０ａを開く。
そして、スイッチ１３０ｂを閉じることにより、ダンプコンデンサ１２０に蓄えられた電荷を評価用コンデンサ１０に流入させる。このとき、評価用コンデンサ１０の絶縁破壊電圧の平均値の１．５倍程度まで電圧を昇圧させる。ショートが発生した場合には速やかに１３０ｂを開き、評価用コンデンサ１０への電荷の流入を止める。
ここで、ヒューズ部が作動した場合、昇圧の途中で一旦ショートに至った後に絶縁復帰する。一方、ヒューズ部が作動しなかった場合、第１の内部電極層と第２の内部電極層の間でショートモードに至るため、絶縁復帰せずにショート状態が維持される。
（評価方法）
絶縁抵抗計（ＡＤＣ社製 ８３４０Ａ）を用いて、電圧２５０Ｖおよび時間３０ｓの値で測定を行った。絶縁抵抗が１００Ωより大きい試料を良品と評価した。具体的には、ヒューズ部がショートして蓄えた電荷が通電され、ヒューズ部が溶断し、最終的にヒューズ部がオープンとなった後、第１の内部電極層と第２の内部電極層とがセラミック層を介して対向する領域により、初期状態と同じ静電容量（Ｃ）、誘電正接（ＤＦ）および絶縁抵抗（ＩＲ）を維持した試料を良品であると評価した。一方、絶縁抵抗が１００Ω以下の試料を不良品と評価した。具体的には、ヒューズ部が作動しないことで、絶縁破壊電圧よりも高い電圧が印加されて第１の内部電極層と第２の内部電極層の間でショートモードに至り、第１の内部電極層と第２の内部電極層がショート状態を維持した試料を不良品であると評価した。なお、静電容量（Ｃ）、誘電正接（ＤＦ）の測定方法は、Ｃメーター（Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ社製 ４２７８Ａ）を用いて、１ｋＨｚ、０．５Ｖｒｍｓの条件で得られる静電容量（Ｃ）、誘電正接（ＤＦ）を測定した。また、絶縁抵抗（ＩＲ）の測定方法は、ＩＲメーター（ＡＤＣ社製 ８３４０Ａ）を用いて、２５０Ｖ、３０ｓ印加後の絶縁抵抗（ＩＲ）を測定した。
絶縁抵抗計（ＡＤＣ社製 ８３４０Ａ）を用いて、電圧２５０Ｖおよび時間３０ｓの値で測定を行った。絶縁抵抗が１００Ωより大きい試料を良品と評価した。具体的には、ヒューズ部がショートして蓄えた電荷が通電され、ヒューズ部が溶断し、最終的にヒューズ部がオープンとなった後、第１の内部電極層と第２の内部電極層とがセラミック層を介して対向する領域により、初期状態と同じ静電容量（Ｃ）、誘電正接（ＤＦ）および絶縁抵抗（ＩＲ）を維持した試料を良品であると評価した。一方、絶縁抵抗が１００Ω以下の試料を不良品と評価した。具体的には、ヒューズ部が作動しないことで、絶縁破壊電圧よりも高い電圧が印加されて第１の内部電極層と第２の内部電極層の間でショートモードに至り、第１の内部電極層と第２の内部電極層がショート状態を維持した試料を不良品であると評価した。なお、静電容量（Ｃ）、誘電正接（ＤＦ）の測定方法は、Ｃメーター（Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ社製 ４２７８Ａ）を用いて、１ｋＨｚ、０．５Ｖｒｍｓの条件で得られる静電容量（Ｃ）、誘電正接（ＤＦ）を測定した。また、絶縁抵抗（ＩＲ）の測定方法は、ＩＲメーター（ＡＤＣ社製 ８３４０Ａ）を用いて、２５０Ｖ、３０ｓ印加後の絶縁抵抗（ＩＲ）を測定した。
（実験結果）
実験例１の結果は表１に示す通りである。
実験例１の結果は表１に示す通りである。
表１に示すように、実施例１〜９は、不良品の個数がいずれも０個であった。一方、比較例１は、１０個全てが不良品であった。以上の結果から、この発明に係る積層セラミックコンデンサの効果を確認することができた。具体的には、異常電圧が印加された場合、ヒューズ部７０が最初にショートするが、Ｗ寸法が短いため溶断されてオープンとなる。したがって、第１の内部電極層５０ａおよび第２の内部電極層５０ｂにより、異常電圧印加後も静電容量がほとんど変化せず、通常のコンデンサとして継続使用することができる。すなわち、この発明に係る積層セラミックコンデンサは、異常電圧印加時にヒューズ部が作動することで発煙や発火に至ることを防止し、且つヒューズ部が作動した後においてもコンデンサとしての機能を失うことがない。
１３．実験例２
以下、この発明の効果を確認するために発明者らが行った実験例２について説明する。この実験例では、ワイブル解析に基づいて図１５のグラフおよび表２を作成し、好ましいヒューズ部７０の絶縁破壊電圧を確認した。図１５は、この発明に係る積層セラミックコンデンサの効果を確かめるために発明者らが行った解析結果を示すグラフである。図１５において、横軸ｘのＢＤＶ［Ｖ］はヒューズ部の絶縁破壊電圧［Ｖ］を意味し、縦軸ｙのＦ（ｔ）［％］は第１の内部電極層と第２の内部電極層とがセラミック層を介して対向する領域の絶縁破壊による累積故障率［％］を意味する。図１５のグラフは、ｙ＝１６．４３ｌｎ（ｘ）−８２．２３に基づいてプロットされたものである。そして、表２において、ヒューズ部の絶縁破壊電圧の評価結果を示した。表２において、「Ｇ」は良品（Ｇｏｏｄ）を意味し、「ＮＧ」は不良品（Ｎｏ Ｇｏｏｄ）を意味する。
以下、この発明の効果を確認するために発明者らが行った実験例２について説明する。この実験例では、ワイブル解析に基づいて図１５のグラフおよび表２を作成し、好ましいヒューズ部７０の絶縁破壊電圧を確認した。図１５は、この発明に係る積層セラミックコンデンサの効果を確かめるために発明者らが行った解析結果を示すグラフである。図１５において、横軸ｘのＢＤＶ［Ｖ］はヒューズ部の絶縁破壊電圧［Ｖ］を意味し、縦軸ｙのＦ（ｔ）［％］は第１の内部電極層と第２の内部電極層とがセラミック層を介して対向する領域の絶縁破壊による累積故障率［％］を意味する。図１５のグラフは、ｙ＝１６．４３ｌｎ（ｘ）−８２．２３に基づいてプロットされたものである。そして、表２において、ヒューズ部の絶縁破壊電圧の評価結果を示した。表２において、「Ｇ」は良品（Ｇｏｏｄ）を意味し、「ＮＧ」は不良品（Ｎｏ Ｇｏｏｄ）を意味する。
第１の内部電極層の層数と第２の内部電極層の層数との和をｎとしたとき、ヒューズ部の絶縁破壊電圧は、第１の内部電極層と第２の内部電極層とがセラミック層を介して対向する領域の絶縁破壊による累積故障率を１０／ｎ％以下とするように設定されることが好ましい。例えば、第１の内部電極層の層数と第２の内部電極層の層数との和を１００層としたとき、第１の内部電極層と第２の内部電極層とがセラミック層を介して対向する領域の絶縁破壊による累積故障率は０．１％である。したがって、図１５に基づいて、ヒューズ部の絶縁破壊電圧は、１００Ｖ以下となるように設定することが好ましい。このようにヒューズ部の絶縁破壊電圧を設定することで、異常電圧印加時に最初にヒューズ部が絶縁破壊され、その後に絶縁復帰する可能性を向上させることができる。
なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。
１０ 積層セラミックコンデンサ
２０ 積層体
２２ａ 第１の主面
２２ｂ 第２の主面
２４ａ 第１の側面
２４ｂ 第２の側面
２６ａ 第１の端面
２６ｂ 第２の端面
３０ 内層部
３２ａ 第１の外層部
３２ｂ 第２の外層部
３４ａ 第１の側部
３４ｂ 第２の側部
３６ａ 第１の端部
３６ｂ 第２の端部
４０ セラミック層
５０ａ 第１の内部電極層
５０ｂ 第２の内部電極層
６０ａ 第１の外部電極
６０ｂ 第２の外部電極
７０ ヒューズ部
７２ａ 第１のヒューズ電極
７２ｂ 第２のヒューズ電極
１００ 試験用回路
１１０ ＤＣ電源
１２０ ダンプコンデンサ
１３０ａ、１３０ｂ スイッチ
２０ 積層体
２２ａ 第１の主面
２２ｂ 第２の主面
２４ａ 第１の側面
２４ｂ 第２の側面
２６ａ 第１の端面
２６ｂ 第２の端面
３０ 内層部
３２ａ 第１の外層部
３２ｂ 第２の外層部
３４ａ 第１の側部
３４ｂ 第２の側部
３６ａ 第１の端部
３６ｂ 第２の端部
４０ セラミック層
５０ａ 第１の内部電極層
５０ｂ 第２の内部電極層
６０ａ 第１の外部電極
６０ｂ 第２の外部電極
７０ ヒューズ部
７２ａ 第１のヒューズ電極
７２ｂ 第２のヒューズ電極
１００ 試験用回路
１１０ ＤＣ電源
１２０ ダンプコンデンサ
１３０ａ、１３０ｂ スイッチ
Claims (7)
- 複数のセラミック層と、複数の第１の内部電極層と、複数の第２の内部電極層とが交互に積層されることにより直方体状に形成され、積層方向において相対する第１の主面および第２の主面と、前記積層方向に直交する幅方向において相対する第１の側面および第２の側面と、前記積層方向および前記幅方向に直交する長さ方向において相対する第１の端面および第２の端面とを含む積層体と、
少なくとも前記第１の端面に形成されることにより、前記第１の内部電極層に電気的に接続される第１の外部電極と、少なくとも前記第２の端面に形成されることにより、前記第２の内部電極層に電気的に接続される第２の外部電極とを備える積層セラミックコンデンサであって、
前記積層体の内部には、前記第１の端面において前記第１の外部電極に電気的に接続され、且つ前記第１の内部電極層および前記第２の内部電極層それぞれよりも前記幅方向の寸法が短い第１のヒューズ電極と、前記積層方向において前記第１のヒューズ電極に対向し、前記第２の端面において前記第２の外部電極に電気的に接続され、且つ前記第１の内部電極層および前記第２の内部電極層それぞれよりも前記幅方向の寸法が短い第２のヒューズ電極と、前記第１のヒューズ電極と前記第２のヒューズ電極との間に形成されるセラミック層とを有するヒューズ部が配設され、
前記ヒューズ部の絶縁破壊電圧は、前記第１の内部電極層と前記第２の内部電極層とが前記セラミック層を介して対向する領域の絶縁破壊電圧よりも低いことを特徴とする、積層セラミックコンデンサ。 - 前記第１のヒューズ電極と前記第２のヒューズ電極との間に位置する前記セラミック層の厚みは、前記第１の内部電極層と前記第２の内部電極層との間に位置する前記セラミック層の厚みよりも薄く形成される、請求項１に記載の積層セラミックコンデンサ。
- 前記第１のヒューズ電極と前記第２のヒューズ電極との間に位置する前記セラミック層の形成に用いられるセラミック材料の絶縁破壊電圧は、前記第１の内部電極層と前記第２の内部電極層との間に位置する前記セラミック層の形成に用いられるセラミック材料の絶縁破壊電圧よりも低い、請求項１または２に記載の積層セラミックコンデンサ。
- 前記第１のヒューズ電極の前記第１の端面とは反対側の先端部分および前記第２のヒューズ電極の前記第２の端面とは反対側の先端部分の少なくとも一方の厚みは、前記第１のヒューズ電極および前記第２のヒューズ電極の他の部分の厚みよりも厚く形成される、請求項１〜３のいずれかに記載の積層セラミックコンデンサ。
- 前記第１の内部電極層は、前記積層方向において前記第２の内部電極層に前記セラミック層を介して対向する第１の対向電極部と、前記第１の対向電極部から前記第１の端面までの第１の引出し電極部とを有し、且つ前記第２の内部電極層は、前記積層方向において前記セラミック層を介して前記第１の内部電極層に対向する第２の対向電極部と、前記第２の対向電極部から前記第２の端面までの第２の引出し電極部とを有し、
前記積層体は、
前記第１の対向電極部と前記第１の主面との間に位置する第１の外層部、および前記第２の対向電極部と前記第２の主面との間に位置する第２の外層部と、
前記第１の対向電極部と前記第１の側面との間に位置する第１の側部、および前記第２の対向電極部と前記第２の側面との間に位置する第２の側部と、
前記第１の対向電極部と前記第１の端面との間に位置する第１の端部、および前記第２の対向電極部と前記第２の端面との間に位置する第２の端部とをさらに含み、
前記ヒューズ部は、前記第１の外層部、前記第２の外層部、前記第１の側部および前記第２の側部の少なくとも１つに配設される、請求項１〜４のいずれかに記載の積層セラミックコンデンサ。 - 前記ヒューズ部は、前記第１の外層部と前記第１の側部とが重なる部分、前記第１の外層部と前記第２の側部とが重なる部分、前記第２の外層部と前記第１の側部とが重なる部分、および前記第２の外層部と前記第２の側部とが重なる部分の少なくとも１つに配設される、請求項５に記載の積層セラミックコンデンサ。
- 前記第１の内部電極層の層数と前記第２の内部電極層の層数との和をｎとしたとき、前記ヒューズ部の絶縁破壊電圧は、前記第１の内部電極層と前記第２の内部電極層とが前記セラミック層を介して対向する領域の絶縁破壊による累積故障率を１０／ｎ％以下とするように設定される、請求項１〜６のいずれかに記載の積層セラミックコンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016223758A JP2018082067A (ja) | 2016-11-17 | 2016-11-17 | 積層セラミックコンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016223758A JP2018082067A (ja) | 2016-11-17 | 2016-11-17 | 積層セラミックコンデンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018082067A true JP2018082067A (ja) | 2018-05-24 |
Family
ID=62198298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016223758A Pending JP2018082067A (ja) | 2016-11-17 | 2016-11-17 | 積層セラミックコンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2018082067A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113053661A (zh) * | 2019-12-27 | 2021-06-29 | 株式会社村田制作所 | 层叠陶瓷电容器 |
| US20230115369A1 (en) * | 2021-10-13 | 2023-04-13 | Samsung Electro-Mechanics Co., Ltd. | Manufacturing method of capacitor component |
| US11742142B2 (en) | 2021-02-09 | 2023-08-29 | Tdk Corporation | Capacitor component |
-
2016
- 2016-11-17 JP JP2016223758A patent/JP2018082067A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113053661A (zh) * | 2019-12-27 | 2021-06-29 | 株式会社村田制作所 | 层叠陶瓷电容器 |
| CN113053661B (zh) * | 2019-12-27 | 2022-12-02 | 株式会社村田制作所 | 层叠陶瓷电容器 |
| US11742142B2 (en) | 2021-02-09 | 2023-08-29 | Tdk Corporation | Capacitor component |
| US20230115369A1 (en) * | 2021-10-13 | 2023-04-13 | Samsung Electro-Mechanics Co., Ltd. | Manufacturing method of capacitor component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6929245B2 (ja) | 貫通型積層セラミックコンデンサ | |
| CN110010349B (zh) | 贯通型层叠陶瓷电容器 | |
| KR101474138B1 (ko) | 적층 세라믹 전자 부품 및 그 제조 방법 | |
| US10262800B2 (en) | Multilayer ceramic capacitor | |
| JP7301660B2 (ja) | キャパシタ部品 | |
| JP2020057754A (ja) | 積層セラミック電子部品 | |
| JP5777179B2 (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
| JP6020503B2 (ja) | 積層セラミック電子部品 | |
| US8971015B2 (en) | Electronic component | |
| JP2016009860A (ja) | 基板内蔵用積層セラミック電子部品、その製造方法及び積層セラミック電子部品内蔵型印刷回路基板 | |
| JP2017108057A (ja) | 積層セラミックコンデンサ | |
| JP6020502B2 (ja) | 積層セラミック電子部品 | |
| JP2011014698A (ja) | 電子部品 | |
| JP2019192862A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| JP2018082067A (ja) | 積層セラミックコンデンサ | |
| JP2022073955A (ja) | 積層型キャパシター | |
| JP7003889B2 (ja) | 積層セラミック電子部品およびその実装構造 | |
| JPH0897071A (ja) | 積層型磁器コンデンサ | |
| KR20190116134A (ko) | 적층 세라믹 전자 부품 | |
| US9368278B2 (en) | Multilayer ceramic capacitor, manufacturing method thereof, and board having the same mounted thereon | |
| JP2014078674A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP7437871B2 (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| JP2018133419A (ja) | 積層セラミックコンデンサ | |
| JP2020161785A (ja) | 積層型キャパシタ | |
| JP2022085818A (ja) | 積層型キャパシター |