KR20140024584A - 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품 - Google Patents

내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품 Download PDF

Info

Publication number
KR20140024584A
KR20140024584A KR1020120090689A KR20120090689A KR20140024584A KR 20140024584 A KR20140024584 A KR 20140024584A KR 1020120090689 A KR1020120090689 A KR 1020120090689A KR 20120090689 A KR20120090689 A KR 20120090689A KR 20140024584 A KR20140024584 A KR 20140024584A
Authority
KR
South Korea
Prior art keywords
powder
internal electrode
cobalt
chromium
multilayer ceramic
Prior art date
Application number
KR1020120090689A
Other languages
English (en)
Inventor
김종한
김응수
이승호
최재열
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120090689A priority Critical patent/KR20140024584A/ko
Priority to JP2012231112A priority patent/JP2014038820A/ja
Priority to US13/660,583 priority patent/US20140048750A1/en
Publication of KR20140024584A publication Critical patent/KR20140024584A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/12—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on chromium oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008—Thermistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors

Abstract

본 발명은 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 커패시터에 관한 것으로, 본 발명의 일 실시형태에 따른 내부전극용 도전성 페이스트 조성물은 금속 분말; 및 상기 금속 분말보다 융점이 높은 크롬(Cr) 또는 코발트(Co) 분말;을 포함할 수 있으며, 본 발명의 일 실시형태에 따른 내부전극용 도전성 페이스트 조성물은 내부 전극의 소성 수축 온도를 높이고, 내부전극의 연결성을 향상시킬 수 있다.

Description

내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품 {Conductive paste composition for internal electrode and multilayer ceramic electronic component containing the same}
본 발명은 내부 전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품에 관한 것으로, 보다 구체적으로는 금속 분말의 소결 수축을 제어할 수 있는 내부 전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품에 관한 것이다.
일반적으로 커패시터, 인턱터, 압전 소자, 바리스터, 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 소체, 소체 내부에 형성된 내부전극층 및 상기 내부전극층과 접속되도록 세라믹 소체 표면에 설치된 외부전극을 구비한다.
세라믹 전자부품 중 적층 세라믹 커패시터는 적층된 복수의 유전체층, 일 유전체층을 사이에 두고 대향 배치되는 내부전극층, 상기 내부전극층에 전기적으로 접속된 외부전극을 포함한다.
적층 세라믹 커패시터는 소형이면서 고용량이 보장되고, 실장이 용이하다는 장점으로 인하여 컴퓨터, PDA, 휴대폰 등의 이동 통신장치의 부품으로서 널리 사용되고 있다.
최근 전기, 전자기기 산업의 고성능화 및 경박단소화에 따라 전자부품에 있어서도 소형, 고성능 및 저가격화가 요구되고 있다.
특히 CPU의 고속화, 기기의 소형 경량화, 디지털화 및 고기능화가 진전됨에 따라, 적층 세라믹 커패시터(Multi Layer Ceramic Capacitor, 이하 'MLCC'라 한다.)도 소형화, 박층화, 고용량화, 고주파영역에서의 저임피던스화 등의 특성을 구현하기 위한 연구 개발이 활발히 진행되고 있다.
적층 세라믹 커패시터는 내부 전극용 도전성 페이스트와 세라믹 그린시트를 시트법이나 인쇄법 등에 의해 적층하고, 동시 소성하여 제조될 수 있다.
그러나, 유전체 층을 형성하기 위해서 세라믹 그린시트는 약 1100℃ 이상의 고온에서 소성되고, 도전성 페이스트는 보다 저온에서 소결 수축될 수 있다.
따라서, 세라믹 그린시트의 소성 중에 내부전극층의 과소성이 발생할 수 있고 이로 인하여 내부전극층이 뭉치거나 끊어질 수 있고, 내부전극층의 연결성이 저하될 수 있다.
일본공개특허공보 1998-324906
본 발명은 금속 분말의 소결 수축을 제어할 수 있는 내부 전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품을 제공하는 것이다.
본 발명의 일 실시형태는 금속 분말; 및 상기 금속 분말보다 융점이 높은 크롬(Cr) 또는 코발트(Co) 분말;을 포함하는 적층 세라믹 전자 부품의 내부전극용 도전성 페이스트 조성물을 제공한다.
상기 크롬(Cr) 또는 코발트(Co) 분말의 함량은 상기 금속 분말 100 중량부에 대하여 1 내지 20 중량부일 수 있다.
상기 금속 분말은 Ni, Mn, Cr, Co, Al 및 이들의 합금으로 이루어진 군으로부터 선택되는 하나 이상일 수 있다.
상기 금속 분말은 평균 입경이 50 내지 400nm일 수 있다.
상기 크롬(Cr) 또는 코발트(Co) 분말은 평균 입경이 10 내지 100nm일 수 있다.
본 발명의 다른 실시 형태는 세라믹 소체; 및 상기 세라믹 소체 내부에 형성되는 내부 전극층;을 포함하며, 상기 내부 전극층 내부에는 상기 내부 전극층을 형성하는 금속 분말보다 융점이 높은 크롬(Cr) 또는 코발트(Co) 분말이 트랩된 적층 세라믹 전자부품을 제공한다.
상기 크롬(Cr) 또는 코발트(Co) 분말은 일부가 산화된 형태일 수 있다.
상기 내부 전극층의 계면에 크롬(Cr) 또는 코발트(Co) 분말로 형성된 금속층이 존재할 수 있다.
상기 크롬(Cr) 또는 코발트(Co) 분말은 일부가 산화된 형태일 수 있다.
상기 금속 분말은 Ni, Mn, Cr, Co, Al 및 이들의 합금으로 이루어진 군으로부터 선택되는 하나 이상일 수 있다.
상기 크롬(Cr) 또는 코발트(Co) 분말의 함량은 상기 금속 분말 100 중량부에 대하여 1 내지 20 중량부일 수 있다.
상기 금속 분말은 평균 입경이 50 내지 400nm일 수 있다.
상기 크롬(Cr) 또는 코발트(Co) 분말은 평균 입경이 10 내지 100nm일 수 있다.
본 발명의 일 실시형태에 따른 내부전극용 도전성 페이스트 조성물은 내부 전극의 소성 수축 온도를 높이고, 내부전극의 연결성을 향상시킬 수 있다.
본 발명의 일 실시형태에 따른 내부전극용 도전성 페이스트 조성물은 금속 분말 내에 상기 금속 분말보다 융점이 높은 크롬(Cr) 또는 코발트(Co) 분말이 잘 분산될 수 있고, 약 1000℃ 이상까지 금속 분말의 소결이 억제될 수 있다.
본 발명의 일 실시형태에 따르면, 소성 과정의 승온 속도를 조절하면 내부전극용 도전성 페이스트 조성물 내의 고융점 금속 분말은 금속 분말 사이에서 빠져나가지 못하고 금속 분말의 입자 경계(grain boundary)에 트랩될 수 있다. 이에 따라, 내부 전극의 뭉침 현상이 억제되어 내부 전극의 연결성을 증가시킬 수 있다.
또한, 세라믹 전자 부품의 유전체층과 내부전극층의 계면 중 일 영역에는 크롬(Cr) 또는 코발트(Co) 분말이 존재할 수 있다.
또한 본 발명의 일 실시형태에 따르면, 내부전극용 도전성 페이스트에 고융점 금속 분말을 포함하여, 내부전극층 내에 고융점 금속 분말이 트랩되어 내부전극의 연결성을 향상시켜 보다 박층화된 내부전극층을 형성할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이고, 도 2는 도 1의 A-A'선을 따라 취한 적층 세라믹 커패시터를 나타내는 개략적인 단면도이다.
도 3은 본 발명의 일 실시형태에 따른 내부전극을 개략적으로 나타내는 일부 확대도이다.
도 4a 및 도 4b는 본 발명의 일 실시형태에 따른 내부전극용 도전성 페이스트의 소결 수축 거동을 개략적으로 나타내는 모식도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
본 발명의 일 실시형태는 세라믹 전자부품에 관한 것으로, 세라믹 재료를 사용하는 전자부품은 커패시터, 인턱터, 압전체 소자, 바리스터, 또는 서미스터 등이 있으며, 하기에서는 세라믹 전자부품의 일례로서 적층 세라믹 커패시터에 관하여 설명한다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이고, 도 2는 도 1의 A-A'선을 따라 취한 적층 세라믹 커패시터를 나타내는 개략적인 단면도이다.
도 1 및 도 2를 참조하면, 본 실시형태에 따른 적층 세라믹 커패시터는 세라믹 소체(110), 상기 세라믹 소체 내부에 형성된 내부 전극(121, 122), 상기 세라믹 소체(110)의 외표면에 형성되는 외부 전극(131, 132)을 포함할 수 있다.
상기 세라믹 소체(110)의 형상에 특별히 제한은 없지만, 일반적으로 직방체 형상일 수 있다. 또한, 그 치수에 특별히 제한은 없으나, 예를 들면 0.6mm×0.3mm 크기일 수 있고, 2.2 ㎌ 이상의 고적층 및 고용량 적층 세라믹 커패시터일 수 있다.
상기 세라믹 소체(110)는 복수 개의 유전체층(111)이 적층되어 형성될 수 있다. 상기 세라믹 소체(110)를 구성하는 복수의 유전체층(111)은 소결된 상태로서, 인접하는 유전체층끼리의 경계는 확인할 수 없을 정도로 일체화되어 있을 수 있다.
상기 유전체층(111)은 세라믹 분말을 포함하는 세라믹 그린시트의 소결에 의하여 형성될 수 있다.
상기 세라믹 분말은 당업계에서 일반적으로 사용되는 것이면 특별히 제한되지 않는다. 이에 제한되는 것은 아니나, 예를 들면 BaTiO3계 세라믹 분말을 포함할 수 있다. 상기 BaTiO3계 세라믹 분말은 이에 제한되는 것은 아니며, 예를 들면, BaTiO3에 Ca, Zr 등이 일부 고용된 (Ba1 - xCax)TiO3, Ba(Ti1 - yCay)O3, (Ba1 - xCax)(Ti1 -yZry)O3 또는 Ba(Ti1 - yZry)O3 등이 있다. 상기 세라믹 분말의 평균 입경은 이에 제한되는 것은 아니나, 예를 들면, 1.0㎛이하 일 수 있다.
또한, 상기 세라믹 그린시트는 상기 세라믹 분말과 함께 전이금속, 희토류 원소, 또는 Mg, Al 등을 포함할 수 있다.
상기 일 유전체층(111)의 두께는 적층 세라믹 커패시터의 용량 설계에 맞추어 적절히 변경될 수 있다. 이에 제한되는 것은 아니나, 예를 들면 소결 후 인접하는 내부전극(121, 122) 사이에 형성된 유전체층(111)의 두께는 1.0㎛이하 일 수 있다.
상기 세라믹 소체(110) 내부에는 내부전극(121, 122)이 형성될 수 있다. 상기 내부전극(121, 122)은 일 유전체층 상에 형성되어 적층되고, 소결에 의하여 일 유전체층을 사이에 두고, 상기 세라믹 소체(110) 내부에 형성될 수 있다.
상기 내부전극은 서로 다른 극성을 갖는 제1 내부전극(121) 및 제2 내부전극(122)을 한 쌍으로 할 수 있으며, 유전체층의 적층 방향에 따라 대향 배치될 수 있다. 상기 제1 및 제2 내부 전극(121, 122)의 말단은 세라믹 소체(110)의 일면으로 교대로 노출될 수 있다.
상기 각 내부 전극(121, 122)의 두께는 용도 등에 따라 적절히 결정할 수 있는데, 예를 들면, 1.0㎛이하 일 수 있다. 또는 0.1 내지 1.0㎛의 범위 내에서 선택될 수 있다.
상기 내부 전극(121, 122)은 본 발명의 일 실시형태에 따른 내부전극용 도전성 페이스트로 형성될 수 있다. 본 발명의 일 실시형태에 따른 내부전극용 도전성 페이스트는 금속 분말; 및 상기 금속 분말보다 융점이 높은 크롬(Cr) 또는 코발트(Co) 분말을 포함할 수 있다. 이에 대한 보다 구체적인 사항을 후술하도록 한다.
도 3은 본 발명의 일 실시형태에 따른 내부전극(121)을 개략적으로 나타내는 일부 확대도이다. 도 3을 참조하면, 본 발명의 일 실시형태에 따른 내부전극(121)은 내부전극 내에 트랩(trap)된 상기 금속 분말보다 융점이 높은 크롬(Cr) 또는 코발트(Co) 분말(22)을 포함할 수 있다.
상기 금속 분말보다 융점이 높은 크롬(Cr) 또는 코발트(Co) 분말(22)은 내부전극을 이루는 금속 입자(grain)의 계면 즉, 입계(grain boundary)에 트랩될 수 있다.
또한, 상기 크롬(Cr) 또는 코발트(Co) 분말은 일부가 산화된 형태일 수 있다.
상기 금속 분말보다 융점이 높은 크롬(Cr) 또는 코발트(Co) 분말(22)은 내부전극을 형성하는 금속 분말보다 융점이 높은 것으로, 금속 분말의 소결과정에서 금속 입자의 계면에 트랩될 수 있다.
또한, 상기 내부전극(121)의 일 표면의 일 영역, 즉 유전체층(111)과 내부전극(121)의 계면 중 일 영역에는 상기 금속 분말보다 융점이 높은 크롬(Cr) 또는 코발트(Co) 분말로 형성된 금속층(22a)이 형성될 수 있다.
또한, 상기 크롬(Cr) 또는 코발트(Co) 분말은 일부가 산화된 형태일 수 있다.
상기 고융점 금속층(22a)에 의하여 내부전극과 유전체층의 결합력은 강화될 수 있다.
상기 고융점 금속층(22a)은 전도체로 작용할 수 있어 적층 세라믹 커패시터의 용량의 저하는 거의 발생하지 않을 수 있다.
이는 후술하는 내부전극용 도전성 페이스트 조성물 및 내부전극의 형성과정에 의하여 보다 명확해 질 수 있다.
본 발명의 일 실시형태에 따르면, 세라믹 소체(110)의 외표면에는 외부 전극(131, 132)이 형성될 수 있고, 상기 외부전극(131, 132)은 내부전극(121, 122)과 전기적으로 연결될 수 있다. 보다 구체적으로, 상기 세라믹 소체(110)의 일면으로 노출된 제1 내부 전극(121)과 전기적으로 연결된 제1 외부전극(131)과 상기 세라믹 소체(110)의 타면으로 노출된 제2 내부 전극(122)과 전기적으로 연결된 제2 외부전극으로 구성될 수 있다.
또한 도시되지 않았으나, 제 1 및 제2 내부전극은 세라믹 소체 중 적어도 하나 이상의 면으로 노출될 수 있다. 또한 제1 및 제2 내부전극은 세라믹 본체의 동일 면으로 노출될 수 있다.
상기 외부 전극(131, 132)은 도전재를 포함하는 도전성 페이스트로 형성될 수 있다. 상기 도전성 페이스트에 포함되는 도전재는 특별히 제한되지 않지만, 예를 들면 Ni, Cu, 또는 이들 합금을 사용할 수 있다. 상기 외부 전극(131, 132)의 두께는 용도 등에 따라 적절히 결정할 수 있는데, 예를 들면 10 내지 50㎛ 정도일 수 있다.
이하, 본 발명의 일 실시형태에 따른 적층 세라믹 전자 부품의 내부전극용 도전성 페이스트 조성물에 관하여 설명한다.
도 4a 및 도 4b는 본 발명의 일 실시형태에 따른 내부전극용 도전성 페이스트의 소결 수축 거동을 개략적으로 나타내는 모식도로서, 이를 참조하여 설명하도록 한다.
본 발명의 일 실시형태에 따른 내부 전극용 도전성 페이스트 조성물은 금속 분말(21); 및 상기 금속 분말보다 융점이 높은 크롬(Cr) 또는 코발트(Co) 분말(22)을 포함할 수 있다.
본 발명의 일 실시형태에 따른 내부전극용 도전성 페이스트 조성물은 내부 전극의 소성 수축 온도를 높이고, 내부전극의 연결성을 향상시킬 수 있다.
상기 도전성 페이스트 조성물에 포함되는 금속 분말(21)의 종류는 특별히 제한되지 않으며, 예를 들면 비금속(base metal)을 사용할 수 있다.
이에 제한되는 것은 아니나, 예를 들면 Ni, Mn, Cr, Co, Al 또는 이들의 합금이 있고, 이들을 하나 이상 포함할 수 있다.
또한, 상기 금속 분말(21)의 평균 입경은 특별히 제한되지 않으나, 예를 들면 400nm이하일 수 있다.
보다 구체적으로 상기 금속 분말(21)의 평균 입경은 50 내지 400nm일 수 있다.
상기 도전성 페이스트 조성물에 포함되는 상기 크롬(Cr) 또는 코발트(Co) 분말(22)은 상기 금속 분말(21)보다 융점이 높은 것을 사용할 수 있다.
이에 제한되는 것은 아니나, 예를 들면 이들을 1종 이상 혼합하여 사용할 수 있다.
상기 크롬(Cr) 또는 코발트(Co) 분말(22)은 상기 금속 분말(21)보다 평균 입경이 작을 수 있다.
이에 제한되는 것은 아니나, 예를 들면 상기 크롬(Cr) 또는 코발트(Co) 분말의 평균 입경이 10 내지 100nm일 수 있다.
상기 크롬(Cr) 또는 코발트(Co) 분말(22)의 평균 입경이 상기 금속 분말(21)보다 작은 것을 사용함으로써, 상기 금속 분말(21) 사이에 분포될 수 있다.
상기 크롬(Cr) 또는 코발트(Co) 분말(22)은 금속 분말(21)의 소결 수축 개시 온도를 늦추고, 금속 분말(21)의 소결 수축을 억제할 수 있다.
보다 구체적으로, 상기 크롬(Cr) 또는 코발트(Co) 분말(22)은 금속 분말(21)의 소결 수축시 금속 분말 간의 접촉을 막아 금속 분말의 입성장을 억제할 수 있다.
예컨대, 크롬(Cr)의 융점은 1890℃ 정도이고, 코발트(Co)의 융점은 1768℃ 정도이며, 그 산화물의 경우에는 크롬 산화물(Cr2O3)의 경우 융점이 2435℃ 정도로서 금속 형태보다 융점이 높다.
따라서, 상기 금속 분말(21) 소결 수축을 억제하는 데 있어 보다 효과적일 수 있음을 알 수 있다.
본 발명의 일 실시형태에 따르면 상기 크롬(Cr) 또는 코발트(Co) 분말(22)의 함량은 상기 금속 분말(21) 100 중량부에 대하여 1 내지 20 중량부일 수 있다.
상기 크롬(Cr) 또는 코발트(Co) 분말(22)의 함량이 1 중량부 미만일 경우에는 전극의 연결성이 저하될 우려가 있고, 상기 크롬(Cr) 또는 코발트(Co) 분말(22)의 함량이 20 중량부를 초과할 경우에는 내부전극과 유전체층의 계면에 존재하는 산화물 형태의 금속의 양이 증가되어 정전용량을 저하시킬 우려가 있다.
본 발명의 일 실시형태에 따른 내부전극용 도전성 페이스트 조성물은 추가적으로 분산제, 바인더, 용제 등을 포함할 수 있다.
상기 바인더는 이에 제한되는 것은 아니나, 폴리비닐부티랄, 셀룰로오스계 수지 등을 사용할 수 있다. 상기 폴리비닐부티랄은 접착력이 강한 특성을 가져 내부전극용 도전성 페이스트와 세라믹 그린 시트의 접착 강도를 향상시킬 수 있다.
상기 셀룰로오스계 수지는 의자형 구조를 가지는 것으로 변형이 발생하였을 경우에 탄성에 의한 회복이 빠른 특성을 가지고 있다. 셀룰로오스 수지를 포함함에 따라 평탄한 인쇄면의 확보가 가능하다.
상기 용제는 특별히 제한되지 않으며, 예를 들면, 부틸카르비톨, 케로신 또는 테르피네올계 용제를 사용할 수 있다.
일반적으로 내부전극용 도전성 페이스트 조성물은 세라믹 그린시트에 인쇄되고, 적층 등의 과정을 거친 후 세라믹 그린시트와 동시에 소성될 수 있다.
또한, 내부전극으로 비금속을 사용하는 경우 대기 중에서 소성을 행하면 내부 전극이 산화될 수 있다.
따라서, 세라믹 그린시트와 내부전극의 동시 소성은 환원성 분위기에서 수행될 수 있다.
적층 세라믹 커패시터의 유전체 층은 약 1100℃ 이상의 고온에서 세라믹 그린시트를 소성하여 형성될 수 있다.
내부전극으로 Ni 등의 비금속을 사용하는 경우 저온인 400℃부터 산화가 일어나면서 소결 수축이 되고, 1000℃ 이상에서 급격히 소성될 수 있다. 내부전극이 급격히 소성되면 내부전극의 과소성으로 인하여 전극이 뭉치거나 끊어질 수 있으며, 내부전극의 연결성 및 용량이 저하될 수 있다. 또한 소성 후 크랙과 같은 적층 세라믹 커패시터의 내부구조 결함이 발생할 수 있다.
따라서 400 내지 500 ℃의 비교적 낮은 온도에서 소결이 시작되는 금속 분말의 소결 개시 온도를 최대한 지연시켜 유전체와의 수축율 차이를 최소화할 필요가 있다.
도 4a 및 도 4b는 본 발명의 일 실시형태에 따른 내부전극용 도전성 페이스트의 소결 수축 거동을 개략적으로 나타내는 모식도이다. 도 4a는 소성 공정의 초기를 나타내는 것으로, 금속 분말(21)의 소결 수축이 개시되기 전이고, 도 4b는 온도가 상승하여 금속 분말(21)의 소결 수축이 진행되고 있는 상태를 개략적으로 도시한 것이다.
도 4a 및 도 4b에서 세라믹 분말(11)은 소결 과정을 거쳐 도 2에 도시된 유전체층(111)을 형성할 수 있다.
도 4a 및 도 4b를 참조하면, 소성 공정의 초기단계에서 금속 분말(21)이 수축하고, 크롬(Cr) 또는 코발트(Co) 분말(22)은 금속 분말 사이에서 빠져나와 세라믹 분말(11)쪽으로 이동할 수 있다.
일반적으로 세라믹 분말이 수축하기 전에 금속 분말이 소결되어 내부전극을 형성하고, 세라믹 분말이 수축되는 과정에서 내부 전극이 뭉쳐 내부전극의 연결성이 저하될 수 있다.
그러나, 본 발명의 일 실시형태에 따라, 소성 온도가 금속 분말(21)보다 높은 미립의 크롬(Cr) 또는 코발트(Co) 분말(22)을 금속 분말(21) 내에 잘 분산시키면, 약 1000℃ 이상까지 금속 분말(21)의 소결이 억제될 수 있다. 약 1000℃까지 금속 분말(21)의 소결이 최대한 억제되고, 세라믹 분말(11)의 소결이 개시될 수 있다.
세라믹 분말(11)의 치밀화가 진행되면 내부 전극도 치밀화가 개시되면서 급속도로 소결이 진행될 수 있다. 이때, 승온 속도를 조절하면 크롬(Cr) 또는 코발트(Co) 분말(22)은 금속 분말 사이에서 빠져나가지 못하고 도 3에 도시된 바와 같이 금속 분말(21)의 입자 경계(grain boundary)에 트랩되어 금속 분말(21)의 입성장을 방해할 수 있다. 이에 따라, 내부 전극의 뭉침 현상이 억제되어 내부 전극의 연결성을 증가시킬 수 있다.
또한, 크롬(Cr) 또는 코발트(Co) 분말(22)의 일부는 내부 전극의 표면으로 밀려나 유전체층(111)과 내부전극(121)의 계면에 소량 분포할 수 있다. 상기 크롬(Cr) 또는 코발트(Co) 분말이 유전체층(111)과 내부전극(121)의 계면에 존재할 경우, 전극 연결성이 우수하여 유효 전극 면적이 증가될 수 있다.
또한, 상기 크롬(Cr) 또는 코발트(Co) 분말(22)은 금속층(22a)을 형성할 수 있다.
상기 크롬(Cr) 또는 코발트(Co) 분말로 형성된 금속층(22a)은 상기 금속의 함량 비율에 따라 전도체로 작용할 수 있으며, 크롬(Cr) 또는 코발트(Co) 분말의 함량을 조절하면 상기 크롬(Cr) 또는 코발트(Co) 분말의 일부가 산화물 형태로 존재하더라도 적층 세라믹 커패시터의 용량의 저하는 거의 발생하지 않을 수 있다.
최근 적층 세라믹 커패시터가 소형화 및 경량화됨에 따라 내부전극은 보다 박층화되고 있다. 박층의 내부전극을 형성하기 위하여 보다 미립의 금속 분말을 사용할 수 있으나, 이러한 경우 금속 분말의 소결 수축을 제어하기 어렵고, 내부전극의 연결성을 확보하기 어렵다.
그러나, 본 발명의 일 실시형태에 따르면, 상술한 바와 같이 내부전극용 도전성 페이스트에 금속 분말보다 융점이 높은 크롬(Cr) 또는 코발트(Co) 분말을 포함하여, 내부전극을 형성하는 금속 분말의 소결 수축 억제 효과를 얻을 수 있다.
또한, 상기 크롬(Cr) 또는 코발트(Co) 분말은 내부전극 내에 트랩되어 내부전극의 연결성을 향상시켜 보다 박층화된 내부전극을 형성할 수 있다.
이하, 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터의 제조방법을 설명한다.
본 발명의 일 실시예에 따라, 복수의 세라믹 그린시트가 마련될 수 있다. 상기 세라믹 그린시트는 세라믹 분말, 바인더, 용제 등을 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 수㎛의 두께를 갖는 시트(sheet)형으로 제작할 수 있다. 상기 세라믹 그린시트는 이후 소결되어 도 2에 도시된 바와 같이일 유전체층(111)을 형성할 수 있다.
다음으로, 상기 세라믹 그린시트 상에 내부전극용 도전성 페이스트를 도포하여 내부전극 패턴을 형성할 수 있다. 상기 내부전극 패턴은 스크린 인쇄법 또는 그라비아 인쇄법에 의하여 형성될 수 있다.
상기 내부전극용 도전성 페이스트 조성물은 본 발명의 일 실시형태에 따른 것을 사용할 수 있으며, 구체적인 성분 및 함량은 상술한 바와 같다.
이후, 상기 복수의 세라믹 그린시트를 적층하고, 적층 방향으로부터 가압하여, 적층된 세라믹 그린시트와 내부전극 페이스트를 서로 압착시킬 수 있다. 이렇게 하여, 세라믹 그린시트와 내부전극이 교대로 적층된 세라믹 적층체를 제조할 수 있다.
다음으로, 세라믹 적층체를 1개의 커패시터에 대응하는 영역마다 절단하여 칩화할 수 있다. 이때, 내부전극 패턴의 일단이 측면을 통하여 교대로 노출되도록 절단할 수 있다. 이 후, 칩화한 적층체를 소성하여 세라믹 소체를 제조할 수 있다. 상술한 바와 같이 상기 소성 공정은 환원 분위기에서 수행될 수 있다. 또한, 승온 속도를 조절하여 상기 소성 공정을 수행할 수 있다. 이에 제한되는 것은 아니나, 상기 승온 속도는 30℃/60s 내지 50℃/60s일 수 있다.
다음으로, 세라믹 소체의 측면을 덮으며, 세라믹 소체의 측면으로 노출된 내부전극과 전기적으로 연결되도록 외부전극을 형성할 수 있다. 이 후, 외부 전극의 표면에 니켈, 주석 등의 도금처리를 수행할 수 있다.
상술한 바와 같이, 내부전극(121)의 입자 경계(grain boundary)에 크롬(Cr) 또는 코발트(Co) 분말(22)이 트랩될 수 있고, 이에 따라 내부 전극의 연결성이 향상될 수 있다.
또한, 유전체층(111)과 내부전극(121)의 계면 중 일 영역에는 상기 크롬(Cr) 또는 코발트(Co) 분말로 형성된 금속층(22a)이 형성될 수 있다. 상기 금속층(22a)은 전도체로 작용할 수 있어 적층 세라믹 커패시터의 용량의 저하는 거의 발생하지 않을 수 있다.
본 발명의 일 실시예에 따라 내부전극용 도전성 페이스트 조성물을 제조하고, 이를 이용하여 적층 세라믹 커패시터를 제조하였다. 상기 도전성 페이스트 조성물은 금속 분말로 니켈 분말을 사용하였으며, 고융점 금속의 구체적인 종류 및 그 함량은 하기 표 1에 기재된 바와 같다.
[평가]
적층 세라믹 커패시터의 전극 연결성은 내부 전극의 일 단면에서 내부전극 전체 길이에 대하여 공극을 제외한 내부전극의 길이의 비를 계산한 값으로, 하기의 기준으로 평가하고, 하기 표 1에 나타내었다.
◎: 아주 양호(전극 연결성이 85%이상)
○: 양호(전극 연결성이 75%이상~85% 미만)
×: 불량(전극 연결성이 75%미만)
적층 세라믹 커패시터의 전기적 특성은 목표로 하는 용량, DF와 BDV, IR, 가속수명 등의 내전압 특성이 구현되는지를 평가하였다. 전기적 특성은 100 개의 칩에 대하여 측정하였으며, 기준에 적합한 칩의 개수에 따라 하기의 기준으로 평가하고, 하기 표 1에 나타내었다.
◎: 아주 양호(기준에 적합한 칩의 개수 85개 이상)
○: 양호(기준에 적합한 칩의 개수 75개 이상 ~85개 미만)
×: 불량(기준에 적합한 칩의 개수 75개 미만)
시료 니켈(Ni)
평균입경
(nm)		 고융점 금속 고융점 금속
평균입경
(nm)		 함량
(중량부/Ni)		 전극연결성(%) 전기적 특성
1 50 Cr 20 1.0 ○ ○
2 50 Cr 30 3.0 ○ ◎
3 50 Cr 50 10.0 ◎ ◎
4 50 Cr 50 20 ○ ○
5* 50 Cr 50 25 ◎ ×
6* 100 Cr 10 5.0 × ×
7 100 Cr 20 1.0 ◎ ◎
8 100 Cr 50 10.0 ○ ○
9 100 Cr 70 7.0 ○ ○
10 100 Cr 100 15 ○ ○
11* 200 Cr 20 0.7 × ×
12 200 Cr 50 2.0 ○ ◎
13 200 Cr 100 10 ○ ○
14* 200 Cr 100 22 × ○
15* 200 Cr 250 10 × ×
16 50 Co 20 1.0 ○ ○
17 50 Co 30 3.0 ○ ◎
18 50 Co 50 10.0 ◎ ◎
19 50 Co 50 20 ○ ○
20* 50 Co 50 25 ◎ ×
21* 100 Co 10 5.0 × ×
22 100 Co 20 1.0 ◎ ◎
23 100 Co 50 10.0 ○ ○
24 100 Co 70 7.0 ○ ○
25 100 Co 100 15 ○ ○
26* 200 Co 20 0.7 × ×
27 200 Co 50 2.0 ○ ◎
28 200 Co 100 10 ○ ○
29* 200 Co 100 22 × ○
30* 200 Co 250 10 × ×
상기 표 1을 참조하면, 고융점 금속 분말의 종류에 따라 함량을 조절하였으며, 상기 크롬(Cr) 또는 코발트(Co) 분말의 함량은 금속분말 100 중량부에 대하여 1.0 내지 20 중량부일 때, 75% 이상의 전극 연결성을 구현할 수 있었고, 전기적 특성이 우수함을 확인할 수 있었다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
110: 세라믹 소체 111: 유전체층
121, 122: 내부전극 131, 132: 외부전극
11: 세라믹 분말 21: 금속 분말
22: 고융점 크롬(Cr) 또는 코발트(Co) 분말
22a: 내부전극 계면에 형성된 고융점 크롬(Cr) 또는 코발트(Co) 분말로 형성된 금속층

Claims (13)

  1. 금속 분말; 및
    상기 금속 분말보다 융점이 높은 크롬(Cr) 또는 코발트(Co) 분말;
    을 포함하는 적층 세라믹 전자 부품의 내부전극용 도전성 페이스트 조성물.
  2. 제1항에 있어서,
    상기 크롬(Cr) 또는 코발트(Co) 분말의 함량은 상기 금속 분말 100 중량부에 대하여 1 내지 20 중량부인 적층 세라믹 전자 부품의 내부전극용 도전성 페이스트 조성물.
  3. 제1항에 있어서,
    상기 금속 분말은 Ni, Mn, Cr, Co, Al 및 이들의 합금으로 이루어진 군으로부터 선택되는 하나 이상인 적층 세라믹 전자 부품의 내부전극용 도전성 페이스트 조성물.
  4. 제1항에 있어서,
    상기 금속 분말은 평균 입경이 50 내지 400nm인 적층 세라믹 전자 부품의 내부전극용 도전성 페이스트 조성물.
  5. 제1항에 있어서,
    상기 크롬(Cr) 또는 코발트(Co) 분말은 평균 입경이 10 내지 100nm인 적층 세라믹 전자 부품의 내부전극용 도전성 페이스트 조성물.
  6. 세라믹 소체; 및
    상기 세라믹 소체 내부에 형성되는 내부 전극층;을 포함하며,
    상기 내부 전극층 내부에는 상기 내부 전극층을 형성하는 금속 분말보다 융점이 높은 크롬(Cr) 또는 코발트(Co) 분말이 트랩된 적층 세라믹 전자부품.
  7. 제6항에 있어서,
    상기 크롬(Cr) 또는 코발트(Co) 분말은 일부가 산화된 형태인 적층 세라믹 전자부품.
  8. 제6항에 있어서,
    상기 내부 전극층의 계면에 크롬(Cr) 또는 코발트(Co) 분말로 형성된 금속층이 존재하는 적층 세라믹 전자부품.
  9. 제8항에 있어서,
    상기 크롬(Cr) 또는 코발트(Co) 분말은 일부가 산화된 형태인 적층 세라믹 전자부품.
  10. 제6항에 있어서,
    상기 금속 분말은 Ni, Mn, Cr, Co, Al 및 이들의 합금으로 이루어진 군으로부터 선택되는 하나 이상인 적층 세라믹 전자 부품.
  11. 제6항에 있어서,
    상기 크롬(Cr) 또는 코발트(Co) 분말의 함량은 상기 금속 분말 100 중량부에 대하여 1 내지 20 중량부인 적층 세라믹 전자 부품.
  12. 제6항에 있어서,
    상기 금속 분말은 평균 입경이 50 내지 400nm인 적층 세라믹 전자 부품.
  13. 제6항에 있어서,
    상기 크롬(Cr) 또는 코발트(Co) 분말은 평균 입경이 10 내지 100nm인 적층 세라믹 전자 부품.
KR1020120090689A 2012-08-20 2012-08-20 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품 KR20140024584A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120090689A KR20140024584A (ko) 2012-08-20 2012-08-20 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품
JP2012231112A JP2014038820A (ja) 2012-08-20 2012-10-18 内部電極用導電性ペースト組成物及びこれを含む積層セラミック電子部品
US13/660,583 US20140048750A1 (en) 2012-08-20 2012-10-25 Conductive paste composition for internal electrode and multilayered ceramic electronic component containing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120090689A KR20140024584A (ko) 2012-08-20 2012-08-20 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품

Publications (1)

Publication Number Publication Date
KR20140024584A true KR20140024584A (ko) 2014-03-03

Family

ID=50099423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120090689A KR20140024584A (ko) 2012-08-20 2012-08-20 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품

Country Status (3)

Country Link
US (1) US20140048750A1 (ko)
JP (1) JP2014038820A (ko)
KR (1) KR20140024584A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016192477A (ja) * 2015-03-31 2016-11-10 Tdk株式会社 積層セラミック電子部品
KR102217288B1 (ko) * 2018-08-16 2021-02-19 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR102147408B1 (ko) * 2018-08-23 2020-08-24 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR20210012444A (ko) * 2019-07-25 2021-02-03 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR20220068567A (ko) * 2020-11-19 2022-05-26 삼성전기주식회사 적층형 전자 부품
JP2023050840A (ja) * 2021-09-30 2023-04-11 太陽誘電株式会社 セラミック電子部品およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5588272A (en) * 1978-12-26 1980-07-03 Matsushita Electric Ind Co Ltd Method for producing cell electrode substrate
JPS60240116A (ja) * 1984-05-14 1985-11-29 京セラ株式会社 積層型磁器コンデンサ
JPS61158122A (ja) * 1984-12-29 1986-07-17 太陽誘電株式会社 導電ペ−スト
JP3286651B2 (ja) * 1993-12-27 2002-05-27 株式会社住友金属エレクトロデバイス セラミック多層配線基板およびその製造法並びにセラミック多層配線基板用導電材料
JP3137035B2 (ja) * 1997-05-26 2001-02-19 昭栄化学工業株式会社 ニッケル粉末及びその製造方法
JP4548897B2 (ja) * 2000-03-31 2010-09-22 京セラ株式会社 導電性ペーストおよび積層型電子部品並びにその製法
JP2001307941A (ja) * 2000-04-21 2001-11-02 Shoei Chem Ind Co 端子電極ペーストおよび積層セラミックコンデンサの製造方法
CN1252755C (zh) * 2002-10-14 2006-04-19 清华大学 温度稳定型的贱金属内电极多层陶瓷电容器介电材料
JP4513981B2 (ja) * 2005-03-31 2010-07-28 Ｔｄｋ株式会社 積層セラミック電子部品及びその製造方法
JP4697539B2 (ja) * 2005-12-07 2011-06-08 昭栄化学工業株式会社 ニッケル粉末、導体ペーストおよびそれを用いた積層電子部品
TW200733143A (en) * 2006-01-23 2007-09-01 Hitachi Metals Ltd Conductor paste, multilayer ceramic substrate and fabrication method of multilayer ceramic substrate
WO2008075521A1 (ja) * 2006-12-19 2008-06-26 Murata Manufacturing Co., Ltd. 多層配線基板
JP5297011B2 (ja) * 2007-07-26 2013-09-25 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Also Published As

Publication number Publication date
JP2014038820A (ja) 2014-02-27
US20140048750A1 (en) 2014-02-20

Similar Documents

Publication Publication Date Title
US8737037B2 (en) Ceramic electronic component and method of manufacturing the same
KR101952843B1 (ko) 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품
KR101496814B1 (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
KR20130005518A (ko) 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품
US9202629B2 (en) Multilayer ceramic electronic component
JP7092320B2 (ja) 積層セラミック電子部品及びその製造方法
JP2012253337A (ja) 積層セラミック電子部品
KR20130111752A (ko) 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품
KR20140081568A (ko) 적층 세라믹 전자 부품
KR102189801B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20140020473A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20140024584A (ko) 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품
KR101792275B1 (ko) 내부 전극용 도전성 페이스트, 이를 포함하는 적층 세라믹 전자 부품 및 그 제조 방법
KR102048091B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
KR102029616B1 (ko) 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품
KR20190121138A (ko) 적층 세라믹 전자부품의 제조방법
KR101973450B1 (ko) 세라믹 전자부품 및 이의 제조방법
KR102198539B1 (ko) 내부전극용 도전성 페이스트 및 적층 세라믹 전자부품의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid