KR101514559B1 - 적층 세라믹 커패시터 및 그 실장 기판 - Google Patents
적층 세라믹 커패시터 및 그 실장 기판 Download PDFInfo
- Publication number
- KR101514559B1 KR101514559B1 KR1020130130472A KR20130130472A KR101514559B1 KR 101514559 B1 KR101514559 B1 KR 101514559B1 KR 1020130130472 A KR1020130130472 A KR 1020130130472A KR 20130130472 A KR20130130472 A KR 20130130472A KR 101514559 B1 KR101514559 B1 KR 101514559B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- buffer layer
- ceramic body
- thickness
- cover
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 38
- 239000000919 ceramic Substances 0.000 claims abstract description 78
- 239000010936 titanium Substances 0.000 claims description 39
- 239000011575 calcium Substances 0.000 claims description 29
- 229910052791 calcium Inorganic materials 0.000 claims description 18
- 229910052712 strontium Inorganic materials 0.000 claims description 18
- 229910052719 titanium Inorganic materials 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 17
- 230000032798 delamination Effects 0.000 claims description 14
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 claims description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 11
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 claims description 11
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 claims description 11
- 229910052726 zirconium Inorganic materials 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 description 13
- 238000005452 bending Methods 0.000 description 10
- 238000010304 firing Methods 0.000 description 10
- 239000000843 powder Substances 0.000 description 6
- 238000010030 laminating Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000000644 propagated effect Effects 0.000 description 5
- 239000002002 slurry Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000011358 absorbing material Substances 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
- H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
본 발명은 유전체층을 포함하는 세라믹 본체; 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극; 및 상기 세라믹 본체의 양 단면을 덮도록 형성된 제1 및 제2 외부 전극;을 포함하며, 상기 세라믹 본체는 용량 형성부인 액티브층과 상기 액티브층의 상면 및 하면 중 적어도 일면에 형성되는 용량 비형성부인 커버층을 포함하며, 상기 커버층은 내부에 적어도 하나 이상의 버퍼층을 포함하며, 상기 커버층의 두께를 tc 및 상기 버퍼층의 두께를 ti라 하면, 0.15 ≤ ti/tc ≤ 0.90을 만족하는 적층 세라믹 커패시터 및 그 실장 기판을 제공한다.
Description
본 발명은 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판에 관한 것이다.
최근, 전자 제품들의 소형화 추세에 따라, 적층 세라믹 전자 부품 역시 소형화되고, 대용량화될 것이 요구되고 있다.
이에 따라 유전체와 내부전극의 박막화, 다층화가 다양한 방법으로 시도되고 있으며, 근래에는 유전체층의 두께는 얇아지면서 적층수가 증가하는 적층 세라믹 전자 부품들이 제조되고 있다.
또한, 유전체층의 박막화를 위해 최근에 미세한 세라믹 분말을 사용하여 유전체층을 형성한 세라믹 전자 부품들이 제조되고 있다.
또한, 전자 부품의 소형 고용량 추세에 따라 용량 비형성부인 커버층의 두께 역시 작아지고 있는 추세이다.
한편, 상기 적층 세라믹 전자부품은 자동차, 의료 기기 등과 같이 고 신뢰성을 요구하는 분야에 사용됨에 따라 고 신뢰성이 요구되고 있는 실정이다.
상기 고 신뢰성 확보에 있어서 문제가 되는 요소는 외부 충격에 의한 부품의 크랙 발생 및 그에 따른 장비의 오작동 등이 있을 수 있다.
상기와 같이 적층 세라믹 전자 부품의 휨크랙 발생을 막기 위한 연구 및 제품 개발은 계속 진행되고 있으나 그 한계가 있는 실정이다.
구체적으로, 휨크랙에 의한 쇼트 발생을 방지하기 위하여 길이 방향 마진을 길게 하거나, 실장시 리드 프레임을 사용하는 방법 및 외부 전극을 충격 흡수 소재로 제작하는 방법 등이 적용되어 왔다.
그러나, 길이 방향 마진을 길게 하는 방법은 고용량 적층 세라믹 전자 부품의 적용에는 어려움이 있으며, 에폭시 등의 폴리머 재료를 외부 전극에 적용하는 방법 역시 휨강도 보증 면에서 한계가 있는 실정이다.
또한, 금속 리드 프레임을 사용하는 방법은 제조 단가가 높으며, 실장 면적 및 높이에 제한이 있어 문제가 있다.
따라서, 크랙 발생에 따른 신뢰성 저하를 막음과 동시에 휨강도 특성을 개선할 수 있는 연구는 여전히 필요한 실정이다.
본 발명은 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판에 관한 것이다.
본 발명의 일 실시형태는 유전체층을 포함하는 세라믹 본체; 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극; 및 상기 세라믹 본체의 양 단면을 덮도록 형성된 제1 및 제2 외부 전극;을 포함하며, 상기 세라믹 본체는 용량 형성부인 액티브층과 상기 액티브층의 상면 및 하면 중 적어도 일면에 형성되는 용량 비형성부인 커버층을 포함하며, 상기 커버층은 내부에 적어도 하나 이상의 버퍼층을 포함하며, 상기 커버층의 두께를 tc 및 상기 버퍼층의 두께를 ti라 하면, 0.15 ≤ ti/tc ≤ 0.90을 만족하는 적층 세라믹 커패시터를 제공한다.
본 발명의 일 실시예에서, 상기 세라믹 본체의 길이-두께 단면에 있어서, 상기 커버층과 버퍼층의 계면 및 상기 버퍼층의 내부 중 하나 이상에 박리(Delamination) 영역이 형성될 수 있다.
본 발명의 일 실시예에서, 상기 버퍼층은 상기 유전체층에 비해 소성 수축율이 더 작을 수 있다.
본 발명의 일 실시예에서, 상기 버퍼층은 칼슘(Ca), 스트론튬(Sr), 지르코늄(Zr) 및 티타늄(Ti)으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
본 발명의 일 실시예에서, 상기 버퍼층은 상기 칼슘(Ca), 스트론튬(Sr), 지르코늄(Zr) 및 티타늄(Ti)으로 이루어진 군으로부터 선택된 하나 이상을 각각 0.1 내지 0.9 몰 포함할 수 있다.
본 발명의 다른 실시형태는 유전체층을 포함하는 세라믹 본체; 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극; 및 상기 세라믹 본체의 양 단면을 덮도록 형성된 제1 및 제2 외부 전극;을 포함하며, 상기 세라믹 본체는 용량 형성부인 액티브층과 상기 액티브층의 상면 및 하면 중 적어도 일면에 형성되는 용량 비형성부인 커버층을 포함하며, 상기 커버층은 내부에 적어도 하나 이상의 버퍼층을 포함하며, 상기 버퍼층은 상기 유전체층에 비해 소성 수축율이 더 작은 적층 세라믹 커패시터를 제공한다.
본 발명의 일 실시예에서, 상기 세라믹 본체의 길이-두께 단면에 있어서, 상기 커버층과 버퍼층의 계면 및 상기 버퍼층의 내부 중 하나 이상에 박리(Delamination) 영역이 형성될 수 있다.
본 발명의 일 실시예에서, 상기 버퍼층은 칼슘(Ca), 스트론튬(Sr), 지르코늄(Zr) 및 티타늄(Ti)으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
본 발명의 일 실시예에서, 상기 버퍼층은 상기 칼슘(Ca), 스트론튬(Sr), 지르코늄(Zr) 및 티타늄(Ti)으로 이루어진 군으로부터 선택된 하나 이상을 각각 0.1 내지 0.9 몰 포함할 수 있다.
본 발명의 다른 실시형태는 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및 상기 인쇄회로기판 위에 설치된 적층 세라믹 커패시터;를 포함하며, 상기 적층 세라믹 커패시터는, 상기 적층 세라믹 커패시터는, 유전체층을 포함하는 세라믹 본체와 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극 및 상기 세라믹 본체의 양 단면을 덮도록 형성된 제1 및 제2 외부 전극을 포함하며, 상기 세라믹 본체는 용량 형성부인 액티브층과 상기 액티브층의 상면 및 하면 중 적어도 일면에 형성되는 용량 비형성부인 커버층을 포함하며, 상기 커버층은 내부에 적어도 하나 이상의 버퍼층을 포함하며, 상기 커버층의 두께를 tc 및 상기 버퍼층의 두께를 ti라 하면, 0.15 ≤ ti/tc ≤ 0.90을 만족하는 적층 세라믹 커패시터의 실장 기판을 제공한다.
본 발명의 일 실시예에서, 상기 세라믹 본체의 길이-두께 단면에 있어서, 상기 커버층과 버퍼층의 계면 및 상기 버퍼층의 내부 중 하나 이상에 박리(Delamination) 영역이 형성될 수 있다.
본 발명의 일 실시예에서, 상기 버퍼층은 상기 유전체층에 비해 소성 수축율이 더 작을 수 있다.
본 발명의 일 실시예에서, 상기 버퍼층은 칼슘(Ca), 스트론튬(Sr), 지르코늄(Zr) 및 티타늄(Ti)으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
본 발명의 일 실시예에서, 상기 버퍼층은 상기 칼슘(Ca), 스트론튬(Sr), 지르코늄(Zr) 및 티타늄(Ti)으로 이루어진 군으로부터 선택된 하나 이상을 각각 0.1 내지 0.9 몰 포함할 수 있다.
본 발명에 따르면 상하 커버층 즉, 최외곽 내부전극의 외측에 유전체층에 비하여 소성시 수축율이 작은 버퍼층을 적층함으로써, 적층 세라믹 전자부품의 휨강도 특성 개선 및 크랙 발생에 따른 신뢰성 저하를 방지할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 개략적으로 나타내는 사시도이다.
도 2는 도 1의 B-B' 단면도이다.
도 3은 도 2에서 S 영역의 확대도이다.
도 4는 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터의 소성시 수축 거동을 나타내는 도 1의 B-B' 단면도이다.
도 5는 본 발명의 다른 실시형태에 따른 도 1의 B-B' 단면도이다.
도 6은 본 발명의 또 다른 실시형태에 따른 도 1의 B-B' 단면도이다.
도 7은 도 1의 적층 세라믹 커패시터가 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
도 2는 도 1의 B-B' 단면도이다.
도 3은 도 2에서 S 영역의 확대도이다.
도 4는 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터의 소성시 수축 거동을 나타내는 도 1의 B-B' 단면도이다.
도 5는 본 발명의 다른 실시형태에 따른 도 1의 B-B' 단면도이다.
도 6은 본 발명의 또 다른 실시형태에 따른 도 1의 B-B' 단면도이다.
도 7은 도 1의 적층 세라믹 커패시터가 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.
또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
또한, 각 실시 예의 도면에 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.
본 발명의 실시 예들을 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도면 상에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 여기서, 두께 방향은 유전체층이 적층된 적층 방향과 동일한 개념으로 사용될 수 있다.
또한, 본 실시 형태에서는 설명의 편의를 위해 세라믹 본체의 길이 방향으로 제1 및 제2 외부 전극이 형성되는 면을 좌우 양 단면으로 설정하고, 이와 수직으로 교차되는 면을 좌우 측면으로 설정하여 함께 설명하기로 한다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 개략적으로 나타내는 사시도이다.
도 2는 도 1의 B-B' 단면도이다.
도 3은 도 2에서 S 영역의 확대도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 유전체층(11)을 포함하는 세라믹 본체(10); 상기 세라믹 본체(10) 내에서 상기 유전체층(11)을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극(21, 22); 및 상기 세라믹 본체(10)의 양 단면을 덮도록 형성된 제1 및 제2 외부 전극(31, 32);을 포함하며, 상기 세라믹 본체(10)는 용량 형성부인 액티브층(A)과 상기 액티브층(A)의 상면 및 하면 중 적어도 일면에 형성되는 용량 비형성부인 커버층(C)을 포함하며, 상기 커버층(C)은 내부에 적어도 하나 이상의 버퍼층(12)을 포함하며, 상기 커버층(C)의 두께를 tc 및 상기 버퍼층(12)의 두께를 ti라 하면, 0.15 ≤ ti/tc ≤ 0.90을 만족할 수 있다.
상기 세라믹 본체(10)는 복수의 유전체층(11)을 적층한 다음 소성하여 형성되며, 이러한 세라믹 본체(10)의 형상, 치수 및 유전체층(11)의 적층 수가 본 실시 형태에 도시된 것으로 한정되는 것은 아니다.
또한, 상기 세라믹 본체(10)를 형성하는 복수의 유전체층(11)은 소결된 상태로서, 인접하는 유전체층(11) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
이러한 세라믹 본체(10)는 커패시터의 용량 형성에 기여하는 부분으로서의 액티브층(A)과, 상하 마진부로서 액티브층(A)의 상하부에 각각 형성된 상부 및 하부 커버층(C)으로 구성될 수 있다.
상기 액티브층(A)은 유전체층(11)을 사이에 두고 복수의 제1 및 제2 내부 전극(21, 22)을 반복적으로 적층하여 형성될 수 있다.
이때, 유전체층(11)의 두께는 적층 세라믹 커패시터(1)의 용량 설계에 맞추어 임의로 변경할 수 있으며, 바람직하게 1 층의 두께는 소성 후 0.1 내지 10.0 ㎛이 되도록 구성할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
또한, 유전체층(11)은 고유전률을 갖는 세라믹 분말, 예를 들어 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
상기 상부 및 하부 커버층(C)은 내부 전극을 포함하지 않는 것을 제외하고는 유전체층(11)과 동일한 재질 및 구성을 가질 수 있다.
상기 상부 및 하부 커버층(C)은 단일 유전체층 또는 2 개 이상의 유전체층을 액티브층(A)의 상하 면에 각각 상하 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 제1 및 제2 내부 전극(21, 22)의 손상을 방지하는 역할을 수행할 수 있다.
한편, 상기 제1 및 제2 내부 전극(21, 22)은 서로 다른 극성을 갖는 한 쌍의 전극으로서, 유전체층(11) 상에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 형성될 수 있다.
또한, 상기 제1 및 제2 내부 전극(21, 22)은 유전체층(11)의 적층 방향을 따라 양 단면을 통해 번갈아 노출되도록 형성될 수 있으며, 중간에 배치된 유전체층(11)에 의해 서로 전기적으로 절연될 수 있다.
즉, 제1 및 제2 내부 전극(21, 22)은 세라믹 본체(10)의 양 단면을 통해 번갈아 노출되는 부분을 통해 제1 및 제2 외부 전극(31, 32)과 각각 전기적으로 연결될 수 있다.
따라서, 제1 및 제2 외부 전극(31, 32)에 전압을 인가하면 서로 대향하는 제1 및 제2 내부 전극(21, 22) 사이에 전하가 축적되고, 이때 적층 세라믹 커패시터(1)의 정전 용량은 제1 및 제2 내부 전극(21, 22)의 서로 중첩되는 영역의 면적과 비례하게 된다.
이러한 제1 및 제2 내부 전극(21, 22)의 두께는 용도에 따라 결정될 수 있는데, 예를 들어 세라믹 본체(10)의 크기를 고려하여 0.2 내지 1.0 ㎛의 범위 내에 있도록 결정될 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 상기 제1 및 제2 내부 전극(21, 22)을 형성하는 도전성 페이스트에 포함되는 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
한편, 상기 제1 및 제2 외부 전극(31, 32)은 도전성 금속을 포함하는 도전성 페이스트에 의해 형성될 수 있으며, 상기 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 금(Au) 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
본 발명의 일 실시형태에 따르면, 상기 커버층(C)은 내부에 적어도 하나 이상의 버퍼층(12)을 포함할 수 있다.
일반적으로, 적층 세라믹 전자부품은 자동차, 의료 기기 등과 같이 고 신뢰성을 요구하는 분야에 사용됨에 따라 고 신뢰성이 요구되고 있는 실정이다.
상기 고 신뢰성 확보에 있어서 문제가 되는 요소는 외부 충격에 의한 부품의 크랙 발생 및 그에 따른 장비의 오작동 등이 있을 수 있다.
특히, 적층 세라믹 커패시터를 기판에 실장시 기판의 휨에 의해 외부전극의 끝단에서 시작된 크랙이 내부로 전파되어 액티브층인 내부전극이 적층된 영역에 영향을 미쳐 신뢰성 저하의 원인이 되고 있다.
본 발명의 일 실시형태에 따르면 상기 커버층(C)은 내부에 적어도 하나 이상의 버퍼층(12)을 포함함으로써 상기의 문제점을 해결할 수 있다.
즉, 상기 커버층 내부인 최외곽 내부전극의 외측에 상기 버퍼층(12)을 적층하고, 그 층수 및 두께를 조절함으로써, 적층 세라믹 커패시터의 휨강도 특성 개선 및 크랙 발생에 따른 신뢰성 저하를 방지할 수 있다.
도 2에서는 상기 버퍼층(12)을 상부 및 하부 커버층(C)에 각각 하나씩 포함하고 있는 것으로 도시하고 있으나, 이에 제한되는 것은 아니며, 예를 들어 상부 또는 하부 커버층(C)에만 포함할 수도 있으며, 둘 이상의 층으로 구성될 수도 있다.
이하에서는 상기 커버층(C) 내부에 적어도 하나 이상의 버퍼층(12)을 포함함으로써 크랙이 내부에 전파하는 것을 막는 작용에 대하여 구체적으로 설명하도록 한다.
상기 버퍼층(12)은 상기 유전체층(11)에 비해 소성 수축율이 더 작을 수 있다.
상기와 같이 버퍼층(12)의 소성 수축율이 상기 유전체층(11)의 소성 수축율에 비해 더 작도록 형성함으로써, 상기 세라믹 본체(10)의 소성시 액티브층(A) 영역에서의 수축이 상기 버퍼층(12)이 형성된 영역에서의 수축에 비해 더 크게 발생하게 된다.
도 4는 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터의 소성시 수축 거동을 나타내는 도 1의 B-B' 단면도이다.
도 4를 참조하면, 상기 버퍼층(12)은 상기 유전체층(11)에 비해 소성 수축율이 더 작기 때문에 소성시 상기 버퍼층(12)의 수축율이 상기 유전체층(11)의 수축율에 비해 더 작음을 알 수 있다.
상기와 같이, 버퍼층(12)과 유전체층(11)의 소성 수축율의 차이로 인하여 상기 세라믹 본체(10)의 길이-두께 단면에 있어서, 상기 커버층(C)과 버퍼층(12)의 계면 및 상기 버퍼층(12)의 내부 중 하나 이상에 박리(Delamination) 영역(D)이 형성될 수 있다.
즉, 상술한 바와 같이 상기 커버층(C)은 유전체층(11)과 동일한 세라믹 그린시트로 제작되므로, 상기 커버층(C)과 상기 버퍼층(12)의 계면에서는 소성 수축율의 차이로 인한 응력이 발생할 수 있다.
상기와 같은 응력의 차이로 인하여 상기 커버층(C)과 상기 버퍼층(12)의 계면 및 상기 버퍼층(12)의 내부 중 하나 이상에 박리(Delamination) 영역(D)이 형성될 수 있다.
상기와 같이 형성된 박리(Delamination) 영역(D)으로 인하여 적층 세라믹 커패시터를 기판에 실장시 기판의 휨에 의해 발생하는 크랙이 액티브층인 내부전극이 적층된 영역으로 전파되는 것을 막을 수 있다.
즉, 상기 박리(Delamination) 영역(D)이 크랙의 전파를 막는 크랙 전파 방지 영역으로 기능함으로써, 커패시터를 기판에 실장시 발생할 수 있는 크랙에 의한 신뢰성 저하를 막을 수 있다.
본 발명의 일 실시예에서, 상기 버퍼층(12)은 칼슘(Ca), 스트론튬(Sr), 지르코늄(Zr) 및 티타늄(Ti)으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
또한, 상기 버퍼층(12)은 상기 칼슘(Ca), 스트론튬(Sr), 지르코늄(Zr) 및 티타늄(Ti)으로 이루어진 군으로부터 선택된 하나 이상을 각각 0.1 내지 0.9 몰 포함할 수 있다.
상기 버퍼층(12)은 칼슘(Ca), 스트론튬(Sr), 지르코늄(Zr) 및 티타늄(Ti)으로 이루어진 군으로부터 선택된 하나 이상을 포함함으로써, 상기 버퍼층(12)은 상기 유전체층(11)에 비해 소성 수축율이 더 작을 수 있다.
또한 상기 버퍼층(12)은 상기 칼슘(Ca), 스트론튬(Sr), 지르코늄(Zr) 및 티타늄(Ti)으로 이루어진 군으로부터 선택된 하나 이상을 각각 0.1 내지 0.9 몰 포함할 수 있으나, 이에 제한되는 것은 아니다.
상술한 바와 같이, 상기 버퍼층(12)의 층수 및 두께를 조절함으로써 휨강도 특성 개선 및 크랙 발생에 따른 신뢰성 저하를 방지할 수 있다.
구체적으로, 상기 커버층(C)의 두께를 tc 및 상기 버퍼층(12)의 두께를 ti라 하면, 0.15 ≤ ti/tc ≤ 0.90을 만족할 수 있다.
상기 커버층(C)의 두께를 tc 및 상기 버퍼층(12)의 두께를 ti라 하면, 0.15 ≤ ti/tc ≤ 0.90을 만족하도록 조절함으로써, 적층 세라믹 커패시터의 휨강도 특성 개선 및 크랙 발생에 따른 신뢰성 저하를 방지할 수 있다.
상기 커버층(C)의 두께(tc) 대비 상기 버퍼층(12)의 두께(ti)의 비(ti/tc)가 0.15 미만의 경우에는 크랙이 상기 버퍼층(12)을 통과하여 내부로 전파되어 신뢰성에 문제가 있을 수 있다.
상기 커버층(C)의 두께(tc) 대비 상기 버퍼층(12)의 두께(ti)의 비(ti/tc)가 0.90을 초과하는 경우에는 칩의 소성 과정에서 박리(Delamination)가 지나치게 발생하여 외부에서 크랙이 관찰되므로, 신뢰성에 문제가 생길 수 있다.
도 5는 본 발명의 다른 실시형태에 따른 도 1의 B-B' 단면도이다.
도 6은 본 발명의 또 다른 실시형태에 따른 도 1의 B-B' 단면도이다.
도 5를 참조하면, 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터는 상기 커버층(C) 중 상부 커버층 내부에만 두 개의 버퍼층(12)을 포함할 수 있으며, 도 6에 따르면 상기 커버층(C) 중 상부 및 하부 커버층 내부에 두 개의 버퍼층(12)을 포함할 수 있다.
상술한 바와 같이 도 5 및 도 6에서는 여러 형태의 버퍼층(12)을 도시하였으나, 이에 제한되는 것은 아니며, 버퍼층(12)의 층수 및 형성 위치에 특별한 제한은 없다.
한편, 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터는 유전체층을 포함하는 세라믹 본체; 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극; 및 상기 세라믹 본체의 양 단면을 덮도록 형성된 제1 및 제2 외부 전극;을 포함하며, 상기 세라믹 본체는 용량 형성부인 액티브층과 상기 액티브층의 상면 및 하면 중 적어도 일면에 형성되는 용량 비형성부인 커버층을 포함하며, 상기 커버층은 내부에 적어도 하나 이상의 버퍼층을 포함하며, 상기 버퍼층은 상기 유전체층에 비해 소성 수축율이 더 작을 수 있다.
본 발명의 일 실시예에서, 상기 세라믹 본체의 길이-두께 단면에 있어서, 상기 커버층과 버퍼층의 계면 및 상기 버퍼층의 내부 중 하나 이상에 박리(Delamination) 영역이 형성될 수 있다.
본 발명의 일 실시예에서, 상기 버퍼층은 칼슘(Ca), 스트론튬(Sr), 지르코늄(Zr) 및 티타늄(Ti)으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
본 발명의 일 실시예에서, 상기 버퍼층은 상기 칼슘(Ca), 스트론튬(Sr), 지르코늄(Zr) 및 티타늄(Ti)으로 이루어진 군으로부터 선택된 하나 이상을 각각 0.1 내지 0.9 몰 포함할 수 있다.
본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터에 있어서, 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 설명과 중복된 부분은 여기서 생략하도록 한다.
본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 제조 방법은 우선 세라믹 분말 및 첨가제를 포함하는 슬러리를 이용하여 세라믹 그린시트를 마련할 수 있다.
상기 세라믹 그린시트는 세라믹 분말, 바인더, 용제를 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 수 ㎛의 두께를 갖는 시트(sheet)형으로 제작할 수 있다.
다음으로, 도전성 금속 페이스트를 이용하여 상기 세라믹 그린시트 상에 내부전극 패턴을 형성할 수 있다.
다음으로, 상기 내부전극 패턴이 형성된 그린시트를 적층하고 소결하여, 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극을 포함하는 세라믹 본체를 형성할 수 있다.
본 발명의 다른 실시형태에 따른 제조방법에 의해 제조된 적층 세라믹 전자부품의 상기 세라믹 본체는 용량 형성부인 액티브층과 상기 액티브층의 상면 및 하면 중 적어도 일면에 형성되는 용량 비형성부인 커버층을 포함하며, 상기 커버층은 내부에 적어도 하나 이상의 버퍼층을 포함할 수 있다.
그 외 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 특징과 동일한 부분에 대해서는 여기서 생략하도록 한다.
이하, 실시예를 들어 본 발명을 더욱 상세히 설명하지만, 본 발명이 이에 의해 제한되는 것은 아니다.
본 실시예는 용량 형성부인 액티브층과 상기 액티브층의 상면 및 하면 중 적어도 일면에 형성되는 용량 비형성부인 커버층 및 상기 커버층 내부에 적어도 하나 이상의 버퍼층을 포함하는 적층 세라믹 커패시터에 대해, 상기 커버층(C)의 두께(tc) 대비 상기 버퍼층(12)의 두께(ti)의 비(ti/tc)에 따른 휨 강도 특성을 시험하기 위해 수행되었다.
본 실시예에 따른 적층 세라믹 커패시터는 하기와 같은 단계로 제작되었다.
우선, 티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 제조된 복수 개의 세라믹 그린 시트를 마련하며, 이로써 유전체층을 형성하게 된다.
다음으로, 내부전극용 도전성 페이스트를 마련한 후, 상기 그린시트 상에 상기 내부전극용 도전성 페이스트를 스크린 인쇄공법으로 도포하여 내부전극을 형성한 후 이를 적층하여 적층체를 만들었다.
특히, 상기 적층체의 상부 및 하부에는 세라믹 그린시트를 추가로 적층하되, 적층 중간에 적어도 하나 이상의 버퍼층을 포함하여 상하 커버층 형성함으로써, 적층체를 제작하였다.
이후 압착, 절단하여 1608 규격의 Size의 칩을 만들며, 상기 칩을 H2 0.1%이하의 환원 분위기의 온도 1050~1200℃에서 소성하였다.
다음으로, 외부전극, 도금 등의 공정을 거쳐 적층 세라믹 커패시터로 제작하였다.
아래의 표 1은 커버층(C)의 두께(tc) 대비 버퍼층(12)의 두께(ti)의 비(ti/tc)에 따른 휨 강도 특성을 비교한 표이다.
|
ti/tc |
휨강도 평가후 |
휨강도 평가전 | |
버퍼층으로 발생하는 크랙수 | 버퍼층을 통과하여 내부로 전파하는 크랙수 | 외부에서 관찰되는 크랙수 | ||
*1 | 0.08 | 0/100 | 12/100 | 0/100 |
*2 | 0.10 | 1/100 | 5/100 | 0/100 |
*3 | 0.13 | 5/100 | 2/100 | 0/100 |
4 | 0.15 | 13/100 | 0/100 | 0/100 |
5 | 0.16 | 15/100 | 0/100 | 0/100 |
6 | 0.20 | 14/100 | 0/100 | 0/100 |
7 | 0.25 | 16/100 | 0/100 | 0/100 |
8 | 0.32 | 12/100 | 0/100 | 0/100 |
9 | 0.37 | 12/100 | 0/100 | 0/100 |
10 | 0.40 | 16/100 | 0/100 | 0/100 |
11 | 0.50 | 13/100 | 0/100 | 0/100 |
12 | 0.56 | 12/100 | 0/100 | 0/100 |
13 | 0.60 | 15/100 | 0/100 | 0/100 |
14 | 0.70 | 13/100 | 0/100 | 0/100 |
15 | 0.80 | 13/100 | 0/100 | 0/100 |
16 | 0.86 | 12/100 | 0/100 | 0/100 |
17 | 0.90 | 14/100 | 0/100 | 0/100 |
*18 | 0.91 | 13/100 | 0/100 | 2/100 |
*19 | 0.93 | 16/100 | 0/100 | 5/100 |
*20 | 0.95 | 15/100 | 0/100 | 12/100 |
* : 비교예
상기 [표 1]을 참조하면, 본 발명의 실시예인 시료 4 내지 17의 경우 커버층(C)의 두께(tc) 대비 버퍼층(12)의 두께(ti)의 비(ti/tc)가 0.15 ≤ ti/tc ≤ 0.90를 만족하는 경우로서, 크랙이 발생하더라도 내부로 전파가 되지 않아 휨 강도 테스트 결과가 양호함을 알 수 있다.
반면, 비교예인 시료 1 내지 3의 경우에는 상기 버퍼층(12)의 두께가 얇아 크랙이 내부로 전파되어 신뢰성에 문제가 있음을 알 수 있으며, 시료 18 내지 20의 경우에는 칩의 소성 과정에서 박리(Delamination)가 지나치게 발생하여 외부에서 크랙이 관찰되므로, 신뢰성에 문제가 생길 수 있음을 알 수 있다.
적층 세라믹 커패시터의 실장 기판
도 7은 도 1의 적층 세라믹 커패시터가 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
도 7을 참조하면, 본 실시 형태에 따른 적층 세라믹 커패시터의 실장 기판(200)은 적층 세라믹 커패시터가 수평하도록 실장되는 인쇄회로기판(210)과, 인쇄회로기판(210)의 상면에 서로 이격되게 형성된 제1 및 제2 전극 패드(221, 222)을 포함한다.
이때, 적층 세라믹 커패시터는 제1 및 제2 외부 전극(31, 32)이 각각 제1 및 제2 전극 패드(221, 222) 위에 접촉되게 위치한 상태에서 솔더링(230)에 의해 인쇄회로기판(210)과 전기적으로 연결될 수 있다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 상기 커버층이 내부에 적어도 하나 이상의 버퍼층을 포함하며, 상기 커버층의 두께(tc) 대비 상기 버퍼층의 두께(ti)의 비가 0.15 ≤ ti/tc ≤ 0.90을 만족하므로, 기판에 실장시 휨크랙이 발생하더라도 내부로 전파되는 것을 막아 신뢰성이 우수할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
1 ; 적층 세라믹 커패시터 10 ; 세라믹 본체
11 ; 유전체층 12 ; 버퍼층
21, 22 ; 제1 및 제2 내부 전극
31, 32 ; 제1 및 제2 외부 전극
200 ; 실장 기판
210 ; 인쇄회로기판 221, 222 ; 제1 및 제2 전극 패드
230 ; 솔더링
D ; 박리(Delamination) 영역
11 ; 유전체층 12 ; 버퍼층
21, 22 ; 제1 및 제2 내부 전극
31, 32 ; 제1 및 제2 외부 전극
200 ; 실장 기판
210 ; 인쇄회로기판 221, 222 ; 제1 및 제2 전극 패드
230 ; 솔더링
D ; 박리(Delamination) 영역
Claims (14)
- 유전체층을 포함하는 세라믹 본체;
상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극; 및
상기 세라믹 본체의 양 단면을 덮도록 형성된 제1 및 제2 외부 전극;을 포함하며,
상기 세라믹 본체는 용량 형성부인 액티브층과 상기 액티브층의 상면 및 하면 중 적어도 일면에 형성되는 용량 비형성부인 커버층을 포함하며, 상기 커버층은 내부에 적어도 하나 이상의 버퍼층을 포함하며, 상기 커버층의 두께를 tc 및 상기 버퍼층의 두께를 ti라 하면, 0.15 ≤ ti/tc ≤ 0.90을 만족하며, 상기 세라믹 본체의 길이-두께 단면에 있어서, 상기 커버층과 버퍼층의 계면 및 상기 버퍼층의 내부 중 하나 이상에 박리(Delamination) 영역이 형성된 적층 세라믹 커패시터.
- 삭제
- 제1항에 있어서,
상기 버퍼층은 상기 유전체층에 비해 소성 수축율이 더 작은 적층 세라믹 커패시터.
- 제1항에 있어서,
상기 버퍼층은 칼슘(Ca), 스트론튬(Sr), 지르코늄(Zr) 및 티타늄(Ti)으로 이루어진 군으로부터 선택된 하나 이상을 포함하는 적층 세라믹 커패시터.
- 제4항에 있어서,
상기 버퍼층은 상기 칼슘(Ca), 스트론튬(Sr), 지르코늄(Zr) 및 티타늄(Ti)으로 이루어진 군으로부터 선택된 하나 이상을 각각 0.1 내지 0.9 몰 포함하는 적층 세라믹 커패시터.
- 유전체층을 포함하는 세라믹 본체;
상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극; 및
상기 세라믹 본체의 양 단면을 덮도록 형성된 제1 및 제2 외부 전극;을 포함하며,
상기 세라믹 본체는 용량 형성부인 액티브층과 상기 액티브층의 상면 및 하면 중 적어도 일면에 형성되는 용량 비형성부인 커버층을 포함하며, 상기 커버층은 내부에 적어도 하나 이상의 버퍼층을 포함하며, 상기 버퍼층은 상기 유전체층에 비해 소성 수축율이 더 작으며, 상기 세라믹 본체의 길이-두께 단면에 있어서, 상기 커버층과 버퍼층의 계면 및 상기 버퍼층의 내부 중 하나 이상에 박리(Delamination) 영역이 형성된 적층 세라믹 커패시터.
- 삭제
- 제6항에 있어서,
상기 버퍼층은 칼슘(Ca), 스트론튬(Sr), 지르코늄(Zr) 및 티타늄(Ti)으로 이루어진 군으로부터 선택된 하나 이상을 포함하는 적층 세라믹 커패시터.
- 제8항에 있어서,
상기 버퍼층은 상기 칼슘(Ca), 스트론튬(Sr), 지르코늄(Zr) 및 티타늄(Ti)으로 이루어진 군으로부터 선택된 하나 이상을 각각 0.1 내지 0.9 몰 포함하는 적층 세라믹 커패시터.
- 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및
상기 인쇄회로기판 위에 설치된 적층 세라믹 커패시터; 를 포함하며,
상기 적층 세라믹 커패시터는, 유전체층을 포함하는 세라믹 본체와 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극 및 상기 세라믹 본체의 양 단면을 덮도록 형성된 제1 및 제2 외부 전극을 포함하며, 상기 세라믹 본체는 용량 형성부인 액티브층과 상기 액티브층의 상면 및 하면 중 적어도 일면에 형성되는 용량 비형성부인 커버층을 포함하며, 상기 커버층은 내부에 적어도 하나 이상의 버퍼층을 포함하며, 상기 커버층의 두께를 tc 및 상기 버퍼층의 두께를 ti라 하면, 0.15 ≤ ti/tc ≤ 0.90을 만족하며, 상기 세라믹 본체의 길이-두께 단면에 있어서, 상기 커버층과 버퍼층의 계면 및 상기 버퍼층의 내부 중 하나 이상에 박리(Delamination) 영역이 형성된 적층 세라믹 커패시터의 실장 기판.
- 삭제
- 제10항에 있어서,
상기 버퍼층은 상기 유전체층에 비해 소성 수축율이 더 작은 적층 세라믹 커패시터의 실장 기판.
- 제10항에 있어서,
상기 버퍼층은 칼슘(Ca), 스트론튬(Sr), 지르코늄(Zr) 및 티타늄(Ti)으로 이루어진 군으로부터 선택된 하나 이상을 포함하는 적층 세라믹 커패시터의 실장 기판.
- 제13항에 있어서,
상기 버퍼층은 상기 칼슘(Ca), 스트론튬(Sr), 지르코늄(Zr) 및 티타늄(Ti)으로 이루어진 군으로부터 선택된 하나 이상을 각각 0.1 내지 0.9 몰 포함하는 적층 세라믹 커패시터의 실장 기판.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130130472A KR101514559B1 (ko) | 2013-10-30 | 2013-10-30 | 적층 세라믹 커패시터 및 그 실장 기판 |
US14/262,345 US20150114701A1 (en) | 2013-10-30 | 2014-04-25 | Multilayer ceramic capacitor and board with the same mounted thereon |
CN201410211289.1A CN104599839B (zh) | 2013-10-30 | 2014-05-19 | 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130130472A KR101514559B1 (ko) | 2013-10-30 | 2013-10-30 | 적층 세라믹 커패시터 및 그 실장 기판 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101514559B1 true KR101514559B1 (ko) | 2015-04-22 |
Family
ID=52994138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130130472A KR101514559B1 (ko) | 2013-10-30 | 2013-10-30 | 적층 세라믹 커패시터 및 그 실장 기판 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20150114701A1 (ko) |
KR (1) | KR101514559B1 (ko) |
CN (1) | CN104599839B (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10204737B2 (en) * | 2014-06-11 | 2019-02-12 | Avx Corporation | Low noise capacitors |
KR102538902B1 (ko) | 2016-02-24 | 2023-06-01 | 삼성전기주식회사 | 전자부품 및 그의 제조방법 |
KR20180073357A (ko) * | 2016-12-22 | 2018-07-02 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
KR102141217B1 (ko) * | 2018-07-26 | 2020-08-04 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
JP7279894B2 (ja) * | 2018-09-13 | 2023-05-23 | サムソン エレクトロ-メカニックス カンパニーリミテッド. | 積層型キャパシタ |
KR102527709B1 (ko) * | 2018-11-09 | 2023-05-02 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
KR20190116128A (ko) * | 2019-07-05 | 2019-10-14 | 삼성전기주식회사 | 커패시터 부품 |
US11699552B2 (en) * | 2020-12-31 | 2023-07-11 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic electronic component |
JP2022123936A (ja) * | 2021-02-15 | 2022-08-25 | 株式会社村田製作所 | 積層セラミックコンデンサ |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08273970A (ja) * | 1995-03-29 | 1996-10-18 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
JP2001332439A (ja) * | 2000-05-19 | 2001-11-30 | Rohm Co Ltd | 積層型セラミックコンデンサ |
JP2002015941A (ja) * | 2000-06-28 | 2002-01-18 | Matsushita Electric Ind Co Ltd | チップ型電子部品 |
JP2006278556A (ja) * | 2005-03-28 | 2006-10-12 | Tdk Corp | 積層セラミック電子部品 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269074A (ja) * | 1999-03-19 | 2000-09-29 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサとその製造方法 |
JP2003249416A (ja) * | 2002-02-22 | 2003-09-05 | Murata Mfg Co Ltd | 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ |
KR101292776B1 (ko) * | 2011-09-06 | 2013-08-02 | 삼화콘덴서공업주식회사 | 대용량 패키지형 적층 박막 커패시터 |
-
2013
- 2013-10-30 KR KR1020130130472A patent/KR101514559B1/ko active IP Right Grant
-
2014
- 2014-04-25 US US14/262,345 patent/US20150114701A1/en not_active Abandoned
- 2014-05-19 CN CN201410211289.1A patent/CN104599839B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08273970A (ja) * | 1995-03-29 | 1996-10-18 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
JP2001332439A (ja) * | 2000-05-19 | 2001-11-30 | Rohm Co Ltd | 積層型セラミックコンデンサ |
JP2002015941A (ja) * | 2000-06-28 | 2002-01-18 | Matsushita Electric Ind Co Ltd | チップ型電子部品 |
JP2006278556A (ja) * | 2005-03-28 | 2006-10-12 | Tdk Corp | 積層セラミック電子部品 |
Also Published As
Publication number | Publication date |
---|---|
US20150114701A1 (en) | 2015-04-30 |
CN104599839B (zh) | 2017-08-01 |
CN104599839A (zh) | 2015-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101514559B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
KR101565651B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
KR101823246B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 | |
KR101630050B1 (ko) | 적층 세라믹 전자부품 | |
KR101523630B1 (ko) | 적층형 세라믹 전자부품 | |
KR101983129B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
US8953300B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
KR102004773B1 (ko) | 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판 | |
KR101532141B1 (ko) | 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판 | |
US9218910B2 (en) | Multilayer ceramic capacitor, manufacturing method of the same, and circuit board with multilayer ceramic capacitor mounted thereon | |
KR101397835B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
KR20150018650A (ko) | 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법 | |
KR20140121726A (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
KR20140124657A (ko) | 적층 세라믹 전자부품 및 그 실장 기판 | |
KR102029529B1 (ko) | 적층 세라믹 커패시터 | |
KR101197787B1 (ko) | 적층형 세라믹 캐패시터 및 이의 제조방법 | |
KR101474126B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 | |
KR20150014224A (ko) | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판 | |
KR101719838B1 (ko) | 도전성 수지 조성물 및 이를 포함하는 적층 세라믹 전자 부품 | |
KR20140141134A (ko) | 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판 | |
KR101823249B1 (ko) | 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판 | |
US20210241976A1 (en) | Multilayer ceramic electronic component and mount structure for multilayer ceramic electronic component | |
KR101434103B1 (ko) | 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판 | |
KR101565643B1 (ko) | 적층 세라믹 전자부품 및 그 실장 기판 | |
KR20170065444A (ko) | 적층 세라믹 전자부품 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20180403 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20190401 Year of fee payment: 5 |