CN104599839A - 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板 - Google Patents

多层陶瓷电容器及其上安装有该多层陶瓷电容器的板 Download PDF

Info

Publication number
CN104599839A
CN104599839A CN201410211289.1A CN201410211289A CN104599839A CN 104599839 A CN104599839 A CN 104599839A CN 201410211289 A CN201410211289 A CN 201410211289A CN 104599839 A CN104599839 A CN 104599839A
Authority
CN
China
Prior art keywords
resilient coating
main body
electrode
multilayer ceramic
ceramic capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410211289.1A
Other languages
English (en)
Other versions
CN104599839B (zh
Inventor
丁海硕
金斗永
金昶勋
李淳哲
尹锺现
金基源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN104599839A publication Critical patent/CN104599839A/zh
Application granted granted Critical
Publication of CN104599839B publication Critical patent/CN104599839B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Abstract

提供了一种多层陶瓷电容器及其上安装有该多层陶瓷电容器的板。该多层陶瓷电容器可以包括：陶瓷主体，包括介电层；第一内电极和第二内电极，设置在陶瓷主体中以彼此面对，介电层置于第一内电极和第二内电极之间；第一外电极和第二外电极，覆盖陶瓷主体的两个端表面。陶瓷主体可以包括作为电容形成部的有效层以及设置在有效层的上表面和下表面中的至少一个表面上的作为非电容部的覆盖层，覆盖层包括至少一个缓冲层，当将覆盖层的厚度定义为tc并将缓冲层的厚度定义为ti时，ti/tc在0.15至0.90的范围内(0.15≤ti/tc≤0.90)。

Description

多层陶瓷电容器及其上安装有该多层陶瓷电容器的板
本申请要求于2013年10月30日在韩国知识产权局提交的第10-2013-0130472号韩国专利申请的权益，该韩国专利申请的公开内容通过引用包含于此。
技术领域
本公开涉及一种多层陶瓷电容器及其上安装有该多层陶瓷电容器的板。
背景技术
根据近来电子产品向小型化发展的趋势，对小型化和高电容的多层陶瓷电子组件的需求增加。
因此，通过各种方法使介电层和内电极变薄并堆叠。近来，已制造出介电层的厚度减小并且堆叠的介电层的数量增多的多层陶瓷电子组件。
另外，近来已制造出这样的陶瓷电子组件，即，其介电层使用精细陶瓷粉末形成以便于介电层的纤薄。
此外，根据电子组件的小型化和高电容，其中没有形成电容的覆盖层的厚度也减小。
同时，由于多层陶瓷电子组件已被用于例如车辆领域、医疗器械领域等的需要高可靠性的技术领域中，所以需求高可靠性的多层陶瓷电子组件。
在确保高可靠性的情况下，可能存在诸如因外部冲击而在组件中产生裂纹以及由裂纹的产生导致设备故障等的问题。
一直在进行用于防止在多层陶瓷电子组件中产生翘曲裂纹的技术和产品的研究，但存在限制。
为了防止因翘曲或裂纹引起短路，已经使用在长度方向上在多层陶瓷电子组件中增大边缘的方法、在板上安装多层陶瓷电子组件时使用引线框架的方法、使用冲击吸收材料制造外电极的方法等。
然而，在长度方向上增大其边缘的方法会难以应用到高电容多层陶瓷电子组件，并且将诸如环氧树脂等的聚合材料应用到外电极的方法在确保弯曲强度方面也会存在限制。
此外，在使用金属引线框架的方法中，可能存在诸如高制造成本以及安装面积和高度受到限制的问题。
因此，仍需研究用以提高弯曲强度特性同时防止可靠性因裂纹而劣化的技术。
发明内容
本公开的一些实施例可以提供一种多层陶瓷电容器及其上安装有该多层陶瓷电容器的板。
根据本公开的一些实施例，多层陶瓷电容器可以包括：陶瓷主体，包括介电层；第一内电极和第二内电极，设置在陶瓷主体中以彼此面对，第一内电极和第二内电极具有位于它们之间的介电层；第一外电极和第二外电极，设置为覆盖陶瓷主体的两个端表面。陶瓷主体可以包括作为电容形成部的有效层以及设置在有效层的上表面和下表面中的至少一个表面上的作为非电容部的覆盖层，覆盖层在其中包括至少一个缓冲层，当将覆盖层的厚度定义为tc并将缓冲层的厚度定义为ti时，ti/tc在0.15至0.90的范围内(0.15≤ti/tc≤0.90)。
在陶瓷主体的沿其长度-厚度方向的剖面中，分层区域可以设置在覆盖层和缓冲层之间的界面以及缓冲层的内部中的一个或更多个中。
缓冲层可以具有小于介电层的烧结收缩率的烧结收缩率。
缓冲层可以包含从由钙(Ca)、锶(Sr)、锆(Zr)和钛(Ti)组成的组中选择的一种或更多种。
缓冲层可以包含从由钙(Ca)、锶(Sr)、锆(Zr)和钛(Ti)组成的组中选择的一种或更多种，从所述组中选择的所述一种或更多种中的每种具有10mol％至90mol％的含量。
根据本公开的一些实施例，多层陶瓷电容器可以包括：陶瓷主体，包括介电层；第一内电极和第二内电极，设置在陶瓷主体中以彼此面对，第一内电极和第二内电极具有位于它们之间的介电层；第一外电极和第二外电极，设置为覆盖陶瓷主体的两个端表面。陶瓷主体可以包括作为电容形成部的有效层以及设置在有效层的上表面和下表面中的至少一个表面上的作为非电容部的覆盖层，覆盖层在其中包括至少一个缓冲层，缓冲层具有小于介电层的烧结收缩率的烧结收缩率。
在陶瓷主体的沿其长度-厚度方向的剖面中，分层区域可以设置在覆盖层和缓冲层之间的界面以及缓冲层的内部中的一个或更多个中。
缓冲层可以包含从由钙(Ca)、锶(Sr)、锆(Zr)和钛(Ti)组成的组中选择的一种或更多种。
缓冲层可以包含从由钙(Ca)、锶(Sr)、锆(Zr)和钛(Ti)组成的组中选择的一种或更多种，从所述组中选择的所述一种或更多种中的每种具有10mol％至90mol％的含量。
根据本公开的一些实施例，其上安装有多层陶瓷电容器的板可以包括：印刷电路板，其上设置有第一电极焊盘和第二电极焊盘；多层陶瓷电容器，安装在印刷电路板上。多层陶瓷电容器可以包括：陶瓷主体，包括介电层；第一内电极和第二内电极，设置在陶瓷主体中以彼此面对，第一内电极和第二内电极具有位于它们之间的介电层；第一外电极和第二外电极，设置为覆盖陶瓷主体的两个端表面，陶瓷主体包括作为电容形成部的有效层以及设置在有效层的上表面和下表面中的至少一个表面上的作为非电容部的覆盖层，覆盖层在其中包括至少一个缓冲层，当将覆盖层的厚度定义为tc并将缓冲层的厚度定义为ti时，ti/tc在0.15至0.90的范围内(0.15≤ti/tc≤0.90)。
在陶瓷主体的沿其长度-厚度方向的剖面中，分层区域可以设置在覆盖层和缓冲层之间的界面以及缓冲层的内部中的一个或更多个中。
缓冲层可以具有小于介电层的烧结收缩率的烧结收缩率。
缓冲层可以包含从由钙(Ca)、锶(Sr)、锆(Zr)和钛(Ti)组成的组中选择的一种或更多种。
缓冲层可以包含从由钙(Ca)、锶(Sr)、锆(Zr)和钛(Ti)组成的组中选择的一种或更多种，从所述组中选择的所述一种或更多种中的每种具有10mol％至90mol％的含量。
附图说明
通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和其他优点将被更清楚地理解，在附图中：
图1是示意性地示出根据本公开的示例性实施例的多层陶瓷电容器的透视图；
图2是沿着图1的线B-B′截取的剖面图；
图3是图2的部分S的放大图；
图4是沿着图1的线B-B′截取的根据本公开的示例性实施例的多层陶瓷电容器的剖面图，其示出了在烧结多层陶瓷电容器时多层陶瓷电容器内的收缩行为；
图5是根据本公开的另一实施例的沿着图1的线B-B′截取的剖面图；
图6是根据本公开的另一实施例的沿着图1的线B-B′截取的剖面图；
图7是示出图1的多层陶瓷电容器安装在印刷电路板上的形式的透视图。
具体实施方式
现在将参照附图详细地描述本公开的示例性实施例。
然而，本公开可以以许多不同的形式来举例说明，而不应被解释为局限于这里阐述的特定实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，这些实施例将把本公开的范围充分地传达给本领域技术人员。
在附图中，为了清楚起见，可以夸大元件的形状和尺寸，相同的标号将始终用于指示相同或相似的元件。
为了清楚地描述本公开的示例性实施例，将定义六面体的方向。在附图中示出的L、W和T分别指长度方向、宽度方向和厚度方向。这里，厚度方向可以与介电层堆叠所沿的堆叠方向相同。
此外，在本公开的示例性实施例中，为了便于解释，可以将在陶瓷主体的长度方向上的其上设置有第一外电极和第二外电极的陶瓷主体的表面定义为彼此相对的端表面，可以将陶瓷主体的在宽度方向上彼此相对的表面定义为陶瓷主体的侧表面。
图1是示意性地示出根据本公开的示例性实施例的多层陶瓷电容器的透视图。
图2是沿着图1的线B-B′截取的剖面图。
图3是图2的部分S的放大图。
参照图1至图3，根据本公开的示例性实施例的多层陶瓷电子组件可以包括：陶瓷主体10，包括介电层11；第一内电极21和第二内电极22，设置在陶瓷主体10中并且设置为彼此面对，介电层11位于它们之间；第一外电极31和第二外电极32，设置为覆盖陶瓷主体10的两个端表面。陶瓷主体10可以包括有效层A和覆盖层C，有效层A对应于电容形成部，覆盖层C对应于设置在有效层A的上表面和下表面中的至少一个表面上的非电容部，覆盖层C在其中包括至少一个缓冲层12，当将覆盖层C的厚度定义为tc并将缓冲层12的厚度定义为ti时，ti/tc可以在0.15至0.90的范围内(0.15≤ti/tc≤0.90)。
可以通过堆叠多个介电层11然后烧结堆叠的介电层来形成陶瓷主体10。在这种情况下，陶瓷主体10的形状和尺寸以及堆叠的介电层11的数量不限于附图中示出的本公开的示例性实施例的情况。
此外，构成陶瓷主体10的多个介电层11可以处于烧结状态，并且相邻的介电层11可以是一体的，使得在不使用扫描电子显微镜(SEM)的情况下，不容易辨别相邻的介电层11之间的边界。
陶瓷主体10可以包括有效层A、上覆盖层C和下覆盖层C，有效层A作为有助于形成电容器的电容的部分，上覆盖层C和下覆盖层C分别形成在有效层A的上面和下面作为上缘部和下缘部。
可以通过重复地堆叠多个第一内电极21和第二内电极22来形成有效层A，其中，介电层11位于第一内电极21和第二内电极22之间。
在这种情况下，可以根据多层陶瓷电容器1的电容设计来任意地改变介电层11的厚度，但是烧结后的单层的厚度可以为0.1μm到10.0μm。然而，本公开不限于此。
此外，介电层11可以包含具有高介电常数的陶瓷粉末，例如，钛酸钡(BaTiO3)基粉末或钛酸锶(SrTiO3)基粉末等，但本公开不限于此。
除其内不包括内电极之外，上覆盖层C和下覆盖层C可以具有与介电层11的材料和构造相同的材料和构造。
可以通过沿厚度方向在有效层A的上表面和下表面上分别堆叠单个介电层或者两个或更多个介电层来形成上覆盖层C和下覆盖层C，上覆盖层C和下覆盖层C主要用于防止第一内电极21和第二内电极22因物理或化学应力而损坏。
同时，可以通过在介电层11上将含有导电金属的导电膏印刷至预定厚度来形成第一内电极21和第二内电极22(具有不同极性的成对的电极)。
此外，第一内电极21和第二内电极22可以形成为在介电层11的堆叠方向上交替地暴露于两个端表面，并且可以通过设置于它们之间的介电层11彼此电绝缘。
例如，第一内电极21和第二内电极22可以通过它们交替地暴露于陶瓷主体10的两个端表面的部分分别电连接到第一外电极31和第二外电极32。
因此，当电压施加到第一外电极31和第二外电极32时，在彼此面对的第一内电极21和第二内电极22之间积累电荷。在这种情况下，多层陶瓷电容器1的电容可以与第一内电极21和第二内电极22之间的叠置区域的面积成比例。
第一内电极21和第二内电极22的厚度可以根据其使用来确定。例如，考虑到陶瓷主体10的尺寸，可以将第一内电极21和第二内电极22的厚度确定为在0.2μm到1.0μm的范围内，但本公开不限于此。
此外，包含在形成第一内电极21和第二内电极22的导电膏中的导电金属可以为镍(Ni)、铜(Cu)、钯(Pd)或其合金，但本公开不限于此。
此外，作为导电膏的印刷方法，可以使用丝网印刷法、凹版印刷法等，但本公开不限于此。
同时，第一外电极31和第二外电极32可以由包含导电金属的导电膏形成，导电金属可以为镍(Ni)、铜(Cu)、钯(Pd)、金(Au)或其合金，但本公开不限于此。
根据本公开的示例性实施例，覆盖层C在其中可以包括至少一个缓冲层12。
通常，因为多层陶瓷电子组件被用于例如车辆领域、医疗器械领域等的需要高可靠性的技术领域中，所以要求多层陶瓷电子组件具有高可靠性。
在确保高可靠性的情况下，可能存在诸如因外部冲击而在组件中产生裂纹以及由裂纹的产生导致设备故障等的问题。
具体地说，在板上安装多层陶瓷电容器时，因板的翘曲在外电极的末端开始出现的裂纹可能延伸到其内部而影响堆叠有内电极的区域(为有效层)，从而使可靠性劣化。
根据本公开的示例性实施例，覆盖层C在其中可以包括至少一个缓冲层12，从而可以解决上述问题，例如，因裂纹的产生影响到有效层而使可靠性劣化的问题。
例如，通过在覆盖层中将缓冲层12堆叠为沿陶瓷主体的厚度方向从陶瓷主体的最外面的内电极往上设置并且调节缓冲层的数量和厚度，可以防止因裂纹的产生而使多层陶瓷电容器的可靠性劣化，并且可以提高多层陶瓷电容器的弯曲强度特性。
虽然图2中示出了上覆盖层C和下覆盖层C均包括单个缓冲层12的情况，但本公开不限于此。例如，缓冲层可以仅包括在上覆盖层C或下覆盖层C中，或者覆盖层C中可以包括两个或更多个缓冲层。
在下文中，将详细地描述通过在覆盖层C中包括至少一个或更多个缓冲层12来防止裂纹延伸到电容器中的操作。
缓冲层12的烧结收缩率可以小于介电层11的烧结收缩率。
缓冲层12形成为具有小于介电层11的烧结收缩率的烧结收缩率，使得在烧结陶瓷主体10时，有效层A的区域与形成有缓冲层12的区域相比可以进一步收缩。
图4是沿着图1的线B-B′截取的根据本公开的示例性实施例的多层陶瓷电容器的剖面图，其示出了在烧结多层陶瓷电容器时多层陶瓷电容器内的收缩行为。
参照图4，可以理解的是，由于缓冲层12的烧结收缩率小于介电层11的烧结收缩率，所以在烧结时，缓冲层12的收缩率小于介电层11的收缩率。
由于缓冲层12和介电层11之间的烧结收缩率的差异，在陶瓷主体10的沿其长度-厚度方向的剖面中，分层区域(delamination region)D可以形成在覆盖层C与缓冲层12之间的界面以及缓冲层12的内部中的至少一个中。
例如，因为覆盖层C由与介电层11的陶瓷生片相同的陶瓷生片制成，所以可以在覆盖层C和缓冲层12之间的界面中产生因烧结收缩率的差异引起的应力。
可以在覆盖层C和缓冲层12之间的界面以及缓冲层12的内部中的至少一个中因应力的差异形成分层区域D。
由于分层区域D，可以防止在板上安装多层陶瓷电容器时因板的翘曲而产生的裂纹延伸到堆叠有内电极的区域(有效层)。
例如，分层区域D用作防止裂纹延伸的裂纹延伸防止区域，从而可以防止因在板上安装电容器时产生的裂纹而引起的可靠性的劣化。
在本公开的示例性实施例中，缓冲层12可以包含从由钙(Ca)、锶(Sr)、锆(Zr)和钛(Ti)组成的组中选择的一种或更多种。
此外，缓冲层12可以以包含于其中的每种为10mol％至90mol％的含量包含从由钙(Ca)、锶(Sr)、锆(Zr)和钛(Ti)组成的组中选择的一种或更多种。
缓冲层12可以包含从由钙(Ca)、锶(Sr)、锆(Zr)和钛(Ti)组成的组中选择的一种或更多种，使得缓冲层12的烧结收缩率可以小于介电层11的烧结收缩率。
此外，缓冲层12可以以包含于其中的每种为10mol％至90mol％的含量包含从由钙(Ca)、锶(Sr)、锆(Zr)和钛(Ti)组成的组中选择的一种或更多种，但本公开不限于此。
因此，通过调节缓冲层12的数量和厚度，可以防止因裂纹的产生而使可靠性劣化，并且可以提高弯曲强度特性。
更详细地讲，当将覆盖层C的厚度定义为tc并将缓冲层12的厚度定义为ti时，ti/tc可以在0.15至0.90的范围内(0.15≤ti/tc≤0.90)。
当将覆盖层C的厚度定义为tc并将缓冲层12的厚度定义为ti时，通过将ti/tc调节为在0.15至0.90的范围内(0.15≤ti/tc≤0.90)，可以提高多层陶瓷电容器的弯曲强度特性，并且可以防止因裂纹的产生而使可靠性劣化。
在缓冲层12的厚度ti与覆盖层C的厚度tc之比ti/tc小于0.15的情况下，裂纹可以通过穿过缓冲层12延伸到电容器的内部，从而在可靠性方面可能存在问题。
在缓冲层12的厚度ti与覆盖层C的厚度tc之比ti/tc超过0.90的情况下，因为在芯片的烧结工艺过程中可能过多地产生分层，所以可以从外部观察到裂纹，从而在可靠性方面可能存在问题。
图5是根据本公开的另一实施例的沿图1的线A-A′截取的剖面图。
图6是根据本公开的另一实施例的沿图1的线B-B′截取的剖面图。
参照图5，根据本公开的另一示例性实施例的多层陶瓷电容器可以仅在上覆盖层C和下覆盖层C之中的上覆盖层中包括两个缓冲层12。此外，参照图6，根据本公开的另一示例性实施例的多层陶瓷电容器可以在上覆盖层C和下覆盖层C中均包括两个缓冲层12。
尽管图5和图6中示出了具有不同形状的缓冲层12，但本公开不限于此，对缓冲层12的数量和形成位置没有特别的限制。
同时，根据本公开的另一示例性实施例的多层陶瓷电容器可以包括：陶瓷主体，包括介电层；第一内电极和第二内电极，设置在陶瓷主体中以彼此面对，第一内电极和第二内电极之间具有介电层；第一外电极和第二外电极，形成为覆盖陶瓷主体的两个端表面。陶瓷主体可以包括与电容形成部对应的有效层以及与形成在有效层的上表面和下表面中的至少一个表面上的非电容部对应的覆盖层，覆盖层在其中包括至少一个缓冲层，缓冲层的烧结收缩率小于介电层的烧结收缩率。
在本公开的示例性实施例中，在陶瓷主体的沿长度-厚度方向的剖面中，分层区域可以形成在覆盖层和缓冲层之间的界面以及缓冲层的内部中的一个或更多个中。
在本公开的示例性实施例中，缓冲层可以包含从由钙(Ca)、锶(Sr)、锆(Zr)和钛(Ti)组成的组中选择的一种或更多种。
在本公开的示例性实施例中，缓冲层可以以包含于其中的每种为10mol％至90mol％的含量包含从由钙(Ca)、锶(Sr)、锆(Zr)和钛(Ti)组成的组中选择的一种或更多种。
在描述根据本公开的另一示例性实施例的多层陶瓷电容器的过程中，将省略与根据本公开的示例性实施例的上述多层陶瓷电子组件的描述重叠的描述。
在根据本公开的示例性实施例的多层陶瓷电子组件的制造方法中，首先，可以使用含有陶瓷粉末和添加剂的浆料制备陶瓷生片。
可以通过将陶瓷粉末、粘结剂和溶剂混合来制备浆料，并且通过刮片方法将准备好的浆料制造成厚度为几μm的片来制造陶瓷生片。
然后，可以使用导电金属膏在陶瓷生片上形成内电极图案。
接下来，可以堆叠其上形成有内电极图案的生片并进行烧结，从而形成陶瓷主体，该陶瓷主体包括介电层以及设置为彼此面对的其间具有介电层的第一内电极和第二内电极。
通过根据本公开的另一示例性实施例的制造方法制造的多层陶瓷电子组件的陶瓷主体可以包括与电容形成部对应的有效层以及与形成在有效层的上表面和下表面中的至少一个表面上的非电容部对应的覆盖层。覆盖层可以在其中包括至少一个缓冲层。
将省略与根据本公开的前述示例性实施例的多层陶瓷电子组件的其他特征重叠的其他特征。
在下文中，尽管将参照发明示例详细地描述本公开，但是本公开不限于此。
在发明示例中，对多层陶瓷电容器执行根据缓冲层12的厚度ti与覆盖层C的厚度tc之比ti/tc来评价弯曲强度特性的测试，其中，该多层陶瓷电容器包括作为电容形成部的有效层、形成在有效层的上表面和下表面中的至少一个表面上的作为非电容部的覆盖层以及在覆盖层中的至少一个缓冲层。
如下来制造根据发明示例的多层陶瓷电容器。
首先，将含有诸如钛酸钡(BaTiO3)粉末等的粉末的浆料涂覆到载膜上并进行干燥来制备多个陶瓷生片，从而形成介电层。
接下来，准备用于内电极的导电膏，通过丝网印刷法将导电膏涂覆到生片以形成内电极，然后进行堆叠，从而制造多层主体。
具体地讲，将陶瓷生片另外堆叠在多层主体的上部和下部上以使在堆叠的陶瓷生片之间包括至少一个或更多个缓冲层，从而形成上覆盖层和下覆盖层，因此制造多层主体。
然后，压缩多层主体并进行切割，从而形成1608标准尺寸的芯片，在H2为0.1％或更小的还原气氛下在1050℃至1200℃烧结芯片。
接下来，执行诸如外电极形成工艺、镀覆工艺等的工艺，从而制造多层陶瓷电容器。
下面的表1示出了根据缓冲层12的厚度ti与覆盖层C的厚度tc之比ti/tc来比较弯曲强度特性而得到的数据。
[表1]
*：对比示例
参照表1，可以理解的是，在其中缓冲层12的厚度ti与覆盖层C的厚度tc之比ti/tc在0.15至0.90的范围内(0.15≤ti/tc≤0.90)的发明示例的样品4至17的情况下，即使产生裂纹，产生的裂纹也没有延伸到内部，使得弯曲强度测试结果优异。
另一方面，将理解的是，在对比示例的样品1至3的情况下，因为缓冲层12的厚度相对薄，裂纹延伸到内部，使得在可靠性方面存在问题，在对比示例的样品18至20的情况下，由于分层在芯片的烧结工艺过程中过多地产生，所以在外部观察到裂纹，使得在可靠性方面存在问题。
其上安装有多层陶瓷电容器的板
图7是示出图1的多层陶瓷电容器安装在印刷电路板上的形式的透视图。
参照图7，根据本公开的示例性实施例的其上安装有多层陶瓷电容器的板200可以包括：印刷电路板210，其上水平地安装有多层陶瓷电容器；第一电极焊盘221和第二电极焊盘222，形成在印刷电路板210上以彼此分隔开。
在这种情况下，在第一外电极31和第二外电极32分别位于第一电极焊盘221和第二电极焊盘222上以彼此接触的状态下，多层陶瓷电容器可以通过焊料230电连接到印刷电路板210。
在根据本公开的示例性实施例的多层陶瓷电容器中，因为覆盖层在其中包括至少一个缓冲层，并且缓冲层12的厚度ti与覆盖层C的厚度tc之比ti/tc在0.15至0.90的范围内(0.15≤ti/tc≤0.90)，所以即使在板上安装多层陶瓷电容器时产生翘曲裂纹的情况下，也可以防止翘曲裂纹延伸到内部，从而其可靠性可以相对优异。
根据本公开的示例性实施例，通过在上覆盖层和下覆盖层中将烧结收缩率小于介电层的烧结收缩率的缓冲层堆叠为例如沿陶瓷主体的厚度方向从陶瓷主体的最外面的内电极往上设置，可以防止因裂纹的产生而使可靠性劣化，并且可以提高多层陶瓷电子组件的弯曲强度特性。
尽管以上已经示出并描述了示例性实施例，但是对于本领域技术人员将明显的是，在不脱离由权利要求限定的本公开的精神和范围的情况下，可以做出修改和变形。

Claims (14)

1.一种多层陶瓷电容器，包括：
陶瓷主体，包括介电层；
第一内电极和第二内电极，设置在陶瓷主体中以彼此面对，介电层置于第一内电极和第二内电极之间；以及
第一外电极和第二外电极，设置为覆盖陶瓷主体的两个端表面，
其中，陶瓷主体包括作为电容形成部的有效层以及设置在有效层的上表面和下表面中的至少一个表面上的作为非电容部的覆盖层，覆盖层在其中包括至少一个缓冲层，当将覆盖层的厚度定义为tc并将缓冲层的厚度定义为ti时，ti/tc在0.15至0.90的范围内。
2.如权利要求1所述的多层陶瓷电容器，其中，在陶瓷主体的沿长度-厚度方向的剖面中，分层区域设置在覆盖层和缓冲层之间的界面以及缓冲层的内部中的至少一个中。
3.如权利要求1所述的多层陶瓷电容器，其中，缓冲层具有小于介电层的烧结收缩率的烧结收缩率。
4.如权利要求1所述的多层陶瓷电容器，其中，缓冲层包含从由钙、锶、锆和钛组成的组中选择的一种或更多种。
5.如权利要求4所述的多层陶瓷电容器，其中，从所述组中选择的所述一种或更多种中的每种具有10mol％至90mol％的含量。
6.一种多层陶瓷电容器，包括：
陶瓷主体，包括介电层；
第一内电极和第二内电极，设置在陶瓷主体中以彼此面对，第一内电极和第二内电极具有位于它们之间的介电层；以及
第一外电极和第二外电极，设置为覆盖陶瓷主体的两个端表面，
其中，陶瓷主体包括作为电容形成部的有效层以及设置在有效层的上表面和下表面中的至少一个表面上的作为非电容部的覆盖层，覆盖层在其中包括至少一个缓冲层，缓冲层具有小于介电层的烧结收缩率的烧结收缩率。
7.如权利要求6所述的多层陶瓷电容器，其中，在陶瓷主体的沿长度-厚度方向的剖面中，分层区域设置在覆盖层和缓冲层之间的界面以及缓冲层的内部中的一个或更多个中。
8.如权利要求6所述的多层陶瓷电容器，其中，缓冲层包含从由钙、锶、锆和钛组成的组中选择的一种或更多种。
9.如权利要求8所述的多层陶瓷电容器，其中，从所述组中选择的所述一种或更多种中的每种具有10mol％至90mol％的含量。
10.一种其上安装有多层陶瓷电容器的板，所述板包括其上设置有第一电极焊盘和第二电极焊盘的印刷电路板以及安装在印刷电路板上的多层陶瓷电容器，
其中，多层陶瓷电容器包括：陶瓷主体，包括介电层；
第一内电极和第二内电极，设置在陶瓷主体中以彼此面对，第一内电极和第二内电极具有位于它们之间的介电层；以及
第一外电极和第二外电极，设置为覆盖陶瓷主体的两个端表面，
陶瓷主体包括作为电容形成部的有效层以及设置在有效层的上表面和下表面中的至少一个表面上的作为非电容部的覆盖层，覆盖层在其中包括至少一个缓冲层，当将覆盖层的厚度定义为tc并将缓冲层的厚度定义为ti时，ti/tc在0.15至0.90的范围内。
11.如权利要求10所述的板，其中，在陶瓷主体的沿长度-厚度方向的剖面中，分层区域设置在覆盖层和缓冲层之间的界面以及缓冲层的内部中的一个或更多个中。
12.如权利要求10所述的板，其中，缓冲层具有小于介电层的烧结收缩率的烧结收缩率。
13.如权利要求10所述的板，其中，缓冲层包含从由钙、锶、锆和钛组成的组中选择的一种或更多种。
14.如权利要求13所述的板，其中，从所述组中选择的所述一种或更多种中的每种具有10mol％至90mol％的含量。
CN201410211289.1A 2013-10-30 2014-05-19 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板 Active CN104599839B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0130472 2013-10-30
KR1020130130472A KR101514559B1 (ko) 2013-10-30 2013-10-30 적층 세라믹 커패시터 및 그 실장 기판

Publications (2)

Publication Number Publication Date
CN104599839A true CN104599839A (zh) 2015-05-06
CN104599839B CN104599839B (zh) 2017-08-01

Family

ID=52994138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410211289.1A Active CN104599839B (zh) 2013-10-30 2014-05-19 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板

Country Status (3)

Country Link
US (1) US20150114701A1 (zh)
KR (1) KR101514559B1 (zh)
CN (1) CN104599839B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767454A (zh) * 2018-07-26 2020-02-07 三星电机株式会社 多层陶瓷电容器
CN110895997A (zh) * 2018-09-13 2020-03-20 三星电机株式会社 多层电容器
CN111180201A (zh) * 2018-11-09 2020-05-19 三星电机株式会社 多层陶瓷电子组件

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10204737B2 (en) * 2014-06-11 2019-02-12 Avx Corporation Low noise capacitors
KR102538902B1 (ko) 2016-02-24 2023-06-01 삼성전기주식회사 전자부품 및 그의 제조방법
KR20180073357A (ko) * 2016-12-22 2018-07-02 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20190116128A (ko) 2019-07-05 2019-10-14 삼성전기주식회사 커패시터 부품
US11699552B2 (en) * 2020-12-31 2023-07-11 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
JP2022123936A (ja) * 2021-02-15 2022-08-25 株式会社村田製作所 積層セラミックコンデンサ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269074A (ja) * 1999-03-19 2000-09-29 Taiyo Yuden Co Ltd 積層セラミックコンデンサとその製造方法
JP2001332439A (ja) * 2000-05-19 2001-11-30 Rohm Co Ltd 積層型セラミックコンデンサ
JP2002015941A (ja) * 2000-06-28 2002-01-18 Matsushita Electric Ind Co Ltd チップ型電子部品
JP2003249416A (ja) * 2002-02-22 2003-09-05 Murata Mfg Co Ltd 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ
US20060215350A1 (en) * 2005-03-28 2006-09-28 Tdk Corporation Laminated ceramic electronic component
US20130058002A1 (en) * 2011-09-06 2013-03-07 Samhwa Capacitor Co., Ltd. Package type multi layer thin film capacitor for high capacitance

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08273970A (ja) * 1995-03-29 1996-10-18 Murata Mfg Co Ltd 積層セラミック電子部品

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269074A (ja) * 1999-03-19 2000-09-29 Taiyo Yuden Co Ltd 積層セラミックコンデンサとその製造方法
JP2001332439A (ja) * 2000-05-19 2001-11-30 Rohm Co Ltd 積層型セラミックコンデンサ
JP2002015941A (ja) * 2000-06-28 2002-01-18 Matsushita Electric Ind Co Ltd チップ型電子部品
JP2003249416A (ja) * 2002-02-22 2003-09-05 Murata Mfg Co Ltd 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ
US20060215350A1 (en) * 2005-03-28 2006-09-28 Tdk Corporation Laminated ceramic electronic component
US20130058002A1 (en) * 2011-09-06 2013-03-07 Samhwa Capacitor Co., Ltd. Package type multi layer thin film capacitor for high capacitance

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767454A (zh) * 2018-07-26 2020-02-07 三星电机株式会社 多层陶瓷电容器
CN110767454B (zh) * 2018-07-26 2023-08-29 三星电机株式会社 多层陶瓷电容器
CN110895997A (zh) * 2018-09-13 2020-03-20 三星电机株式会社 多层电容器
CN110895997B (zh) * 2018-09-13 2022-12-20 三星电机株式会社 多层电容器
CN111180201A (zh) * 2018-11-09 2020-05-19 三星电机株式会社 多层陶瓷电子组件
CN111180201B (zh) * 2018-11-09 2023-02-17 三星电机株式会社 多层陶瓷电子组件

Also Published As

Publication number Publication date
KR101514559B1 (ko) 2015-04-22
CN104599839B (zh) 2017-08-01
US20150114701A1 (en) 2015-04-30

Similar Documents

Publication Publication Date Title
USRE49747E1 (en) Multilayer ceramic electronic component to be embedded in board, manufacturing method thereof, and printed circuit board having multilayer ceramic electronic component embedded therein
CN104658756B (zh) 多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板
CN104599839B (zh) 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板
EP2669915B1 (en) Laminated chip electronic component, board for mounting the same and packing unit
CN104517726B (zh) 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板
US9793052B2 (en) Multilayer ceramic capacitor, method of fabrication thereof and circuit board having electronic component mounted thereon
US10726996B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
CN112309718B (zh) 多层电子组件
US20170162322A1 (en) Multilayer ceramic capacitor and board having the same
CN103887063A (zh) 多层陶瓷电子器件
US11551875B2 (en) Multilayer ceramic electronic component
US11721491B2 (en) Multilayer electronic component
US11657966B2 (en) Multilayer electronic component
US20220208462A1 (en) Multilayer electronic component
US11664162B2 (en) Multilayer electronic component
US11735367B2 (en) Multilayer electronic component
US20230260709A1 (en) Multilayer electronic component
US20230113834A1 (en) Multilayer electronic component
US20230290574A1 (en) Ceramic electronic component
US20230139075A1 (en) Multilayer capacitor
US20230260708A1 (en) Multilayer electronic component

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant