JP2022123936A - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP2022123936A
JP2022123936A JP2021021409A JP2021021409A JP2022123936A JP 2022123936 A JP2022123936 A JP 2022123936A JP 2021021409 A JP2021021409 A JP 2021021409A JP 2021021409 A JP2021021409 A JP 2021021409A JP 2022123936 A JP2022123936 A JP 2022123936A
Authority
JP
Japan
Prior art keywords
layer
main surface
glass
internal electrode
outer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021021409A
Other languages
English (en)
Inventor
吉宏 福田
Yoshihiro Fukuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2021021409A priority Critical patent/JP2022123936A/ja
Priority to CN202111638390.1A priority patent/CN114944281A/zh
Priority to US17/580,848 priority patent/US20220262566A1/en
Publication of JP2022123936A publication Critical patent/JP2022123936A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/14—Protection against electric or thermal overload
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material

Abstract

【課題】仮に積層体にクラックが生じてしまった場合であってもショート不良に至らない積層セラミックコンデンサを提供する。【解決手段】本発明にかかる積層セラミックコンデンサ１０は、複数の誘電体層１４及び複数の内部電極層１６が積層された積層体１２と、内部電極層１６と電気的に接続され、積層体１２の両端面に形成された一対の外部電極３０とを備える。積層体１２は、有効部１８と、両主面と両主面側の有効部１８の最表面との間に位置する主面側外層部２０ａ，２０ｂと、両端面と両端面側の有効部１８の最表面との間に位置する端面側外層部２４ａ，２４ｂとを有する。主面側外層部２０ａ，２０ｂには、有効部１８と対向するように配置されるガラス層１５を有する。ガラス層１５は、両主面の一部および両側面部の一部に配置される外部電極３０の先端とオーバーラップするように配置され、かつ有効部１８から両端面において露出しないように配置される。【選択図】図２

Description

この発明は、積層セラミックコンデンサに関する。
一般に、積層セラミックコンデンサは、チタン酸バリウムなどの誘電体セラミックスからなるセラミック焼結体を用いて構成され、セラミック焼結体の内部には、誘電体層を介して重なり合うように内部電極が形成されている。また、セラミック焼結体の一方端面上には、内部電極に電気的に接続されるように外部電極が形成され、他方端面上には、内部電極に電気的に接続されるように外部電極が形成されている（たとえば、特許文献１参照）。
特開平０８－３０６５８０号公報
しかしながら、特許文献１に記載されているような積層セラミックコンデンサにおいては、実装基板に積層セラミックコンデンサを直接、半田を用いて実装した場合、実装基板およびセラミック焼結体（積層体）は、温度変化が生じた際、それぞれの熱膨張係数に基づいて膨張または収縮する。ここでの両者の熱膨張係数の差によって、セラミック焼結体に応力がかかり、セラミック焼結体にクラックが生じてしまう場合があった。また、そのクラックが内部電極にまで達してしまった場合、ショート不良が生じる場合がある。
また、たとえば、上述の特許文献１のような積層セラミックコンデンサが、携帯電話、携帯音楽プレーヤーなどのモバイル機器に用いられた場合、モバイル機器が落下した時の衝撃（応力）によってもセラミック焼結体にクラックが生じてしまう場合があり、同様にショート不良が生じる場合がある。
それゆえに、この発明の主たる目的は、仮に積層体にクラックが生じてしまった場合であってもショート不良に至らない積層セラミックコンデンサを提供することである。
この発明に係る積層セラミックコンデンサは、積層された複数の誘電体層と、誘電体層上に積層された複数の内部電極層とを有し、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、前記高さ方向および前記幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、複数の誘電体層上に配置され、第１の端面に露出する第１の内部電極層と、複数の誘電体層上に配置され、第２の端面に露出する第２の内部電極層と、第１の内部電極層に接続され、第１の端面上および第１の主面の一部、第２の主面の一部、第１の側面の一部、第２の側面の一部に配置される第１の外部電極と、第２の内部電極層に接続され、第２の端面上および第１の主面の一部、第２の主面の一部、第１の側面の一部、第２の側面の一部に配置される第２の外部電極と、を有する積層セラミックコンデンサにおいて、積層体は、複数の内部電極層が対向する有効部と、第１の主面側に位置し、第１の主面と第１の主面側の有効部の最表面と、該最表面の延長線上との間に位置する複数の誘電体層から形成される第１の主面側外層部と、第２の主面側に位置し、第２の主面と第２の主面側の有効部の最表面と、該最表面の延長線上との間に位置する複数の誘電体層から形成される第２の主面側外層部と、第１の端面側に位置し、第１の端面と第１の端面側の有効部の最表面との間に位置する複数の誘電体層から形成される第１の端面側外層部と、第２の端面側に位置し、第２の端面と第２の端面側の有効部の最表面との間に位置する複数の誘電体層から形成される第２の端面側外層部と、を有し、第１の主面側外層部および第２の主面側外層部には、誘電体層上に配置され、有効部と対向するように配置されるガラス層を有し、ガラス層は、第１の主面の一部、第２の主面の一部、第１の側面の一部、および第２の側面の一部に配置される第１の外部電極の先端および第２の外部電極の先端と、平面視でオーバーラップするように配置され、ガラス層は、有効部側から第１の端面および第２の端面において露出しないように配置されている、積層セラミックコンデンサである。
この発明に係る積層セラミックコンデンサでは、第１の主面側外層部および第２の主面側外層部には、誘電体層上に配置され、有効部と対向するように配置されるガラス層を有し、ガラス層が、第１の主面の一部、第２の主面の一部、第１の側面の一部、および第２の側面の一部に配置される第１の外部電極の先端および第２の外部電極の先端と、平面視でオーバーラップするように配置され、かつ、ガラス層が、有効部側から第１の端面および第２の端面において露出しないように配置されているので、有効部へのクラックの伸展を抑制しうる。その結果、積層セラミックコンデンサの耐湿信頼性を向上させることができる。
この発明によれば、仮に積層体にクラックが生じてしまった場合であってもショート不良に至らない積層セラミックコンデンサを提供することができる。
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
この発明の実施の形態に係る積層セラミックコンデンサの一例を示す外観斜視図である。 図１の線ＩＩ－ＩＩにおける断面図である。 図１の線ＩＩＩ－ＩＩＩにおける断面図である。 （ａ）この発明の第１の実施の形態にかかる積層セラミックコンデンサの内部電極層の対向電極部が２つに分割された構造を示す図１の線ＩＩ－ＩＩにおける断面図であり、（ｂ）この発明にかかる積層セラミックコンデンサの内部電極層の対向電極部が３つに分割された構造を示す図１の線ＩＩ－ＩＩにおける断面図であり、（ｃ）この発明にかかる積層セラミックコンデンサの内部電極層の対向電極部が４つに分割された構造を示す図１の線ＩＩ－ＩＩにおける断面図である。
１．積層セラミックコンデンサ
この発明の第１の実施の形態にかかる積層セラミックコンデンサについて説明する。図１は、この発明の実施の形態に係る積層セラミックコンデンサの一例を示す外観斜視図である。図２は、図１の線ＩＩ－ＩＩにおける断面図である。図３は、図１の線ＩＩＩ－ＩＩＩにおける断面図である。図４は、図３に示す図の拡大断面図である。
図１ないし図３に示すように、積層セラミックコンデンサ１０は、直方体状の積層体１２と、積層体１２の両端部に配置される外部電極３０を含む。外部電極３０は、後述するように、第１の外部電極３０ａおよび第２の外部電極３０ｂを有する。
積層体１２は、積層された複数の誘電体層１４と複数の内部電極層１６とを有する。さらに、積層体１２は、高さ方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、高さ方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、高さ方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。この積層体１２には、角部および稜線部に丸みがつけられている。なお、角部とは、積層体の隣接する３面が交わる部分のことであり、稜線部とは、積層体の隣接する２面が交わる部分のことである。また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅおよび第２の端面１２ｆの一部または全部に凹凸などが形成されていてもよい。
積層体１２は、単数もしくは複数枚の誘電体層１４ｃとそれらの上に配置される複数枚の内部電極層１６から構成される有効部１８を有する。内部電極層１６は、第１の端面１２ｅに引き出される第１の内部電極層１６ａと第２の端面１２ｆに引き出される第２の内部電極層１６ｂを有し、有効部１８では、複数枚の第１の内部電極層１６ａおよび第２の内部電極１６ｂが誘電体層１４ｃを介して対向している。
積層体１２は、第１の主面１２ａ側に位置し、第１の主面１２ａと第１の主面１２ａ側の内層部１８の最表面とその最表面の一直線上との間に位置する複数の誘電体層１４ａから形成される第１の主面側外層部２０ａを有する。
同様に、積層体１２は、第２の主面１２ｂ側に位置し、第２の主面１２ｂと第２の主面１２ｂ側の内層部１８の最表面とその最表面の一直線上との間に位置する複数の誘電体層１４ｂから形成される第２の主面側外層部２０ｂを有する。
積層体１２は、第１の側面１２ｃ側に位置し、第１の側面１２ｃと第１の側面１２ｃ側の内層部１８の最表面との間に位置する複数の誘電体層１４ｃから形成される第１の側面側外層部２２ａを有する。
同様に、積層体１２は、第２の側面１２ｄ側に位置し、第２の側面１２ｄと第２の側面１２ｄ側の内層部１８の最表面との間に位置する複数の誘電体層１４ｃから形成される第２の側面側外層部２２ｂを有する。
積層体１２は、第１の端面１２ｅ側に位置し、第１の端面１２ｅと第１の端面１２ｅ側の内層部１８の最表面との間に位置する複数の誘電体層１４ｃから形成される第１の端面側外層部２４ａを有する。
同様に、積層体１２は、第２の端面１２ｆ側に位置し、第２の端面１２ｆと第２の端面１２ｆ側の内層部１８の最表面との間に位置する複数の誘電体層１４ｃから形成される第２の端面側外層部２４ｂを有する。
第１の主面側外層部２０ａは、積層体１２の第１の主面１２ａ側に位置し、第１の主面１２ａと最も第１の主面１２ａに近い内部電極層１６との間に位置する複数枚の誘電体層１４ａの集合体である。
第２の主面側外層部２０ｂは、積層体１２の第２の主面１２ｂ側に位置し、第２の主面１２ｂと最も第２の主面１２ｂに近い内部電極層１６との間に位置する複数枚の誘電体層１４ｂの集合体である。
積層体１２の寸法は、特に限定されないが、長さ方向ｚの寸法が０．２ｍｍ以上１０ｍｍｍ以下、幅方向ｙの寸法が０．１ｍｍ以上１０ｍｍ以下、高さ方向ｘの寸法が０．１ｍｍ以上５ｍｍ以下であることが好ましい。
誘電体層１４は、たとえば、セラミック材料として、誘電体材料により形成することができる。このような誘電体材料としては、たとえば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、またはＣａＺｒＯ3などの成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層体１２の特性に応じて、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
焼成後の誘電体層１４の厚みは、０．５μｍ以上１０μｍ以下であることが好ましい。
第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂの内部には、ガラス層１５が配置される。以下、より詳細に説明する。
第１の主面側外層部２０ａには、誘電体層１４ａ上に配置され有効部１８と対向するように配置されるガラス層１５ａを有する。また、第２の主面側外層部２０ｂには、誘電体層１４ｂ上に配置され有効部１８と対向するように配置されるガラス層１５ｂを有する。そのため、実装基板に実装された積層セラミックコンデンサ１０において、温度変化が生じ、実装基板と積層体１２のそれぞれの熱膨張係数の差によって、積層体１２に応力がかかり積層体１２自体にクラックが生じてしまった場合であっても、応力をガラス層１５ａ，１５ｂで吸収することが可能となり、有効部１８に含まれる内部電極層１６にまでクラックが伸展することを抑制することができる。その結果、ショート不良を抑制することができる。
ガラス層１５ａ，１５ｂは、第１の主面１２ａの一部、第２の主面１２ｂの一部、第１の側面１２ｃの一部および第２の側面１２ｄの一部に配置される第１の外部電極３０ａの先端および第２の外部電極３０ｂの先端を、平面視でオーバーラップするように配置される。そのため、この積層セラミックコンデンサ１０が実装される実装基板の熱収縮や実装基板の曲げ時に加わる応力が集中しやすい外部電極３０の先端からのクラックに対しても、確実にガラス層１５ａ，１５ｂへ逃がすことができる。その結果、ショート不良を抑制することができる。
ガラス層１５ａ，１５ｂは、有効部１８側から第１の端面側外層部２４ａおよび第２の端面側外層部２４ｂの第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの寸法の５０％以下となるように、積層体１２の内部に配置されることが好ましい。また、ガラス層１５ａ，１５ｂの長さ方向ｚの長さは、有効部１８の長さ方向ｚの長さと同じ長さ以上の長さで、積層体１２の内部に配置されている。言い換えると、ガラス層１５ａ，１５ｂは、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆには露出しないように配置されている。これにより、仮にクラックが発生し、クラックが発生した部分から水分が浸入してしまったとしても、クラックだけでなく水分においてもガラス層１５ａ，１５ｂ内に留めておくことが可能となる。従って、有効部１８の内部への水分の浸入経路となりやすい積層体１２と外部電極３０との界面に水分が到達してしまうことを抑制することができる。その結果、積層セラミックコンデンサ１０の耐湿信頼性を維持することが可能となる。
ここで、ガラス層１５の有効部１８側からの第１の端面側外層部２４ａおよび第２の端面側外層部２４ｂの第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの寸法に対する割合の算出は、以下に記載の方法により行われる。
まず、試料である積層セラミックコンデンサ１０において、積層体１２の側面に対して平行な面方向に沿って積層体１２の幅方向ｙの寸法ｗの１／２ｗ寸法となる位置まで積層セラミックコンデンサのＬＴ面が露出するように断面研磨を行う。
次に、第１の端面側外層部２４ａにおいて、第１の端面１２ｅに露出していない側の第２の内部電極層１６ｂの最も第１の主面１２ａ側に位置する第１の端面１２ｅ側の先端の点と、第１の端面１２ｅに露出していない側の第２の内部電極層１６ｂの積層体１２の高さ方向ｘの寸法ｔの１／２ｔ地点に位置する第１の端面１２ｅ側の先端の点と、第１の端面１２ｅに露出していない側の第２の内部電極層１６ｂの最も第２の主面１２ｂ側に位置する第１の端面１２ｅ側の先端の点を取り、その中線を延長方向にとり、図２に示すように、基準線Ａ１を引く。
次に、第１の端面１２ｅに露出している第１の内部電極層１６ａの最も第１の主面１２ａ側に位置する点と、第１の端面１２ｅに露出している第１の内部電極層１６ａの積層体１２の高さ方向ｘの寸法ｔの１／２ｔ地点に位置する点と、第１の端面１２ｅに露出している第１の内部電極層１６ａの最も第２の主面１２ｂ側に位置する点とを取り、その中線を延長方向にとり、図２に示すように、基準線Ａ２を引く。
そして、基準線Ａ１と基準線Ａ２との間の第１の端面１２ｅおよび第２の端面１２ｆを結ぶ方向の距離を距離Ｌ１とする。
同様に、第２の端面側外層部２４ｂにおいて、第２の端面１２ｆに露出していない側の第１の内部電極層１６ａの最も第１の主面１２ａ側に位置する第２の端面１２ｆ側の先端の点と、第２の端面１２ｆに露出していない側の第１の内部電極層１６ａの積層体１２の高さ方向ｘの寸法ｔの１／２ｔ地点に位置する第２の端面１２ｆ側の先端の点と、第２の端面１２ｆに露出していない側の第１の内部電極層１６ａの最も第２の主面１２ｂ側に位置する第２の端面１２ｆ側の先端の点を取り、その中線を延長方向にとり、図２に示すように、基準線Ａ３を引く。
次に、第２の端面１２ｆに露出している第２の内部電極層１６ｂの最も第１の主面１２ａ側に位置する点と、第２の端面１２ｆに露出している第２の内部電極層１６ｂの積層体１２の高さ方向ｘの寸法ｔの１／２ｔ地点に位置する点と、第２の端面１２ｆに露出している第２の内部電極層１６ｂの最も第２の主面１２ｂ側に位置する点とを取り、図２に示すように、その中線を延長方向にとり、基準線Ａ４を引く。
そして、基準線Ａ３と基準線Ａ４との間の第１の端面１２ｅおよび第２の端面１２ｆを結ぶ方向の距離を距離Ｌ２とする。
そして、上述した方法により測定された距離Ｌ１と距離Ｌ２の平均値であるＬを、第１の端面側外層部２４ａの距離、第２の端面側外層部２４ｂのそれぞれの距離と規定する。
次に、図２に示すように、第１の主面側外層部２０ａに位置するガラス層１５ａにおいて、基準線Ａ１から第１の端面１２ｅ側にはみ出したガラス層１５ａの端部までの距離Ｂ１と、基準線Ａ３から第２の端面１２ｆ側にはみ出したガラス層１５ａの端部までの距離Ｂ２を測定する。
同様に、図２に示すように、第２の主面側外層部２０ｂに位置するガラス層１５ｂにおいて、基準線Ａ１から第１の端面１２ｅ側にはみ出したガラス層１５ｂの端部までの距離Ｂ３と、基準線Ａ３から第２の端面１２ｆ側にはみ出したガラス層１５ｂの端部までの距離Ｂ４を測定する。
そして、距離Ｂ１、Ｂ２、Ｂ３およびＢ４の平均値であるＢを、有効部１８からはみ出したガラス層１５の長さと規定する。
そして、上述したように規定されたＬおよびＢを用いて、ガラス層１５の有効部１８側からの第１の端面側外層部２４ａおよび第２の端面側外層部２４ｂの第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの寸法に対する割合としてＢ／Ｌを算出し、その割合を、ガラス層１５の有効部１８側からの第１の端面側外層部２４ａおよび第２の端面側外層部２４ｂの第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの寸法に対する長さ割合と定義し、算出する。
ガラス層１５ａ，１５ｂは、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂにおいても、有効部１８側から第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの第１の側面１２ｃおよび第２の側面１２ｄを結ぶ幅方向ｙの寸法の５０％を超えないように積層体１２の内部に配置されている。また、ガラス層１５ａ，１５ｂの幅方向ｙの長さは、有効部１８の幅方向ｙの長さと同じ長さ以上の長さで、積層体１２の内部に配置されている。言い換えると、ガラス層１５ａ，１５ｂは、積層体１２の第１の側面１２ｃおよび第２の側面１２ｄには露出しないように配置されている。これにより、仮にクラックが発生し、クラックが発生した部分から水分が浸入してしまったとしても、クラックだけでなく水分においてもガラス層１５ａ，１５ｂ内ないに留めておくことが可能となる。従って、有効部１８の内部への水分の浸入経路となりやすい積層体１２と外部電極３０との界面に水分が到達してしまうことを抑制することができる。その結果、積層セラミックコンデンサ１０の耐湿信頼性を維持することが可能となる。
ガラス層１５の第１の主面１２ａおよび第２の主面１２ｂを結ぶ高さ方向ｘの厚みは、０．２μｍ以上１３μｍ以下であることが好ましい。ガラス層１５の厚みの範囲が、０．２μｍ以上１３μｍ以下であると、ガラス層１５の方へクラックが誘導されることとなり、内部電極層１６へのクラックの伸展を確実に防ぐことができる。その結果、積層体１２の内部におけるショート不良を抑制することが可能となり、積層セラミックコンデンサ１０の耐湿信頼性を維持することが可能となる。
一方、ガラス層１５の厚みが０．２μｍより小さくなると、応力（クラック）を吸収する効果が低下して、クラックが有効部１８である内部電極層１６まで到達してしまう場合がある。また、ガラス層１５の厚みが１３μｍより大きくなると、誘電体層１４間の密着力が低下して、構造欠陥が発生しやすくなる場合がある。
ガラス層１５ａ，１５ｂの厚みの測定は、以下に記載する方法により行う。
すなわち、まず、積層セラミックコンデンサ１０において、積層体１２の側面に対して平行な面方向に沿って積層体１２の幅方向ｙの寸法ｗの１／２ｗ寸法となる位置まで積層セラミックコンデンサ１０のＬＴ面が露出するように断面研磨を行う。次に、研磨断面における第１の主面側外層部２０ａ側のガラス層１５ａの中央部において、走査型電子顕微鏡を用いてＳＥＭ像を撮影する。この時の撮影の範囲は、２０μｍ×１５μｍであり、倍率は６０００倍とする。この範囲におさまるガラス層１５ａの長さ方向ｚの寸法の等間隔で５点となるように区切り、その５点の位置のガラス層１５ａの厚みを測定する。さらに、同様にして研磨断面における第２の主面側外層部２０ｂ側のガラス層１５ｂの中央部において、走査型電子顕微鏡を用いてＳＥＭ像を撮影する。この時の撮影の範囲は、２０μｍ×１５μｍであり、倍率は６０００倍とする。この範囲におさまるガラス層１５ｂの長さ方向ｚの寸法の等間隔で５点となるように区切り、その５点の位置のガラス層１５ｂの厚みを測定する。ここで、第１の主面側外層部２０ａ側のガラス層１５ａの５点および第２の主面側外層部２０ｂ側のガラス層１５ｂの５点の合計１０点の平均値を算出し、その値を、第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂのガラス層１５の厚みとする。
ガラス層１５のビッカース硬度は、誘電体層１４のビッカース硬度よりも低いことが好ましい。これにより、上述した有効部１８内に配置される内部電極層１６にまでクラックが伸展することを完全に抑制することができる。その結果、積層体１２の内部におけるショート不良を抑制することが可能となり、積層セラミックコンデンサ１０の耐湿信頼性を維持することが可能となる。
ガラス層１５のビッカース硬度は、誘電体層１４のビッカース硬度である８ＧＰａより低いことが好ましい。これにより、本発明の効果をより顕著なものとすることができる。
ガラス層１５のビッカース硬度は、以下に記載する方法により行う。
すなわち、ガラス層１５のビッカース硬度は、まず、積層セラミックコンデンサ１０において、積層体１２の側面に対して平行な面方向に沿って積層体１２の幅方向ｙの寸法ｗの１／２ｗ寸法となる位置まで積層セラミックコンデンサ１０のＬＴ面が露出するように断面研磨を行う。次に、研磨断面における第１の主面側外層部２０ａ側のガラス層１５ａの中央部において、微小硬度計を用いて、ビッカース圧子をガラス層１５ａに押し当て、第１の主面側外層部２０ａ側のガラス層１５ａのビッカース硬度を測定する。次に、研磨断面における第２の主面側外層部２０ｂ側のガラス層１５ｂの中央部において、微小硬度計を用いて、ビッカース圧子をガラス層１５ｂに押し当て、第２の主面側外層部２０ｂ側のガラス層１５ｂのビッカース硬度を測定する。ここで、第１の主面側外層部２０ａ側のガラス層１５ａのビッカース硬度と、第２の主面側外層部２０ｂ側のガラス層１５ｂのビッカース硬度の平均値を算出し、その値を、積層セラミックコンデンサ１０のガラス層１５のビッカース硬度とする。
一方、誘電体層１４のビッカース硬度は、以下に記載する方法により行う。
すなわち、誘電体層１４のビッカース硬度は、まず、積層セラミックコンデンサ１０において、積層体１２の側面に対して平行な面方向に沿って積層体１２の幅方向ｙの寸法ｗの１／２ｗ寸法となる位置まで積層セラミックコンデンサ１０のＬＴ面が露出するように断面研磨を行う。次に、研磨断面における第１の主面側外層部２０ａ側の中央部において、微小硬度計を用いて、ビッカース圧子を誘電体層１４ａに押し当て、第１の主面側外層部２０ａ側の誘電体層１４ａのビッカース硬度を測定する。次に、研磨断面における第２の主面側外層部２０ｂ側の中央部において、微小硬度計を用いて、ビッカース圧子を誘電体層１４ｂに押し当て、第２の主面側外層部２０ｂ側の誘電体層１４ｂのビッカース硬度を測定する。ここで、第１の主面側外層部２０ａ側の誘電体層１４ａのビッカース硬度と、第２の主面側外層部２０ｂ側の誘電体層１４ｂのビッカース硬度の平均値を算出し、その値を、積層セラミックコンデンサ１０の誘電体層１４のビッカース硬度とする。
ガラス層１５に用いられるガラスとしては、ホウケイ酸ガラス、アルカリケイ酸塩ガラス、アルカリ土類ケイ酸塩ガラス等の任意のガラスを用いることができる。その中でも、ガラス中のイオン充填率が低い、アルカリ金属を含むガラスであることが好ましい。これにより、ガラスの強度を低下させることができて、クラックを逃しやすい効果を得ることができる。
積層体１２は、複数の内部電極層１６として、たとえば略矩形状の複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂを有する。複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂは、積層体１２の高さ方向ｘに沿って誘電体層１４を挟んで等間隔に交互に配置されるように埋設されている。
第１の内部電極層１６ａは、第２の内部電極層１６ｂと対向する第１の対向電極部２６ａと、第１の内部電極層１６ａの一端側に位置し、第１の対向電極部２６ａから積層体１２の第１の端面１２ｅまでの第１の引出電極部２８ａとを有する。第１の引出電極部２８ａは、その端部が第１の端面１２ｅに引き出され、露出している。
第１の内部電極層１６ａの第１の対向電極部２６ａの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい（テーパー状）。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
第１の内部電極層１６ａの第１の引出電極部２８ａの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい（テーパー状）。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
第１の内部電極層１６ａの第１の対向電極部２６ａの幅と、第１の内部電極層１６ａの第１の引出電極部２８ａの幅は、同じ幅で形成されていてもよく、どちらか一方の幅が狭く形成されていてもよい。
第２の内部電極層１６ｂは、第１の内部電極層１６ａと対向する第２の対向電極部２６ｂと、第２の内部電極層１６ｂの一端側に位置し、第２の対向電極部２６ｂから積層体１２の第２の端面１２ｆまでの第２の引出電極部２８ｂを有する。第２の引出電極部２８ｂは、その端部が第２の端面１２ｆに引き出され、露出している。
第２の内部電極層１６ｂの第２の対向電極部２６ｂの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい（テーパー状）。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
第２の内部電極層１６ｂの第２の引出電極部２８ｂの形状は、特に限定されないが平面視矩形状であることが好ましい。もっとも、平面視コーナー部を丸められていたり、コーナー部を平面視斜めに形成したりしてよい（テーパー状）。また、どちらかに向かうにつれて傾斜がついている平面視テーパー状であってもよい。
第２の内部電極層１６ｂの第２の対向電極層２６ｂの幅と、第２の内部電極層１６ｂの第２の引出電極部２８ｂの幅は、同じ幅で形成されていてもよく、どちらか一方の幅が狭く形成されていてもよい。
第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、Ａｇ－Ｐｄ合金等の、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができる。
内部電極層１６、すなわち第１の内部電極層１６ａおよび第２の内部電極層１６ｂのそれぞれの厚みは、０．２μｍ以上２．０μｍ以下であることが好ましい。
また、第１の内部電極層１６ａおよび第２の内部電極層１６ｂの枚数は、合わせて１５枚以上２００枚以下であることが好ましい。
積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、図１ないし図３に示されるように、外部電極３０が配置される。
外部電極３０は、金属成分およびガラス成分を含む下地電極層３２と、下地電極層３２の表面に形成されるめっき層３４とを含む。
外部電極３０は、第１の外部電極３０ａおよび第２の外部電極３０ｂを有する。
第１の外部電極３０ａは、第１の内部電極層１６ａに接続され、第１の端面１２ｅの表面に配置されている。また、第１の外部電極３０ａは、第１の端面１２ｅから延伸して第１の主面１２ａの一部および第２の主面１２ｂの一部、ならびに第１の側面１２ｃの一部および第２の側面１２ｄの一部にも配置される。この場合、第１の外部電極３０ａは、第１の内部電極層１６ａの第１の引出電極部２８ａと電気的に接続される。
第２の外部電極３０ｂは、第２の内部電極層１６ｂに接続され、第２の端面１２ｆの表面に配置されている。また、第２の外部電極３０ｂは、第２の端面１２ｆから延伸して第１の主面１２ａの一部および第２の主面１２ｂの一部、ならびに第１の側面１２ｃの一部および第２の側面１２ｄの一部にも配置される。この場合、第２の外部電極３０ｂは、第２の内部電極層１６ｂの第２の引出電極部２８ｂと電気的に接続される。
積層体１２内においては、第１の内部電極層１６ａの第１の対向電極部２６ａと第２の内部電極層１６ｂの第２の対向電極部２６ｂとが誘電体層１４ｃを介して対向することにより、静電容量が形成されている。そのため、第１の内部電極層１６ａが接続された第１の外部電極３０ａと第２の内部電極層１６ｂが接続された第２の外部電極３０ｂとの間に、静電容量を得ることができ、コンデンサの特性が発現する。
なお、図１に示す積層体１２は、図４に示されるように、第１の内部電極層１６ａおよび第２の内部電極層１６ｂに加えて、第１の端面１２ｅおよび第２の端面１２ｆのどちらにも引き出されない浮き内部電極層１６ｃが設けられており、浮き内部電極層１６ｃによって、対向電極部２６ｃが複数に分割された構造としてもよい。たとえば、図４（ａ）に示される２連、図４（ｂ）に示される３連、図４（ｃ）に示されるような４連構造であり、４連以上の構造でもよいことは言うまでもない。このように、対向電極部２６ｃを複数個に分割した構造とすることによって、対向する内部電極層１６ａ、１６ｂ、１６ｃ間において複数のコンデンサ成分が形成され、これらのコンデンサ成分が直列に接続された構成となる。そのため、それぞれのコンデンサ成分に印加される電圧が低くなり、積層セラミックコンデンサ１０の高耐圧化を図ることができる。
下地電極層３２は、焼付け層および薄膜層等から選ばれる少なくとも１つを含む。
以下、下地電極層３２を上記の焼付け層および薄膜層とした場合の各構成について説明する。
下地電極層３２は、第１の下地電極層３２ａおよび第２の下地電極層３２ｂを有する。
第１の下地電極層３２ａは、第１の内部電極層１６ａに接続され、第１の端面１２ｅの表面に配置されている。また、第１の下地電極層３２ａは、第１の端面１２ｅから延伸して第１の主面１２ａの一部および第２の主面１２ｂの一部、ならびに第１の側面１２ｃの一部および第２の側面１２ｄの一部にも配置される。この場合、第１の下地電極層３２ａは、第１の内部電極層１６ａの第１の引出電極部２８ａと電気的に接続される。
第２の下地電極層３２ｂは、第２の内部電極層１６ｂに接続され、第２の端面１２ｆの表面に配置されている。また、第２の下地電極層３２ｂは、第２の端面１２ｆから延伸して第１の主面１２ａの一部および第２の主面１２ｂの一部、ならびに第１の側面１２ｃの一部および第２の側面１２ｄの一部にも配置される。この場合、第２の下地電極層３２ｂは、第２の内部電極層１６ｂの第２の引出電極部２８ｂと電気的に接続される。
（焼付け層の場合）
焼付け層は、ガラス成分と金属成分とを含む。焼付け層のガラス成分は、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。焼付け層の金属成分としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。焼付け層は、ガラス成分および金属成分を含む導電性ペーストを積層体１２に塗布して焼付けたものである。内部電極層１６および誘電体層１４を有する積層チップと積層チップに塗布した導電性ペーストとを同時焼成したものでもよく、内部電極層１６および誘電体層１４を有する積層チップを焼成して積層体１２を得た後に積層体１２に導電性ペーストを塗布して焼き付けたものでもよい。なお、焼付け層を内部電極層１６および誘電体層１４を有する積層チップと積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼付け層は、ガラス成分の代わりに誘電体材料を添加したものを焼き付けて形成することが好ましい。焼付け層は、複数層であってもよい。
第１の端面１２ｅに位置する第１の下地電極層３２ａの高さ方向ｘの中央部における第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの厚みは、たとえば、３μｍ以上１６０μｍ以下程度であることが好ましい。
第２の端面１２ｆに位置する第２の下地電極層３２ｂの高さ方向ｘの中央部における第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの厚みは、たとえば、３μｍ以上１６０μｍ以下程度であることが好ましい。
また、第１の主面１２ａおよび第２の主面１２ｂの一部に位置する第１の下地電極層３２ａの第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの中央部における第１の主面１２ａおよび第２の主面１２ｂを結ぶ高さ方向ｘの厚みは、たとえば、３μｍ以上４０μｍ以下程度であることが好ましい。
また、第１の主面１２ａおよび第２の主面１２ｂの一部に位置する第２の下地電極層３２ｂの第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの中央部における第１の主面１２ａおよび第２の主面１２ｂを結ぶ高さ方向ｘの厚みは、たとえば、３μｍ以上４０μｍ以下程度であることが好ましい。
また、第１の側面１２ｃおよび第２の側面１２ｄの一部に位置する第１の下地電極層３２ａの第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの中央部における第１の側面１２ｃおよび第２の側面１２ｄを結ぶ幅方向ｙの厚みは、たとえば、３μｍ以上４０μｍ以下程度であることが好ましい。
また、第１の側面１２ｃおよび第２の側面１２ｄの一部に位置する第２の下地電極層３２ｂの第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの中央部における第１の側面１２ｃおよび第２の側面１２ｄを結ぶ幅方向ｙの厚みは、たとえば、３μｍ以上４０μｍ以下程度であることが好ましい。
（薄膜層の場合）
下地電極層３２を薄膜層で形成する場合、薄膜層は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積されて形成される。
めっき層３４は、第１のめっき層３４ａおよび第２のめっき層３４ｂを有する。
第１のめっき層３４ａおよび第２のめっき層３４ｂは、複数層によって形成されていてもよい。
第１のめっき層３４ａは、第１の下地電極層３２ａを覆うように配置されている。
第２のめっき層３４ｂは、第２の下地電極層３２ｂを覆うように配置されている。
めっき層３４は、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。
めっき層３４は、複数層により形成されていてもよい。好ましくは、下層めっき層と上層めっき層の２層構造である。下層めっき層はＮｉめっき層により形成され、上層めっき層は、Ｓｎめっき層により形成されるのが好ましい。Ｎｉめっき層は、積層セラミックコンデンサ１０を実装する際に、下地電極層３２が半田によって浸食されることを防止することができ、Ｓｎめっき層は、積層セラミックコンデンサ１０を実装する際の半田の濡れ性を向上させ、積層セラミックコンデンサ１０を実装基板に容易に実装させることができる。
めっき層３４一層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。
なお、下地電極層３２を設けずにめっき層だけで外部電極３０を形成してもよい。
以下、下地電極層３２を設けずにめっき層を設ける構造について説明する。
第１の外部電極３０ａおよび第２の外部電極３０ｂのそれぞれは、下地電極層３２を設けずに、めっき層が積層体１２の表面に直接形成されていてもよい。すなわち、積層セラミックコンデンサ１０は、第１の内部電極層１６ａと第２の内部電極層１６ｂに直接電気的に接続されるめっき層を含む構造であってもよい。このような場合、前処理として積層体１２の表面に触媒を配設した後で、めっき層が形成されてもよい。
なお、下地電極層３２を設けずに積層体１２上に直接めっき層を形成する場合は、下地電極層３２の厚みを削減した分を低背化、すなわち薄型化または、積層体１２の厚み、すなわち有効部１８の厚みに転化できるため、薄型チップの設計自由度を向上させることができる。
めっき層は、積層体１２の表面に形成される下層めっき電極と、下層めっき電極の表面に形成される上層めっき電極とを含むことが好ましい。
下層めっき電極および上層めっき電極はそれぞれ、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、Ｂｉ又はＺｎなどから選ばれる少なくとも１種の金属または当該金属を含む合金を含むことが好ましい。
下層めっき電極は、半田バリア性能を有するＮｉを用いて形成されることが好ましく、上層めっき電極は、半田濡れ性が良好なＳｎやＡｕを用いて形成されることが好ましい。
また、たとえば、第１の内部電極層１６ａおよび第２の内部電極層１６ｂがＮｉを用いて形成される場合、下地めっき電極は、Ｎｉと接合性のよいＣｕを用いて形成されることが好ましい。なお、上層めっき電極は必要に応じて形成されればよく、第１の外部電極３０ａおよび第２の外部電極３０ｂはそれぞれ、下層めっき電極のみで構成されてもよい。
めっき層は、上層めっき電極を最外層としてもよいし、上層めっき電極の表面にさらに他のめっき電極を経営してもよい。
めっきの厚みは、１μｍ以上１５μｍ以下であることが好ましい。
めっき層は、ガラスを含まないことが好ましい。めっき層の単位体積あたりの金属割合は、９９体積％以上であることが好ましい。
積層体１２、第１の外部電極３０ａおよび第２の外部電極３０ｂを含む積層セラミックコンデンサ１０の長さ方向ｚの寸法をＬ寸法とし、積層体１２、第１の外部電極３０ａおよび第２の外部電極３０ｂを含む積層セラミックコンデンサ１０の高さ方向ｘの寸法をＴ寸法とし、積層体１２、第１の外部電極３０ａおよび第２の外部電極３０ｂを含む積層セラミックコンデンサ１０の幅方向ｙの寸法をＷ寸法とする。
積層セラミックコンデンサ１０の寸法は、長さ方向ｚのＬ寸法が０．２ｍｍ以上１０．０ｍｍ以下、幅方向ｙのＷ寸法が０．１ｍｍ以上５．０ｍｍ以下、高さ方向ｘのＴ寸法が０．０５ｍｍ以上５．０ｍｍ以下である。また、積層セラミックコンデンサ１０の寸法は、マイクロスコープにより測定することができる。
図１に示す積層セラミックコンデンサ１０は、第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂには、誘電体層１４上に配置され有効部１８と対向するように配置されるガラス層１５を有し、ガラス層１５は、第１の主面１２ａの一部、第２の主面１２ｂの一部、第１の側面１２ｃの一部、および第２の側面１２ｄの一部に配置される第１の外部電極３０ａの先端および第２の外部電極３０ｂの先端と、平面視でオーバーラップするように配置され、かつ、有効部１８側から第１の端面１２ｅおよび第２の端面１２ｆにおいて露出しないように配置されているので、有効部１８へのクラックの伸展を抑制しうる。その結果、積層セラミックコンデンサ１０の耐湿信頼性を向上させることができる。
２．積層セラミックコンデンサの製造方法
次に、積層セラミックコンデンサの製造方法について説明する。
まず、誘電体層用の誘電体シートおよび内部電極層用の導電性ペーストが準備される。誘電体シートおよび内部電極層用の導電性ペーストは、バインダおよび溶剤を含む。バインダおよび溶剤は、公知のものであってよい。
そして、誘電体シート上に、内部電極層用の導電性ペーストが、たとえば、スクリーン印刷やグラビア印刷などにより所定のパターンで印刷される。これにより、第１の内部電極層のパターンが形成された誘電体シート、および第２の内部電極層のパターンが形成された誘電体シートが準備される。
また、誘電体シート上に、ガラスペーストが、たとえば、スクリーン印刷やグラビア印刷などにより所定のパターンで印刷される。これにより、ガラス層のパターンが形成された誘電体シートが準備される。ガラス層の厚みは、印刷版の厚みを変更することにより、厚みをコントロールすることができる。また、ガラス層の硬度は、ガラス組成比を変更することでコントロールすることができる。さらに、誘電体シートに関しては、内部電極層のパターンが印刷されていない外層用の誘電体シートも準備される。
続いて、内部電極層のパターンが印刷されていない外層用の誘電体シートが所定枚数積層されることにより、第２の主面側の第２の主面側外層部となる部分が形成される。ここで、第２の主面側外層部となる部分を形成する際において、ガラス層を設けたい任意の箇所に、ガラス層のパターンが形成された誘電体シートを積層することによって、第２の主面側外層部中にガラス層を形成することができる。そして、第２の主面側外層部となる部分の上に第１の内部電極層のパターンが印刷された誘電体シート、および第２の内部電極層のパターンが印刷された誘電体シートを本発明の構造となるように順次積層されることにより、有効部となる部分が形成される。この有効部となる部分の上に、内部電極層のパターンが印刷されてない外層用の誘電体シートが所定枚数積層されることにより、第１の主面側の第１の主面側外層部となる部分が形成される。ここで、第１の主面側外層部となる部分を形成する際において、ガラス層を設けたい任意の箇所に、ガラス層のパターンが形成された誘電体シートを積層することによって、第１の主面側外層部中にガラス層を形成することができる。これにより、ガラス層を有する積層シートが作製される。
次に、積層シートが静水圧プレスなどの手段により積層方向にプレスされることにより、積層ブロックが作製される。
そして、積層ブロックを所定のサイズにカットされることにより、積層チップが切り出される。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みをつけてもよい。
次に、積層チップが焼成されることにより、積層体１２が作製される。焼成温度は、誘電体である誘電体層１４や内部電極層１６の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。
次に、積層体の両端面に下地電極層となる導電性ペーストが塗布される。本実施の形態においては、下地電極層は、焼付け層である。ガラス成分と金属とを含む導電性ペーストが、たとえば、ディッピングなどの方法により、積層体に塗布される。その後、焼き付け処理が行われ、下地電極層が形成される。このときの焼き付け処理の温度は、７００℃以上９００℃以下であることが好ましい。
なお、下地電極層を薄膜層で形成する場合は、スパッタ法または蒸着法の薄膜形成法により下地電極層を形成することができる。薄膜層で形成された下地電極層は金属粒子が堆積された１μｍ以下の層とする。
続いて、めっき層が形成される。なお、めっき層は、下地電極層の表面に形成されてもよく、積層体上に直接形成されてもよい。本実施の形態においては、めっき層は、下地電極層の表面に形成される。より詳細には、下地電極層上に、Ｎｉめっき層およびＳｎめっき層が形成される。Ｎｉめっき層およびＳｎめっき層は、たとえば、バレルめっき法により、順次形成される。
一方、下地電極層を設けずに積層体の内部電極層の露出部にめっき層を設けてもよい。その場合は、以下の方法で形成することができる。
すなわち、積層体の第１の端面および第２の端面にめっき処理を施し、内部電極層の露出部上に下層めっき電極を形成する。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよい。ただし、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。また、必要に応じて、下層めっき電極の表面に形成される上層めっき電極を同様に形成してもよい。
上述のようにして、本実施の形態にかかる積層セラミックコンデンサ１０が製造される。
３．実験例１
上述した製造方法にしたがって、積層セラミックコンデンサを作製し、積層体内へのクラックの有無の確認、および耐湿信頼性試験により評価を行った。積層体内へのクラックの有無による評価は、積層体の内部方向へのクラックの有無の確認、および有効部へのクラックの有無の確認により行った。
（ａ）実施例の試料の仕様
実施例として、以下の仕様の積層セラミックコンデンサを準備した。準備された実施例１ないし実施例８の試料は、表１に示すように、ガラス層の長さ方向ｚの長さをそれぞれ変化させたものである。より詳細には、ガラス層の有効部側からの第１の端面側外層部および第２の端面側外層部の第１の端面および第２の端面を結ぶ長さ方向ｚの寸法に対する長さの割合を変化させた。
・積層セラミックコンデンサの寸法（設計値）：Ｌ×Ｗ×Ｔ＝１．０ｍｍ×０．５ｍｍ×０．５ｍｍ

・誘電体層の仕様
・誘電体層の主成分の材料：ＢａＴｉＯ3
・誘電体層の層厚み：１．５μｍ
・誘電体層のビッカース硬度：８．０ＧＰａ

・ガラス層の仕様
・ガラス層のガラスの種類：Ｎａ2Ｏ－ＳｉＯ2系ガラスであって、４０Ｎａ2Ｏ－６０ＳｉＯ2とした。
・ガラス層の厚み：５μｍ
・ガラス層を設ける範囲：表１を参照
・ガラス層のビッカース硬度：７．７ＧＰａ

・内部電極層の仕様
・内部電極層の材料：Ｎｉ

・外部電極層の仕様
下地電極層の仕様
・下地電極層：導電性金属（Ｃｕ）とガラス成分を含む焼付け層
・第１の端面および第２の端面に位置する焼付け層の高さ方向ｘの中央部における長さ方向ｚの厚み：３０μｍ
・第１の主面および第２の主面に位置する焼付け層の長さ方向ｚの中央部における第１の主面および第２の主面を結ぶ高さ方向ｘの厚み（ｅ寸中央部部分の下地電極層の厚み）：１０μｍ
・第１の側面および第２の側面に位置する焼付け層の長さ方向ｚの中央部における第１の側面および第２の側面を結ぶ幅方向ｙの厚み（ｅ寸中央部部分の下地電極層の厚み）：１０μｍ

下層めっき層の仕様
・下層めっき層：Ｎｉめっき層
・第１の端面および第２の端面に位置する下層めっき層の高さ方向ｘの中央部における長さ方向ｚの厚み：３μｍ
・第１の主面および第２の主面に位置する下層めっき層の長さ方向ｚの中央部における第１の主面および第２の主面を結ぶ高さ方向ｘの厚み（ｅ寸中央部部分の下地電極層の厚み）：３μｍ
・第１の側面および第２の側面に位置する下層めっき層の長さ方向ｚの中央部における第１の側面および第２の側面を結ぶ幅方向ｙの厚み（ｅ寸中央部部分の下地電極層の厚み）：３μｍ

上層めっき層の仕様
・上層めっき層：Ｓｎめっき層
・第１の端面および第２の端面に位置する上層めっき層の高さ方向ｘの中央部における長さ方向ｚの厚み：３μｍ
・第１の主面および第２の主面に位置する上層めっき層の長さ方向ｚの中央部における第１の主面および第２の主面を結ぶ高さ方向ｘの厚み（ｅ寸中央部部分の下地電極層の厚み）：４μｍ
・第１の側面および第２の側面に位置する上層めっき層の長さ方向ｚの中央部における第１の側面および第２の側面を結ぶ幅方向ｙの厚み（ｅ寸中央部部分の下地電極層の厚み）：４μｍ
（ｂ）比較例の試料の仕様
比較例として、ガラス層を有さない積層セラミックコンデンサを準備した。比較例では、ガラス層を設けない以外は、実施例と同じ仕様とした。
（ｃ）測定および試験方法
（ガラス層の有効部側からの第１の端面側外層部および第２の端面側外層部の第１の端面および第２の端面を結ぶ長さ方向ｚの寸法に対する割合の算出方法）
まず、各実施例および比較例の試料である積層セラミックコンデンサにおいて、積層体の側面に対して平行な面方向に沿って積層体の幅方向ｙの寸法ｗの１／２ｗ寸法となる位置まで積層セラミックコンデンサのＬＴ面が露出するように断面研磨を行った。
次に、第１の端面側外層部において、第１の端面に露出していない側の第２の内部電極層の最も第１の主面側に位置する第１の端面側の先端の点と、第１の端面に露出していない側の第２の内部電極層の積層体の高さ方向ｘの寸法ｔの１／２ｔ地点に位置する第１の端面側の先端の点と、第１の端面に露出していない側の第２の内部電極層の最も第２の主面側に位置する第１の端面側の先端の点を取り、その中線を延長方向にとり、基準線Ａ１を引いた。
次に、第１の端面に露出している第１の内部電極層の最も第１の主面側に位置する点と、第１の端面に露出している第１の内部電極層の積層体の高さ方向ｘの寸法ｔの１／２ｔ地点に位置する点と、第１の端面に露出している第１の内部電極層の最も第２の主面側に位置する点とを取り、その中線を延長方向にとり、基準線Ａ２を引いた。
ここで、基準線Ａ１と基準線Ａ２との間の第１の端面および第２の端面を結ぶ方向の距離を距離Ｌ１とした。
同様に、第２の端面側外層部において、第２の端面に露出していない側の第１の内部電極層の最も第１の主面側に位置する第２の端面側の先端の点と、第２の端面に露出していない側の第１の内部電極層の積層体の高さ方向ｘの寸法ｔの１／２ｔ地点に位置する第２の端面側の先端の点と、第２の端面に露出していない側の第１の内部電極層の最も第２の主面側に位置する第２の端面側の先端の点を取り、その中線を延長方向にとり、基準線Ａ３を引いた。
次に、第２の端面に露出している第２の内部電極層の最も第１の主面側に位置する点と、第２の端面に露出している第２の内部電極層の積層体の高さ方向ｘの寸法ｔの１／２ｔ地点に位置する点と、第２の端面に露出している第２の内部電極層の最も第２の主面側に位置する点とを取り、その中線を延長方向にとり、基準線Ａ４を引いた。
ここで、基準線Ａ３と基準線Ａ４との間の第１の端面および第２の端面を結ぶ方向の距離を距離Ｌ２とした。
そして、上述した方法により測定された距離Ｌ１と距離Ｌ２の平均値であるＬを、第１の端面側外層部の距離、第２の端面側外層部のそれぞれの距離と規定した。
次に、第１の主面側外層部に位置するガラス層において、基準線Ａ１から第１の端面側にはみ出したガラス層の端部までの距離Ｂ１と、基準線Ａ３から第２の端面側にはみ出したガラス層の端部までの距離Ｂ２を測定した。
同様に、第２の主面側外層部に位置するガラス層において、基準線Ａ１から第１の端面側にはみ出したガラス層の端部までの距離Ｂ３と、基準線Ａ３から第２の端面側にはみ出したガラス層の端部までの距離Ｂ４を測定した。
そして、距離Ｂ１、Ｂ２、Ｂ３およびＢ４の平均値であるＢを、有効部からはみ出したガラス層の長さと規定した。
そして、上述したように規定されたＬおよびＢを用いて、ガラス層の有効部側からの第１の端面側外層部および第２の端面側外層部の第１の端面および第２の端面を結ぶ長さ方向ｚの寸法に対する割合としてＢ／Ｌを算出し、その割合を、ガラス層の有効部側からの第１の端面側外層部および第２の端面側外層部の第１の端面および第２の端面を結ぶ長さ方向ｚの寸法に対する長さ割合と定義し、算出した。
（積層体へのクラックの有無の確認方法）
積層体へのクラックの有無の確認方法は、以下に記載する方法により行った。
すなわち、まず、各実施例および比較例の試料である積層セラミックコンデンサを、半田ペーストを用いて１．６ｍｍの厚さの実装基板に実装した。
その後、積層セラミックコンデンサの実装されていない実装基板の裏面から径１ｍｍの押し棒にて実装基板を曲げ、機械的ストレスをかけた。この時の保持時間は６０秒とし、曲げ量は８ｍｍとした。なお、本試験では、通常の条件よりも厳しい条件とした。基板曲げを行った後、実装基板から試料である積層セラミックコンデンサを外し、断面研磨を行い、クラックの有無を観察した。断面研磨は、積層セラミックコンデンサの積層体の側面に対して平行な面方向に沿って積層体の幅方向ｙの寸法ｗの１／２ｗ寸法となる位置まで積層セラミックコンデンサのＬＴ面が露出するように研磨を行った。観察倍率は、１００倍とした。第１の主面および第２の主面上に位置する外部電極の先端付近を起点として、積層体の内部方向に伸展するクラックが認められた場合は、積層体へのクラック有りと判定した。
（有効部へのクラックの有無の確認方法）
有効部へのクラックの確認は、上記の積層体へのクラックの有無の確認方法と同様にすすめ、有効部まで伸展するクラックが認められた場合は、有効部へのクラック有りと判定した。
（耐湿信頼性試験の方法）
耐湿信頼性試験は、以下に記載する方法により行った。
すなわち、まず、各実施例および比較例の試料である積層セラミックコンデンサを、半田を用いてガラスエポキシ基板に実装した。その後、各試料を、８５℃、相対湿度８５％ＲＨの高温高湿槽内にて、６．３Ｖ、１０００時間の条件で耐湿加速試験を行い、絶縁抵抗値を測定した。この際、絶縁抵抗値（ＩＲ値）が１０7Ω未満のものを不良と判定した。
（ｄ）結果
表１は、実施例１ないし実施例８の各試料に対するＢ／Ｌ、積層体へのクラックの有無、有効部へのクラックの有無、および耐湿信頼性試験の試験結果を示す。
Figure 2022123936000002
表１によれば、実施例１ないし実施例８の試料では、ガラス層は、第１の主面の一部、第２の主面の一部、第１の側面の一部、および第２の側面の一部に配置される第１の外部電極の先端および第２の外部電極の先端と、平面視でオーバーラップするように配置されており、かつ積層体の第１の主面側外層部および第２の主面側外層部にガラス層を、有効部側から第１の端面および第２の端面において露出しないように設けているので、積層体へのクラックが生じたとしても、有効部へのクラックは確認されなかった。また、実施例１ないし実施例８では、耐湿信頼性試験の結果は、すべての実施例で、１０個中５個以下の結果が得られた。
また、実施例１ないし実施例５の試料は、ガラス層の有効部側からの第１の端面側外層部および第２の端面側外層部の第１の端面および第２の端面を結ぶ長さ方向ｚの寸法に対する割合であるＢ／Ｌが、５０％以下であるので耐湿信頼性試験の結果、１０個中不良と判定された試料がなく、良好な結果が得られた。
一方、比較例の試料は、積層体の第１の主面側外層部および第２の主面側外層部にガラス層を設けていないので、有効部へのクラックが１０個中６個生じ、有効部へのクラックが抑制しえず、かつ、耐湿信頼性試験の結果、１０個中６個の不良が生じた。
以上の結果から、ガラス層は、第１の主面の一部、第２の主面の一部、第１の側面の一部、および第２の側面の一部に配置される第１の外部電極の先端および第２の外部電極の先端と、平面視でオーバーラップするように配置されており、かつ、有効部側から第１の端面および第２の端面において露出しないように配置されているので、有効部へのクラックの伸展を抑制しうることが明らかとなった。
また、ガラス層が、有効部側から第１の端面側外層部および第２の端面側外層部の第１の端面および第２の端面を結ぶ長さ方向ｚの寸法の５０％以下となるように積層体の内部に配置されると、有効部へのクラックを抑制することができ、耐湿信頼性を備えた積層セラミックコンデンサを得ることができることが明らかとなった。すなわち、実施例１ないし実施例５の試料では、ガラス層が、有効部側から第１の端面側外層部および第２の端面側外層部の第１の端面および第２の端面を結ぶ長さ方向ｚの寸法の５０％を超えて、積層体の第１の端部および第２の端部方向に延びて配置されず、積層体の第１の端面および第２の端面にガラス層が露出しないように配置されている。これにより、仮に、積層体にクラックが発生し、クラックが発生した部分から水分が浸入してしまったとしても、クラックだけでなく水分においてもガラス層内に留めておくことが可能となる。これにより、有効部内部への水分の浸入経路となりやすい積層体と外部電極との界面に水分を到達してしまうことを抑制しうることが示唆された。
４．実験例２
次に、上述した製造方法にしたがって、表１の実施例３の設計において、ガラス層の第１の主面および第２の主面を結ぶ高さ方向ｘの厚みを変化させた積層セラミックコンデンサを作製し、積層体内へのクラックの有無の確認、および耐湿信頼性試験により評価を行った。積層体内へのクラックの有無による評価は、積層体の内部方向へのクラックの有無の確認、および有効部へのクラックの有無の確認により行った。
（ａ）実験に用いた試料
表１の実施例３の設計において、ガラス層の第１の主面および第２の主面を結ぶ高さ方向ｘの厚みを変化させた試料である積層セラミックコンデンサは、表２に示すように、試料番号１ないし試料番号７の各試料を準備した。
（ｂ）測定および試験方法
（ガラス層の厚みの測定方法）
ガラス層の厚みの測定は、記載する方法により行った。
すなわち、まず、試料番号１ないし試料番号７の試料である積層セラミックコンデンサにおいて、積層体の側面に対して平行な面方向に沿って積層体の幅方向ｙの寸法ｗの１／２ｗ寸法となる位置まで積層セラミックコンデンサのＬＴ面が露出するように断面研磨を行った。次に、断面研磨における第１の主面側外層部側のガラス層の中央部において、走査電子顕微鏡を用いてＳＥＭ像を撮影した。この時の撮影の範囲は、２０μｍ×１５μｍとし、倍率は６０００倍とした。この範囲におさまるガラス層の長さ方向ｚの寸法の等間隔で５点となるように区切り、その５点の位置のガラス層の厚みを測定した。さらに、同様にして研磨断面における第２の主面側外層部側のガラス層の中央部において、走査型電子顕微鏡を用いてＳＥＭ像を撮影した。この時の撮影の範囲は、２０μｍ×１５μｍとし、倍率は６０００倍とした。この範囲におさまるガラス層の長さ方向ｚの寸法の等間隔で５点となるように区切り、その５点の位置のガラス層の厚みを測定した。ここで、第１の主面側外層部側のガラス層の５点および第２の主面側外層部側のガラス層の５点の合計１０点の平均値を算出し、その値を、第１の主面側外層部および第２の主面側外層部のガラス層の厚みとした。
積層体へのクラックの有無の確認方法、および有効部へのクラック有無の確認方法は、実験例１と同様の方法により行った。
（ｃ）結果
表２は、実験例１の実施例３の設計において、ガラス層の第１の主面および第２の主面を結ぶ高さ方向の厚みを変化させた試料番号１ないし試料番号７の各試料に対するガラス層の厚み、積層体へのクラックの有無、有効部へのクラックの有無、および耐湿信頼性試験の試験結果を示す。
Figure 2022123936000003
表２によれば、試料番号２ないし試料番号６の試料では、ガラス層の厚みが０．２μｍ以上１３μｍ以下であるので、積層体へのクラックが生じたとしても、有効部へのクラックは確認されず、かつ、耐湿信頼性試験の結果も、１０個中不良と判定された試料がなく、良好な結果が得られた。
一方、試料番号１の試料では、ガラス層の厚みが０．１μｍであるので、応力（クラック）を吸収する効果が低下して、有効部へのクラックが１０個中１個生じ、耐湿信頼性の結果についても、１０個中１個であるが不良と判定された。従って、試料番号１の試料では、クラックが有効部である内部電極層まで到達してしまう場合があることが確認された。また、試料番号７では、ガラス層の厚みが１５μｍであるので、有効部へのクラックは確認されなかったが、耐湿信頼性試験の結果、１０個中１個不良と判定され、誘電体層間の密着力が低下して、構造欠陥が発生しやすくなる場合があることが確認された。
以上の結果から、ガラス層の第１の主面および第２の主面を結ぶ高さ方向ｘの厚みは、０．２μｍ以上１３μｍ以下の範囲であれば、ガラス層へのクラックが誘導されることとなり、内部電極層へのクラックの伸展を確実に抑制しうることが明らかとなった。その結果、ショート不良を抑制することが可能となり、積層セラミックコンデンサの耐湿信頼性を維持しうることが示唆された。
５．実験例３
次に、上述した製造方法にしたがって、表１の実施例３の設計で、かつガラス層の厚みを２μｍとして試料番号３の試料において、ガラス層のビッカース硬度と誘電体層のビッカース硬度を変化させた積層セラミックコンデンサを作製し、積層体内へのクラックの有無の確認により評価を行った。積層体内へのクラックの有無による評価は、積層体の内部方向へのクラックの有無の確認、および有効部へのクラックの有無の確認により行った。
（ａ）実験に用いた試料
表１の実施例３の設計で、かつガラス層の厚みを２μｍとして試料番号３の試料において、ガラス層のビッカース硬度と誘電体層のビッカース硬度を変化させた試料である積層セラミックコンデンサは、表３に示すように、試料番号８ないし試料番号１２の各試料を準備した。
試料番号８の試料のガラスの種類は、Ｎａ2Ｏ－ＳｉＯ2系ガラスであって、４３Ｎａ2Ｏ－５７ＳｉＯ2ガラスとした。
試料番号９の試料のガラスの種類は、Ｎａ2Ｏ－ＳｉＯ2系ガラスであって、４０Ｎａ2Ｏ－６０ＳｉＯ2ガラスとした。
試料番号１０の試料のガラスの種類は、Ｎａ2Ｏ－ＳｉＯ2系ガラスであって、４０Ｎａ2Ｏ－６０ＳｉＯ2ガラスとした。
試料番号１１の試料のガラスの種類は、Ｎａ2Ｏ－ＳｉＯ2系ガラスであって、３７Ｎａ2Ｏ－６３ＳｉＯ2ガラスとした。
試料番号１２の試料のガラスの種類は、Ｎａ2Ｏ－ＳｉＯ2系ガラスであって、３４Ｎａ2Ｏ－６６ＳｉＯ2ガラスとした。
（ｂ）測定および試験方法
（ガラス層のビッカース硬度の測定方法）
ガラス層のビッカース硬度は、以下に記載する方法により行った。
すなわち、ガラス層のビッカース硬度は、まず、積層セラミックコンデンサにおいて、積層体の側面に対して平行な面方向に沿って積層体の幅方向ｙの寸法ｗの１／２ｗ寸法となる位置まで積層セラミックコンデンサのＬＴ面が露出するように断面研磨を行った。次に、研磨断面における第１の主面側外層部側のガラス層の中央部において、微小硬度計を用いて、ビッカース圧子をガラス層に押し当て、第１の主面側外層部側のガラス層のビッカース硬度を測定した。次に、研磨断面における第２の主面側外層部側のガラス層の中央部において、微小硬度計を用いて、ビッカース圧子をガラス層に押し当て、第２の主面側外層部側のガラス層のビッカース硬度を測定した。ここで、第１の主面側外層部側のガラス層のビッカース硬度と、第２の主面側外層部側のガラス層のビッカース硬度の平均値を算出し、その値を、積層セラミックコンデンサのガラス層のビッカース硬度とした。
（誘電体層のビッカース硬度の測定方法）
誘電体層のビッカース硬度は、以下に記載する方法により行った。
すなわち、誘電体層のビッカース硬度は、まず、積層セラミックコンデンサにおいて、積層体の側面に対して平行な面方向に沿って積層体の幅方向ｙの寸法ｗの１／２ｗ寸法となる位置まで積層セラミックコンデンサのＬＴ面が露出するように断面研磨を行った。次に、研磨断面における第１の主面側外層部側の中央部において、微小硬度計を用いて、ビッカース圧子を誘電体層に押し当て、第１の主面側外層部側の誘電体層のビッカース硬度を測定した。次に、研磨断面における第２の主面側外層部側の中央部において、微小硬度計を用いて、ビッカース圧子を誘電体層に押し当て、第２の主面側外層部側の誘電体層のビッカース硬度を測定した。ここで、第１の主面側外層部側の誘電体層のビッカース硬度と、第２の主面側外層部側の誘電体層のビッカース硬度の平均値を算出し、その値を、積層セラミックコンデンサの誘電体層のビッカース硬度とした。
積層体へのクラックの有無の確認方法、および有効部へのクラック有無の確認方法は、実験例１と同様の方法により行った。
（ｃ）結果
表３は、表１の実施例３の設計で、かつガラス層の厚みを２μｍとして試料番号３の試料において、ガラス層のビッカース硬度と誘電体層のビッカース硬度を変化させた試料番号８ないし試料番号１２の各試料に対するガラス層の厚み、積層体へのクラックの有無、有効部へのクラックの有無の試験結果を示す。
Figure 2022123936000004
表３によれば、試料番号８および試料番号９では、ガラス層のビッカース硬度が誘電体層のビッカース硬度よりも低いことから、積層体へのクラックが生じたとしても、有効部へのクラックは確認されなかった。
また、試料番号８および試料番号９では、ガラス層のビッカース硬度が、誘電体層のビッカース硬度である８ＧＰａより低いことから、有効部へのクラックが抑制しうることが確認された。
一方、試料番号１０ないし試料番号１２の試料では、ガラス層のビッカース硬度が、誘電体層のビッカース硬度以上であることから、いずれの試料も１０個中４個以下であるが、有効部へのクラックが生じることが確認された。
また、試料番号１０ないし試料番号１２の試料では、ガラス層のビッカース硬度が、誘電体層のビッカース硬度である８ＧＰａ以上の硬度であるので、有効部へのクラックが生ずることが確認された。
以上の結果から、ガラス層のビッカース硬度が、誘電体層のビッカース硬度よりも低い場合、有効部となる内部電極層へのクラックの伸展を確実に抑制しうることが明らかとなった。その結果、ショート不良を抑制することが可能となり、積層セラミックコンデンサの耐湿信頼性を維持しうることが示唆された。
なお、以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
すなわち、本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
１０ 積層セラミックコンデンサ
１２ 積層体
１２ａ 第１の主面
１２ｂ 第２の主面
１２ｃ 第１の側面
１２ｄ 第２の側面
１２ｅ 第１の端面
１２ｆ 第２の端面
１４、１４ａ、１４ｂ、１４ｃ 誘電体層
１５、１５ａ、１５ｂ ガラス層
１６ 内部電極層
１６ａ 第１の内部電極層
１６ｂ 第２の内部電極層
１８ 有効部
２０ａ 第１の主面側外層部
２０ｂ 第２の主面側外層部
２２ａ 第１の側面側外層部
２２ｂ 第２の側面側外層部
２４ａ 第１の端面側外層部
２４ｂ 第２の端面側外層部
２６ａ 第１の対向電極部
２６ｂ 第２の対向電極部
２８ａ 第１の引出電極部
２８ｂ 第２の引出電極部
３０ 外部電極
３０ａ 第１の外部電極
３０ｂ 第２の外部電極
３２ 下地電極層
３２ａ 第１の下地電極層
３２ｂ 第２の下地電極層
３４ めっき層
３４ａ 第１のめっき層
３４ｂ 第２のめっき層
ｘ 高さ方向
ｙ 幅方向
ｚ 長さ方向

Claims (5)

  1. 積層された複数の誘電体層と、前記誘電体層上に積層された複数の内部電極層とを有し、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、前記高さ方向および前記幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、
    前記複数の誘電体層上に配置され、前記第１の端面に露出する第１の内部電極層と、
    前記複数の誘電体層上に配置され、前記第２の端面に露出する第２の内部電極層と、
    前記第１の内部電極層に接続され、前記第１の端面上および前記第１の主面の一部、前記第２の主面の一部、前記第１の側面の一部、前記第２の側面の一部に配置される第１の外部電極と、
    前記第２の内部電極層に接続され、前記第２の端面上および前記第１の主面の一部、前記第２の主面の一部、前記第１の側面の一部、前記第２の側面の一部に配置される第２の外部電極と、
    を有する積層セラミックコンデンサにおいて、
    前記積層体は、
    前記複数の内部電極層が対向する有効部と、
    前記第１の主面側に位置し、前記第１の主面と前記第１の主面側の前記有効部の最表面と、該最表面の延長線上との間に位置する前記複数の誘電体層から形成される第１の主面側外層部と、
    前記第２の主面側に位置し、前記第２の主面と前記第２の主面側の前記有効部の最表面と、該最表面の延長線上との間に位置する前記複数の誘電体層から形成される第２の主面側外層部と、
    前記第１の端面側に位置し、前記第１の端面と前記第１の端面側の前記有効部の最表面との間に位置する前記複数の誘電体層から形成される第１の端面側外層部と、
    前記第２の端面側に位置し、前記第２の端面と前記第２の端面側の前記有効部の最表面との間に位置する前記複数の誘電体層から形成される第２の端面側外層部と、
    を有し、
    前記第１の主面側外層部および前記第２の主面側外層部には、誘電体層上に配置され、前記有効部と対向するように配置されるガラス層を有し、
    前記ガラス層は、前記第１の主面の一部、前記第２の主面の一部、前記第１の側面の一部、および前記第２の側面の一部に配置される前記第１の外部電極の先端および第２の外部電極の先端と、平面視でオーバーラップするように配置され、
    前記ガラス層は、前記有効部側から前記第１の端面および前記第２の端面において露出しないように配置されている、積層セラミックコンデンサ。
  2. 前記ガラス層は、前記有効部側から前記第１の端面側外層部および前記第２の端面側外層部の前記第１の端面および前記第２の端面を結ぶ長さ方向の寸法の５０％以下となるように前記積層体内に配置される、請求項１に記載の積層セラミックコンデンサ。
  3. 前記ガラス層の前記第１の主面および前記第２の主面を結ぶ前記高さ方向の厚みは、０．２μｍ以上１３μｍ以下である、請求項１または請求項２に記載の積層セラミックコンデンサ。
  4. 前記ガラス層のビッカース硬度は、前記誘電体層のビッカース硬度よりも低い、請求項１ないし請求項３のいずれかに記載の積層セラミックコンデンサ。
  5. 前記ガラス層のビッカース硬度は、８ＧＰａ以下である、請求項１ないし請求項４のいずれかに記載の積層セラミックコンデンサ。
JP2021021409A 2021-02-15 2021-02-15 積層セラミックコンデンサ Pending JP2022123936A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021021409A JP2022123936A (ja) 2021-02-15 2021-02-15 積層セラミックコンデンサ
CN202111638390.1A CN114944281A (zh) 2021-02-15 2021-12-29 层叠陶瓷电容器
US17/580,848 US20220262566A1 (en) 2021-02-15 2022-01-21 Multilayer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021021409A JP2022123936A (ja) 2021-02-15 2021-02-15 積層セラミックコンデンサ

Publications (1)

Publication Number Publication Date
JP2022123936A true JP2022123936A (ja) 2022-08-25

Family

ID=82800735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021021409A Pending JP2022123936A (ja) 2021-02-15 2021-02-15 積層セラミックコンデンサ

Country Status (3)

Country Link
US (1) US20220262566A1 (ja)
JP (1) JP2022123936A (ja)
CN (1) CN114944281A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7444006B2 (ja) * 2020-09-19 2024-03-06 株式会社村田製作所 セラミック電子部品

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3612963A (en) * 1970-03-11 1971-10-12 Union Carbide Corp Multilayer ceramic capacitor and process
US7147804B2 (en) * 2003-01-24 2006-12-12 E. I. Du Pont De Nemours And Company Terminal electrode compositions for multilayer ceramic capacitors
JP3918851B2 (ja) * 2005-06-03 2007-05-23 株式会社村田製作所 積層型電子部品および積層型電子部品の製造方法
EP2065908B1 (en) * 2006-09-22 2018-09-12 Murata Manufacturing Co. Ltd. Laminated ceramic capacitor
US8576537B2 (en) * 2008-10-17 2013-11-05 Kemet Electronics Corporation Capacitor comprising flex crack mitigation voids
JP2012033621A (ja) * 2010-07-29 2012-02-16 Kyocera Corp 積層セラミックコンデンサ
US9368281B2 (en) * 2010-08-18 2016-06-14 Taiyo Yuden Co., Ltd. Laminated ceramic electronic component
KR101751058B1 (ko) * 2010-12-10 2017-06-27 삼성전기주식회사 적층 세라믹 캐패시터 및 그 제조 방법
JP5772808B2 (ja) * 2012-12-25 2015-09-02 株式会社村田製作所 積層セラミック電子部品
WO2014148133A1 (ja) * 2013-03-19 2014-09-25 株式会社村田製作所 積層セラミックコンデンサ
CN105144323B (zh) * 2013-04-25 2018-07-17 株式会社村田制作所 层叠陶瓷电容器以及其制造方法
KR101514559B1 (ko) * 2013-10-30 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR102089700B1 (ko) * 2014-05-28 2020-04-14 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
JP2014241453A (ja) * 2014-09-25 2014-12-25 株式会社村田製作所 積層セラミックコンデンサ
JP6592923B2 (ja) * 2015-03-20 2019-10-23 株式会社村田製作所 電子部品およびその製造方法
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
US10068710B2 (en) * 2015-07-17 2018-09-04 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method for manufacturing same
JP6508098B2 (ja) * 2016-03-17 2019-05-08 株式会社村田製作所 電子部品及び電子部品の製造方法
JP2018022833A (ja) * 2016-08-05 2018-02-08 株式会社村田製作所 電子部品
US10957489B2 (en) * 2016-09-28 2021-03-23 Murata Manufacturing Co., Ltd. Medium and method of manufacturing electronic component
US10497516B2 (en) * 2016-09-28 2019-12-03 Murata Manufacturing Co., Ltd. Electronic component with external electrodes including a fired electrode layer including glass and voids
JP6909011B2 (ja) * 2017-02-21 2021-07-28 太陽誘電株式会社 積層セラミックコンデンサ
JP6984368B2 (ja) * 2017-03-14 2021-12-17 株式会社村田製作所 積層セラミックコンデンサ
JP7193918B2 (ja) * 2018-02-08 2022-12-21 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR102550163B1 (ko) * 2018-08-14 2023-07-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190121222A (ko) * 2018-11-16 2019-10-25 삼성전기주식회사 유전체 조성물 및 이를 이용한 커패시터 부품
JP2020119992A (ja) * 2019-01-23 2020-08-06 株式会社村田製作所 積層セラミックコンデンサ
JP2020167236A (ja) * 2019-03-28 2020-10-08 株式会社村田製作所 ３端子型積層セラミックコンデンサおよび３端子型積層セラミックコンデンサの製造方法
KR20190116128A (ko) * 2019-07-05 2019-10-14 삼성전기주식회사 커패시터 부품

Also Published As

Publication number Publication date
CN114944281A (zh) 2022-08-26
US20220262566A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
US9978518B2 (en) Multilayer ceramic capacitor
KR101400262B1 (ko) 적층형 세라믹 콘덴서
KR102077617B1 (ko) 적층 세라믹 콘덴서
US10535468B2 (en) Method for manufacturing multilayer ceramic capacitor
JP6854593B2 (ja) 積層セラミックコンデンサ
US11735366B2 (en) Multilayer ceramic electronic component and method for manufacturing the same
KR101925286B1 (ko) 적층 세라믹 전자부품
JP2015029158A (ja) 積層セラミックコンデンサ
JP2019024077A (ja) 積層セラミックコンデンサ
CN114334449A (zh) 层叠陶瓷电容器
CN114334442A (zh) 层叠陶瓷电容器
JP7401320B2 (ja) 積層セラミック電子部品
CN114334443A (zh) 层叠陶瓷电容器
JP2019212727A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
JP2022123936A (ja) 積層セラミックコンデンサ
CN111755247B (zh) 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
JP2017143129A (ja) 積層セラミックコンデンサ
US11763994B2 (en) Multilayer ceramic capacitor
WO2023189749A1 (ja) 積層セラミックコンデンサ
WO2023095620A1 (ja) 積層セラミック電子部品
JP2023122670A (ja) 積層セラミックコンデンサ
US20230317372A1 (en) Multilayer ceramic electronic component
JP7415895B2 (ja) 積層セラミック電子部品
US20230215640A1 (en) Multilayer electronic component
JP6933011B2 (ja) 積層セラミックコンデンサ