JP6933011B2 - 積層セラミックコンデンサ - Google Patents

Description

この発明は、積層セラミックコンデンサに関し、特にたとえば、誘電体層と内部電極とが交互に積層された積層体を含む積層セラミックコンデンサに関する。

積層セラミックコンデンサは、小型で大容量の電子部品として広く用いられている。しかしながら、積層セラミックコンデンサには、更なる小型・大容量化、高信頼性化が求められている。一般的に、積層セラミックコンデンサにおいて、セラミック誘電体層部分と内部電極部分との間において、セラミック誘電体層部分および内部電極部分の焼成時における収縮開始温度がそれぞれで異なる。これにより、セラミック誘電体層部分と内部電極部分との間でハガレが生じるデラミネーションなどの内部欠陥や、内部電極層のセラミック誘電体層に対する被覆率（カバレッジ）の低下が生じ、それに起因する静電容量値の低下の問題が発生しやすい。

上記の課題を解決するものとして、例えば、内部電極ペーストにおいて、導電性粉末、有機ビヒクルおよびセラミック粉末の収縮開始温度が誘電体セラミック層の材料の収縮開始温度に比べて＋５０℃以上＋１００℃以下の範囲の少なくとも１種のセラミック粉末を含有させる技術が開示されている（特許文献１参照）。

特開２００２−５７０６０号公報

しかしながら、特許文献１の構造においては、誘電体層の種類ごとに内部電極ペーストを用意する必要があり、管理が複雑になるだけでなく、組成の異なるセラミック成分が誘電体層に混入する可能性があり、品質に影響を与える可能性がある。また、特許文献１の構造では、薄層化を図って誘電体層の厚みを薄くしていった場合、内部電極に含まれる共材（セラミック粉末）が誘電体層に拡散することで、誘電体層の組成がずれやすくなり、特性変化が大きくなることが考えられる。

したがって、本発明では、内部電極ペーストにセラミック粉末を添加せずとも、デラミネーションなどの内部欠陥や、内部電極の被覆率（カバレッジ）低下を抑制しつつ、安定して静電容量の向上を図ることができる積層セラミックコンデンサを提供する。

積層された複数の誘電体層を含み、積層方向に相対する第１ の主面および第２ の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、誘電体層と交互に積層され、端面に露出する複数の内部電極層と、内部電極層に接続され、端面上に配置される外部電極と、を有する積層セラミックコンデンサにおいて、内部電極層と誘電体層との界面および界面から内部電極層の厚み方向に沿って内部電極層側に５ｎｍ入った領域において、硫黄Ｓが存在しており、内部電極層の厚み方向中央部には、硫黄Ｓが存在せず、内部電極層はＮｉを含み、硫黄Ｓが存在する領域では、Ｎｉに対する硫黄濃度が０．９ｍｏｌ％以上、かつ１１．１ｍｏｌ％以下の範囲にある積層セラミックコンデンサである。

この発明にかかる積層セラミックコンデンサによれば、内部電極層と誘電体層との界面および界面から内部電極層の厚み方向に沿って内部電極層の内部電極側に５ｎｍ入った領域（以下、「界面近傍領域」という。）において、硫黄Ｓが存在しており、内部電極層の厚み方向中央部（以下、「内部電極中央域」という。）には、硫黄Ｓが存在しない。例えば、内部電極層がＮｉを含む場合、Ｎｉ硫化物はＮｉ金属やＮｉ酸化物に比べて融点が低い。したがって、電極内部は融点が高いが、表面のみ融点が低い状態となっており、内部電極層の表面のみ融点が低いことによって、内部電極層の表面のみに内部電極の溶出・再析出による原子再配列が起こり易くなり、電極間の切れ間を埋める作用が働くことになる。したがって、内部電極ペーストにセラミック粉末を添加せずとも、デラミネーションなどの内部欠陥や、内部電極の被覆率（カバレッジ）の低下を抑制しつつ、安定して静電容量の向上を図ることができる。
また、内部電極層がＮｉを含み、硫黄Ｓが存在する領域では、Ｎｉに対する硫黄濃度が０．９ｍｏｌ％以上、かつ１１．１ｍｏｌ％以下の範囲にある場合は、より安定して静電容量の向上を図ることができる。

それゆえに、この発明の主たる目的は、内部電極ペーストにセラミック粉末を添加せずとも、デラミネーションなどの内部欠陥や、内部電極の被覆率（カバレッジ）低下を抑制しつつ、安定して静電容量の向上を図ることができる積層セラミックコンデンサを提供することである。

この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。

この発明にかかる積層セラミックコンデンサの一例を示す外観斜視図である。 この発明にかかる積層セラミックコンデンサを示す図１のＩＩ−ＩＩ線における断面図である。 この発明にかかる積層セラミックコンデンサを示す図１のＩＩＩ−ＩＩＩ線における断面図である。 図３に示すａ部拡大図であって、この発明にかかる積層セラミックコンデンサの内部電極層と誘電体層との界面の状況の詳細図である。 実験例において、積層セラミックコンデンサの内部電極層とＥＤＸでの硫黄Ｓを測定する測定点を示す図解図である。

１．積層セラミックコンデンサ
この発明にかかる積層セラミックコンデンサについて説明する。図１は、この発明にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図２は、この発明にかかる積層セラミックコンデンサを示す図１のＩＩ−ＩＩ線における断面図である。図３は、
この発明にかかる積層セラミックコンデンサを示す図１のＩＩＩ−ＩＩＩ線における断面
図である。

図１ないし図３に示すように、積層セラミックコンデンサ１０は、直方体状の積層体１２を含む。

（積層体１２）
積層体１２は、積層された複数の誘電体層１４と複数の内部電極層１６を含む。また、積層体１２は、積層方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、積層方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、積層方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。また、積層体１２は、角部または稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体の隣接する３面が交わる部分のことであり、稜線部とは、積層体の隣接する２面が交わる部分のことである。さらに、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅおよび第２の端面１２ｆの主面、側面、端面の一部または全体に凹凸などが形成されていてもよい。

（誘電体層１４）
積層体１２の誘電体層１４は外層部１４ａと内層部１４ｂとを含む。外層部１４ａは、積層体１２の第１の主面１２ａ側および第２の主面１２ｂ側に位置し、第１の主面１２ａと最も第１の主面１２ａに近い内部電極層１６との間に位置する誘電体層１４、および第２の主面１２ｂと最も第２の主面１２ｂに近い内部電極層との間に位置する誘電体層１４、である。そして、両外層部に挟まれた領域が内層部１４ｂである。

積層体１２の誘電体層１４のセラミック材料としては、例えば、ＢａＴｉＯ₃、ＣａＴｉＯ₃、ＳｒＴｉＯ₃、ＣａＺｒＯ₃などの主成分からなる誘電体セラミックを用いることができる。また、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものを用いてもよい。

焼成後の誘電体層１４の厚みは、０．５μｍ以上１０μｍ以下であることが好ましい。

（内部電極層１６）
積層体１２の複数の内部電極層１６は、略矩形状の複数の第１の内部電極層１６ａと第２の内部電極層１６ｂを有する。複数の第１の内部電極層１６ａと第２の内部電極層１６ｂは、積層体１２の積層方向ｘに沿って誘電体層１４を挟んで等間隔に交互に配置されるよう積層される。

第１の内部電極層１６ａは、第２の内部電極層１６ｂと対向する第１の対向電極部１８ａと、第１の内部電極層１６ａの一端に位置し、第１の対極電極部１８ａから積層体１２の第１の端面１２ｅまでの第１の引出電極部２０ａを有する。第１の引出電極部２０ａは、その端部が第１の端面１２ｅに引き出され、露出している。
第２の内部電極層１６ｂは、第１の内部電極層１６ａと対向する第２の対向電極部１８ｂと、第２の内部電極層１６ｂの一端に位置し、第２の対極電極部１８ｂから積層体１２の第２の端面１２ｆまでの第２の引出電極部２０ｂを有する。第２の引出電極部２０ｂは、その端部が第２の端面１２ｆに引き出され、露出している。

積層体１２は、第１の対向電極部１８ａおよび第２の対向電極部１８ｂの幅方向ｙの一端と第１の側面１２ｃとの間および第１の対向電極部１８ａおよび第２の対向電極部１８ｂの幅方向ｙの他端と第２の側面１２ｄとの間に形成される積層体１２の側部（以下、「Ｗギャップ」という。）２２ａを含む。
さらに、積層体１２は、第１の内部電極層１６ａの第１引出電極部２０ａとは反対側の端部と第２の端面１２ｆとの間および第２の内部電極層１６ｂの第２引出電極部２０ｂとは反対側の端部と第１の端面１２ｅとの間に形成される積層体１２の端部（以下、「Ｌギャップ」という。）２２ｂを含む。

第１の内部電極層１６ａおよび第２の内部電極層１６ｂとしては、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどの金属を含有している。中でもＮｉであることが好ましい。

図４は、図３に示すａ部拡大図であって、この発明にかかる積層セラミックコンデンサの内部電極層と誘電体層との界面の状況の詳細図である。
図４に示すように、第１の内部電極層１６ａまたは第２の内部電極層１６ｂと誘電体層１４との界面１６ｃおよびその界面１６ｃから内部電極層の厚み方向に沿って内部電極層の内部電極側に５ｎｍ入った領域（界面近傍領域）１６ｄにおいて、硫黄Ｓが存在しており、内部電極層の厚み方向中央部（内部電極中央領域）には、硫黄Ｓが存在しない。なお、第１の内部電極層１６ａまたは第２の内部電極層１６ｂと誘電体層１４との界面１６ｃおよび界面近傍領域１６ｄにおいて、硫黄Ｓの検出は、ＴＥＭ−ＥＤＸ（透過電子顕微鏡−エネルギー分散型Ｘ線分光法）を用いて確認することができる。また、硫黄濃度（Ｓ濃度）による静電容量の変化の測定は、自動ブリッジ式測定器を用いて確認することができる。

内部電極層１６がＮｉを含む場合、硫黄Ｓが存在する領域では、Ｎｉに対する硫黄濃度（Ｓ濃度）（ｍｏｌ％）が０．９ｍｏｌ％以上、かつ１１．１ｍｏｌ％以下の範囲にあることが好ましい。

第１の内部電極層１６ａおよび第２の内部電極層１６ｂの厚みは０．２μｍ以上２．０μｍ以下であることが好ましい。また、第１の内部電極層１６ａおよび第２の内部電極層１６ｂの枚数は、特に限定されない。

（外部電極２４）
積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、外部電極２４が配置される。外部電極２４は、第１の外部電極２４ａおよび第２の外部電極２４ｂを有する。
第１の外部電極２４ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して、第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃ、および、第２の側面１２ｄのそれぞれの一部を覆うように形成される。この場合、第１の外部電極は、第１の内部電極層１６ａの第１の引出電極部２０ａと電気的に接続される。
第２の外部電極２４ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して、第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃ、および、第２の側面１２ｄのそれぞれの一部を覆うように形成される。この場合、第２の外部電極は、第２の内部電極層１６ｂの第２の引出電極部２０ｂと電気的に接続される。

積層体１２内においては、第１の内部電極層１６ａの第１の対向電極部１８ａと第２の内部電極層１６の第２の対向電極部１８ｂとが誘電体層１４を介して対向することにより、静電容量が形成されている。そのため、第１の内部電極層１６ａが接続された第１の外部電極２４ａと第２の内部電極層１６ｂが接続された第２の外部電極２４ｂとの間に、静電容量を得ることができ、コンデンサの特性が発現する。

第１の外部電極２４ａは、図２および図３に示すように、積層体１２側から順に、第１の下地電極層２６ａと第１の下地電極層２６ａの表面に配置された第１のめっき層２８ａとを有する。同様に、第２の外部電極２４ｂは、積層体１２側から順に、第２の下地電極層２６ｂと第２の下地電極層２６ｂの表面に配置された第２のめっき層２８ｂとを有する。

第１の下地電極層２６ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃ、および、第２の側面１２ｄのそれぞれを覆うように形成される。もっとも、第１の下地電極層２６ａは、積層体１２の第１の端面１２ｅの表面上にのみ配置されていてもよい。
第２の下地電極層２６ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃ、および、第２の側面１２ｄのそれぞれを覆うように形成される。もっとも、第２の下地電極層２６ｂは、積層体１２の第２の端面１２ｆの表面上にのみ配置されていてもよい。

第１の下地電極層２６ａおよび第２の下地電極層２６ｂは、焼付け層、樹脂層、薄膜層等から選ばれる少なくとも１つを含む。
ここで、焼付け層で形成された第１の下地電極層２６ａおよび第２の下地電極層２６ｂについて説明する。

焼付け層は、ガラスと金属を含む。焼付け層のガラスとしては、例えば、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、およびＬｉ等から選ばれる少なくとも１つを含む。また、焼付け層の金属としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。焼付け層は、複数層で形成されていてもよい。そして、焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体１２に塗布して焼き付けたものであり、誘電体層１４および内部電極層１６と同時に焼成したものでもよく、誘電体層１４および内部電極層１６を焼成した後に焼き付けてもよい。焼付け層の厚みのうち最も厚い部分は、１０μｍ以上５０μｍ以下であることが好ましい。

樹脂層は、例えば、導電性粒子と熱硬化性樹脂を含む。樹脂層は、焼付け層の表面に形成されてもよいし、焼付け層を形成せずに積層体１２の第１の端面１２ｅまたは第２の端面１２ｆの表面に直接形成されてもよい。樹脂層は、複数層で形成されていてもよい。樹脂層の厚みのうち最も厚い部分は、１０μｍ以上１５０μｍ以下であることが好ましい。

薄膜層は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層である。

第１のめっき層２８ａは、第１の下地電極層２６ａを覆うように配置される。具体的には、第１のめっき層２８ａは、第１の下地電極層２６ａの表面の第１の端面１２ｅに配置され、第１の下地電極層２６ａの表面の第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃ、および、第２の側面１２ｄにも至るように設けられていることが好ましい。なお、第１の下地電極層２６ａが、積層体１２の第１の端面１２ｅの表面上にのみ配置される場合には、第１のめっき層２８ａは、第１の下地電極層２６ａの表面のみを覆うように設けられていればよい。
同様に、第２のめっき層２８ｂは、第２の下地電極層２６ｂを覆うように配置される。具体的には、第２のめっき層２８ｂは、第２の下地電極層２６ｂの表面の第２の端面１２ｆに配置され、第２の下地電極層２６ｂの表面の第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃ、および、第２の側面１２ｄにも至るように設けられていることが好ましい。なお、第２の下地電極層２６ｂが、積層体１２の第２の端面１２ｆの表面上にのみ配置される場合には、第２のめっき層２８ｂは、第２の下地電極層２６ｂの表面のみを覆うように設けられていればよい。

第１のめっき層２８ａおよび第２のめっき層２８ｂ（以下、単に「めっき層」ともいう。）としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１種の金属または合金を含むことが好ましい。
また、めっき層は、複数層により形成されていてもよい。この場合、Ｎｉめっき層、Ｓｎめっき層の２層構造であることが好ましい。Ｎｉめっき層は、下地電極層の表面を覆うように設けられることで、下地電極層が積層セラミックコンデンサ１０を実装する際のはんだによって侵食されることを防止するために用いられる。Ｎｉめっき層の表面に、Ｓｎめっき層を設けることにより、積層セラミックコンデンサ１０を実装する際のはんだの濡れ性を向上させ、容易に実装することができる。

めっき層一層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。めっき層は、ガラスを含まないことが好ましい。めっき層の単位体積あたりの金属割合は、９９体積％以上であることが好ましい。

次に、第１の下地電極層２６ａおよび第２の下地電極層２６ｂがめっき電極からなる場合について、説明する。
第１の下地電極層２６ａは、第１の内部電極層１６ａと直接接続されるめっき層から構成され、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃ、および、第２の側面１２ｄのそれぞれを覆うように形成される。
第２の下地電極層２６ｂは、第２の内部電極層１６ｂと直接接続されるめっき層から構成され、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃ、および、第２の側面１２ｄのそれぞれを覆うように形成される。
このような場合、前処理として積層体の表面に触媒を配設した後で、めっき層が形成されてもよい。

めっき層は、積層体の表面に形成される下層めっき電極と、当該下層めっき電極の表面に形成される上層めっき電極とを含むことが好ましい。下層めっき電極および上層めっき電極のそれぞれは、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉおよびＺｎなどから選ばれる少なくとも１種の金属または当該金属を含む合金を含むことが好ましい。
例えば、下層めっき電極は、はんだバリア性能を有するＮｉを用いて形成されることが好ましく、上層めっき電極は、はんだ濡れ性が良好なＳｎやＡｕを用いて形成されることが好ましい。また、第１の内部電極１６ａおよび第２の内部電極１６ｂがＮｉを用いて形成される場合、下層めっき電極は、Ｎｉと接合性のよいＣｕを用いて形成されることが好ましい。
なお、上層めっき電極は必要に応じて形成されればよく、第１の外部電極２４ａおよび第２の外部電極２４ｂのそれぞれは、下層めっき電極のみで構成されてもよい。上層めっき電極を最外層としてもよいし、上層めっき電極の表面にさらに他のめっき電極を形成してもよい。

めっき層の１層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。また、めっき層は、ガラスを含まないことが好ましい。さらに、めっき層の単位体積あたりの金属割合は、９９体積％以上であることが好ましい。

２．積層セラミックコンデンサの製造方法
次に本発明にかかる積層セラミックコンデンサの製造方法について説明する。

（ａ）誘電体原料粉末の作製
この積層セラミックコンデンサ１０を作製するために、誘電体層１４の材料が準備される。最初に、ＢａＣＯ₃粉末、ＴｉＯ₂粉末を所定量秤量し、ボールミルにより一定時間混合した後、熱処理を行い、主成分のＢａＴｉＯ₃粉末が得られる。

他方、副成分である、Ｄｙ₂Ｏ₃、ＭｇＯ、ＭｎＯ、ＳｉＯ₂の各粉末が準備される。そして、主成分１００モル部に対してＤｙ₂Ｏ₃が０．７５モル部、ＭｇＯが１モル部、ＭｎＯが０．２モル部、ＳｉＯ₂が１モル部となるように秤量される。これらの粉末を主成分のＢａＴｉＯ₃粉末と配合し、ボールミルにより一定時間混合した後、乾燥、乾式粉砕し、誘電体セラミック原料が得られる。

（ｂ）積層セラミックコンデンサの製造
次に、この誘電体セラミック原料にポリビニルブチラール系バインダおよびエタノール等の有機溶剤を加えて、ボールミルにより湿式混合し、セラミックスラリーが調整される。このセラミックスラリーをドクターブレード法によりシート成形することにより、短形のセラミックグリーンシートＡが得られる。セラミックグリーンシートＡの厚みは、例えば、２．２μｍである。

他方、この誘電体セラミック原料にポリビニルブチラール系バインダおよびエタノール等の有機溶剤と硫化バルサムを加えて、ボールミルにより湿式混合し、セラミックスラリーが調整される。例えば、内部電極層がＮｉを含む場合、Ｎｉの対する硫黄濃度（Ｓ濃度）（ｍｏｌ％）が０．９ｍｏｌ％以上、かつ１１．１ｍｏｌ％以下の範囲になるように硫化バルサムを添加することが好ましい。このセラミックスラリーをドクターブレード法によりシート成形することにより、短形のセラミックグリーンシートＢが得られる。セラミックグリーンシートＢの厚みは、例えば、０．３μｍである。

次に、導電性粉末を用意し、ポリビニルブチラール系バインダおよびエタノールなどの有機溶剤を加えて、ボールミルにより湿式混合し、内部電極用の導電性ペーストが得られる。

次に、セラミックグリーンシートＢ上に、内部電極用の導電性ペーストを印刷し、内部電極を構成するための導電性ペースト層が形成される。このシートをセラミックグリーンシートＣとする。

次いで、セラミックグリーンシートＢの上にセラミックグリーンシートＡが積まれ、更にその上にセラミックグリーンシートＣが積まれる。この３層のセラミックグリーンシートを１組として、それを内部電極の引き出し部となる導電性ペースト層が引き出されている側が互い違いになるように複数枚積層し、積層体ブロックが得られる。

その後、積層体ブロックが所定の形状寸法に切断され、未焼成の積層体が切り出される。

この未焼成の積層体を、Ｎ₂雰囲気にて３５０℃の温度で加熱し、バインダを燃焼させた後、酸素分圧１０^-12ＭＰａ以上１０^-10ＭＰａ以下のＨ₂−Ｎ₂−Ｈ₂Ｏガスからなる還元雰囲気中において２０℃／ｍｉｎで昇温し、１２００℃にて２０分焼成させる。

焼成後の積層体の両端面にＢ₂Ｏ₃−ＳｉＯ₂−ＢａＯ系ガラスフリットを含有する外部電極用の導電性ペーストを塗布し、Ｎ₂雰囲気中において６００℃の温度で焼き付け、内部電極と電気的に接続された外部電極が形成される。

上記のようにして、本実施の形態にかかる積層セラミックコンデンサ１０が製造される。

硫黄Ｓの検出方法は、ＴＥＭ−ＥＤＸを用いて確認することができる。具体的には以下の通りである。

焼成後の積層セラミックコンデンサ（積層体）の図１に示すＩＩＩ−ＩＩＩ線の断面の
L方向１／２程度において、試料の内部電極層が積層されている領域をＴ方向に三等分に分割し、それぞれのＷ方向における中央部を上部領域、中央領域、下部領域と３つの領域に分け（図５）、その３つの領域のそれぞれにおいて集束イオンビーム（ＦＩＢ）によるマイクロサンプリング加工法を用いて、薄片化した分析試料を準備する。薄片試料厚みは６０ｎｍ以下となるように加工する。なお、ＦＩＢ加工時に形成された試料表面のダメージ層は、Ａｒイオンミリングによって除去する。分析試料の加工には、ＦＩＢはＳＭＩ３０５０ＳＥ（セイコーインスツル社製）を、ＡｒイオンミリングはＰＩＰＳ（Ｇａｔａｎ社製）を用いる。

その試料をＳＴＥＭで観察し、試料中の各領域から薄片化試料断面に略垂直になっている誘電体層と内部電極層との界面を５箇所探した。その略垂直になっている界面に接している内部電極層を、略垂直になっている界面に対して積層方向に垂直な方向に界面から内部電極内部へ５ｎｍ入った領域（界面近傍領域１６ｄ）と同一の内部電極における厚み方向の中央の領域（内部電極中央領域）に分ける。

なお、試料断面に略垂直になっている界面は次のようにして探した。ＳＴＥＭにより界面の両側に現れる線、すなわちフレネルフリンジを観察し、フォーカスを変化させた時にフレネルフリンジのコントラストが両側でほぼ対称に変化する界面を探し、これを試料断面に対して略垂直になっている界面とする。

また、ＳＴＥＭ分析において、ＳＴＥＭはＪＥＭ−２２００ＦＳ（ＪＥＯＬ製）を用いた。加速電圧は２００ｋＶである。検出器ＥＤＸはＪＥＤ−２３００Ｔで６０ｍｍ²口径のＳＤＤ検出器を、ＥＤＸシステムはＮｏｒａｎ ｓｙｓｔｅｍ７（サーモフィッシャーサイエンティフィック社製）を用いる。

界面近傍領域、内部電極中央領域のそれぞれに対して５箇所×４本の合計２０箇所でＥＤＸを用いて硫黄Ｓの定量分析を実施する。電子線の測定プローブ径は約１ｎｍとし、測定時間は３０秒とする。なお、得られたＥＤＸスペクトルからの定量補正はクリフ・ロリマー補正を用いる。

また、静電容量（Ｃａｐ）の測定方法は、自動ブリッジ式測定器を用いて静電容量をＡＣ電圧１Ｖｒｍｓ、１ｋＨｚで測定する。

このようにして得られた積層セラミックコンデンサは、図４で示すように、内部電極層と誘電体層との界面１６ｃおよび界面から内部電極層の厚み方向に沿って内部電極層側に５ｎｍ入った領域（界面近傍領域１６ｄ）において、硫黄Ｓが存在しているが、内部電極層の厚み方向中央部（内部電極中央域）には、硫黄Ｓが存在しない。例えば、内部電極層がＮｉを含む場合、Ｎｉ硫化物はＮｉ金属やＮｉ酸化物に比べて融点が低い。したがって、電極内部は融点が高いが、表面のみ融点が低い状態となっている。内部電極層の表面のみ融点が低いことによって、内部電極層の表面のみにおいてＮｉの溶出・再析出による原子再配列が起こり易くなり、電極間の切れ間を埋める作用が働くことになる。よって、内部電極ペーストにセラミック粉末を添加せずとも、デラミネーションなどの内部欠陥や、内部電極の被覆率（カバレッジ）の低下を抑制しつつ、安定して静電容量の向上を図ることができる。
また、内部電極層がＮｉを含み、硫黄Ｓが存在する領域では、Ｎｉに対する硫黄濃度（Ｓ濃度）（ｍｏｌ％）が０．９ｍｏｌ％以上、かつ１１．１ｍｏｌ％以下の範囲にある場合は、より安定して静電容量の向上を図ることができる。

３．実験例
次に上述した本発明にかかる積層セラミックコンデンサ１０の効果を確認するために、積層セラミックコンデンサの内部電極内の硫黄濃度および静電容量を測定した。

（１）評価のための試料の作製
以下、上述の製造方法を使用して、以下の条件に基づいて実験例の各試料（試料番号１ないし試料番号８）の積層コンデンサが作製された。

（ａ）誘電体原料粉末の作製
最初に、ＢａＣＯ₃粉末、ＴｉＯ₂粉末を所定量秤量し、ボールミルにより一定時間混合した後、熱処理を行い、主成分のＢａＴｉＯ₃粉末を得た。

他方、副成分である、Ｄｙ₂Ｏ₃、ＭｇＯ、ＭｎＯ、ＳｉＯ₂の各粉末を準備した。そして、主成分１００モル部に対してＤｙ₂Ｏ₃が０．７５モル部、ＭｇＯが１モル部、ＭｎＯが０．２モル部、ＳｉＯ₂が１モル部となるように秤量した。これらの粉末を主成分のＢａＴｉＯ₃粉末と配合し、ボールミルにより一定時間混合した後、乾燥、乾式粉砕し、誘電体セラミック原料を得た。

（ｂ）積層セラミックコンデンサの製造
次に、この誘電体セラミック原料にポリビニルブチラール系バインダおよびエタノール等の有機溶剤を加えて、ボールミルにより湿式混合し、セラミックスラリーを調整した。このセラミックスラリーをドクターブレード法によりシート成形し、厚み２．２μｍのセラミックグリーンシート１−Ａおよび厚み２．８μｍのセラミックグリーンシート１−Ｂを得た。

他方、この誘電体セラミック原料にポリビニルブチラール系バインダおよびエタノール等の有機溶剤と表１に示す添加量の硫化バルサムを加えて、ボールミルにより湿式混合し、セラミックスラリーを調整した。このセラミックスラリーをドクターブレード法によりシート成形し、厚み０．３μｍのセラミックグリーンシート２を得た。

次に、導電性粉末としてＮｉ粉末を用意し、ポリビニルブチラール系バインダおよびエタノールなどの有機溶剤を加えて、ボールミルにより湿式混合し、内部電極用の導電性ペーストを作製した。

次に、セラミックグリーンシート２上に、内部電極用の導電性ペーストを印刷し、内部電極を構成するための導電性ペースト層を形成した。このシートをセラミックグリーンシート３とする。

一方で、セラミックグリーンシート１−Ｂ上に、内部電極用の導電性ペーストを印刷し、内部電極を構成するための導電性ペースト層を形成した。このシートをセラミックグリーンシート４とする。

次いで、セラミックグリーンシート２の上にセラミックグリーンシート１−Ａを積み、更にその上にセラミックグリーンシート３を積んだ。この３層のセラミックグリーンシートを１組として、それを内部電極の引き出し部となる導電性ペースト層が引き出されている側が互い違いになるように複数枚積層し、積層体Ａを得た。

一方で、セラミックグリーンシート４を、内部電極の引き出し部となる導電性ペースト層が引き出されている側が互い違いになるように複数枚積層し、積層体Ｂを得た。

これらの積層体を、Ｎ₂雰囲気にて３５０℃の温度で加熱し、バインダを燃焼させた後、酸素分圧１０^-12ＭＰａ以上１０^-10ＭＰａ以下のＨ₂−Ｎ₂−Ｈ₂Ｏガスからなる還元雰囲気中において２０℃／ｍｉｎで昇温し、１２００℃にて２０分焼成した。

焼成後の積層体の両端面にＢ₂Ｏ₃−ＳｉＯ₂−ＢａＯ系ガラスフリットを含有する外部電極用の導電性ペーストを塗布し、Ｎ₂雰囲気中において６００℃の温度で焼き付け、内部電極と電気的に接続された外部電極を形成した。

このようにして得られた積層コンデンサの外形寸法（外部電極含む）は、長さ１．６ｍｍ、幅０．８ｍｍ、厚さが１．０ｍｍであり、内部電極間に介在する誘電体層の厚みは２．３μｍであった。また、有効誘電体セラミック層の総数は２５０層であり、１層あたりの対向電極部の面積は０．９×１０^-6ｍ²であった。なお、各試料番号に対する試料数は、表１の試料番号１ないし８のセラミックグリーンシート２中の硫化バルサム添加量の条件ごとに１０（全部で８０個）個準備し、硫黄濃度（Ｓ濃度）および静電容量を測定した。

これらの得られた試料について、硫黄濃度（Ｓ濃度）と静電容量を以下の手順で測定した。

硫黄濃度（Ｓ濃度）については、焼成後の積層セラミックコンデンサにおいて硫黄Ｓが誘電体層と内部電極層との界面もしくは内部電極側に５ｎｍ入った領域（界面近傍領域）に存在していること、および内部電極中に硫黄Ｓが存在していないことは以下のようにして確認した。また、硫黄Ｓの検出は、ＴＥＭ−ＥＤＸを用いて確認した。

まず、図５に示すように、焼成後の積層セラミックコンデンサの図１のＩＩＩ−ＩＩＩ
線の断面のＬ方向１／２程度において、試料の内部電極層が積層されている領域をＴ方向に３等分に分割し、それぞれのＷ方向における中央部を上部領域、中央領域、下部領域と３つの領域に分け、その３つの領域のそれぞれにおいてＦＩＢによるマイクロサンプリング加工法を用いて、薄片化した分析試料を準備した。

薄片試料厚みは６０ｎｍ以下となるように加工した。なお、ＦＩＢ加工時に形成された試料表面のダメージ層は、Ａｒイオンミリングによって除去した。分析試料の加工には、ＦＩＢはＳＭＩ３０５０ＳＥ（セイコーインスツル社製）を、ＡｒイオンミリングはＰＩＰＳ（Ｇａｔａｎ社製）を用いた。

その試料をＳＴＥＭで観察し、試料中の各領域から薄片化試料断面に略垂直になっている誘電体層と内部電極層との界面を５箇所探した。その略垂直になっている界面に接している内部電極層を、略垂直になっている界面に対して積層方向に垂直な方向に界面から内部電極内部へ５ｎｍ入った領域（界面近傍領域）と同一の内部電極層における厚み方向の中央の領域（内部電極中央領域）に分けた。

なお、試料断面に略垂直になっている界面は次のようにして探した。ＳＴＥＭにより界面の両側に現れる線、すなわちフレネルフリンジを観察し、フォーカスを変化させた時にフレネルフリンジのコントラストが両側でほぼ対称に変化する界面を探し、これを試料断面に対して略垂直になっている界面とした。

また、ＳＴＥＭ分析において、ＳＴＥＭはＪＥＭ−２２００ＦＳ（ＪＥＯＬ製）を用いた。加速電圧は２００ｋＶである。検出器ＥＤＸはＪＥＤ−２３００Ｔで６０ｍｍ²口径のＳＤＤ検出器を、ＥＤＸシステムはＮｏｒａｎ ｓｙｓｔｅｍ７（サーモフィッシャーサイエンティフィック社製）を用いた。

界面近傍領域、内部電極中央領域のそれぞれに対して５箇所×４本の合計２０箇所でＥＤＸを用いて硫黄Ｓの定量分析を実施した。電子線の測定プローブ径は約１ｎｍとし、測定時間は３０秒とした。なお、得られたＥＤＸスペクトルからの定量補正はクリフ・ロリマー補正を用いた。

表１の値は、硫化バルサム添加量の条件ごとに作製した１０個のサンプルで求めた硫黄濃度（Ｓ濃度）の平均値を示す。

また、静電容量（Ｃａｐ）の測定方法は、自動ブリッジ式測定器を用いて静電容量をＡＣ電圧１Ｖｒｍｓ、１ｋＨｚで測定した。表１の値は、硫化バルサム添加量の条件ごとに作製した１０個のサンプルで求めた静電容量の平均値を示す。

各試料番号に対する積層セラミックコンデンサのセラミックグリーンシート２の硫化バルサム添加量の変化に伴う硫黄濃度（Ｓ濃度）の変化および静電容量の変化の結果を表１に示す。なお、表中の＊印を付した試料番号は、本発明の範囲外である。また、本発明において「内部電極層の厚み方向中央部には、硫黄Ｓが存在しない」というのは、上記の測定方法において、硫黄Ｓが検出下限以下であることを示す。

表１に示すように、本発明の範囲外である、試料番号１の場合、内部電極中央域および界面近傍領域に硫黄Ｓが存在しないことが確認された。また、試料番号８は、界面近傍領域だけでなく内部電極中央域にも硫黄Ｓが存在することが確認された。また、試料番号１および試料番号８は、いずれも静電容量が２．４μＦ未満であった。

一方、本発明の要件である、内部電極層と誘電体層との界面および界面から内部電極層の厚み方向に沿って内部電極層側に５ｎｍ入った領域（界面近傍領域）において、硫黄Ｓが存在しており、内部電極層の厚み方向中央部には、硫黄Ｓが存在しないことを満たす、試料番号２ないし試料番号７は、いずれも静電容量が２．４μＦ以上であり、静電容量が向上していることが確認された。

また、本発明の要件である、内部電極層がＮｉを含み、硫黄Ｓが存在する領域では、Ｎｉに対する硫黄濃度（Ｓ濃度）（ｍｏｌ％）が０．９ｍｏｌ％以上、かつ１１．１ｍｏｌ％以下の範囲にあることを満たす、試料番号３ないし試料番号６は、いずれも静電容量が２．８μＦ以上であり、より静電容量が向上していることが確認された。

なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で、種々に変更される。

１０ 積層セラミックコンデンサ
１２ 積層体
１２ａ 第１の主面
１２ｂ 第２の主面
１２ｃ 第１の側面
１２ｄ 第２の側面
１２ｅ 第１の端面
１２ｆ 第２の端面
１４ 誘電体層
１４ａ 外層部
１４ｂ 内層部
１６ 内部電極層
１６ａ 第１の内部電極層
１６ｂ 第２の内部電極層
１６ｃ 界面
１６ｄ 界面近傍領域
１８ａ 第１の対向電極部
１８ｂ 第２の対向電極部
２０ａ 第１の引出電極部
２０ｂ 第２の引出電極部
２２ａ 側部（Ｗギャップ）
２２ｂ 端部（Ｌギャップ）
２４ 外部電極
２４ａ 第１の外部電極
２４ｂ 第２の外部電極
２６ａ 第１の下地電極層
２６ｂ 第２の下地電極層
２８ａ 第１のめっき層
２８ｂ 第２のめっき層
ｘ 積層方向
ｙ 幅方向
ｚ 長さ方向

Claims (1)

1. 積層された複数の誘電体層を含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、
   前記誘電体層と交互に積層され、前記端面に露出する複数の内部電極層と、
   前記内部電極層に接続され、前記端面上に配置される外部電極と、を有する積層セラミックコンデンサにおいて、
   前記内部電極層と前記誘電体層との界面および前記界面から前記内部電極層の厚み方向に沿って内部電極層側に５ｎｍ入った領域において、硫黄Ｓが存在しており、前記内部電極層の厚み方向中央部には、硫黄Ｓが存在せず、
   前記内部電極層はＮｉを含み、前記硫黄Ｓが存在する領域では、Ｎｉに対する硫黄濃度が０．９ｍｏｌ％以上、かつ１１．１ｍｏｌ％以下の範囲にある、積層セラミックコンデンサ。

Images