JP2019024077A - 積層セラミックコンデンサ - Google Patents
積層セラミックコンデンサ Download PDFInfo
- Publication number
- JP2019024077A JP2019024077A JP2018087673A JP2018087673A JP2019024077A JP 2019024077 A JP2019024077 A JP 2019024077A JP 2018087673 A JP2018087673 A JP 2018087673A JP 2018087673 A JP2018087673 A JP 2018087673A JP 2019024077 A JP2019024077 A JP 2019024077A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic capacitor
- multilayer ceramic
- electrode
- internal electrode
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】比較的薄型化された積層セラミックコンデンサであっても抗折強度の確保しうる積層セラミックコンデンサを提供する。【解決手段】この発明に係る積層セラミックコンデンサ１０は、積層された複数の誘電体層１６と複数の内部電極１８とを有する積層体１２と、積層体１２の側面１２ｃ、１２ｄ、１２ｅ、１２ｆに配置され、複数の内部電極１８に接続される外部電極１４、１５とを備える。積層セラミックコンデンサ１０は、積層セラミックコンデンサ１０の長さ方向ｙの寸法Ｌと幅方向ｚの寸法Ｗとを比較したとき、０．８５≦Ｗ／Ｌ≦１、かつ、Ｌ≦７５０μｍであり、積層セラミックコンデンサ１０の積層方向の寸法Ｔが、７０μｍ≦Ｔ≦１１０μｍであり、積層体１２の積層方向ｘの寸法ｔと内部電極１８の積層されている領域の積層方向ｘの寸法ｔ’との比が、ｔ’／ｔ≧０．５５であることを特徴とする。【選択図】図１
Description
この発明は、積層セラミックコンデンサに関する。
近年、携帯電話機や携帯音楽プレイヤーなどの電子機器の小型化や薄型化が進んでいる。電子機器には、多数の積層セラミック電子部品が搭載されているが、電子機器の小型化に伴って、基板に内蔵されたり、基板表面に実装されたりして電子機器に搭載される積層セラミック電子部品についても小型化や薄型化が進んできている。このような積層セラミックコンデンサの薄型化に伴い、積層セラミックコンデンサの強度の確保が課題となってきている。
そこで、チップの強度を向上させた積層セラミック電子部品として、特許文献１に記載されるような積層セラミックコンデンサが提案されている。この積層セラミックコンデンサは、外部の配線についてビアホールを介して連結するための一定の長さ以上の外部電極のバンド面を形成し、かつ外部電極の厚さを小さくすることにより、チップ全体におけるセラミック本体の厚さを向上させ、割れ等の破損発生を防止することができる基板内蔵用積層セラミックコンデンサである。
しかしながら、特許文献１に記載の積層セラミックコンデンサの積層方向の厚みは３００μｍであるところ、近年の更なる電子機器の小型化や薄型化に伴い、積層セラミックコンデンサに対しても更なる薄型化が求められているが、このような薄型化による積層セラミックコンデンサの抗折強度の低下が問題となる。
それゆえに、この発明の主たる目的は、比較的薄型化された積層セラミックコンデンサであっても抗折強度の確保しうる積層セラミックコンデンサを提供することである。
この発明にかかる積層セラミックコンデンサは、積層された複数の誘電体層と複数の内部電極とを有し、積層方向に互いに対向する第１の主面および第２の主面と、積層方向に直交する長さ方向に互いに対向する第１の側面および第２の側面と、積層方向および長さ方向に直交する幅方向に互いに直交する第３の側面および第４の側面とを有する積層体と、積層体の側面に配置される、複数の外部電極と、を備える積層セラミックコンデンサであって、複数の内部電極が、複数の第１の内部電極と複数の第２の内部電極とを有し、かつ誘電体層を介して複数の第１の内部電極と複数の第２の内部電極とが交互に積層され、第１の内部電極は、第１の側面、第２の側面、第３の側面および第４の側面のうちの１つの側面に引き出される第１の引出部と、第１の引出部が引き出された側面以外の１つの側面に引き出される第２の引出部とを有し、第２の内部電極は、第１の側面、第２の側面、第３の側面および第４の側面のうちの１つの側面に引き出される第３の引出部と、第３の引出部が引き出された側面以外の１つの側面に引き出される第４の引出部とを有し、複数の外部電極は、第２主面に延長して配置され、第１の引出部に接続される第１の外部電極と、第２の引出部に接続される第２の外部電極と、第３の引出部に接続される第３の外部電極と、第４の引出部に接続される第４の外部電極と、を有し、積層セラミックコンデンサの長さ方向の寸法Ｌと幅方向の寸法Ｗとを比較したとき、０．８５≦Ｗ／Ｌ≦１、かつ、Ｌ≦７５０μｍであり、積層セラミックコンデンサの積層方向の寸法Ｔが、７０μｍ≦Ｔ≦１１０μｍであり、積層体の積層方向の寸法ｔと第１の内部電極および第２の内部電極の積層されている領域の積層方向の寸法ｔ’との比が、ｔ’／ｔ≧０．５５、であることを特徴とする、積層セラミックコンデンサである。
また、この発明にかかる積層セラミックコンデンサは、積層セラミックコンデンサを積層方向から見たとき、第１の引出部と第２の引出部とを結ぶ直線と、第３の引出部と第４の引出部とを結ぶ直線とは交差することが好ましい。
さらに、この発明にかかる積層セラミックコンデンサは、積層体の各側面において、第１の引出部と第４の引出部とは対向する位置に引き出され、第２の引出部と第３の引出部とは対向する位置に引き出されることが好ましい。
また、この発明にかかる積層セラミックコンデンサは、積層体の側面に配置される複数の外部電極の長さの合計Ｅと積層セラミックコンデンサの外周長さＢの比Ｅ／Ｂが、０．３３以上０．８３以下であり、第２の主面に配置される複数の外部電極において、隣り合う外部電極間の距離Ｇが１００μｍ以上であることが好ましい。
さらに、この発明にかかる積層セラミックコンデンサは、第１の側面および第２の側面のうち少なくともいずれか一方に内部電極が引き出されている場合、引き出されている側面に配置される隣り合う外部電極間の距離ｇ1と積層セラミックコンデンサの幅方向の寸法Ｗとの関係は、ｇ1／Ｗ≦０．４２であり、第３の側面および第４の側面のうち少なくともいずれか一方に内部電極が引き出されている場合、引き出されている側面に配置される隣り合う外部電極間の距離ｇ2と積層セラミックコンデンサの長さ方向の寸法Ｌとの関係は、ｇ2／Ｌ≦０．４２であり、第１の側面および第２の側面のうち少なくともいずれか一方に内部電極が引き出されており、第３の側面および第４の側面のうち少なくともいずれか一方に内部電極が引き出されている場合、第１の側面および第２の側面のうち少なくともいずれか一方の内部電極が引き出されている側面に配置される隣り合う外部電極間の距離をｇ1とし、第３の側面および第４の側面のうち少なくともいずれか一方の内部電極が引き出されている側面に配置される隣り合う外部電極間の距離をｇ2としたとき、ｇ1／Ｗ≦０．４２、かつ、ｇ2／Ｌ≦０．４２である、ことが好ましい。
また、この発明にかかる積層セラミックコンデンサは、内部電極が引き出されていない側面に配置される外部電極が、内部電極が引き出されていない側面のいずれか一方の短辺と短辺の端部から両長辺の中間部までの部分とをコの字状に覆うように形成されることが好ましい。
さらに、この発明にかかる積層セラミックコンデンサは、内部電極が引き出されていない側面に配置される外部電極において、内部電極が引き出されていない側面の短辺を覆う外部電極の両短辺を結ぶ方向の長さβと、内部電極が引き出されていない側面の長辺を覆う外部電極の両短辺を結ぶ方向の長さαとの比率β／αが、０．２以上１．０未満であることが好ましい。
また、この発明にかかる積層セラミックコンデンサは、内部電極が引き出されていない側面に配置される外部電極において、内部電極が引き出されていない側面の短辺を覆う外部電極の両短辺を結ぶ方向の長さβと、内部電極が引き出されていない側面の長辺を覆う外部電極の両短辺を結ぶ方向の長さαとの比率β／αが、０．２以上０．５以下であることが好ましい。
さらに、この発明にかかる積層セラミックコンデンサは、複数の外部電極が第１の主面上に配置されていないことが好ましい。
また、この発明にかかる積層セラミックコンデンサは、積層セラミックコンデンサを積層方向から見たとき、第１の引出部と第２の引出部とを結ぶ直線と、第３の引出部と第４の引出部とを結ぶ直線とは交差することが好ましい。
さらに、この発明にかかる積層セラミックコンデンサは、積層体の各側面において、第１の引出部と第４の引出部とは対向する位置に引き出され、第２の引出部と第３の引出部とは対向する位置に引き出されることが好ましい。
また、この発明にかかる積層セラミックコンデンサは、積層体の側面に配置される複数の外部電極の長さの合計Ｅと積層セラミックコンデンサの外周長さＢの比Ｅ／Ｂが、０．３３以上０．８３以下であり、第２の主面に配置される複数の外部電極において、隣り合う外部電極間の距離Ｇが１００μｍ以上であることが好ましい。
さらに、この発明にかかる積層セラミックコンデンサは、第１の側面および第２の側面のうち少なくともいずれか一方に内部電極が引き出されている場合、引き出されている側面に配置される隣り合う外部電極間の距離ｇ1と積層セラミックコンデンサの幅方向の寸法Ｗとの関係は、ｇ1／Ｗ≦０．４２であり、第３の側面および第４の側面のうち少なくともいずれか一方に内部電極が引き出されている場合、引き出されている側面に配置される隣り合う外部電極間の距離ｇ2と積層セラミックコンデンサの長さ方向の寸法Ｌとの関係は、ｇ2／Ｌ≦０．４２であり、第１の側面および第２の側面のうち少なくともいずれか一方に内部電極が引き出されており、第３の側面および第４の側面のうち少なくともいずれか一方に内部電極が引き出されている場合、第１の側面および第２の側面のうち少なくともいずれか一方の内部電極が引き出されている側面に配置される隣り合う外部電極間の距離をｇ1とし、第３の側面および第４の側面のうち少なくともいずれか一方の内部電極が引き出されている側面に配置される隣り合う外部電極間の距離をｇ2としたとき、ｇ1／Ｗ≦０．４２、かつ、ｇ2／Ｌ≦０．４２である、ことが好ましい。
また、この発明にかかる積層セラミックコンデンサは、内部電極が引き出されていない側面に配置される外部電極が、内部電極が引き出されていない側面のいずれか一方の短辺と短辺の端部から両長辺の中間部までの部分とをコの字状に覆うように形成されることが好ましい。
さらに、この発明にかかる積層セラミックコンデンサは、内部電極が引き出されていない側面に配置される外部電極において、内部電極が引き出されていない側面の短辺を覆う外部電極の両短辺を結ぶ方向の長さβと、内部電極が引き出されていない側面の長辺を覆う外部電極の両短辺を結ぶ方向の長さαとの比率β／αが、０．２以上１．０未満であることが好ましい。
また、この発明にかかる積層セラミックコンデンサは、内部電極が引き出されていない側面に配置される外部電極において、内部電極が引き出されていない側面の短辺を覆う外部電極の両短辺を結ぶ方向の長さβと、内部電極が引き出されていない側面の長辺を覆う外部電極の両短辺を結ぶ方向の長さαとの比率β／αが、０．２以上０．５以下であることが好ましい。
さらに、この発明にかかる積層セラミックコンデンサは、複数の外部電極が第１の主面上に配置されていないことが好ましい。
この発明にかかる積層セラミックコンデンサでは、積層セラミックコンデンサの長さ方向の寸法Ｌと幅方向の寸法Ｗとを比較したとき、０．８５≦Ｗ／Ｌ≦１、かつ、Ｌ≦７５０μｍであり、積層セラミックコンデンサの積層方向の寸法Ｔが、７０μｍ≦Ｔ≦１１０μｍであり、積層体の積層方向の寸法ｔと第１の内部電極および第２の内部電極の積層されている領域の積層方向の寸法ｔ’との比が、ｔ’／ｔ≧０．５５、であるので、比較的薄型化された積層セラミックコンデンサであっても、抗折強度の確保しうる積層セラミックコンデンサを得られうる。
また、この発明にかかる積層セラミックコンデンサが、積層セラミックコンデンサを積層方向から見たとき、第１の引出部と第２の引出部とを結ぶ直線と、第３の引出部と第４の引出部とを結ぶ直線とは交差し、あるいは、積層体の各側面において、第１の引出部と第４の引出部とは対向する位置に引き出され、第２の引出部と第３の引出部とは対向する位置に引き出されると、電圧印加時において各引出部に流れる電流の向きが互いに逆方向を向くことになるため、積層セラミックコンデンサが有する寄生成分であるＥＳＬ（等価直列インダクタンス）が低減される効果が得られうる。
さらに、この発明にかかる積層セラミックコンデンサが、積層体の側面に配置される複数の外部電極の長さの合計Ｅと積層セラミックコンデンサの外周長さＢの比Ｅ／Ｂが、０．３３以上０．８３以下であり、第２の主面に配置される複数の外部電極において、隣り合う外部電極間の距離Ｇが１００μｍ以上であると、積層セラミックコンデンサの基板への実装時のマイグレーションによる外部電極間のショートの発生を抑制することができ、さらに、実装時の固着強度を維持することができる。
また、この発明にかかる積層セラミックコンデンサが、第１の側面および第２の側面のうち少なくともいずれか一方に内部電極が引き出されている場合、引き出されている側面に配置される隣り合う外部電極間の距離ｇ1と積層セラミックコンデンサの幅方向の寸法Ｗとの関係は、ｇ1／Ｗ≦０．４２であり、第３の側面および第４の側面のうち少なくともいずれか一方に内部電極が引き出されている場合、引き出されている側面に配置される隣り合う外部電極間の距離ｇ2と積層セラミックコンデンサの長さ方向の寸法Ｌとの関係は、ｇ2／Ｌ≦０．４２であり、第１の側面および第２の側面のうち少なくともいずれか一方に内部電極が引き出されており、第３の側面および第４の側面のうち少なくともいずれか一方に内部電極が引き出されている場合、第１の側面および第２の側面のうち少なくともいずれか一方の内部電極が引き出されている側面に配置される隣り合う外部電極間の距離をｇ1とし、第３の側面および第４の側面のうち少なくともいずれか一方の内部電極が引き出されている側面に配置される隣り合う外部電極間の距離をｇ2としたとき、ｇ1／Ｗ≦０．４２、かつ、ｇ2／Ｌ≦０．４２であると、積層セラミックコンデンサが有する寄生成分であるＥＳＬ（等価直列インダクタンス）が低減される効果が得られうる。
さらに、この発明にかかる積層セラミックコンデンサが、内部電極が引き出されていない側面に配置される外部電極は、内部電極が引き出されていない側面のいずれか一方の短辺とその短辺の端部から両長辺の中間部までの部分とをコの字状に覆うように形成されると、積層セラミックコンデンサの基板への実装時のマイグレーションによる外部電極間のショートの発生をより抑制することができる。
また、この発明にかかる積層セラミックコンデンサは、複数の外部電極が第１の主面上には配置されていないと、積層セラミックコンデンサの積層方向ｘのＴ寸法を小さくすることができ、その結果、より薄型化した積層セラミックコンデンサが得られうる。
また、この発明にかかる積層セラミックコンデンサが、積層セラミックコンデンサを積層方向から見たとき、第１の引出部と第２の引出部とを結ぶ直線と、第３の引出部と第４の引出部とを結ぶ直線とは交差し、あるいは、積層体の各側面において、第１の引出部と第４の引出部とは対向する位置に引き出され、第２の引出部と第３の引出部とは対向する位置に引き出されると、電圧印加時において各引出部に流れる電流の向きが互いに逆方向を向くことになるため、積層セラミックコンデンサが有する寄生成分であるＥＳＬ（等価直列インダクタンス）が低減される効果が得られうる。
さらに、この発明にかかる積層セラミックコンデンサが、積層体の側面に配置される複数の外部電極の長さの合計Ｅと積層セラミックコンデンサの外周長さＢの比Ｅ／Ｂが、０．３３以上０．８３以下であり、第２の主面に配置される複数の外部電極において、隣り合う外部電極間の距離Ｇが１００μｍ以上であると、積層セラミックコンデンサの基板への実装時のマイグレーションによる外部電極間のショートの発生を抑制することができ、さらに、実装時の固着強度を維持することができる。
また、この発明にかかる積層セラミックコンデンサが、第１の側面および第２の側面のうち少なくともいずれか一方に内部電極が引き出されている場合、引き出されている側面に配置される隣り合う外部電極間の距離ｇ1と積層セラミックコンデンサの幅方向の寸法Ｗとの関係は、ｇ1／Ｗ≦０．４２であり、第３の側面および第４の側面のうち少なくともいずれか一方に内部電極が引き出されている場合、引き出されている側面に配置される隣り合う外部電極間の距離ｇ2と積層セラミックコンデンサの長さ方向の寸法Ｌとの関係は、ｇ2／Ｌ≦０．４２であり、第１の側面および第２の側面のうち少なくともいずれか一方に内部電極が引き出されており、第３の側面および第４の側面のうち少なくともいずれか一方に内部電極が引き出されている場合、第１の側面および第２の側面のうち少なくともいずれか一方の内部電極が引き出されている側面に配置される隣り合う外部電極間の距離をｇ1とし、第３の側面および第４の側面のうち少なくともいずれか一方の内部電極が引き出されている側面に配置される隣り合う外部電極間の距離をｇ2としたとき、ｇ1／Ｗ≦０．４２、かつ、ｇ2／Ｌ≦０．４２であると、積層セラミックコンデンサが有する寄生成分であるＥＳＬ（等価直列インダクタンス）が低減される効果が得られうる。
さらに、この発明にかかる積層セラミックコンデンサが、内部電極が引き出されていない側面に配置される外部電極は、内部電極が引き出されていない側面のいずれか一方の短辺とその短辺の端部から両長辺の中間部までの部分とをコの字状に覆うように形成されると、積層セラミックコンデンサの基板への実装時のマイグレーションによる外部電極間のショートの発生をより抑制することができる。
また、この発明にかかる積層セラミックコンデンサは、複数の外部電極が第１の主面上には配置されていないと、積層セラミックコンデンサの積層方向ｘのＴ寸法を小さくすることができ、その結果、より薄型化した積層セラミックコンデンサが得られうる。
この発明によれば、比較的薄型化された積層セラミックコンデンサであっても抗折強度の確保しうる積層セラミックコンデンサを得ることができる。
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
１．第１の実施の形態
（１）積層セラミックコンデンサ
この発明の第１の実施の形態にかかる積層セラミックコンデンサについて説明する。図１は、この発明にかかる積層セラミックコンデンサの第１の実施の形態を示す外観斜視図であり、図２は図１に示す積層セラミックコンデンサのＩＩ−ＩＩ線における断面図である。図３は、図１に示す積層セラミックコンデンサのＩＩＩ−ＩＩＩ線における断面図である。図４は、図１に示す積層セラミックコンデンサのＩＶ−ＩＶ線における断面図である。図５は、図１ないし図４に示す積層体の分解斜視図である。図６は、図１に示す積層セラミックコンデンサの平面図であり、図７は、図１に示す積層セラミックコンデンサの正面図であり、図８は、図１に示す積層セラミックコンデンサの右側面図である。
（１）積層セラミックコンデンサ
この発明の第１の実施の形態にかかる積層セラミックコンデンサについて説明する。図１は、この発明にかかる積層セラミックコンデンサの第１の実施の形態を示す外観斜視図であり、図２は図１に示す積層セラミックコンデンサのＩＩ−ＩＩ線における断面図である。図３は、図１に示す積層セラミックコンデンサのＩＩＩ−ＩＩＩ線における断面図である。図４は、図１に示す積層セラミックコンデンサのＩＶ−ＩＶ線における断面図である。図５は、図１ないし図４に示す積層体の分解斜視図である。図６は、図１に示す積層セラミックコンデンサの平面図であり、図７は、図１に示す積層セラミックコンデンサの正面図であり、図８は、図１に示す積層セラミックコンデンサの右側面図である。
積層セラミックコンデンサ１０は、直方体状の積層体１２と、外部電極１４、１５とを含む。
積層体１２は、複数の誘電体層１６および複数の内部電極１８を含む。積層体１２は、積層方向ｘに互いに対向する第１の主面１２ａと第２の主面１２ｂと、積層方向ｘに直交する長さ方向ｙに対向し互いに対向する第１の側面１２ｃおよび第２の側面１２ｄと、積層方向ｘおよび長さ方向ｙに直交する幅方向ｚに互いに対向する第３の側面１２ｅおよび第４の側面１２ｆとを有する。第１の主面１２ａおよび第２の主面１２ｂは、それぞれ、長さ方向ｙおよび幅方向ｚに沿って延在する。第１の側面１２ｃおよび第２の側面１２ｄは、それぞれ、積層方向ｘおよび幅方向ｚに沿って延在する。第３の側面１２ｅおよび第４の側面１２ｆは、それぞれ、積層方向ｘおよび長さ方向ｙに沿って延在する。したがって、積層方向ｘとは、第１の主面１２ａと第２の主面１２ｂとを結んだ方向であり、長さ方向ｙとは、第１の側面１２ｃと第２の側面１２ｄとを結んだ方向であり、幅方向ｚとは、第３の側面１２ｅと第４の側面１２ｆとを結んだ方向である。
また、積層体１２は、角部および稜線部に丸みがつけられていることが好ましい。ここで、角部は、積層体１２の３面が交わる部分であり、稜線部は、積層体１２の２面が交わる部分である。
誘電体層１６は、外層部１６ａと有効層部１６ｂとを含む。外層部１６ａは、積層体１２の第１の主面１２ａおよび第２の主面１２ｂ側に位置し、第１の主面１２ａと最も第１の主面１２ａに近い内部電極１８との間に位置する誘電体層１６、および第２の主面１２ｂと最も第２の主面１２ｂに近い内部電極１８との間に位置する誘電体層１６である。片側の外層部１６ａの厚みは、３μｍ以上１５μｍ以下であることが好ましく、３μｍ以上１３μｍ以下であることがより好ましく、３μｍ以上９μｍ以下であることがさらに好ましい。そして、両外層部１６ａに挟まれた領域が有効層部１６ｂである。すなわち、有効層部１６ｂは、内部電極１８の積層されている領域である。
ここで、積層体１２の積層方向ｘの寸法とｔとし、有効層部１６ｂの積層方向ｘの寸法をｔ’としたとき、ｔ’／ｔ≧０．５５を満たす。
誘電体層１６は、たとえば、誘電体材料により形成することができる。誘電体材料としては、たとえば、チタン酸バリウム、チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウムカルシウム、またはジルコン酸カルシウムなどの主成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層セラミックコンデンサ１０の特性に応じて、たとえば、Ｍｇ化合物、Ｍｎ化合物、Ｓｉ化合物、Ａｌ化合物、Ｖ化合物、Ｎｉ化合物、希土類化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
内部電極１８に挟まれた誘電体層１６の平均厚みは０．４μｍ以上１．０μｍ以下であることが好ましく、０．４μｍ以上０．８μｍ以下であることがより好ましく、０．４μｍ以上０．６μｍ以下であることがさらに好ましい。
積層セラミックコンデンサ１０では、図２ないし図５に示すように、積層体１２内において、内部電極１８が、誘電体層１６を介して交互に積層されている。
積層体１２は、複数の内部電極１８として、複数の第１の内部電極１８ａおよび複数の第２の内部電極１８ｂを有する。第１の内部電極１８ａと第２の内部電極１８ｂは、誘電体層１６を介して交互に積層される。
第１の内部電極１８ａは、誘電体層１６の表面に配置される。また、第１の内部電極１８ａは、第１の主面１２ａおよび第２の主面１２ｂに対向する第１の対向部２０ａを有し、第１の主面１２ａと第２の主面１２ｂとを結ぶ方向に積層されている。
また、第２の内部電極１８ｂは、第１の内部電極１８ａが配置される誘電体層１６と異なる誘電体層１６の表面に配置される。第２の内部電極１８ｂは、第１の主面１２ａおよび第２の主面１２ｂに対向する第２の対向部２０ｂを有し、第１の主面１２ａと第２の主面１２ｂとを結ぶ方向に積層されている。
第１の内部電極１８ａは、第１の引出部２２ａによって積層体１２の第１の側面１２ｃに引き出され、第２の引出部２２ｂによって積層体１２の第２の側面１２ｄに引き出される。第１の引出部２２ａは、積層体１２の第３の側面１２ｅ側に引き出され、第２の引出部２２ｂは、積層体１２の第４の側面１２ｆ側に引き出される。
第２の内部電極１８ｂは、第３の引出部２４ａによって積層体１２の第１の側面１２ｃに引き出され、第４の引出部２４ｂによって積層体１２の第２の側面１２ｄに引き出される。第２の引出部２４ａは、積層体１２の第４の側面１２ｆ側に引き出され、第４の引出部２４ｂは、積層体１２の第３の側面１２ｃ側に引き出される。
第１の内部電極１８ａおよび第２の内部電極１８ｂは、積層体１２の第３の側面１２ｅおよび第４の側面１２ｆには露出していない。
第２の内部電極１８ｂは、第３の引出部２４ａによって積層体１２の第１の側面１２ｃに引き出され、第４の引出部２４ｂによって積層体１２の第２の側面１２ｄに引き出される。第２の引出部２４ａは、積層体１２の第４の側面１２ｆ側に引き出され、第４の引出部２４ｂは、積層体１２の第３の側面１２ｃ側に引き出される。
第１の内部電極１８ａおよび第２の内部電極１８ｂは、積層体１２の第３の側面１２ｅおよび第４の側面１２ｆには露出していない。
なお、第１の内部電極１８ａの第１の引出部２２ａは、第１の側面１２ｃ、第２の側面１２ｄ、第３の側面ｅおよび第４の側面１２ｆのうちの１つの側面に引き出されてもよく、その場合、第１の内部電極１８ａの第２の引出部２２ｂは、第１の引出部２２ａが引き出された側面以外の１つの側面に引き出されてもよい。
また、第２の内部電極１８ｂの第３の引出部２４ａは、第１の側面１２ｃ、第２の側面１２ｄ、第３の側面１２ｅおよび第４の側面１２ｆのうちの１つの側面に引き出されてもよく、第２の内部電極１８ｂの第４の引出部２４ｂは、第３の引出部２４ａが引き出された側面以外の１つの側面に引き出されてもよい。
また、第２の内部電極１８ｂの第３の引出部２４ａは、第１の側面１２ｃ、第２の側面１２ｄ、第３の側面１２ｅおよび第４の側面１２ｆのうちの１つの側面に引き出されてもよく、第２の内部電極１８ｂの第４の引出部２４ｂは、第３の引出部２４ａが引き出された側面以外の１つの側面に引き出されてもよい。
また、積層セラミックコンデンサ１０を積層方向ｘから見たとき、第１の内部電極１８ａの第１の引出部２２ａと第２の引出部２２ｂとを結ぶ直線と、第２の内部電極１８ｂの第３の引出部２４ａと第４の引出部２４ｂとを結ぶ直線は、交差するのが好ましい。
さらに、積層体１２の側面１２ｃ、１２ｄ、１２ｅ、１２ｆにおいて、第１の内部電極１８ａの第１の引出部２２ａと第２の内部電極１８ｂの第４の引出部２４ｂとは対向する位置に引き出され、第１の内部電極１８ａの第２の引出部２２ｂと第２の内部電極１８ｂの第３の引出部２４ａとは対向する位置に引き出されるのが好ましい。
また、積層体１２は、第１の対向部２０ａの長さ方向ｙの一端と第１の側面１２ｃとの間および第２の対向部２０ａの長さ方向ｙの他端と第２の側面１２ｄとの間に形成される積層体１２の側部（Ｌギャップ）２６ａを含む。積層体１２の側部（Ｌギャップ）２６ａの長さ方向ｙの平均長さは、１０μｍ以上６０μｍ以下であることが好ましく、１０μｍ以上３０μｍ以下であることがより好ましく、１０μｍ以上２０μｍ以下であることがさらに好ましい。
さらに、積層体１２は、第１の対向部２０ａの幅方向ｚの一端と第３の側面１２ｅとの間および第２の対向部２０ａの幅方向ｚの他端と第４の側面１２ｆとの間に形成される積層体１２の側部（Ｗギャップ）２６ｂを含む。積層体１２の側部（Ｗギャップ）２６ｂの幅方向ｚの平均長さは、１０μｍ以上６０μｍ以下であることが好ましく、１０μｍ以上３０μｍ以下であることがより好ましく、１０μｍ以上２０μｍ以下であることがさらに好ましい。
内部電極１８の材料としては、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の一種を含むたとえばＡｇ−Ｐｄ合金などの合金により構成することができる。内部電極１８は、さらに、誘電体層１６に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。内部電極１８の積層枚数は、２０枚以上８０枚以下であることが好ましい。内部電極１８の平均厚みは、０．３μｍ以上１．０μｍ以下であることが好ましく、０．６μｍ以上１．０μｍ以下であることがさらに好ましい。
積層体１２の第１の側面１２ｃおよび第２の側面１２ｄには、外部電極１４、１５が形成される。
外部電極１４は、第１の内部電極１８ａの第１の引出部２２ａに電気的に接続されるようにして形成される第１の外部電極１４ａと、第２の引出部２２ｂに電気的に接続されるようにして形成される第２の外部電極１４ｂとを有する。
第１の外部電極１４ａは、第１の側面１２ｃにおいて第１の引出部２２ａを覆うように配置され、第１の主面１２ａ、第２の主面１２ｂおよび第３の側面１２ｅの一部を覆うように配置されている。また、第２の外部電極１４ｂは、第２の側面１２ｄにおいて第２の引出部２２ｂを覆うように配置され、第１の主面１２ａ、第２の主面１２ｂおよび第４の側面１２ｆの一部を覆うように配置されている。
外部電極１５は、第２の内部電極１８ｂの第３の引出部２４ａに電気的に接続されるようにして形成される第３の外部電極１５ａと、第４の引出部２４ｂに電気的に接続されるようにして形成される第４の外部電極１５ｂとを有する。
第３の外部電極１５ａは、第１の側面１２ｃにおいて第３の引出部２４ａを覆うように配置され、第１の主面１２ａ、第２の主面１２ｂおよび第４の側面１２ｆの一部を覆うように配置されている。また、第４の外部電極１５ｂは、第２の側面１２ｄにおいて第４の引出部２４ｂを覆うように配置され、第１の主面１２ａ、第２の主面１２ｂおよび第３の側面１２ｅの一部を覆うように配置されている。
ここで、図９（ａ）に示すように、積層体１２の側面１２ｃ、１２ｄ、１２ｅ、１２ｆに配置される外部電極１４、１５の積層方向ｘの１／２の位置における長さの合計Ｅ（＝ｅ1＋ｅ2＋ｅ3＋ｅ4）と、図９（ｂ）に示すように、積層セラミックコンデンサ１０の積層方向ｘの１／２の位置における外周長さＢ（＝ｂ1＋ｂ2＋ｂ3＋ｂ4）との比率Ｅ／Ｂは、０．３３以上０．８３以下であることが好ましい。このとき、図６に示すように、積層体１２の第２の主面１２ｂに配置される外部電極１４、１５において、隣り合う外部電極１４、１５間の距離Ｇが１００μｍ以上であることが好ましい。
また、外部電極１４、１５は、積層体１２の第１の主面１２ａには配置されていないことが好ましい。これにより、積層セラミックコンデンサ１０の積層方向ｘのＴ寸法を小さくすることができ、その結果、より薄型化した積層セラミックコンデンサ１０を得られうる。
さらに、図８に示すように、内部電極１８が引き出されていない第３の側面１２ｅまたは第４の側面１２ｆに配置される外部電極１４、１５は、内部電極１８が引き出されていない側面のいずれか一方の短辺とその短辺の端部から両長辺の中間部までの部分とをコの字状に覆うことが好ましい。
このとき、内部電極１８が引き出されていない第３の側面１２ｅまたは第４の側面１２ｆに配置される外部電極１４、１５において、内部電極１８が引き出されていない側面の短辺の積層方向ｘの１／２の位置を覆う外部電極の両短辺を結ぶ方向の長さβと、内部電極１８が引き出されていない側面の長辺を覆う外部電極の両短辺を結ぶ方向の長さαとの比率β／αが、０．２以上１．０未満であることが好ましく、０．２以上０．５以下であることがより好ましい。
そうすると、積層セラミックコンデンサ１０の基板への実装時のマイグレーションによる外部電極間のショートの発生をより抑制することができる。
このとき、内部電極１８が引き出されていない第３の側面１２ｅまたは第４の側面１２ｆに配置される外部電極１４、１５において、内部電極１８が引き出されていない側面の短辺の積層方向ｘの１／２の位置を覆う外部電極の両短辺を結ぶ方向の長さβと、内部電極１８が引き出されていない側面の長辺を覆う外部電極の両短辺を結ぶ方向の長さαとの比率β／αが、０．２以上１．０未満であることが好ましく、０．２以上０．５以下であることがより好ましい。
そうすると、積層セラミックコンデンサ１０の基板への実装時のマイグレーションによる外部電極間のショートの発生をより抑制することができる。
積層体１２内においては、第１の対向部２０ａと第２の対向部２０ｂとが誘電体層１６を介して対向することにより、電気特性（たとえば、静電容量）が発生する。そのため、第１の内部電極１８ａが接続された第１の外部電極１４ａおよび第２の外部電極１４ｂと第２の内部電極１８ｂが接続された第３の外部電極１５ａおよび第４の外部電極１５ｂとの間に、静電容量を得ることができる。したがって、このような構造の積層セラミックコンデンサ１０は、コンデンサとして機能する。
外部電極１４、１５は、積層体１２側から順に、下地電極層２８およびめっき層３０を有することが好ましい。
下地電極層２８は、側面用の下地電極層３２と主面用の下地電極層３４とを含む。
第１の側面１２ｃ、第２の側面１２ｄ、第３の側面１２ｅおよび第４の側面１２ｆ上に形成される側面用の下地電極層３２は焼付け電極層であることが好ましい。
焼付け電極層は、ガラスおよび金属を含む。焼付け電極層の金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。焼付け層は、複数層であってもよい。焼付け電極層は、ガラスおよび金属を含む導電性ペーストを積層体１２に塗布して焼き付けることにより形成される。焼付け電極層は、誘電体層１６および内部電極１８と同時に焼成したものでもよく、誘電体層１６および内部電極１８を焼成した後に焼き付けたものでもよい。焼付け電極層の厚み（積層方向ｘと直交する方向の厚み、最も厚い部分の厚み）は、１μｍ以上６μｍ以下であることが好ましい。
下地電極層２８は、側面用の下地電極層３２と主面用の下地電極層３４とを含む。
第１の側面１２ｃ、第２の側面１２ｄ、第３の側面１２ｅおよび第４の側面１２ｆ上に形成される側面用の下地電極層３２は焼付け電極層であることが好ましい。
焼付け電極層は、ガラスおよび金属を含む。焼付け電極層の金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。焼付け層は、複数層であってもよい。焼付け電極層は、ガラスおよび金属を含む導電性ペーストを積層体１２に塗布して焼き付けることにより形成される。焼付け電極層は、誘電体層１６および内部電極１８と同時に焼成したものでもよく、誘電体層１６および内部電極１８を焼成した後に焼き付けたものでもよい。焼付け電極層の厚み（積層方向ｘと直交する方向の厚み、最も厚い部分の厚み）は、１μｍ以上６μｍ以下であることが好ましい。
第１の主面１２ａおよび第２の主面１２ｂのうち少なくともいずれか一方に形成される主面用の下地電極層３４は、たとえば、スパッタによりスパッタ電極として形成される。スパッタ電極として形成される主面用の下地電極層３４は、Ｎｉ、Ｃｒ、Ｃｕを含有する。スパッタ電極の積層方向ｘの厚みは、５０ｎｍ以上４００ｎｍ以下であることが好ましく、５０ｎｍ以上１３０ｎｍ以下であることがさらに好ましい。なお、第１の主面１２ａおよび第２の主面１２ｂ上に形成される主面用の下地電極層３４は焼付け電極層であってもよい。その場合、主面用の下地電極層３４は、たとえば、Ｎｉを主成分とする外部電極ペーストをスクリーン印刷することによって形成される。主面上の焼付け電極層の積層方向ｘの厚みは、１μｍ以上５μｍ以下であることが好ましい。
また、めっき層３０としては、たとえば、Ｎｉ、Ｓｎ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどから選ばれる少なくとも１つを含む。
めっき層３０は、複数層によって形成されてもよい。積層セラミックコンデンサが基板表面に実装される場合、好ましくは、Ｎｉめっき、Ｓｎめっきの２層構造である。Ｎｉめっき層は、下地電極層２８が積層セラミックコンデンサ１０を実装する際のはんだによって侵食されることを抑制することができる。Ｓｎめっき層は、積層セラミックコンデンサ１０を実装する際の半田の濡れ性を向上させ、実装を容易にすることができる。なお、下地電極層２８とＮｉめっき層との間にＣｕめっき層を形成してもよい。
また、積層セラミックコンデンサが基板に埋め込み実装される場合、好ましくは、Ｃｕめっきの１層構造である。
めっき層３０は、複数層によって形成されてもよい。積層セラミックコンデンサが基板表面に実装される場合、好ましくは、Ｎｉめっき、Ｓｎめっきの２層構造である。Ｎｉめっき層は、下地電極層２８が積層セラミックコンデンサ１０を実装する際のはんだによって侵食されることを抑制することができる。Ｓｎめっき層は、積層セラミックコンデンサ１０を実装する際の半田の濡れ性を向上させ、実装を容易にすることができる。なお、下地電極層２８とＮｉめっき層との間にＣｕめっき層を形成してもよい。
また、積層セラミックコンデンサが基板に埋め込み実装される場合、好ましくは、Ｃｕめっきの１層構造である。
ここで、Ｎｉめっき層の平均厚みは、２μｍ以上４μｍ以下であることが好ましい。また、Ｓｎめっき層の平均厚みは、２μｍ以上４μｍ以下であることが好ましい。また、Ｃｕめっき層の平均厚みは、５μｍ以上８μｍ以下であることが好ましい。
なお、積層セラミックコンデンサ１０の長さ方向ｙの寸法をＬ寸法とし、積層体１２、外部電極１４、１５を含む積層セラミックコンデンサ１０の積層方向ｘの寸法をＴ寸法とし、積層体１２、外部電極１４、１５を含む積層セラミックコンデンサ１０の幅方向ｚの寸法をＷ寸法とする。
このとき、積層セラミックコンデンサ１０の長さ方向ｙの寸法Ｌと幅方向ｚの寸法Ｗとを比較したとき、
０．８５≦Ｗ／Ｌ≦１、かつ、Ｌ≦７５０μｍ
である。なお、これより寸法Ｌが大きいほど、抗折強度は低下する。
０．８５≦Ｗ／Ｌ≦１、かつ、Ｌ≦７５０μｍ
である。なお、これより寸法Ｌが大きいほど、抗折強度は低下する。
また、積層セラミックコンデンサ１０の積層方向ｘの寸法Ｔは、
７０μｍ≦Ｔ≦１１０μｍ
である。寸法Ｔが７０μｍ未満であると、焼成時の積層体の反りが大きくなり、抗折強度が低下するため好ましくない。また、寸法Ｔが１１０μｍを超えると、薄型の積層セラミックコンデンサとして好ましくない。
７０μｍ≦Ｔ≦１１０μｍ
である。寸法Ｔが７０μｍ未満であると、焼成時の積層体の反りが大きくなり、抗折強度が低下するため好ましくない。また、寸法Ｔが１１０μｍを超えると、薄型の積層セラミックコンデンサとして好ましくない。
第１の側面１２ｃおよび第２の側面１２ｄのうち少なくともいずれか一方に内部電極１８が引き出されている場合、図７に示すように、引き出されている側面に配置される隣り合う外部電極１４、１５間の距離、たとえば、第１の外部電極１４ａと第３の外部電極１５ａの間の距離ｇ1あるいは、第２の外部電極１４ｂと第４の外部電極１５ｂの間の距離ｇ1と積層セラミックコンデンサ１０の幅方向ｚの寸法Ｗとの関係は、ｇ1／Ｗ≦０．４２であることが好ましい。
また、第３の側面１２ｅおよび第４の側面１２ｆのうち少なくともいずれか一方に内部電極１８が引き出されている場合、引き出されている側面に配置される隣り合う外部電極１４、１５間の距離ｇ2と積層セラミックコンデンサ１０の長さ方向ｙの寸法Ｌとの関係は、ｇ2／Ｌ≦０．４２であることが好ましい。
さらに、第１の側面１２ｃおよび第２の側面１２ｄのうち少なくともいずれか一方に内部電極１８が引き出されており、第３の側面１２ｅおよび第４の側面１２ｆのうち少なくともいずれか一方に内部電極１８が引き出されている場合、第１の側面１２ｃおよび第２の側面１２ｄのうち少なくともいずれか一方の内部電極１８が引き出されている側面に配置される隣り合う外部電極１４、１５間の距離をｇ1とし、第３の側面１２ｅおよび第４の側面１２ｆのうち少なくともいずれか一方の内部電極１８が引き出されている側面に配置される隣り合う外部電極１４、１５間の距離をｇ2としたとき、ｇ1／Ｗ≦０．４２、かつ、ｇ2／Ｌ≦０．４２であることが好ましい。
外部電極１４、１５間の距離と積層セラミックコンデンサ１０の幅方向ｚの寸法Ｗとの関係が上記の関係であると、積層セラミックコンデンサが有する寄生成分であるＥＳＬ（等価直列インダクタンス）が低減される効果が得られうる。
図１に示す積層セラミックコンデンサ１０では、積層セラミックコンデンサ１０の長さ方向ｙの寸法Ｌと幅方向ｚの寸法Ｗとを比較したとき、０．８５≦Ｗ／Ｌ≦１、かつ、Ｌ≦７５０μｍであり、積層セラミックコンデンサ１０の積層方向ｘの寸法Ｔが、７０μｍ≦Ｔ≦１１０μｍであり、積層体１２の積層方向ｘの寸法とｔとし、有効層部１６ｂの積層方向ｘの寸法をｔ’としたとき、ｔ’／ｔ≧０．５５であるので、比較的薄型化された積層セラミックコンデンサであっても、抗折強度の確保しうる積層セラミックコンデンサ１０を得られうる。
また、図１に示す積層セラミックコンデンサ１０では、積層体１２の側面１２ｃ、１２ｄ、１２ｅ、１２ｆにおいて、第１の内部電極１８ａの第１の引出部２２ａと第２の内部電極１８ｂの第４の引出部２４ｂとは対向する位置に引き出され、第１の内部電極１８ａの第２の引出部２２ｂと第２の内部電極１８ｂの第３の引出部２４ａとは対向する位置に引き出されるので、電圧印加時において各引出部に流れる電流の向きが互いに逆方向を向くことになるため、積層セラミックコンデンサが有する寄生成分であるＥＳＬ（等価直列インダクタンス）が低減される効果が得られうる。
さらに、図１に示す積層セラミックコンデンサ１０では、積層体１２の側面１２ｃ、１２ｄ、１２ｅ、１２ｆに配置される外部電極１４、１５の積層方向ｘの１／２における長さの合計Ｅ（＝ｅ1＋ｅ2＋ｅ3＋ｅ4）と、積層セラミックコンデンサ１０の積層方向ｘの１／２における外周長さＢ（＝ｂ1＋ｂ2＋ｂ3＋ｂ4）の比Ｅ／Ｂは、０．３３以上０．８３以下であり、積層体１２の第２の主面１２ｂに配置される外部電極１４、１５において、隣り合う外部電極１４、１５間の距離Ｇが１００μｍ以上であると、積層セラミックコンデンサ１０の基板への実装時のマイグレーションによる外部電極間のショートの発生を抑制することができ、さらに、実装時の固着強度を維持することができる。
（２）積層セラミックコンデンサの製造方法
次に、この積層セラミックコンデンサ１０の製造方法について説明する。
次に、この積層セラミックコンデンサ１０の製造方法について説明する。
まず、セラミックグリーンシートと、内部電極用の導電性ペーストとを準備する。セラミックグリーンシートや内部電極用の導電性ペーストは、バインダ（たとえば、公知の有機バインダなど）および溶剤（たとえば、有機溶剤など）を含む。
次に、セラミックグリーンシート上に、たとえば、グラビア印刷などによって、所定のパターンで導電性ペーストを印刷し、図１０に示すような内部電極パターンが形成される。具体的には、セラミックグリーンシート上に、導電性材料からなるペーストをグラビア印刷法などの方法で塗布することにより、導電性ペースト層が形成される。導電性材料からなるペーストは、たとえば、金属粉末に有機バインダおよび有機溶剤が加えられたものである。また、内部電極パターンが印刷されていない外層用のセラミックグリーンシートも作製する。
そして、これらの内部電極パターンが形成されたセラミックグリーンシートを用いて、積層シートが作製される。すなわち、内部電極パターンが形成されていないセラミックグリーンシートを積層し、その上に図１０（ａ）に示すような第１の内部電極１８ａに対応する内部電極パターンが形成されたセラミックグリーンシートと図１０（ｂ）に示すような第２の内部電極１８ｂに対応する内部電極パターンが形成されたセラミックグリーンシートとを交互に積層し、さらに内部電極パターンが形成されていないセラミッククグリーンシートを積層することによって、積層シートが作製される。続いて、この積層体シートは、静水圧プレスなどの手段により積層方向ｘに圧着させて、積層体ブロックを作製する。
さらに、積層シートを静水圧プレスなどの手段により積層方向にプレスし、積層ブロックを作製する。
つづいて、積層ブロックを所定のサイズにカットすることにより積層チップを作製する。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みが形成されてもよい。
次に、積層チップを焼成することにより、図１１に示すような、積層体１２を作製する。焼成温度は、セラミックや内部電極の材料にもよるが、９００℃以上１３００℃以下であることが好ましい。
このとき、図１１に示すように、積層体１２の第１の側面１２ｃからは、第１の内部電極１８ａの第１の引出部２２ａおよび第２の内部電極１８ｂの第３の引出部２４ａが露出している。また、積層体１２の第２の主面１２ｄからは、第１の内部電極１８ａの第２の引出部２２ｂおよび第２の内部電極１８ｂの第４の引出部２４ｂが露出している。
つづいて、積層体１２に外部電極１４、１５が形成される。
すなわち、図１２に示すように、積層体１２の第１の側面１２ｃから露出している第１の内部電極１８ａの第１の引出部２２ａを覆うようにして、第１の側面１２ｃ上にＮｉを主成分とする外部電極ペーストがローラー転写により塗布され、第１の主面１２ａ、第２の主面１２ｂおよび第３の側面１２ｅの一部に回り込むように塗布される。また、積層体１２の第１の側面１２ｃから露出している第２の内部電極１８ｂの第３の引出部２４ａを覆うようにして、第１の側面１２ｃ上にＮｉを主成分とする外部電極ペーストがローラー転写により塗布され、第１の主面１２ａ、第２の主面１２ｂおよび第４の側面１２ｆの一部に回り込むように塗布される。
すなわち、図１２に示すように、積層体１２の第１の側面１２ｃから露出している第１の内部電極１８ａの第１の引出部２２ａを覆うようにして、第１の側面１２ｃ上にＮｉを主成分とする外部電極ペーストがローラー転写により塗布され、第１の主面１２ａ、第２の主面１２ｂおよび第３の側面１２ｅの一部に回り込むように塗布される。また、積層体１２の第１の側面１２ｃから露出している第２の内部電極１８ｂの第３の引出部２４ａを覆うようにして、第１の側面１２ｃ上にＮｉを主成分とする外部電極ペーストがローラー転写により塗布され、第１の主面１２ａ、第２の主面１２ｂおよび第４の側面１２ｆの一部に回り込むように塗布される。
同様に、積層体１２の第２の側面１２ｄから露出している第１の内部電極１８ａの第２の引出部２２ｂを覆うようにして、第２の側面１２ｄ上にＮｉを主成分とする外部電極ペーストがローラー転写により塗布され、第１の主面１２ａ、第２の主面１２ｂおよび第４の側面１２ｆの一部に回り込むように塗布される。また、積層体１２の第２の側面１２ｄから露出している第２の内部電極１８ｂの第４の引出部２４ｂを覆うようにして、第２の側面１２ｄ上にＮｉを主成分とする外部電極ペーストがローラー転写により塗布され、第１の主面１２ａ、第２の主面１２ｂおよび第３の側面１２ｅの一部に回り込むように塗布される。
その後、外部電極ペーストの焼付けのための焼成が行われ、下地電極層２８を構成する側面用の下地電極層３２が形成される。
つづいて、図１３に示すように、第１の内部電極１８ａの第１の引出部２２ａを覆うようにして形成された側面用の下地電極層３２から第１の主面１２ａおよび第２の主面１２ｂに延びるように、主面用の下地電極層３４の一部を形成するために、Ｎｉ／Ｃｒ合金を主成分とする主面用の下地電極層がスパッタにより形成される。また、第２の内部電極１８ｂの第３の引出部２４ａを覆うようにして形成された側面用の下地電極層３２から第１の主面１２ａおよび第２の主面１２ｂに延びるように、主面用の下地電極層３４の一部を形成するために、Ｎｉ／Ｃｒ合金を主成分とする主面用の下地電極層がスパッタにより形成される。このとき、側面への回り込みはほとんどない。
同様に、第１の内部電極１８ａの第２の引出部２２ｂを覆うようにして形成された側面用の下地電極層３２から第１の主面１２ａおよび第２の主面１２ｂに延びるように、主面用の下地電極層３４の一部を形成するために、Ｎｉ／Ｃｒ合金を主成分とする主面用の下地電極層がスパッタにより形成される。また、第２の内部電極１８ｂの第４の引出部２４ｂを覆うようにして形成された側面用の下地電極層３２から第１の主面１２ａおよび第２の主面１２ｂに延びるように、主面用の下地電極層３４の一部を形成するために、Ｎｉ／Ｃｒ合金を主成分とする主面用の下地電極層がスパッタにより形成される。このとき、側面への回り込みはほとんどない。
さらに、主面用の下地電極層３４として、第１の内部電極１８ａの第１の引出部２２ａを覆うようにして形成されたＮｉ／Ｃｒ合金を主成分とする主面用の下地電極層の表面に、Ｎｉ／Ｃｕ合金を主成分とする主面用の下地電極層がスパッタにより形成される。また、主面用の下地電極層３４として、第２の内部電極１８ｂの第３の引出部２４ａを覆うようにして形成されたＮｉ／Ｃｒ合金を主成分とする主面用の下地電極層の表面に、Ｎｉ／Ｃｕ合金を主成分とする主面用の下地電極層がスパッタにより形成される。このとき、側面への回り込みはほとんどない。
同様に、主面用の下地電極層３４として、第１の内部電極１８ａの第２の引出部２２ｂを覆うようにして形成されたＮｉ／Ｃｒ合金を主成分とする主面用の下地電極層の表面に、Ｎｉ／Ｃｕ合金を主成分とする主面用の下地電極層がスパッタにより形成される。また、主面用の下地電極層３４として、第２の内部電極１８ｂの第４の引出部２４ｂを覆うようにして形成されたＮｉ／Ｃｒ合金を主成分とする主面用の下地電極層２８の表面に、Ｎｉ／Ｃｕ合金を主成分とする主面用の下地電極層がスパッタにより形成される。このとき、側面への回り込みはほとんどない。
そして、側面用の下地電極層３２および主面用の下地電極層３４の表面を覆うように、めっき層３０が形成される。このとき、めっき層３０は、たとえば、Ｃｕめっき層が形成され、Ｃｕめっき層の表面にＮｉめっき層が形成され、Ｎｉめっき層の表面にＳｎめっき層が形成される。
そして、めっき層３０により、内部電極１８が引き出されていない側面に配置される外部電極１４、１５は、内部電極１８が引き出されていない側面の両短辺と両短辺の端部から両長辺の中間部までの部分とを覆うようにコの字状に形成される。
そして、めっき層３０により、内部電極１８が引き出されていない側面に配置される外部電極１４、１５は、内部電極１８が引き出されていない側面の両短辺と両短辺の端部から両長辺の中間部までの部分とを覆うようにコの字状に形成される。
以上のようにして、図１に示すような積層セラミックコンデンサ１０が製造される。
２．第２の実施の形態
（１）積層セラミックコンデンサ
次に、この発明の第２の実施の形態にかかる積層セラミックコンデンサについて説明する。図１４は、この発明にかかる積層セラミックコンデンサの第２の実施の形態を示す外観斜視図であり、図１５は、図１４に示す積層セラミックコンデンサのＸＶ−ＸＶ線における断面図である。図１６は、図１４に示す積層セラミックコンデンサのＸＶＩ−ＸＶＩ線における断面図である。図１７は、図１４に示す積層セラミックコンデンサのＸＶＩＩ−ＸＶＩＩ線における断面図である。図１８は、図１４ないし図１７に示す積層体の分解斜視図である。なお、図１４ないし図１８に示す積層セラミックコンデンサ１１０において、図１ないし図５に示した積層セラミックコンデンサ１０と同一の部分には、同一の符号を付し、その説明を省略する。
（１）積層セラミックコンデンサ
次に、この発明の第２の実施の形態にかかる積層セラミックコンデンサについて説明する。図１４は、この発明にかかる積層セラミックコンデンサの第２の実施の形態を示す外観斜視図であり、図１５は、図１４に示す積層セラミックコンデンサのＸＶ−ＸＶ線における断面図である。図１６は、図１４に示す積層セラミックコンデンサのＸＶＩ−ＸＶＩ線における断面図である。図１７は、図１４に示す積層セラミックコンデンサのＸＶＩＩ−ＸＶＩＩ線における断面図である。図１８は、図１４ないし図１７に示す積層体の分解斜視図である。なお、図１４ないし図１８に示す積層セラミックコンデンサ１１０において、図１ないし図５に示した積層セラミックコンデンサ１０と同一の部分には、同一の符号を付し、その説明を省略する。
図１４ないし図１８に示す積層セラミックコンデンサ１１０の構成が図１ないし図５に示す積層セラミックコンデンサ１０の構成と異なる点は、内部電極１１８が、第１の側面１２ｃおよび第２の側面１２ｄ側だけでなく、第３の側面１２ｅおよび第４の側面１２ｆ側にも引き出されている点である。
積層セラミックコンデンサ１１０は、直方体状の積層体１２と、外部電極１４、１５とを含む。
積層体１２は、複数の誘電体層１６および複数の内部電極１１８を含む。
積層セラミックコンデンサ１０では、図１４および図１８に示すように、積層体１２内において、内部電極１１８が、誘電体層１６を介して交互に積層されている。
積層体１２は、複数の内部電極１１８として、複数の第１の内部電極１１８ａおよび複数の第２の内部電極１１８ｂを有する。第１の内部電極１１８ａと第２の内部電極１１８ｂは、誘電体層１６を介して交互に積層される。
第１の内部電極１１８ａは、誘電体層１６の表面に配置される。また、第１の内部電極１１８ａは、第１の主面１２ａおよび第２の主面１２ｂに対向する第１の対向部２０ａを有し、第１の主面１２ａと第２の主面１２ｂとを結ぶ方向に積層されている。
また、第２の内部電極１１８ｂは、第１の内部電極１１８ａが配置される誘電体層１６と異なる誘電体層１６の表面に配置される。第２の内部電極１１８ｂは、第１の主面１２ａおよび第２の主面１２ｂに対向する第２の対向部２０ｂを有し、第１の主面１２ａと第２の主面１２ｂとを結ぶ方向に積層されている。
第１の内部電極１１８ａは、第１の引出部２２ａによって積層体１２の第１の側面１２ｃおよび第３の側面１２ｅに引き出され、第２の引出部２２ｂによって積層体１２の第２の側面１２ｄおよび第４の側面１２ｆに引き出される。すなわち、第１の引出部２２ａは、積層体１２の第３の側面１２ｅ側に引き出され、第２の引出部２２ｂは、積層体１２の第４の側面１２ｆ側に引き出される。
第２の内部電極１１８ｂは、第３の引出部２４ａによって積層体１２の第１の側面１２ｃおよび第４の側面１２ｆに引き出され、第４の引出部２４ｂによって積層体１２の第２の側面１２ｄおよび第３の側面１２ｅに引き出される。すなわち、第２の引出部２４ａは、積層体１２の第４の側面１２ｆ側に引き出され、第４の引出部２４ｂは、積層体１２の第３の側面１２ｃ側に引き出される。
第２の内部電極１１８ｂは、第３の引出部２４ａによって積層体１２の第１の側面１２ｃおよび第４の側面１２ｆに引き出され、第４の引出部２４ｂによって積層体１２の第２の側面１２ｄおよび第３の側面１２ｅに引き出される。すなわち、第２の引出部２４ａは、積層体１２の第４の側面１２ｆ側に引き出され、第４の引出部２４ｂは、積層体１２の第３の側面１２ｃ側に引き出される。
積層体１２には、外部電極１１４、１１５が形成される。
外部電極１１４は、第１の内部電極１１８ａの第１の引出部２２ａに電気的に接続されるようにして形成される第１の外部電極１１４ａと、第２の引出部２２ｂに電気的に接続されるようにして形成される第２の外部電極１１４ｂとを有する。
第１の外部電極１１４ａは、第１の側面１２ｃおよび第３の側面１２ｅにおいて第１の引出部２２ａを覆うように配置され、第１の主面１２ａおよび第２の主面１２ｂの一部を覆うように配置されている。また、第２の外部電極１１４ｂは、第２の側面１２ｄおよび第４の側面１２ｆにおいて第２の引出部２２ｂを覆うように配置され、第１の主面１２ａおよび第２の主面１２ｂの一部を覆うように配置されている。
外部電極１１５は、第２の内部電極１１８ｂの第３の引出部２４ａに電気的に接続されるようにして形成される第３の外部電極１１５ａと、第４の引出部２４ｂに電気的に接続されるようにして形成される第４の外部電極１１５ｂとを有する。
第３の外部電極１１５ａは、第１の側面１２ｃおよび第４の側面１２ｆにおいて第３の引出部２４ａを覆うように配置され、第１の主面１２ａおよび第２の主面１２ｂの一部を覆うように配置されている。また、第４の外部電極１１５ｂは、第２の側面１２ｄおよび第３の側面１２ｅにおいて第４の引出部２４ｂを覆うように配置され、第１の主面１２ａおよび第２の主面１２ｂの一部を覆うように配置されている。
外部電極１１４、１１５は、積層体１２側から順に、下地電極層およびめっき層を有することが好ましい。
図１４に示す積層セラミックコンデンサ１１０では、上述の積層セラミックコンデンサ１０と同様の効果を奏する。
（２）積層セラミックコンデンサの製造方法
次に、この積層セラミックコンデンサ１１０の製造方法について説明する。
次に、この積層セラミックコンデンサ１１０の製造方法について説明する。
まず、セラミックグリーンシートと、内部電極用の導電性ペーストとを準備する。セラミックグリーンシートや内部電極用の導電性ペーストは、バインダ（たとえば、公知の有機バインダなど）および溶剤（たとえば、有機溶剤など）を含む。
次に、セラミックグリーンシート上に、たとえば、グラビア印刷などによって、所定のパターンで導電性ペーストを印刷し、図１９に示すような内部電極パターンが形成される。具体的には、セラミックグリーンシート上に、導電性材料からなるペーストをグラビア法などの方法で塗布することにより、導電性ペースト層が形成される。導電性材料からなるペーストは、たとえば、金属粉末に有機バインダおよび有機溶剤が加えられたものである。また、内部電極パターンが印刷されていない外層用のセラミックグリーンシートも作製する。
そして、これらの内部電極パターンが形成されたセラミックグリーンシートを用いて、積層シートが作製される。すなわち、内部電極パターンが形成されていないセラミックグリーンシートを積層し、その上に図１９（ａ）に示すような第１の内部電極１８ａに対応する内部電極パターンが形成されたセラミックグリーンシートと図１９（ｂ）に示すような第２の内部電極１８ｂに対応する内部電極パターンが形成されたセラミックグリーンシートとを交互に積層し、さらに内部電極パターンが形成されていないセラミッククグリーンシートを積層することによって、積層シートが作製される。続いて、この積層体シートは、静水圧プレスなどの手段により積層方向ｘに圧着させて、積層体ブロックを作製する。
さらに、積層シートを静水圧プレスなどの手段により積層方向にプレスし、積層ブロックを作製する。
つづいて、積層ブロックを所定のサイズにカットすることにより積層チップを作製する。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みが形成されてもよい。
次に、積層チップを焼成することにより、図２０に示すような、積層体１２を作製する。焼成温度は、セラミックや内部電極の材料にもよるが、９００℃以上１３００℃以下であることが好ましい。
このとき、図２０に示すように、積層体１２の第１の側面１２ｃおよび第３の側面１２ｅからは、第１の内部電極１８ａの第１の引出部２２ａが露出し、積層体１２の第１の側面１２ｃおよび第４の側面１２ｆからは、第２の内部電極１８ｂの第３の引出部２４ａが露出している。また、積層体１２の第２の側面１２ｄおよび第４の側面１２ｆからは、第１の内部電極１８ａの第２の引出部２２ｂが露出し、積層体１２の第２の側面１２ｄおよび第３の側面１２ｅからは、第２の内部電極１８ｂの第４の引出部２４ｂが露出している。
つづいて、積層体１２に外部電極１１４、１１５が形成される。
すなわち、図２１（ａ）に示すように、積層体１２の側面同士が接続する短辺が下向きとなるように積層体１２を保持し、Ｎｉを主成分とする外部電極ペースト４０が充填された外部電極ペースト槽４２にディップすることで外部電極ペースト４０を積層体１２に塗布し、焼付けることにより、図２１（ｂ）に示すように側面と主面上に下地電極層２８が形成される。同様に、その他の３箇所の積層体１２の側面同士が接続する短辺に対して、ディップを行い、図２２に示すように合計４箇所に下地電極層２８が形成される。その場合、主面上の下地電極層２８の積層方向ｘの厚みは、１μｍ以上５μｍ以下であることが好ましい。
すなわち、図２１（ａ）に示すように、積層体１２の側面同士が接続する短辺が下向きとなるように積層体１２を保持し、Ｎｉを主成分とする外部電極ペースト４０が充填された外部電極ペースト槽４２にディップすることで外部電極ペースト４０を積層体１２に塗布し、焼付けることにより、図２１（ｂ）に示すように側面と主面上に下地電極層２８が形成される。同様に、その他の３箇所の積層体１２の側面同士が接続する短辺に対して、ディップを行い、図２２に示すように合計４箇所に下地電極層２８が形成される。その場合、主面上の下地電極層２８の積層方向ｘの厚みは、１μｍ以上５μｍ以下であることが好ましい。
そして、下地電極層２８を覆うように、めっき層３０が形成される。このとき、めっき層３０は、たとえば、Ｃｕめっき層が形成され、Ｃｕめっき層の表面にＮｉめっき層が形成され、Ｎｉめっき層の表面にＳｎめっき層が形成される。
以上のようにして、図１４に示すような積層セラミックコンデンサ１１０が製造される。
３．第３の実施の形態
（１）積層セラミックコンデンサ
次に、この発明の第３の実施の形態にかかる積層セラミックコンデンサについて説明する。図２３は、この発明にかかる積層セラミックコンデンサの第３の実施の形態を示す外観斜視図である。図２４は、図２３に示す積層セラミックコンデンサのＸＸＩＶ−ＸＸＩＶ線における断面図である。図２５は、図２３に示す積層セラミックコンデンサのＸＸＶ−ＸＸＶ線における断面図である。図２６は、図２３に示す積層セラミックコンデンサのＸＸＶＩ−ＸＸＶＩ線における断面図である。図２７は、図２３ないし図２６に示す積層体の分解斜視図である。なお、図２３ないし図２７に示す積層セラミックコンデンサ２１０において、図１ないし図５に示した積層セラミックコンデンサ１０と同一の部分には、同一の符号を付し、その説明を省略する。
（１）積層セラミックコンデンサ
次に、この発明の第３の実施の形態にかかる積層セラミックコンデンサについて説明する。図２３は、この発明にかかる積層セラミックコンデンサの第３の実施の形態を示す外観斜視図である。図２４は、図２３に示す積層セラミックコンデンサのＸＸＩＶ−ＸＸＩＶ線における断面図である。図２５は、図２３に示す積層セラミックコンデンサのＸＸＶ−ＸＸＶ線における断面図である。図２６は、図２３に示す積層セラミックコンデンサのＸＸＶＩ−ＸＸＶＩ線における断面図である。図２７は、図２３ないし図２６に示す積層体の分解斜視図である。なお、図２３ないし図２７に示す積層セラミックコンデンサ２１０において、図１ないし図５に示した積層セラミックコンデンサ１０と同一の部分には、同一の符号を付し、その説明を省略する。
図２３ないし図２７に示す積層セラミックコンデンサ２１０の構成が図１ないし図５に示す積層セラミックコンデンサ１０の構成と異なる点は、内部電極２１８が、第１の側面１２ｃおよび第２の側面１２ｄ側だけでなく、第３の側面１２ｅおよび第４の側面１２ｆ側にも引き出されている点である。また、図１４ないし図１８に示す積層セラミックコンデンサ１１０の構成と異なる点は、内部電極２１８の引出部の形状および外部電極２１４、２１５の形状である。
積層セラミックコンデンサ２１０は、直方体状の積層体１２と、外部電極２１４、２１５とを含む。
積層体１２は、複数の誘電体層１６および複数の内部電極２１８を含む。
積層セラミックコンデンサ２１０では、図１４および図１８に示すように、積層体１２内において、内部電極２１８が、誘電体層１６を介して交互に積層されている。
積層体１２は、複数の内部電極２１８として、複数の第１の内部電極２１８ａおよび複数の第２の内部電極２１８ｂを有する。第１の内部電極２１８ａと第２の内部電極２１８ｂは、誘電体層１６を介して交互に積層される。
第１の内部電極２１８ａは、誘電体層１６の表面に配置される。また、第１の内部電極２１８ａは、第１の主面１２ａおよび第２の主面１２ｂに対向する第１の対向部２０ａを有し、第１の主面１２ａと第２の主面１２ｂとを結ぶ方向に積層されている。
また、第２の内部電極２１８ｂは、第１の内部電極２１８ａが配置される誘電体層１６と異なる誘電体層１６の表面に配置される。第２の内部電極１１８ｂは、第１の主面１２ａおよび第２の主面１２ｂに対向する第２の対向部２０ｂを有し、第１の主面１２ａと第２の主面１２ｂとを結ぶ方向に積層されている。
なお、積層セラミックコンデンサ１０では、図２１ないし図２３に示すように、積層体１２内において、内部電極２１８が、誘電体層１６を介して交互に積層されていてもよい。
ここで、図２１は、図２０に示す積層体の分解斜視図であり、図２２は、図２０に示す積層セラミックコンデンサの内部電極パターンを示し、（ａ）は第１の内部電極パターンを示し、（ｂ）は第２の内部電極パターンを示し、図２３は、この発明にかかる第２の実施の形態のさらなる変形例である積層セラミックコンデンサの外観斜視図である。
すなわち、図２１ないし図２３に示すように、第１の内部電極２１８ａは、第１の引出部２２ａによって積層体１２の第１の側面１２ｃおよび第３の側面１２ｅに引き出され、第２の引出部２２ｂによって積層体１２の第２の側面１２ｄおよび第４の側面１２ｆに引き出されるが、第１の引出部２２ａが第１の側面１２ｃに引き出される幅は、第３の側面１２ｅに引き出される幅とほぼ等しくてもよく、第２の引出部２２ｂが第２の側面１２ｄに引き出される幅は、第４の側面１２ｆに引き出される幅とほぼ等しくてもよい。
すなわち、第１の引出部２２ａは、積層体１２の第３の側面１２ｅ側に引き出され、第２の引出部２２ｂは、積層体１２の第４の側面１２ｆ側に引き出される。
第２の内部電極２１８ｂは、第３の引出部２４ａによって積層体１２の第１の側面１２ｃおよび第４の側面１２ｆに引き出され、第４の引出部２４ｂによって積層体１２の第２の側面１２ｄおよび第３の側面１２ｅに引き出されるが、同様に、第３の引出部２４ａが第１の側面１２ｃに引き出される幅は、第４の側面１２ｆに引き出される幅とほぼ等しくてもよく、第４の引出部２４ｂが第２の側面１２ｄに引き出される幅は、第３の側面１２ｅに引き出される幅とほぼ等しくてもよい。
すなわち、第２の引出部２４ａは、積層体１２の第４の側面１２ｆ側に引き出され、第４の引出部２４ｂは、積層体１２の第３の側面１２ｃ側に引き出される。
すなわち、第１の引出部２２ａは、積層体１２の第３の側面１２ｅ側に引き出され、第２の引出部２２ｂは、積層体１２の第４の側面１２ｆ側に引き出される。
第２の内部電極２１８ｂは、第３の引出部２４ａによって積層体１２の第１の側面１２ｃおよび第４の側面１２ｆに引き出され、第４の引出部２４ｂによって積層体１２の第２の側面１２ｄおよび第３の側面１２ｅに引き出されるが、同様に、第３の引出部２４ａが第１の側面１２ｃに引き出される幅は、第４の側面１２ｆに引き出される幅とほぼ等しくてもよく、第４の引出部２４ｂが第２の側面１２ｄに引き出される幅は、第３の側面１２ｅに引き出される幅とほぼ等しくてもよい。
すなわち、第２の引出部２４ａは、積層体１２の第４の側面１２ｆ側に引き出され、第４の引出部２４ｂは、積層体１２の第３の側面１２ｃ側に引き出される。
積層体１２には、外部電極２１４、２１５が形成される。
外部電極２１４は、第１の内部電極２１８ａの第１の引出部２２ａに電気的に接続されるようにして形成される第１の外部電極２１４ａと、第２の引出部２２ｂに電気的に接続されるようにして形成される第２の外部電極２１４ｂとを有する。
第１の外部電極２１４ａは、第１の側面１２ｃおよび第３の側面１２ｅにおいて第１の引出部２２ａを覆うように配置され、第１の主面１２ａおよび第２の主面１２ｂの一部を覆うように配置されている。また、第２の外部電極２１４ｂは、第２の側面１２ｄおよび第４の側面１２ｆにおいて第２の引出部２２ｂを覆うように配置され、第１の主面１２ａおよび第２の主面１２ｂの一部を覆うように配置されている。
外部電極２１５は、第２の内部電極２１８ｂの第３の引出部２４ａに電気的に接続されるようにして形成される第３の外部電極２１５ａと、第４の引出部２４ｂに電気的に接続されるようにして形成される第４の外部電極２１５ｂとを有する。
第３の外部電極２１５ａは、第１の側面１２ｃおよび第４の側面１２ｆにおいて第３の引出部２４ａを覆うように配置され、第１の主面１２ａおよび第２の主面１２ｂの一部を覆うように配置されている。また、第４の外部電極２１５ｂは、第２の側面１２ｄおよび第３の側面１２ｅにおいて第４の引出部２４ｂを覆うように配置され、第１の主面１２ａおよび第２の主面１２ｂの一部を覆うように配置されている。
外部電極２１４、２１５は、積層体１２側から順に、下地電極層およびめっき層を有することが好ましい。
図２３に示す積層セラミックコンデンサ２１０では、上述の積層セラミックコンデンサ１０と同様の効果を奏する。
次に、この発明にかかる第３の実施の形態の変形例にかかる積層セラミックコンデンサについて説明する。図３２は、この発明にかかる第３の実施の形態の変形例にかかる積層セラミックコンデンサであって、（ａ）はその外観斜視図であり、（ｂ）はその底面図である。図３２に示す積層セラミックコンデンサ２１０’において、図１ないし図５に示した積層セラミックコンデンサ１０および図２３ないし図２８に示した積層セラミックコンデンサ２１０と同一の部分には、同一の符号を付し、その説明を省略する。
積層セラミックコンデンサ２１０は、直方体状の積層体１２と、外部電極２１４’、２１５’とを含む。
外部電極２１４’は、第１の内部電極２１８ａの第１の引出部２２ａに電気的に接続されるようにして形成される第１の外部電極２１４ａ’と、第２の引出部２２ｂに電気的に接続されるようにして形成される第２の外部電極２１４ｂ’とを有する。
第１の外部電極２１４ａ’は、第１の側面１２ｃおよび第３の側面１２ｅにおいて第１の引出部２２ａを覆うように配置され、第１の主面１２ａの一部を覆うように配置されている。また、第２の外部電極２１４ｂ’は、第２の側面１２ｄおよび第４の側面１２ｆにおいて第２の引出部２２ｂを覆うように配置され、第１の主面１２ａの一部を覆うように配置されている。
外部電極２１５’は、第２の内部電極２１８ｂの第３の引出部２４ａに電気的に接続されるようにして形成される第３の外部電極２１５ａ’と、第４の引出部２４ｂに電気的に接続されるようにして形成される第４の外部電極２１５ｂ’とを有する。
第３の外部電極２１５ａ’は、第１の側面１２ｃおよび第４の側面１２ｆにおいて第３の引出部２４ａを覆うように配置され、第１の主面１２ａの一部を覆うように配置されている。また、第４の外部電極２１５ｂ’は、第２の側面１２ｄおよび第３の側面１２ｅにおいて第４の引出部２４ｂを覆うように配置され、第１の主面１２ａの一部を覆うように配置されている。
外部電極２１４’、２１５’は、積層体１２側から順に、下地電極層およびめっき層を有することが好ましい。
図３２に示す積層セラミックコンデンサ２１０’では、上述の積層セラミックコンデンサ１０と同様の効果を奏するとともに、以下の効果を奏する。
すなわち、第２の主面１２ｂの表面に、外部電極２１４’、２１５’が形成されていないので、その厚みがない分、積層体１２の厚みを厚くすることができ、積層セラミックコンデンサ２１０’の強度の向上、および体積当りの静電容量の向上が可能となる。また、実装時に、半田が積層セラミックコンデンサ２１０’の上面（第２の主面１２ｂ）に濡れ上がることを抑制することができるため、その分、さらに、積層体１２の厚みを厚くすることができる。
すなわち、第２の主面１２ｂの表面に、外部電極２１４’、２１５’が形成されていないので、その厚みがない分、積層体１２の厚みを厚くすることができ、積層セラミックコンデンサ２１０’の強度の向上、および体積当りの静電容量の向上が可能となる。また、実装時に、半田が積層セラミックコンデンサ２１０’の上面（第２の主面１２ｂ）に濡れ上がることを抑制することができるため、その分、さらに、積層体１２の厚みを厚くすることができる。
（２）積層セラミックコンデンサの製造方法
次に、この積層セラミックコンデンサ２１０、２１０’の製造方法について説明する。
次に、この積層セラミックコンデンサ２１０、２１０’の製造方法について説明する。
まず、セラミックグリーンシートと、内部電極用の導電性ペーストとを準備する。セラミックグリーンシートや内部電極用の導電性ペーストは、バインダ（たとえば、公知の有機バインダなど）および溶剤（たとえば、有機溶剤など）を含む。
次に、セラミックグリーンシート上に、たとえば、グラビア印刷などによって、所定のパターンで導電性ペーストを印刷し、図２８に示すような内部電極パターンが形成される。具体的には、セラミックグリーンシート上に、導電性材料からなるペーストをグラビア法などの方法で塗布することにより、導電性ペースト層が形成される。導電性材料からなるペーストは、たとえば、金属粉末に有機バインダおよび有機溶剤が加えられたものである。また、内部電極パターンが印刷されていない外層用のセラミックグリーンシートも作製する。
そして、これらの内部電極パターンが形成されたセラミックグリーンシートを用いて、積層シートが作製される。すなわち、内部電極パターンが形成されていないセラミックグリーンシートを積層し、その上に図２８（ａ）に示すような第１の内部電極１８ａに対応する内部電極パターンが形成されたセラミックグリーンシートと図２８（ｂ）に示すような第２の内部電極１８ｂに対応する内部電極パターンが形成されたセラミックグリーンシートとを交互に積層し、さらに内部電極パターンが形成されていないセラミッククグリーンシートを積層することによって、積層シートが作製される。続いて、この積層体シートは、静水圧プレスなどの手段により積層方向ｘに圧着させて、積層体ブロックを作製する。
さらに、積層シートを静水圧プレスなどの手段により積層方向にプレスし、積層ブロックを作製する。
つづいて、積層ブロックを所定のサイズにカットすることにより積層チップを作製する。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みが形成されてもよい。
次に、積層チップを焼成することにより、図２９に示すような、積層体１２を作製する。焼成温度は、セラミックや内部電極の材料にもよるが、９００℃以上１３００℃以下であることが好ましい。
このとき、図２９に示すように、積層体１２の第１の側面１２ｃおよび第３の側面１２ｅからは、第１の内部電極２１８ａの第１の引出部２２ａが露出し、積層体１２の第１の側面１２ｃおよび第４の側面１２ｆからは、第２の内部電極２１８ｂの第３の引出部２４ａが露出している。また、積層体１２の第２の側面１２ｄおよび第４の側面１２ｆからは、第１の内部電極２１８ａの第２の引出部２２ｂが露出し、積層体１２の第２の側面１２ｄおよび第３の側面１２ｅからは、第２の内部電極２１８ｂの第４の引出部２４ｂが露出している。
つづいて、積層体１２に外部電極２１４、２１５が形成される。
すなわち、主面用の下地電極層３４として、第１の内部電極２１８ａの第１の引出部２２ａを覆うための側面用の下地電極層３２を形成するために、第１の主面１２ａおよび第２の主面１２ｂの表面に、Ｎｉ／Ｃｕ合金を主成分とする主面用の下地電極層３４がスパッタにより形成される。また、主面用の下地電極層３４として、第２の内部電極２１８ｂの第３の引出部２４ａを覆うための側面用の下地電極層３２を形成するために、第１の主面１２ａおよび第２の主面１２ｂの表面に、Ｎｉ／Ｃｕ合金を主成分とする主面用の下地電極層３４がスパッタにより形成される。このとき、側面への回り込みはほとんどない。
すなわち、主面用の下地電極層３４として、第１の内部電極２１８ａの第１の引出部２２ａを覆うための側面用の下地電極層３２を形成するために、第１の主面１２ａおよび第２の主面１２ｂの表面に、Ｎｉ／Ｃｕ合金を主成分とする主面用の下地電極層３４がスパッタにより形成される。また、主面用の下地電極層３４として、第２の内部電極２１８ｂの第３の引出部２４ａを覆うための側面用の下地電極層３２を形成するために、第１の主面１２ａおよび第２の主面１２ｂの表面に、Ｎｉ／Ｃｕ合金を主成分とする主面用の下地電極層３４がスパッタにより形成される。このとき、側面への回り込みはほとんどない。
同様に、主面用の下地電極層３４として、第１の内部電極２１８ａの第２の引出部２２ｂを覆うための側面用の下地伝競争３２を形成するために、第１の主面１２ａおよび第２の主面１２ｂの表面に、Ｎｉ／Ｃｕ合金を主成分とする主面用の下地電極層３４がスパッタにより形成される。また、主面用の下地電極層３４として、第２の内部電極２１８ｂの第４の引出部２４ｂを覆うための側面用の下地電極層３２を形成するために、第１の主面１２ａおよび第２の主面１２ｂの表面に、Ｎｉ／Ｃｕ合金を主成分とする主面用の下地電極層３４がスパッタにより形成される。このとき、側面への回り込みはほとんどない。
つづいて、図３１に示すように、積層体１２の第１の側面１２ｃおよび第３の側面１２ｅから露出している第１の内部電極２１８ａの第１の引出部２２ａおよび主面用の下地電極層３４を覆うようにして、第１の側面１２ｃおよび第３の側面１２ｅの一部の表面、ならびに第１の主面１２ａおよび第２の主面１２ｂの一部の表面に連続してＣｕめっき等によりめっき電極として側面用の下地電極層３２が形成され、第１の外部電極２１４ａの下地電極層２８が形成される。また、積層体１２の第１の側面１２ｃおよび第４の側面１２ｆから露出している第２の内部電極２１８ｂの第３の引出部２４ａを覆うようにして、第１の側面１２ｃおよび第４の側面１２ｆの一部の表面、ならびに第１の主面１２ａおよび第２の主面１２ｂの一部の表面に連続してＣｕめっき等によりめっき電極として側面用の下地電極層３２が形成され、第３の外部電極２１５ａの下地電極層２８が形成される。
同様に、積層体１２の第２の側面１２ｄおよび第４の側面１２ｆから露出している第１の内部電極２１８ａの第２の引出部２２ｂを覆うようにして、第２の側面１２ｄおよび第４の側面１２ｆの一部の表面、ならびに第１の主面１２ａおよび第２の主面１２ｂの一部の表面に連続してＣｕめっき等によりめっき電極として側面用の下地電極層３２が形成され、第２の外部電極２１４ｂの下地電極層２８が形成される。また、積層体１２の第２の側面１２ｄおよび第３の側面１２ｅから露出している第２の内部電極２１８ｂの第４の引出部２４ｂを覆うようにして、第２の側面１２ｄおよび第３の側面１２ｅの一部の表面、ならびに第１の主面１２ａおよび第２の主面１２ｂの一部の表面に連続してＣｕめっき等によりめっき電極として側面用の下地電極層３２が形成され、第４の外部電極２１５ｂの下地電極層２８が形成される。
なお、積層セラミックコンデンサ２１０’のように、第２の主面１２ｂに外部電極が配置されないような外部電極２１４’、２１５’を形成する場合は、第２の主面１２ｂに主面用の下地電極層３４は形成されない。
そして、各側面用の下地電極層３２の表面を覆うように、めっき層３０が形成される。このとき、めっき層３０は、たとえば、Ｃｕめっき層が形成され、Ｃｕめっき層の表面にＮｉめっき層が形成され、Ｎｉめっき層の表面にＳｎめっき層が形成される。なお、各めっきを形成する工程は、それぞれ複数回実施してもよい。
以上のようにして、図２３に示すような積層セラミックコンデンサ２１０、２１０’が製造される。
以上のようにして得られた積層セラミックコンデンサの効果は、次の実験例からも明らかになるであろう。
４．実験例
以下、この発明の効果を確認するために発明者らが行った実験例について説明する。
以下、この発明の効果を確認するために発明者らが行った実験例について説明する。
（１）実験例１
実験例１では、抗折強度の確認のための試験を行った。
実験例１では、抗折強度の確認のための試験を行った。
実施例として、上述した第１の実施の形態において説明した積層セラミックコンデンサの製造方法にしたがって、以下に記載するような仕様を有する実施例１ないし実施例１３の積層セラミックコンデンサのサンプルを作製した。
各実施例における積層セラミックコンデンサの共通の仕様は、以下のとおりである。
・誘電体層の材料 主成分：チタン酸バリウム
副成分：Ｍｇ、Ｖ、Ｄｙ、Ｓｉ
・内部電極の材料：Ｎｉ
・外部電極の構造
両主面に形成
外部電極の積層方向ｘの厚み（積層セラミックコンデンサを積層方向からみた外部電極形成領域の中央部における厚みの平均値）：１１．５μｍ
両主面上のスパッタによる外部電極の形状：正方形。正方形の一辺の長さは、第１の側面あるいは第２の側面に配置される外部電極の幅方向ｚと同じ長さ
・誘電体層の材料 主成分：チタン酸バリウム
副成分：Ｍｇ、Ｖ、Ｄｙ、Ｓｉ
・内部電極の材料：Ｎｉ
・外部電極の構造
両主面に形成
外部電極の積層方向ｘの厚み（積層セラミックコンデンサを積層方向からみた外部電極形成領域の中央部における厚みの平均値）：１１．５μｍ
両主面上のスパッタによる外部電極の形状：正方形。正方形の一辺の長さは、第１の側面あるいは第２の側面に配置される外部電極の幅方向ｚと同じ長さ
また、各実施例の積層セラミックコンデンサの仕様は以下のとおりとした。
実施例１ないし実施例５の積層セラミックコンデンサの積層方向ｘから見た形状は正方形であり、積層セラミックコンデンサの長さ方向ｙの寸法Ｌと幅方向ｚの寸法Ｗとを変化させている。その他の共通の仕様は、以下のとおりである。
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２２５ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．０５０ｍｍ
・誘電体層の平均厚み：０．８μｍ
・内部電極の平均厚み：０．５μｍ
・積層体の積層方向ｘの寸法ｔ：６７μｍ
・外層部の厚み：１３μｍ
・有効層部の厚みｔ’：４１μｍ
・比率ｔ’／ｔ：０．６１
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２２５ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．０５０ｍｍ
・誘電体層の平均厚み：０．８μｍ
・内部電極の平均厚み：０．５μｍ
・積層体の積層方向ｘの寸法ｔ：６７μｍ
・外層部の厚み：１３μｍ
・有効層部の厚みｔ’：４１μｍ
・比率ｔ’／ｔ：０．６１
（実施例１）
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝５５０μｍ×５５０μｍ×９０μｍ
・比率Ｗ／Ｌ：１．００
（実施例２）
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝６００μｍ×６００μｍ×９０μｍ
・比率Ｗ／Ｌ：１．００
（実施例３）
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝６５０μｍ×６５０μｍ×９０μｍ
・比率Ｗ／Ｌ：１．００
（実施例４）
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝７００μｍ×７００μｍ×９０μｍ
・比率Ｗ／Ｌ：１．００
（実施例５）
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝７５０μｍ×７５０μｍ×９０μｍ
・比率Ｗ／Ｌ：１．００
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝５５０μｍ×５５０μｍ×９０μｍ
・比率Ｗ／Ｌ：１．００
（実施例２）
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝６００μｍ×６００μｍ×９０μｍ
・比率Ｗ／Ｌ：１．００
（実施例３）
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝６５０μｍ×６５０μｍ×９０μｍ
・比率Ｗ／Ｌ：１．００
（実施例４）
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝７００μｍ×７００μｍ×９０μｍ
・比率Ｗ／Ｌ：１．００
（実施例５）
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝７５０μｍ×７５０μｍ×９０μｍ
・比率Ｗ／Ｌ：１．００
実施例６ないし実施例９の積層セラミックコンデンサの積層方向ｘから見た形状は長方形であり、積層セラミックコンデンサの長さ方向ｙの寸法Ｌと幅方向ｚの寸法Ｗとを変化させている。その他の仕様は、以下のとおりである。
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２２５ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．０５０ｍｍ
・誘電体層の平均厚み：０．８μｍ
・内部電極の平均厚み：０．５μｍ
・積層体の積層方向ｘの寸法ｔ：６７μｍ
・外層部の厚み：１３μｍ
・有効層部の厚みｔ’：４１μｍ
・比率ｔ’／ｔ：０．６１
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２２５ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．０５０ｍｍ
・誘電体層の平均厚み：０．８μｍ
・内部電極の平均厚み：０．５μｍ
・積層体の積層方向ｘの寸法ｔ：６７μｍ
・外層部の厚み：１３μｍ
・有効層部の厚みｔ’：４１μｍ
・比率ｔ’／ｔ：０．６１
（実施例６）
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝６３０μｍ×５７０μｍ×９０μｍ
・比率Ｗ／Ｌ：０．９０
（実施例７）
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝６５０μｍ×５５０μｍ×９０μｍ
・比率Ｗ／Ｌ：０．８５
（実施例８）
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝７００μｍ×６００μｍ×９０μｍ
・比率Ｗ／Ｌ：０．８６
（実施例９）
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝７５０μｍ×６５０μｍ×９０μｍ
・比率Ｗ／Ｌ：０．８７
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝６３０μｍ×５７０μｍ×９０μｍ
・比率Ｗ／Ｌ：０．９０
（実施例７）
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝６５０μｍ×５５０μｍ×９０μｍ
・比率Ｗ／Ｌ：０．８５
（実施例８）
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝７００μｍ×６００μｍ×９０μｍ
・比率Ｗ／Ｌ：０．８６
（実施例９）
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝７５０μｍ×６５０μｍ×９０μｍ
・比率Ｗ／Ｌ：０．８７
実施例１０および実施例１１の積層セラミックコンデンサは外層部の厚みを変化させたものである。その他の共通の仕様は、以下のとおりである。
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝６００μｍ×６００μｍ×９０μｍ
・比率Ｗ／Ｌ：１．００
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２２５ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．０５０ｍｍ
・誘電体層の平均厚み：０．８μｍ
・内部電極の平均厚み：０．５μｍ
・積層体の積層方向ｘの寸法ｔ：６７μｍ
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝６００μｍ×６００μｍ×９０μｍ
・比率Ｗ／Ｌ：１．００
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２２５ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．０５０ｍｍ
・誘電体層の平均厚み：０．８μｍ
・内部電極の平均厚み：０．５μｍ
・積層体の積層方向ｘの寸法ｔ：６７μｍ
（実施例１０）
・外層部の厚み：１５μｍ
・有効層部の厚みｔ’：３７μｍ
・比率ｔ’／ｔ：０．５５
（実施例１１）
・外層部の厚み：５μｍ
・有効層部の厚みｔ’：５７μｍ
・比率ｔ’／ｔ：０．８５
・外層部の厚み：１５μｍ
・有効層部の厚みｔ’：３７μｍ
・比率ｔ’／ｔ：０．５５
（実施例１１）
・外層部の厚み：５μｍ
・有効層部の厚みｔ’：５７μｍ
・比率ｔ’／ｔ：０．８５
実施例１２および実施例１３の積層セラミックコンデンサは、実施例１ないし実施例１１とは積層方向ｘの寸法Ｔが異なり、さらに外層部および有効層部の厚みを変化させたものである。その他の共通の仕様は、以下のとおりである。
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝６００μｍ×６００μｍ×７０μｍ
・比率Ｗ／Ｌ：１．００
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２２５ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．０５０ｍｍ
・誘電体層の平均厚み：０．８μｍ
・内部電極の平均厚み：０．５μｍ
・積層体の積層方向ｘの寸法ｔ：４７μｍ
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝６００μｍ×６００μｍ×７０μｍ
・比率Ｗ／Ｌ：１．００
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２２５ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．０５０ｍｍ
・誘電体層の平均厚み：０．８μｍ
・内部電極の平均厚み：０．５μｍ
・積層体の積層方向ｘの寸法ｔ：４７μｍ
（実施例１２）
・外層部の厚み：８μｍ
・有効層部の厚みｔ’：３１μｍ
・比率ｔ’／ｔ：０．６６
（実施例１３）
・外層部の厚み：５μｍ
・有効層部の厚みｔ’：３７μｍ
・比率ｔ’／ｔ：０．７９
・外層部の厚み：８μｍ
・有効層部の厚みｔ’：３１μｍ
・比率ｔ’／ｔ：０．６６
（実施例１３）
・外層部の厚み：５μｍ
・有効層部の厚みｔ’：３７μｍ
・比率ｔ’／ｔ：０．７９
また、比較例として、以下に記載するような仕様を有する比較例１ないし比較例６の積層セラミックコンデンサのサンプルを作製した。
比較例１および比較例２における積層セラミックコンデンサは、図２４に示すような２端子型の積層セラミックコンデンサ１であり、直方体状の積層体２の両端部に外部電極３、３が形成されている。比較例１および比較例２の積層セラミックコンデンサ１の外部電極３、３は、ディップにより形成した。その他、誘電体の材料や内部電極の材料等は、実施例と共通である。
また、比較例３ないし比較例４における積層セラミックコンデンサは、第１の実施の形態において説明した積層セラミックコンデンサの製造方法にしたがって作製した。
各比較例の積層セラミックコンデンサの仕様は以下のとおりである。
また、比較例３ないし比較例４における積層セラミックコンデンサは、第１の実施の形態において説明した積層セラミックコンデンサの製造方法にしたがって作製した。
各比較例の積層セラミックコンデンサの仕様は以下のとおりである。
（比較例１）
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝６３０μｍ×２７０μｍ×９０μｍ
・比率Ｗ／Ｌ：０．４３
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２７ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．０５０ｍｍ
・誘電体層の平均厚み：０．８μｍ
・内部電極の平均厚み：０．５μｍ
・積層体の積層方向ｘの寸法ｔ：６７μｍ
・外層部の厚み：１３μｍ
・有効層部の厚みｔ’：４１μｍ
・比率ｔ’／ｔ：０．６１
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝６３０μｍ×２７０μｍ×９０μｍ
・比率Ｗ／Ｌ：０．４３
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２７ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．０５０ｍｍ
・誘電体層の平均厚み：０．８μｍ
・内部電極の平均厚み：０．５μｍ
・積層体の積層方向ｘの寸法ｔ：６７μｍ
・外層部の厚み：１３μｍ
・有効層部の厚みｔ’：４１μｍ
・比率ｔ’／ｔ：０．６１
（比較例２）
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝１０５０μｍ×４５０μｍ×９０μｍ
・比率Ｗ／Ｌ：０．４３
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．４５ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．０５０ｍｍ
・誘電体層の平均厚み：１．１μｍ
・内部電極の平均厚み：０．６μｍ
・積層体の積層方向ｘの寸法ｔ：６７μｍ
・外層部の厚み：１３μｍ
・有効層部の厚みｔ’：４１μｍ
・比率ｔ’／ｔ：０．６１
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝１０５０μｍ×４５０μｍ×９０μｍ
・比率Ｗ／Ｌ：０．４３
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．４５ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．０５０ｍｍ
・誘電体層の平均厚み：１．１μｍ
・内部電極の平均厚み：０．６μｍ
・積層体の積層方向ｘの寸法ｔ：６７μｍ
・外層部の厚み：１３μｍ
・有効層部の厚みｔ’：４１μｍ
・比率ｔ’／ｔ：０．６１
（比較例３）
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝７５０μｍ×５５０μｍ×９０μｍ
・比率Ｗ／Ｌ：０．７３
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２２５ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．０５０ｍｍ
・誘電体層の平均厚み：０．８μｍ
・内部電極の平均厚み：０．５μｍ
・積層体の積層方向ｘの寸法ｔ：６７μｍ
・外層部の厚み：１３μｍ
・有効層部の厚みｔ’：４１μｍ
・比率ｔ’／ｔ：０．６１
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝７５０μｍ×５５０μｍ×９０μｍ
・比率Ｗ／Ｌ：０．７３
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２２５ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．０５０ｍｍ
・誘電体層の平均厚み：０．８μｍ
・内部電極の平均厚み：０．５μｍ
・積層体の積層方向ｘの寸法ｔ：６７μｍ
・外層部の厚み：１３μｍ
・有効層部の厚みｔ’：４１μｍ
・比率ｔ’／ｔ：０．６１
（比較例４）
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝８００μｍ×６００μｍ×９０μｍ
・比率Ｗ／Ｌ：０．７５
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２２５ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．０５０ｍｍ
・誘電体層の平均厚み：０．８μｍ
・内部電極の平均厚み：０．５μｍ
・積層体の積層方向ｘの寸法ｔ：６７μｍ
・外層部の厚み：１３μｍ
・有効層部の厚みｔ’：４１μｍ
・比率ｔ’／ｔ：０．６１
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝８００μｍ×６００μｍ×９０μｍ
・比率Ｗ／Ｌ：０．７５
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２２５ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．０５０ｍｍ
・誘電体層の平均厚み：０．８μｍ
・内部電極の平均厚み：０．５μｍ
・積層体の積層方向ｘの寸法ｔ：６７μｍ
・外層部の厚み：１３μｍ
・有効層部の厚みｔ’：４１μｍ
・比率ｔ’／ｔ：０．６１
（比較例５）
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝６００μｍ×６００μｍ×９０μｍ
・比率Ｗ／Ｌ：１．００
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２２５ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．０５０ｍｍ
・誘電体層の平均厚み：０．８μｍ
・内部電極の平均厚み：０．５μｍ
・積層体の積層方向ｘの寸法ｔ：６７μｍ
・外層部の厚み：１８μｍ
・有効層部の厚みｔ’：３１μｍ
・比率ｔ’／ｔ：０．４６
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝６００μｍ×６００μｍ×９０μｍ
・比率Ｗ／Ｌ：１．００
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２２５ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．０５０ｍｍ
・誘電体層の平均厚み：０．８μｍ
・内部電極の平均厚み：０．５μｍ
・積層体の積層方向ｘの寸法ｔ：６７μｍ
・外層部の厚み：１８μｍ
・有効層部の厚みｔ’：３１μｍ
・比率ｔ’／ｔ：０．４６
（比較例６）
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝６００μｍ×６００μｍ×７０μｍ
・比率Ｗ／Ｌ：１．００
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２２５ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．０５０ｍｍ
・誘電体層の平均厚み：０．８μｍ
・内部電極の平均厚み：０．５μｍ
・積層体の積層方向ｘの寸法ｔ：４７μｍ
・外層部の厚み：１３μｍ
・有効層部の厚みｔ’：２１μｍ
・比率ｔ’／ｔ：０．４５
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝６００μｍ×６００μｍ×７０μｍ
・比率Ｗ／Ｌ：１．００
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２２５ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．０５０ｍｍ
・誘電体層の平均厚み：０．８μｍ
・内部電極の平均厚み：０．５μｍ
・積層体の積層方向ｘの寸法ｔ：４７μｍ
・外層部の厚み：１３μｍ
・有効層部の厚みｔ’：２１μｍ
・比率ｔ’／ｔ：０．４５
（抗折強度試験）
図２３に示すように、チップ保持台５０、５２の間隔Ｄを４００μｍ（比較例２のみ７００μｍ）とし、サンプルの積層セラミックコンデンサの主面側の中央を直径５０μｍの押し棒５４で押した。押力は１Ｎとなるまで、徐々に押力を上昇させた。
内部構造の欠陥は、ＬＴ面を幅方向ｚの１／２の位置まで研磨し、クラックの発生の有無を調べた。クラックが発生していたものをＮＧ品とし、ＮＧ品の発生数を調べた。各実施例および各比較例に対する評価数量は、２５個とした。
図２３に示すように、チップ保持台５０、５２の間隔Ｄを４００μｍ（比較例２のみ７００μｍ）とし、サンプルの積層セラミックコンデンサの主面側の中央を直径５０μｍの押し棒５４で押した。押力は１Ｎとなるまで、徐々に押力を上昇させた。
内部構造の欠陥は、ＬＴ面を幅方向ｚの１／２の位置まで研磨し、クラックの発生の有無を調べた。クラックが発生していたものをＮＧ品とし、ＮＧ品の発生数を調べた。各実施例および各比較例に対する評価数量は、２５個とした。
以上の、実施例および比較例のそれぞれに対するクラックの発生数の確認結果を表１ないし表３に示す。
表１より、実施例１ないし実施例５の積層セラミックコンデンサの積層方向ｘから見た形状は正方形とし、積層セラミックコンデンサの長さ方向ｙの寸法Ｌと幅方向ｚの寸法Ｗとを変化させた場合、Ｗ／Ｌは、１．００、かつ寸法Ｌは７５０μｍ以下であり、寸法Ｔは９０μｍであり、ｔ’／ｔは、０．６１であるので、抗折強度試験の結果、いずれも内部構造欠陥の発生は確認されなかった。
また、表２より、実施例６ないし実施例９の積層セラミックコンデンサの積層方向ｘから見た形状は長方形とし、積層セラミックコンデンサの長さ方向ｙの寸法Ｌと幅方向ｚの寸法Ｗとを変化させた場合、Ｗ／Ｌは、０．８５以上１以下であり、かつ寸法Ｌは７５０μｍ以下であり、寸法Ｔは９０μｍであり、ｔ’／ｔは、０．６１であるので、抗折強度試験の結果、いずれも内部構造欠陥の発生は確認されなかった。
さらに、表２より、実施例１０および実施例１１の積層セラミックコンデンサの外層部の厚みを変化させ場合、Ｗ／Ｌは、１．００、かつ寸法Ｌは７５０μｍ以下であり、寸法Ｔは７０μｍであり、ｔ’／ｔは、０．５５以上であるので、抗折強度試験の結果、いずれも内部構造欠陥の発生は確認されなかった。
また、表２より、実施例１２および実施例１３の積層セラミックコンデンサは、実施例１ないし実施例１１における寸法Ｔを、さらに外層部および有効層部の厚みを変化させた場合、Ｗ／Ｌは、１．００、かつ寸法Ｌは７５０μｍ以下であり、寸法Ｔは７０μｍであり、ｔ’／ｔは、０．５５以上であるので、抗折強度試験の結果、いずれも内部構造欠陥の発生は確認されなかった。
一方、表３より、比較例１はＷ／Ｌが０．４３であり、０．８５以上１以下ではないため、抗折強度試験における結果２個のＮＧ品が確認され、比較例２もＷ／Ｌが０．４３であり、０．８５以上１以下ではないため、抗折強度試験における結果４個のＮＧ品が確認された。
また、表３より、比較例３はＷ／Ｌが０．７３であり、０．８５以上１以下ではないため、抗折強度試験における結果４個のＮＧ品が確認され、比較例４はＷ／Ｌが０．７５であり、０．８５以上１以下ではなく、さらに、寸法Ｌが８００μｍであり、７５０μｍではないため、抗折強度試験における結果２個のＮＧ品が確認された。
さらに、表３より、比較例５はｔ’／ｔが０．４６であり、０．５５以上ではないため、抗折強度試験における結果２個のＮＧ品が確認され、比較例６はｔ’／ｔが０．４５でり、０．５５以上ではないため、抗折強度試験における結果２個のＮＧ品が確認された。
以上の結果から、積層セラミックコンデンサの長さ方向ｙの寸法Ｌと幅方向ｚの寸法Ｗとを比較したとき、０．８５≦Ｗ／Ｌ≦１、かつ、Ｌ≦７５０であり、積層セラミックコンデンサの積層方向ｘの寸法Ｔが７０μｍ≦Ｔ≦１１０μｍであり、積層体の積層方向ｘの寸法ｔと有効層部の積層方向ｔ’との比がｔ’／ｔ≧０．５５を満たすことで、抗折強度が向上することが確認された。すなわち、積層セラミックコンデンサの積層方向ｘからみた形状が正方形に近づくことによって、抗折強度を強くすることができる。また、ｔ’／ｔが大きくなる、すなわち、内部電極による金属量が増加すると、抗折強度を向上させることができる。
（２）実験例２
実験例２では、マイグレーションよる外部電極間のショートの発生の有無の評価および実装時の固着強度の評価を行った。
実験例２では、マイグレーションよる外部電極間のショートの発生の有無の評価および実装時の固着強度の評価を行った。
実施例として、上述した第１の実施の形態において説明した積層セラミックコンデンサの製造方法にしたがって、以下に記載するような仕様を有する実施例２ならびに実施例１４ないし実施例１９の積層セラミックコンデンサのサンプルを作製した。なお、実施例１６ないし実施例１８は、第３の側面および第４の側面に対してもローラー転写により外部電極を形成した。
実施例１４ないし実施例１９は、外部電極の全周長Ｅを変化させたものである。その他の共通の仕様は、以下のとおりである。
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝０．６０ｍｍ×０．６０ｍｍ×０．０９ｍｍ
・全周長Ｂ：２．４ｍｍ
・誘電体層の平均厚み：０．８μｍ
・内部電極の平均厚み：０．５μｍ
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝０．６０ｍｍ×０．６０ｍｍ×０．０９ｍｍ
・全周長Ｂ：２．４ｍｍ
・誘電体層の平均厚み：０．８μｍ
・内部電極の平均厚み：０．５μｍ
（実施例１４）
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．１ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．０５０ｍｍ
・外部電極の全周長Ｅ：０．６ｍｍ
・主面上に形成された外部電極間の距離Ｇ：０．４ｍｍ
・比率Ｅ／Ｂ：０．２５
（実施例１５）
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．１５ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．０５０ｍｍ
・外部電極の全周長Ｅ：０．８ｍｍ
・主面上に形成された外部電極間の距離Ｇ：０．３ｍｍ
・比率Ｅ／Ｂ：０．３３
（実施例２）
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２２５ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．０５０ｍｍ
・外部電極の全周長Ｅ：１．１ｍｍ
・主面上に形成された外部電極間の距離Ｇ：０．１５ｍｍ
・比率Ｅ／Ｂ：０．４６
（実施例１６）
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．１５ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．１５ｍｍ
・外部電極の全周長Ｅ：１．２ｍｍ
・主面上に形成された外部電極間の距離Ｇ：０．３ｍｍ
・比率Ｅ／Ｂ：０．５０
（実施例１７）
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２５ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．２５ｍｍ
・外部電極の全周長Ｅ：２．０ｍｍ
・主面上に形成された外部電極間の距離Ｇ：０．１ｍｍ
・比率Ｅ／Ｂ：０．８３
（実施例１８）
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２６ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．２６ｍｍ
・外部電極の全周長Ｅ：２．０８ｍｍ
・主面上に形成された外部電極間の距離Ｇ：０．０８ｍｍ
・比率Ｅ／Ｂ：０．８７
（実施例１９）
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２６ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．０５０ｍｍ
・外部電極の全周長Ｅ：１．２４ｍｍ
・主面上に形成された外部電極間の距離Ｇ：０．０８ｍｍ
・比率Ｅ／Ｂ：０．５２
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．１ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．０５０ｍｍ
・外部電極の全周長Ｅ：０．６ｍｍ
・主面上に形成された外部電極間の距離Ｇ：０．４ｍｍ
・比率Ｅ／Ｂ：０．２５
（実施例１５）
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．１５ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．０５０ｍｍ
・外部電極の全周長Ｅ：０．８ｍｍ
・主面上に形成された外部電極間の距離Ｇ：０．３ｍｍ
・比率Ｅ／Ｂ：０．３３
（実施例２）
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２２５ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．０５０ｍｍ
・外部電極の全周長Ｅ：１．１ｍｍ
・主面上に形成された外部電極間の距離Ｇ：０．１５ｍｍ
・比率Ｅ／Ｂ：０．４６
（実施例１６）
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．１５ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．１５ｍｍ
・外部電極の全周長Ｅ：１．２ｍｍ
・主面上に形成された外部電極間の距離Ｇ：０．３ｍｍ
・比率Ｅ／Ｂ：０．５０
（実施例１７）
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２５ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．２５ｍｍ
・外部電極の全周長Ｅ：２．０ｍｍ
・主面上に形成された外部電極間の距離Ｇ：０．１ｍｍ
・比率Ｅ／Ｂ：０．８３
（実施例１８）
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２６ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．２６ｍｍ
・外部電極の全周長Ｅ：２．０８ｍｍ
・主面上に形成された外部電極間の距離Ｇ：０．０８ｍｍ
・比率Ｅ／Ｂ：０．８７
（実施例１９）
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２６ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．０５０ｍｍ
・外部電極の全周長Ｅ：１．２４ｍｍ
・主面上に形成された外部電極間の距離Ｇ：０．０８ｍｍ
・比率Ｅ／Ｂ：０．５２
（マイグレーションの発生の有無の評価）
サンプルを基板に半田実装し、温度１２５℃、湿度９５％の状態で３．２Ｖ以下して７２時間キープし、マイグレーションによる外部電極間のショートの発生の有無を評価した。各実施例に対する評価数量は、１８個とした。
サンプルを基板に半田実装し、温度１２５℃、湿度９５％の状態で３．２Ｖ以下して７２時間キープし、マイグレーションによる外部電極間のショートの発生の有無を評価した。各実施例に対する評価数量は、１８個とした。
（実装時の固着強度の評価）
サンプルを基板に半田実装し、サンプルの積層セラミックコンデンサの側面をピンで押した。その際、積層体が破壊されたものはＧ品とし、基板との固着部が剥がれたものはＮＧ品と判断した。各実施例に対する評価数量は、１０個とした。
サンプルを基板に半田実装し、サンプルの積層セラミックコンデンサの側面をピンで押した。その際、積層体が破壊されたものはＧ品とし、基板との固着部が剥がれたものはＮＧ品と判断した。各実施例に対する評価数量は、１０個とした。
以上の、実施例のそれぞれに対する外部電極間のショートの発生数および実装時の固着強度の確認結果を表４に示す。
表４より、実施例２ならびに実施例１５ないし実施例１７の積層セラミックコンデンサにおいて、外部電極の全周長Ｅを変化させた場合、積層セラミックコンデンサの外周長さＢのとの比率Ｅ／Ｂが、０．３３以上０．８３以下であり、主面上に形成された外部電極間の距離Ｇが１００μｍ以上であるので、基板に実装した時のマイグレーションによるショートの発生が確認されず、また、基板に実装した時の固着強度についても問題がなかった。
一方、表４より、実施例１４の積層セラミックコンデンサでは、主面上に形成された外部電極間の距離Ｇが１００μｍ以上であるが、外部電極の全周長Ｅと積層セラミックコンデンサの外周長さＢのとの比率Ｅ／Ｂが、０．２５であり、０．３３以上０．８３以下でないため、基板に実装した時のマイグレーションによるショートの発生は確認されなかったが、基板に実装した時の固着強度は、１個のＮＧ品が確認された。すなわち、このとき、十分な外部電極面積を確保することができず、実装時の基板との接合力が低下した。
また、表４より、実施例１８の積層セラミックコンデンサでは、外部電極の全周長Ｅと積層セラミックコンデンサの外周長さＢのとの比率Ｅ／Ｂが、０．８７であり、０．３３以上０．８３以下でなく、さらに、主面上に形成された外部電極間の距離Ｇが８０μｍであり、１００μｍより小さいため、基板に実装した時の固着強度については問題なかったが、基板に実装した時のマイグレーションによるショートの発生が、２個確認された。
表４より、実施例１９の積層セラミックコンデンサでは、外部電極の全周長Ｅと積層セラミックコンデンサの外周長さＢのとの比率Ｅ／Ｂが、０．５２であり、０．３３以上０．８３以下であるが、主面上に形成された外部電極間の距離Ｇが８０μｍであり、１００μｍより小さいため、基板に実装した時の固着強度については問題なかったが、基板に実装した時のマイグレーションの発生が、２個確認された。
表４より、実施例１９の積層セラミックコンデンサでは、外部電極の全周長Ｅと積層セラミックコンデンサの外周長さＢのとの比率Ｅ／Ｂが、０．５２であり、０．３３以上０．８３以下であるが、主面上に形成された外部電極間の距離Ｇが８０μｍであり、１００μｍより小さいため、基板に実装した時の固着強度については問題なかったが、基板に実装した時のマイグレーションの発生が、２個確認された。
（３）実験例３
実験例３では、所定の条件に基づくＥＳＬを測定する実験を行った。
実験例３では、所定の条件に基づくＥＳＬを測定する実験を行った。
実施例として、上述した第１の実施の形態において説明した積層セラミックコンデンサの製造方法にしたがって、以下に記載するような仕様を有する実施例２ならびに実施例２０ないし実施例２３の積層セラミックコンデンサのサンプルを作製した。
実施例２０ないし実施例２３は、内部電極の引き出された側面に形成される外部電極間の距離ｇを変化させたものである。その他の共通の仕様は、以下のとおりである。
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝０．６０ｍｍ×０．６０ｍｍ×０．０９ｍｍ
・全周長Ｂ：２．４ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．０５０ｍｍ
・誘電体層の平均厚み：０．８μｍ
・内部電極の平均厚み：０．５μｍ
・積層セラミックコンデンサのサイズ（設計値）：Ｌ×Ｗ×Ｔ＝０．６０ｍｍ×０．６０ｍｍ×０．０９ｍｍ
・全周長Ｂ：２．４ｍｍ
・ＬＴ面（第３の側面あるいは第４の側面）の積層方向ｘの１／２の位置における長さ方向ｙの外部電極長さ：０．０５０ｍｍ
・誘電体層の平均厚み：０．８μｍ
・内部電極の平均厚み：０．５μｍ
（実施例２０）
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．１５ｍｍ
・内部電極の引き出された側面に形成される外部電極間の距離ｇ：０．３０ｍｍ
・比率ｇ／Ｗ：０．５０
（実施例２１）
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２５ｍｍ
・内部電極の引き出された側面に形成される外部電極間の距離ｇ：０．１０ｍｍ
・比率ｇ／Ｗ：０．１７
（実施例２）
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２２５ｍｍ
・内部電極の引き出された側面に形成される外部電極間の距離ｇ：０．１５ｍｍ
・比率ｇ／Ｗ：０．２５
（実施例２２）
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２０ｍｍ
・内部電極の引き出された側面に形成される外部電極間の距離ｇ：０．２０ｍｍ
・比率ｇ／Ｗ：０．３３
（実施例２３）
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．１７５ｍｍ
・内部電極の引き出された側面に形成される外部電極間の距離ｇ：０．２５ｍｍ
・比率ｇ／Ｗ：０．４２
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．１５ｍｍ
・内部電極の引き出された側面に形成される外部電極間の距離ｇ：０．３０ｍｍ
・比率ｇ／Ｗ：０．５０
（実施例２１）
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２５ｍｍ
・内部電極の引き出された側面に形成される外部電極間の距離ｇ：０．１０ｍｍ
・比率ｇ／Ｗ：０．１７
（実施例２）
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２２５ｍｍ
・内部電極の引き出された側面に形成される外部電極間の距離ｇ：０．１５ｍｍ
・比率ｇ／Ｗ：０．２５
（実施例２２）
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．２０ｍｍ
・内部電極の引き出された側面に形成される外部電極間の距離ｇ：０．２０ｍｍ
・比率ｇ／Ｗ：０．３３
（実施例２３）
・ＷＴ面（第１の側面あるいは第２の側面）の積層方向ｘの１／２の位置における幅方向ｚの外部電極長さ：０．１７５ｍｍ
・内部電極の引き出された側面に形成される外部電極間の距離ｇ：０．２５ｍｍ
・比率ｇ／Ｗ：０．４２
（ＥＳＬの測定方法）
ＥＳＬの測定は、ネットワークアナライザ（Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ社製：Ｅ５０７１Ｂ）を用いて、１００ＭＨｚにおけるインピーダンスを測定することにより行った。
ＥＳＬの測定は、ネットワークアナライザ（Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ社製：Ｅ５０７１Ｂ）を用いて、１００ＭＨｚにおけるインピーダンスを測定することにより行った。
以上の、実施例のそれぞれに対するＥＳＬの測定結果を表５に示す。
表５より、実施例２ならびに実施例２０ないし実施例２３の積層セラミックコンデンサは、いずれも良好なＥＳＬが得られたが、実施例２ならびに実施例２１ないし実施例２３の積層セラミックコンデンサでは、積層セラミックコンデンサの幅方向ｚの寸法Ｗと内部電極の引き出された側面に形成される外部電極間の距離ｇとの比率ｇ／Ｗが０．４２以下であるので、いずれもＥＳＬが５０ｐＨより小さく、良好であることが確認された。
以上の結果から、本発明が奏する効果を確認することができた。
上述した実施の形態の説明において、組み合わせ可能な構成を相互に組み合わせてもよい。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。
１０、１１０、２１０、２１０’ 積層セラミックコンデンサ
１２ 積層体
１４、１５、１１４、１１５、２１４、２１５、２１４’、２１５’ 外部電極
１４ａ、１１４ａ、２１４ａ、２１４ａ’ 第１の外部電極
１４ｂ、１１４ｂ、２１４ｂ、２１４ｂ’ 第２の外部電極
１５ａ、１１５ａ、２１５ａ、２１５ａ’ 第３の外部電極
１５ｂ、１１５ｂ、２１５ｂ、２１５ｂ’ 第４の外部電極
１６ 誘電体層
１６ａ 外層部
１６ｂ 有効層部
１８、１１８ 内部電極
１８ａ、１１８ａ、２１８ａ 第１の内部電極
１８ｂ、１１８ｂ、２１８ｂ 第２の内部電極
２０ａ 第１の対向部
２０ｂ 第２の対向部
２２ａ 第１の引出部
２２ｂ 第２の引出部
２４ａ 第３の引出部
２４ｂ 第４の引出部
２６ａ 側部（Ｌギャップ）
２６ｂ 側部（Ｗギャップ）
２８ 下地電極層
３４ めっき層
３２ 側面用の下地電極層
３４ 主面用の下地電極層
４０ 外部電極ペースト
４２ 外部電極ペースト槽
５０、５２ チップ保持台
５４ 押し棒
１２ 積層体
１４、１５、１１４、１１５、２１４、２１５、２１４’、２１５’ 外部電極
１４ａ、１１４ａ、２１４ａ、２１４ａ’ 第１の外部電極
１４ｂ、１１４ｂ、２１４ｂ、２１４ｂ’ 第２の外部電極
１５ａ、１１５ａ、２１５ａ、２１５ａ’ 第３の外部電極
１５ｂ、１１５ｂ、２１５ｂ、２１５ｂ’ 第４の外部電極
１６ 誘電体層
１６ａ 外層部
１６ｂ 有効層部
１８、１１８ 内部電極
１８ａ、１１８ａ、２１８ａ 第１の内部電極
１８ｂ、１１８ｂ、２１８ｂ 第２の内部電極
２０ａ 第１の対向部
２０ｂ 第２の対向部
２２ａ 第１の引出部
２２ｂ 第２の引出部
２４ａ 第３の引出部
２４ｂ 第４の引出部
２６ａ 側部（Ｌギャップ）
２６ｂ 側部（Ｗギャップ）
２８ 下地電極層
３４ めっき層
３２ 側面用の下地電極層
３４ 主面用の下地電極層
４０ 外部電極ペースト
４２ 外部電極ペースト槽
５０、５２ チップ保持台
５４ 押し棒
Claims (9)
- 積層された複数の誘電体層と複数の内部電極とを有し、積層方向に互いに対向する第１の主面および第２の主面と、積層方向に直交する長さ方向に互いに対向する第１の側面および第２の側面と、積層方向および長さ方向に直交する幅方向に互いに直交する第３の側面および第４の側面とを有する積層体と、
前記積層体の前記側面に配置される、複数の外部電極と、
を備える積層セラミックコンデンサであって、
前記複数の内部電極は、
複数の第１の内部電極と複数の第２の内部電極とを有し、かつ前記誘電体層を介して複数の第１の内部電極と複数の第２の内部電極とが交互に積層され、
前記第１の内部電極は、前記第１の側面、前記第２の側面、前記第３の側面および前記第４の側面のうちの１つの側面に引き出される第１の引出部と、前記第１の引出部が引き出された側面以外の１つの側面に引き出される第２の引出部とを有し、
前記第２の内部電極は、前記第１の側面、前記第２の側面、前記第３の側面および前記第４の側面のうちの１つの側面に引き出される第３の引出部と、前記第３の引出部が引き出された側面以外の１つの側面に引き出される第４の引出部とを有し、
前記複数の外部電極は、
前記第２主面に延長して配置され、
第１の引出部に接続される第１の外部電極と、第２の引出部に接続される第２の外部電極と、第３の引出部に接続される第３の外部電極と、第４の引出部に接続される第４の外部電極と、を有し、
前記積層セラミックコンデンサの長さ方向の寸法Ｌと幅方向の寸法Ｗとを比較したとき、
０．８５≦Ｗ／Ｌ≦１、かつ、Ｌ≦７５０μｍ
であり、
前記積層セラミックコンデンサの積層方向の寸法Ｔが、
７０μｍ≦Ｔ≦１１０μｍ
であり、
前記積層体の積層方向の寸法ｔと前記第１の内部電極および前記第２の内部電極の積層されている領域の積層方向の寸法ｔ’との比が、
ｔ’／ｔ≧０．５５
であることを特徴とする、積層セラミックコンデンサ。 - 前記積層セラミックコンデンサを積層方向から見たとき、
前記第１の引出部と前記第２の引出部とを結ぶ直線と、前記第３の引出部と前記第４の引出部とを結ぶ直線とは交差する、
ことを特徴とする、請求項１に記載の積層セラミックコンデンサ。 - 前記積層体の各前記側面において、
前記第１の引出部と前記第４の引出部とは対向する位置に引き出され、
前記第２の引出部と前記第３の引出部とは対向する位置に引き出される、
ことを特徴とする、請求項１または請求項２に記載の積層セラミックコンデンサ。 - 前記積層体の前記側面に配置される前記複数の外部電極の長さの合計Ｅと積層セラミックコンデンサの外周長さＢの比Ｅ／Ｂが、０．３３以上０．８３以下であり、
前記第２の主面に配置される前記複数の外部電極において、隣り合う前記外部電極間の距離Ｇが１００μｍ以上である、
ことを特徴とする、請求項１ないし請求項３のいずれかに記載の積層セラミックコンデンサ。 - 前記第１の側面および前記第２の側面のうち少なくともいずれか一方に内部電極が引き出されている場合、引き出されている側面に配置される隣り合う前記外部電極間の距離ｇ1と積層セラミックコンデンサの幅方向の寸法Ｗとの関係は、ｇ1／Ｗ≦０．４２であり、
前記第３の側面および前記第４の側面のうち少なくともいずれか一方に内部電極が引き出されている場合、引き出されている側面に配置される隣り合う前記外部電極間の距離ｇ2と積層セラミックコンデンサの長さ方向の寸法Ｌとの関係は、ｇ2／Ｌ≦０．４２であり、
前記第１の側面および前記第２の側面のうち少なくともいずれか一方に内部電極が引き出されており、前記第３の側面および前記第４の側面のうち少なくともいずれか一方に内部電極が引き出されている場合、前記第１の側面および前記第２の側面のうち少なくともいずれか一方の内部電極が引き出されている側面に配置される隣り合う外部電極間の距離をｇ1とし、前記第３の側面および前記第４の側面のうち少なくともいずれか一方の内部電極が引き出されている側面に配置される隣り合う外部電極間の距離をｇ2としたとき、ｇ1／Ｗ≦０．４２、かつ、ｇ2／Ｌ≦０．４２である、
ことを特徴とする、請求項１ないし請求項４のいずれかに記載の積層セラミックコンデンサ。 - 前記内部電極が引き出されていない前記側面に配置される外部電極は、
前記内部電極が引き出されていない前記側面のいずれか一方の短辺と前記短辺の端部から両長辺の中間部までの部分とをコの字状に覆うように形成される、
ことを特徴とする、請求項１ないし請求項５のいずれかに記載の積層セラミックコンデンサ。 - 前記内部電極が引き出されていない前記側面に配置される外部電極において、
前記内部電極が引き出されていない前記側面の短辺を覆う外部電極の両短辺を結ぶ方向の長さβと、前記内部電極が引き出されていない前記側面の長辺を覆う外部電極の両短辺を結ぶ方向の長さαとの比率β／αが、０．２以上１．０未満である、
ことを特徴とする、請求項６に記載の積層セラミックコンデンサ。 - 前記内部電極が引き出されていない前記側面に配置される外部電極において、
前記内部電極が引き出されていない前記側面の短辺を覆う外部電極の両短辺を結ぶ方向の長さβと、前記内部電極が引き出されていない前記側面の長辺を覆う外部電極の両短辺を結ぶ方向の長さαとの比率β／αが、０．２以上０．５以下である、
ことを特徴とする請求項６に記載の積層セラミックコンデンサ。 - 前記複数の外部電極は前記第１の主面上には配置されていない、
ことを特徴とする、請求項１ないし請求項５のいずれかに記載の積層セラミックコンデンサ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/041,859 US10930438B2 (en) | 2017-07-24 | 2018-07-23 | Multilayer ceramic capacitor with reduced thickness |
| KR1020180085594A KR102077617B1 (ko) | 2017-07-24 | 2018-07-23 | 적층 세라믹 콘덴서 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017143077 | 2017-07-24 | ||
| JP2017143077 | 2017-07-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019024077A true JP2019024077A (ja) | 2019-02-14 |
Family
ID=65368969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018087673A Pending JP2019024077A (ja) | 2017-07-24 | 2018-04-27 | 積層セラミックコンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2019024077A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110459402A (zh) * | 2019-08-28 | 2019-11-15 | 广东风华高新科技股份有限公司 | 一种多层陶瓷电容器 |
| CN113555215A (zh) * | 2020-04-24 | 2021-10-26 | 株式会社村田制作所 | 层叠陶瓷电容器 |
| US11170938B2 (en) | 2019-08-08 | 2021-11-09 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and substrate including the same |
| US11469048B2 (en) | 2020-01-21 | 2022-10-11 | Taiyo Yuden Co., Ltd. | Multi-layer ceramic electronic component and method of producing the same |
| US11756733B2 (en) | 2019-12-24 | 2023-09-12 | Taiyo Yuden Co., Ltd. | Ceramic electronic device |
| US11763993B2 (en) | 2019-12-25 | 2023-09-19 | Taiyo Yuden Co., Ltd. | Ceramic electronic device and mounting substrate |
-
2018
- 2018-04-27 JP JP2018087673A patent/JP2019024077A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11170938B2 (en) | 2019-08-08 | 2021-11-09 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and substrate including the same |
| US11721484B2 (en) | 2019-08-08 | 2023-08-08 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and substrate including the same |
| CN110459402A (zh) * | 2019-08-28 | 2019-11-15 | 广东风华高新科技股份有限公司 | 一种多层陶瓷电容器 |
| US11756733B2 (en) | 2019-12-24 | 2023-09-12 | Taiyo Yuden Co., Ltd. | Ceramic electronic device |
| JP7421328B2 (ja) | 2019-12-24 | 2024-01-24 | 太陽誘電株式会社 | セラミック電子部品 |
| US11763993B2 (en) | 2019-12-25 | 2023-09-19 | Taiyo Yuden Co., Ltd. | Ceramic electronic device and mounting substrate |
| US11469048B2 (en) | 2020-01-21 | 2022-10-11 | Taiyo Yuden Co., Ltd. | Multi-layer ceramic electronic component and method of producing the same |
| CN113555215A (zh) * | 2020-04-24 | 2021-10-26 | 株式会社村田制作所 | 层叠陶瓷电容器 |
| CN113555215B (zh) * | 2020-04-24 | 2023-03-24 | 株式会社村田制作所 | 层叠陶瓷电容器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102077617B1 (ko) | 적층 세라믹 콘덴서 | |
| US10366838B2 (en) | Laminated ceramic electronic component and method for manufacturing same | |
| JP2019024077A (ja) | 積層セラミックコンデンサ | |
| JP6852253B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP7092053B2 (ja) | 積層セラミックコンデンサ | |
| JP6020503B2 (ja) | 積層セラミック電子部品 | |
| JP2017216330A (ja) | セラミックコンデンサ | |
| JP7275951B2 (ja) | 積層セラミックコンデンサ | |
| JP2018067562A (ja) | 積層セラミックコンデンサおよびその実装構造体 | |
| JP2020038959A (ja) | 積層型キャパシタ | |
| JP6714840B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP2020036001A (ja) | 積層型キャパシタ | |
| KR101859098B1 (ko) | 적층 세라믹 전자부품 | |
| JP7092052B2 (ja) | 積層セラミックコンデンサ | |
| JP2021013014A (ja) | 積層セラミックキャパシタ | |
| JP2017112170A (ja) | コンデンサ | |
| JP2004235377A (ja) | セラミック電子部品 | |
| JP2014207254A (ja) | セラミック電子部品 | |
| JP7379790B2 (ja) | 積層セラミックキャパシタ | |
| CN111755247B (zh) | 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法 | |
| JP2015109409A (ja) | 電子部品 | |
| JP2017216328A (ja) | セラミックコンデンサ | |
| KR20200027864A (ko) | 적층형 커패시터 | |
| JP2019106443A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| JP2018160500A (ja) | 電子部品の製造方法 |