CN114944281A - 层叠陶瓷电容器 - Google Patents

层叠陶瓷电容器 Download PDF

Info

Publication number
CN114944281A
CN114944281A CN202111638390.1A CN202111638390A CN114944281A CN 114944281 A CN114944281 A CN 114944281A CN 202111638390 A CN202111638390 A CN 202111638390A CN 114944281 A CN114944281 A CN 114944281A
Authority
CN
China
Prior art keywords
layer
face
main surface
glass
outer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111638390.1A
Other languages
English (en)
Inventor
福田吉宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN114944281A publication Critical patent/CN114944281A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/14—Protection against electric or thermal overload
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material

Abstract

层叠陶瓷电容器具备：层叠体，层叠了多个电介质层以及多个内部电极层；以及一对外部电极，与内部电极层电连接，形成在层叠体的两个端面。层叠体具有：有效部；主面侧外层部，位于两个主面与两个主面侧的有效部的最表面之间；以及端面侧外层部，位于两个端面与两个端面侧的有效部的最表面之间。在主面侧外层部具有配置为与有效部对置的玻璃层。玻璃层配置为与配置在两个主面的一部分以及两个侧面部的一部分的外部电极的前端重叠，且配置为不从有效部露出在两个端面。

Description

层叠陶瓷电容器
技术领域
本发明涉及层叠陶瓷电容器。
背景技术
一般来说，层叠陶瓷电容器使用由钛酸钡等介电陶瓷构成的陶瓷烧结体构成，在陶瓷烧结体的内部形成有内部电极，使得隔着电介质层彼此重叠。此外，在陶瓷烧结体的一个端面上形成有外部电极，使得与内部电极电连接，在另一个端面上形成有外部电极，使得与内部电极电连接(例如，参照日本特开平08-306580号公报)。
然而，在像在日本特开平08-306580号公报记载的那样的层叠陶瓷电容器中，在将层叠陶瓷电容器直接或使用焊料安装到安装基板的情况下，安装基板以及陶瓷烧结体(层叠体)在发生了温度变化时会基于各自的热膨胀系数进行膨胀或收缩。在此，由于两者的热膨胀系数的差异，从而在陶瓷烧结体施加应力，存在在陶瓷烧结体产生裂纹的情况。此外，在该裂纹到达内部电极的情况下，存在产生短路不良的情况。
此外，例如，在将上述的日本特开平08-306580号公报那样的层叠陶瓷电容器用于便携式电话、便携式音乐播放器等移动设备的情况下，还存在由于移动设备掉落时的冲击(应力)而在陶瓷烧结体产生裂纹的情况，同样存在产生短路不良的情况。
发明内容
故此，本发明的主要的目的在于，提供一种即使在层叠体产生了裂纹的情况下也不至于短路不良的层叠陶瓷电容器。
本发明涉及的层叠陶瓷电容器具有：层叠体，具有层叠的多个电介质层和层叠在电介质层上的多个内部电极层，并包含在高度方向上相对的第1主面以及第2主面、在与高度方向正交的宽度方向上相对的第1侧面以及第2侧面、和在与所述高度方向以及所述宽度方向正交的长度方向上相对的第1端面以及第2端面；第1内部电极层，配置在多个电介质层上，并在第1端面露出；第2内部电极层，配置在多个电介质层上，并在第2端面露出；第1外部电极，与第1内部电极层连接，并配置在第1端面上以及第1主面的一部分、第2主面的一部分、第1侧面的一部分、第2侧面的一部分；以及第2外部电极，与第2内部电极层连接，并配置在第2端面上以及第1主面的一部分、第2主面的一部分、第1侧面的一部分、第2侧面的一部分，其中，层叠体具有：有效部，多个内部电极层对置；第1主面侧外层部，位于第1主面侧，由位于第1主面与第1主面侧的有效部的最表面和该最表面的延长线上之间的多个电介质层形成；第2主面侧外层部，位于第2主面侧，由位于第2主面与第2主面侧的有效部的最表面和该最表面的延长线上之间的多个电介质层形成；第1端面侧外层部，位于第1端面侧，由位于第1端面与第1端面侧的有效部的最表面之间的多个电介质层形成；以及第2端面侧外层部，位于第2端面侧，由位于第2端面与第2端面侧的有效部的最表面之间的多个电介质层形成，在第1主面侧外层部以及第2主面侧外层部具有：玻璃层，配置在电介质层上，并配置为与有效部对置，玻璃层配置为与配置在第1主面的一部分、第2主面的一部分、第1侧面的一部分、以及第2侧面的一部分的第1外部电极的前端以及第2外部电极的前端在俯视下重叠，玻璃层配置为不从有效部侧露出在第1端面以及第2端面。
在本发明涉及的层叠陶瓷电容器中，在第1主面侧外层部以及第2主面侧外层部具有：玻璃层，配置在电介质层上，并配置为与有效部对置，玻璃层配置为与配置在第1主面的一部分、第2主面的一部分、第1侧面的一部分、以及第2侧面的一部分的第1外部电极的前端以及第2外部电极的前端在俯视下重叠，且玻璃层配置为不从有效部侧露出在第1端面以及第2端面，因此，能够抑制裂纹向有效部的伸展。其结果是，能够使层叠陶瓷电容器的耐湿可靠性提高。
根据以下与附图相关联地进行理解的关于本发明的详细的说明，本发明的上述以及其它目的、特征、方面以及优点将变得清楚。
附图说明
图1是示出本发明的实施方式涉及的层叠陶瓷电容器的一个例子的外观立体图。
图2是图1的线II-II处的剖视图。
图3是图1的线III-III处的剖视图。
图4A是示出本发明的第1实施方式涉及的层叠陶瓷电容器的内部电极层的对置电极部被分割为两个的构造的图1的线II-II处的剖视图。
图4B是示出本发明涉及的层叠陶瓷电容器的内部电极层的对置电极部被分割为三个的构造的图1的线II-II处的剖视图。
图4C是示出本发明涉及的层叠陶瓷电容器的内部电极层的对置电极部被分割为四个的构造的图1的线II-II处的剖视图。
具体实施方式
以下，参照图对本公开的实施方式进行详细说明。另外，在以下所示的实施方式中，对于相同或共同的部分，在图中标注相同的附图标记，并不再重复其说明。
1.层叠陶瓷电容器
对本发明的第1实施方式涉及的层叠陶瓷电容器进行说明。图1是示出本发明的实施方式涉及的层叠陶瓷电容器的一个例子的外观立体图。图2是图1的线II-II处的剖视图。图3是图1的线III-III处的剖视图。图4A至图4C是图3所示的图的放大剖视图。
如图1至图3所示，层叠陶瓷电容器10包含长方体状的层叠体12和配置在层叠体12的两端部的外部电极30。如后所述，外部电极30具有第1外部电极30a以及第2外部电极30b。
层叠体12具有层叠的多个电介质层14和多个内部电极层16。进而，层叠体12具有在高度方向x上相对的第1主面12a以及第2主面12b、在与高度方向x正交的宽度方向y上相对的第1侧面12c以及第2侧面12d、和在与高度方向x以及宽度方向y正交的长度方向z上相对的第1端面12e以及第2端面12f。在该层叠体12中，在角部以及棱线部带有圆角。另外，所谓角部，是层叠体的相邻的三个面相交的部分，所谓棱线部，是层叠体的相邻的两个面相交的部分。此外，也可以在第1主面12a以及第2主面12b、第1侧面12c以及第2侧面12d、和第1端面12e以及第2端面12f的一部分或全部形成有凹凸等。
层叠体12具有有效部18，有效部18包含单个或多片电介质层14c和配置在它们之上的多片内部电极层16。内部电极层16具有引出到第1端面12e的第1内部电极层16a和引出到第2端面12f的第2内部电极层16b，在有效部18中，多片第1内部电极层16a以及第2内部电极层16b隔着电介质层14c对置。
层叠体12具有第1主面侧外层部20a，第1主面侧外层部20a位于第1主面12a侧，由位于第1主面12a与第1主面12a侧的内层部18的最表面和该最表面的一直线上之间的多个电介质层14a形成。
同样地，层叠体12具有第2主面侧外层部20b，第2主面侧外层部20b位于第2主面12b侧，由位于第2主面12b与第2主面12b侧的内层部18的最表面和该最表面的一直线上之间的多个电介质层14b形成。
层叠体12具有第1侧面侧外层部22a，第1侧面侧外层部22a位于第1侧面12c侧，由位于第1侧面12c与第1侧面12c侧的内层部18的最表面之间的多个电介质层14c形成。
同样地，层叠体12具有第2侧面侧外层部22b，第2侧面侧外层部22b位于第2侧面12d侧，由位于第2侧面12d与第2侧面12d侧的内层部18的最表面之间的多个电介质层14c形成。
层叠体12具有第1端面侧外层部24a，第1端面侧外层部24a位于第1端面12e侧，由位于第1端面12e与第1端面12e侧的内层部18的最表面之间的多个电介质层14c形成。
同样地，层叠体12具有第2端面侧外层部24b，第2端面侧外层部24b位于第2端面12f侧，由位于第2端面12f与第2端面12f侧的内层部18的最表面之间的多个电介质层14c形成。
第1主面侧外层部20a位于层叠体12的第1主面12a侧，是位于第1主面12a与最靠近第1主面12a的内部电极层16之间的多片电介质层14a的集合体。
第2主面侧外层部20b位于层叠体12的第2主面12b侧，是位于第2主面12b与最靠近第2主面12b的内部电极层16之间的多片电介质层14b的集合体。
层叠体12的尺寸没有特别限定，但是优选长度方向z上的尺寸为0.2mm以上且10mm以下，宽度方向y上的尺寸为0.1mm以上且10mm以下，高度方向x上的尺寸为0.1mm以上且5mm以下。
电介质层14例如能够作为陶瓷材料而由电介质材料形成。作为这样的电介质材料，例如能够使用包含BaTiO3、CaTiO3、SrTiO3或CaZrO3等成分的介电陶瓷。在包含上述的电介质材料作为主成分的情况下，也可以根据所希望的层叠体12的特性而使用添加了例如Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物等含量比主成分少的副成分的材料。
烧成后的电介质层14的厚度优选为0.5μm以上且10μm以下。
在第1主面侧外层部20a以及第2主面侧外层部20b的内部配置有玻璃层15。以下，更详细地进行说明。
在第1主面侧外层部20a具有玻璃层15a，玻璃层15a配置在电介质层14a上，并配置为与有效部18对置。此外，在第2主面侧外层部20b具有玻璃层15b，玻璃层15b配置在电介质层14b上，并配置为与有效部18对置。因此，在安装于安装基板的层叠陶瓷电容器10中，即使在发生温度变化且由于安装基板和层叠体12各自的热膨胀系数的差异而在层叠体12施加应力并在层叠体12自身产生了裂纹的情况下，也能够通过玻璃层15a、15b来吸收应力，能够抑制裂纹伸展至有效部18包含的内部电极层16。其结果是，能够抑制短路不良。
玻璃层15a、15b配置为与配置在第1主面12a的一部分、第2主面12b的一部分、第1侧面12c的一部分以及第2侧面12d的一部分的第1外部电极30a的前端以及第2外部电极30b的前端在俯视下重叠。因此，即使对于来自外部电极30的前端的裂纹，也能够可靠地引导向玻璃层15a、15b，其中，在安装该层叠陶瓷电容器10的安装基板的热收缩、安装基板的弯曲时施加的应力容易集中于外部电极30的前端。其结果是，能够抑制短路不良。
玻璃层15a、15b优选配置在层叠体12的内部，使得从有效部18侧起的尺寸成为第1端面侧外层部24a以及第2端面侧外层部24b的连结第1端面12e以及第2端面12f的长度方向z上的尺寸的50％以下。此外，玻璃层15a、15b的长度方向z上的长度以与有效部18的长度方向z上的长度相同的长度以上的长度配置在层叠体12的内部。换言之，玻璃层15a、15b配置为不在层叠体12的第1端面12e以及第2端面12f露出。由此，即使产生裂纹且水分从产生了裂纹的部分浸入，也能够使裂纹停留在玻璃层15a、15b内，不仅如此，还能够使水分也停留在玻璃层15a、15b内。因此，能够抑制水分到达容易成为水分向有效部18的内部浸入的路径的、层叠体12和外部电极30的界面。其结果是，能够维持层叠陶瓷电容器10的耐湿可靠性。
在此，玻璃层15的从有效部18侧起的尺寸相对于第1端面侧外层部24a以及第2端面侧外层部24b的连结第1端面12e以及第2端面12f的长度方向z上的尺寸的比例的计算，通过以下记载的方法来进行。
首先，在作为试样的层叠陶瓷电容器10中，沿着相对于层叠体12的侧面平行的面方向，直到成为层叠体12的宽度方向y上的尺寸w的1/2w尺寸的位置为止，进行剖面研磨，使得层叠陶瓷电容器的LT面露出。
接着，在第1端面侧外层部24a中，取如下的点，并取其中线作为延长方向，如图2所示地引出基准线A1，其中，上述的点是：未在第1端面12e露出的一侧的第2内部电极层16b的位于最靠第1主面12a侧的第1端面12e侧的前端的点；未在第1端面12e露出的一侧的第2内部电极层16b的位于层叠体12的高度方向x上的尺寸t的1/2t地点的第1端面12e侧的前端的点；以及未在第1端面12e露出的一侧的第2内部电极层16b的位于最靠第2主面12b侧的第1端面12e侧的前端的点。
接着，取如下的点，并取其中线作为延长方向，如图2所示地引出基准线A2，其中，上述的点是：在第1端面12e露出的第1内部电极层16a的位于最靠第1主面12a侧的点；在第1端面12e露出的第1内部电极层16a的位于层叠体12的高度方向x上的尺寸t的1/2t地点的点；以及在第1端面12e露出的第1内部电极层16a的位于最靠第2主面12b侧的点。
然后，将基准线A1与基准线A2之间的连结第1端面12e以及第2端面12f的方向上的距离设为距离L1。
同样地，在第2端面侧外层部24b中，取如下的点，并取其中线作为延长方向，如图2所示地引出基准线A3，其中，上述的点是：未在第2端面12f露出的一侧的第1内部电极层16a的位于最靠第1主面12a侧的第2端面12f侧的前端的点；未在第2端面12f露出的一侧的第1内部电极层16a的位于层叠体12的高度方向x上的尺寸t的1/2t地点的第2端面12f侧的前端的点；以及未在第2端面12f露出的一侧的第1内部电极层16a的位于最靠第2主面12b侧的第2端面12f侧的前端的点。
接着，取如下的点，并如图2所示，取其中线作为延长方向，引出基准线A4，其中，上述的点是：露出在第2端面12f的第2内部电极层16b的位于最靠第1主面12a侧的点；露出在第2端面12f的第2内部电极层16b的位于层叠体12的高度方向x上的尺寸t的1/2t地点的点；以及露出在第2端面12f的第2内部电极层16b的位于最靠第2主面12b侧的点。
然后，将基准线A3与基准线A4之间的连结第1端面12e以及第2端面12f的方向上的距离设为距离L2。
然后，将作为通过上述的方法测定的距离L1和距离L2的平均值的L分别规定为第1端面侧外层部24a的距离、第2端面侧外层部24b的距离。
接着，如图2所示，在位于第1主面侧外层部20a的玻璃层15a中，测定从基准线A1到向第1端面12e侧突出的玻璃层15a的端部的距离B1和从基准线A3到向第2端面12f侧突出的玻璃层15a的端部的距离B2。
同样地，如图2所示，在位于第2主面侧外层部20b的玻璃层15b中，测定从基准线A1到向第1端面12e侧突出的玻璃层15b的端部的距离B3和从基准线A3到向第2端面12f侧突出的玻璃层15b的端部的距离B4。
然后，将作为距离B1、B2、B3以及B4的平均值的B规定为从有效部18突出的玻璃层15的长度。
然后，使用像上述那样规定的L以及B，作为玻璃层15的从有效部18侧起的尺寸相对于第1端面侧外层部24a以及第2端面侧外层部24b的连结第1端面12e以及第2端面12f的长度方向z上的尺寸的比例而计算B/L，并将该比例定义为玻璃层15的从有效部18侧起的尺寸相对于第1端面侧外层部24a以及第2端面侧外层部24b的连结第1端面12e以及第2端面12f的长度方向z上的尺寸的长度比例，并进行计算。
玻璃层15a、15b配置在层叠体12的内部，使得在第1侧面侧外层部22a以及第2侧面侧外层部22b中，从有效部18侧起的尺寸也不超过第1侧面侧外层部22a以及第2侧面侧外层部22b的连结第1侧面12c以及第2侧面12d的宽度方向y上的尺寸的50％。此外，玻璃层15a、15b的宽度方向y上的长度以与有效部18的宽度方向y上的长度相同的长度以上的长度配置在层叠体12的内部。换言之，玻璃层15a、15b配置为不在层叠体12的第1侧面12c以及第2侧面12d露出。由此，即使产生裂纹且水分从产生了裂纹的部分浸入，也能够使裂纹停留在玻璃层15a、15b内，不仅如此，还能够使水分也停留在玻璃层15a、15b内。因此，能够抑制水分到达容易成为水分向有效部18的内部浸入的路径的、层叠体12和外部电极30的界面。其结果是，能够维持层叠陶瓷电容器10的耐湿可靠性。
玻璃层15的连结第1主面12a以及第2主面12b的高度方向x上的厚度优选为0.2μm以上且13μm以下。若玻璃层15的厚度的范围为0.2μm以上且13μm以下，则裂纹被引导向玻璃层15侧，能够可靠地防止裂纹向内部电极层16的伸展。其结果是，能够抑制层叠体12的内部中的短路不良，能够维持层叠陶瓷电容器10的耐湿可靠性。
另一方面，若玻璃层15的厚度变得小于0.2μm，则吸收应力(裂纹)的效果下降，存在裂纹到达作为有效部18的内部电极层16的情况。此外，若玻璃层15的厚度变得大于13μm，则电介质层14间的密接力下降，存在容易产生构造缺陷的情况。
玻璃层15a、15b的厚度的测定通过以下记载的方法来进行。
即，首先，在层叠陶瓷电容器10中，沿着相对于层叠体12的侧面平行的面方向，直到成为层叠体12的宽度方向y上的尺寸w的1/2w尺寸的位置为止，进行剖面研磨，使得层叠陶瓷电容器10的LT面露出。接着，在研磨剖面中的第1主面侧外层部20a侧的玻璃层15a的中央部处，使用扫描型电子显微镜拍摄SEM像。此时的拍摄的范围为20μm×15μm，倍率设为6000倍。将容纳于该范围的玻璃层15a的长度方向z上的尺寸以等间隔划分为5个点，并测定该5个点的位置的玻璃层15a的厚度。进而，同样地在研磨剖面中的第2主面侧外层部20b侧的玻璃层15b的中央部处使用扫描型电子显微镜拍摄SEM像。此时的拍摄的范围为20μm×15μm，倍率设为6000倍。将容纳于该范围的玻璃层15b的长度方向z上的尺寸以等间隔划分为5个点，并测定该5个点的位置的玻璃层15b的厚度。在此，计算第1主面侧外层部20a侧的玻璃层15a的5个点以及第2主面侧外层部20b侧的玻璃层15b的5个点的合计10个点的平均值，并将该值作为第1主面侧外层部20a以及第2主面侧外层部20b的玻璃层15的厚度。
玻璃层15的维氏硬度优选比电介质层14的维氏硬度低。由此，能够完全抑制裂纹伸展至配置在上述的有效部18内的内部电极层16。其结果是，能够抑制层叠体12的内部的短路不良，能够维持层叠陶瓷电容器10的耐湿可靠性。
玻璃层15的维氏硬度优选比作为电介质层14的维氏硬度的8GPa低。由此，能够使本发明的效果更显著。
玻璃层15的维氏硬度的测定通过以下记载的方法来进行。
即，关于玻璃层15的维氏硬度，首先，在层叠陶瓷电容器10中，沿着相对于层叠体12的侧面平行的面方向，直到成为层叠体12的宽度方向y上的尺寸w的1/2w尺寸的位置为止，进行剖面研磨，使得层叠陶瓷电容器10的LT面露出。接着，在研磨剖面中的第1主面侧外层部20a侧的玻璃层15a的中央部处，使用微小硬度计将维氏压头按压在玻璃层15a，并测定第1主面侧外层部20a侧的玻璃层15a的维氏硬度。接着，在研磨剖面中的第2主面侧外层部20b侧的玻璃层15b的中央部处，使用微小硬度计将维氏压头按压在玻璃层15b，并测定第2主面侧外层部20b侧的玻璃层15b的维氏硬度。在此，计算第1主面侧外层部20a侧的玻璃层15a的维氏硬度和第2主面侧外层部20b侧的玻璃层15b的维氏硬度的平均值，并将该值作为层叠陶瓷电容器10的玻璃层15的维氏硬度。
另一方面，电介质层14的维氏硬度的测定通过以下记载的方法来进行。
即，关于电介质层14的维氏硬度，首先，在层叠陶瓷电容器10中，沿着相对于层叠体12的侧面平行的面方向，直到成为层叠体12的宽度方向y上的尺寸w的1/2w尺寸的位置为止，进行剖面研磨，使得层叠陶瓷电容器10的LT面露出。接着，在研磨剖面中的第1主面侧外层部20a侧的中央部处，使用微小硬度计将维氏压头按压在电介质层14a，测定第1主面侧外层部20a侧的电介质层14a的维氏硬度。接着，在研磨剖面中的第2主面侧外层部20b侧的中央部处，使用微小硬度计将维氏压头按压在电介质层14b，测定第2主面侧外层部20b侧的电介质层14b的维氏硬度。在此，计算第1主面侧外层部20a侧的电介质层14a的维氏硬度和第2主面侧外层部20b侧的电介质层14b的维氏硬度的平均值，并将该值作为层叠陶瓷电容器10的电介质层14的维氏硬度。
作为用于玻璃层15的玻璃，能够使用硼硅酸盐玻璃、碱硅酸盐玻璃、碱土类硅酸盐玻璃等任意的玻璃。其中，也尤其优选为玻璃中的离子填充率低且包含碱金属的玻璃。由此，能够使玻璃的强度下降，能够得到容易引导裂纹的效果。
在层叠体12中，作为多个内部电极层16，例如具有大致矩形的多个第1内部电极层16a以及多个第2内部电极层16b。多个第1内部电极层16a以及多个第2内部电极层16b埋设为沿着层叠体12的高度方向x夹着电介质层14以等间隔交替地配置。
第1内部电极层16a具有第1对置电极部26a和第1引出电极部28a，第1对置电极部26a与第2内部电极层16b对置，第1引出电极部28a位于第1内部电极层16a的一端侧，并从第1对置电极部26a直到层叠体12的第1端面12e。第1引出电极部28a的端部被引出到第1端面12e并露出。
第1内部电极层16a的第1对置电极部26a的形状没有特别限定，但是优选在俯视下为矩形。不过，也可以在俯视下使拐角部带有圆角，或者使拐角部在俯视下倾斜地形成(锥形)。此外，也可以是随着朝向某处带有倾斜的俯视下的锥形。
第1内部电极层16a的第1引出电极部28a的形状没有特别限定，但是优选在俯视下为矩形。不过，也可以在俯视下使拐角部带有圆角，或者使拐角部在俯视下倾斜地形成(锥形)。此外，也可以是随着朝向某处带有倾斜的俯视下的锥形。
关于第1内部电极层16a的第1对置电极部26a的宽度和第1内部电极层16a的第1引出电极部28a的宽度，可以以相同的宽度形成，也可以将任一者的宽度形成得窄。
第2内部电极层16b具有第2对置电极部26b和第2引出电极部28b，第2对置电极部26b与第1内部电极层16a对置，第2引出电极部28b位于第2内部电极层16b的一端侧，并从第2对置电极部26b直到层叠体12的第2端面12f。第2引出电极部28b的端部被引出到第2端面12f并露出。
第2内部电极层16b的第2对置电极部26b的形状没有特别限定，但是优选在俯视下为矩形。不过，也可以在俯视下使拐角部带有圆角，或者使拐角部在俯视下倾斜地形成(锥形)。此外，也可以是随着朝向某处带有倾斜的俯视下的锥形。
第2内部电极层16b的第2引出电极部28b的形状没有特别限定，但是优选在俯视下为矩形。不过，也可以在俯视下使拐角部带有圆角，或者使拐角部在俯视下倾斜地形成(锥形)。此外，也可以是随着朝向某处带有倾斜的俯视下的锥形。
关于第2内部电极层16b的第2对置电极层26b的宽度和第2内部电极层16b的第2引出电极部28b的宽度，可以以相同的宽度形成，也可以将任一者的宽度形成得窄。
第1内部电极层16a以及第2内部电极层16b例如能够由Ni、Cu、Ag、Pd、Au等金属、Ag-Pd合金等包含这些金属中的至少一种的合金等适当的导电材料构成。
内部电极层16，即，第1内部电极层16a以及第2内部电极层16b各自的厚度优选为0.2μm以上且2.0μm以下。
此外，第1内部电极层16a以及第2内部电极层16b的片数优选加起来为15片以上且200片以下。
如图1至图3所示，在层叠体12的第1端面12e侧以及第2端面12f侧配置有外部电极30。
外部电极30包含基底电极层32和形成在基底电极层32的表面的镀敷层34，基底电极层32包含金属成分以及玻璃成分。
外部电极30具有第1外部电极30a以及第2外部电极30b。
第1外部电极30a与第1内部电极层16a连接，并配置在第1端面12e的表面。此外，第1外部电极30a还从第1端面12e延伸而配置在第1主面12a的一部分以及第2主面12b的一部分和第1侧面12c的一部分以及第2侧面12d的一部分。在该情况下，第1外部电极30a与第1内部电极层16a的第1引出电极部28a电连接。
第2外部电极30b与第2内部电极层16b连接，并配置在第2端面12f的表面。此外，第2外部电极30b也从第2端面12f延伸而配置在第1主面12a的一部分以及第2主面12b的一部分和第1侧面12c的一部分以及第2侧面12d的一部分。在该情况下，第2外部电极30b与第2内部电极层16b的第2引出电极部28b电连接。
在层叠体12内，第1内部电极层16a的第1对置电极部26a和第2内部电极层16b的第2对置电极部26b隔着电介质层14c对置，由此形成了静电电容。因此，能够在连接了第1内部电极层16a的第1外部电极30a与连接了第2内部电极层16b的第2外部电极30b之间得到静电电容，表现出电容器的特性。
另外，如图4A～图4C所示，图1所示的层叠体12也可以设置为如下的构造，即，除了第1内部电极层16a以及第2内部电极层16b以外，还设置有未引出到第1端面12e以及第2端面12f中的任一者的浮置内部电极层16c，并通过浮置内部电极层16c将对置电极部26c分割为多个。例如，可以是图4A所示的2联、图4B所示的3联、如图4C所示的4联构造，当然也可以是4联以上的构造。像这样，通过设为将对置电极部26c分割为多个的构造，从而在对置的内部电极层16a、16b、16c间形成多个电容分量，并成为将这些电容分量串联地连接的结构。因此，施加于各个电容分量的电压变低，能够谋求层叠陶瓷电容器10的高耐压化。
基底电极层32包含从烧附层以及薄膜层等中选择的至少一者。
以下，对将基底电极层32设为上述的烧附层以及薄膜层的情况下的各结构进行说明。
基底电极层32具有第1基底电极层32a以及第2基底电极层32b。
第1基底电极层32a与第1内部电极层16a连接，并配置在第1端面12e的表面。此外，第1基底电极层32a也从第1端面12e延伸而配置在第1主面12a的一部分以及第2主面12b的一部分和第1侧面12c的一部分以及第2侧面12d的一部分。在该情况下，第1基底电极层32a与第1内部电极层16a的第1引出电极部28a电连接。
第2基底电极层32b与第2内部电极层16b连接，并配置在第2端面12f的表面。此外，第2基底电极层32b也从第2端面12f延伸而配置在第1主面12a的一部分以及第2主面12b的一部分和第1侧面12c的一部分以及第2侧面12d的一部分。在该情况下，第2基底电极层32b与第2内部电极层16b的第2引出电极部28b电连接。
(烧附层的情况)
烧附层包含玻璃成分和金属成分。烧附层的玻璃成分包含从B、Si、Ba、Mg、Al、Li等中选择的至少一者。作为烧附层的金属成分，例如包含从Cu、Ni、Ag、Pd、Ag-Pd合金、Au等中选择的至少一者。烧附层是将包含玻璃成分以及金属成分的导电性膏涂敷于层叠体12并进行烧附而得到的。既可以是将具有内部电极层16以及电介质层14的层叠芯片和涂敷于层叠芯片的导电性膏同时进行烧成而得到的烧附层，也可以是在将具有内部电极层16以及电介质层14的层叠芯片进行烧成而得到了层叠体12之后在层叠体12涂敷导电性膏并进行烧附而得到的烧附层。另外，在将具有内部电极层16以及电介质层14的层叠芯片和涂敷于层叠芯片的导电性膏同时进行烧成而得到烧附层的情况下，烧附层优选将代替玻璃成分而添加了电介质材料的导电性膏进行烧附而形成。烧附层也可以是多个层。
位于第1端面12e的第1基底电极层32a的高度方向x上的中央部处的、连结第1端面12e以及第2端面12f的长度方向z上的厚度例如优选为3μm以上且160μm以下程度。
位于第2端面12f的第2基底电极层32b的高度方向x上的中央部处的、连结第1端面12e以及第2端面12f的长度方向z上的厚度例如优选为3μm以上且160μm以下程度。
此外，位于第1主面12a以及第2主面12b的一部分的第1基底电极层32a的连结第1端面12e以及第2端面12f的长度方向z上的中央部处的、连结第1主面12a以及第2主面12b的高度方向x上的厚度例如优选为3μm以上且40μm以下程度。
此外，位于第1主面12a以及第2主面12b的一部分的第2基底电极层32b的连结第1端面12e以及第2端面12f的长度方向z上的中央部处的、连结第1主面12a以及第2主面12b的高度方向x上的厚度例如优选为3μm以上且40μm以下程度。
此外，位于第1侧面12c以及第2侧面12d的一部分的第1基底电极层32a的连结第1端面12e以及第2端面12f的长度方向z上的中央部处的、连结第1侧面12c以及第2侧面12d的宽度方向y上的厚度例如优选为3μm以上且40μm以下程度。
此外，位于第1侧面12c以及第2侧面12d的一部分的第2基底电极层32b的连结第1端面12e以及第2端面12f的长度方向z上的中央部处的、连结第1侧面12c以及第2侧面12d的宽度方向y上的厚度例如优选为3μm以上且40μm以下程度。
(薄膜层的情况)
在由薄膜层形成基底电极层32的情况下，薄膜层通过溅射法或蒸镀法等薄膜形成法来形成，且沉积金属粒子而形成。
镀敷层34具有第1镀敷层34a以及第2镀敷层34b。
第1镀敷层34a以及第2镀敷层34b也可以由多个层形成。
第1镀敷层34a配置为覆盖第1基底电极层32a。
第2镀敷层34b配置为覆盖第2基底电极层32b。
镀敷层34例如包含从Cu、Ni、Sn、Ag、Pd、Ag-Pd合金、Au等中选择的至少一者。
镀敷层34也可以由多个层形成。优选为下层镀敷层和上层镀敷层的两层构造。优选地，下层镀敷层由Ni镀敷层形成，上层镀敷层由Sn镀敷层形成。Ni镀敷层能够在安装层叠陶瓷电容器10时防止基底电极层32被焊料侵蚀，Sn镀敷层使安装层叠陶瓷电容器10时的焊料的润湿性提高，能够使层叠陶瓷电容器10容易地安装于安装基板。
镀敷层34每一层的厚度优选为1μm以上且15μm以下。
另外，也可以不设置基底电极层32而仅由镀敷层形成外部电极30。
以下，对不设置基底电极层32而设置镀敷层的构造进行说明。
第1外部电极30a以及第2外部电极30b各自也可以不设置基底电极层32而在层叠体12的表面直接形成有镀敷层。即，层叠陶瓷电容器10也可以是包含与第1内部电极层16a和第2内部电极层16b直接电连接的镀敷层的构造。在这样的情况下，也可以作为预处理而在层叠体12的表面配设了催化剂之后形成镀敷层。
另外，在未设置基底电极层32而在层叠体12上直接形成镀敷层的情况下，能够将削减了基底电极层32的厚度的量转化为低高度化，即，薄型化，或者转化为层叠体12的厚度，即，有效部18的厚度，因此能够使薄型芯片的设计自由度提高。
镀敷层优选包含形成在层叠体12的表面的下层镀敷电极和形成在下层镀敷电极的表面的上层镀敷电极。
下层镀敷电极以及上层镀敷电极各自优选包含例如从Cu、Ni、Sn、Pb、Au、Ag、Pd、Bi或Zn等中选择的至少一种金属或包含该金属的合金。
下层镀敷电极优选使用具有焊料阻挡性能的Ni来形成，上层镀敷电极优选使用焊料润湿性良好的Sn、Au来形成。
此外，例如在使用Ni来形成第1内部电极层16a以及第2内部电极层16b的情况下，基底镀敷电极优选使用与Ni的接合性好的Cu来形成。另外，上层镀敷电极只要根据需要来形成即可，第1外部电极30a以及第2外部电极30b各自也可以仅由下层镀敷电极构成。
镀敷层可以将上层镀敷电极作为最外层，也可以在上层镀敷电极的表面进一步形成其它镀敷电极。
镀敷的厚度优选为1μm以上且15μm以下。
镀敷层优选不包含玻璃。镀敷层的每单位体积的金属比例优选为99体积％以上。
将包含层叠体12、第1外部电极30a以及第2外部电极30b的层叠陶瓷电容器10的长度方向z上的尺寸设为L尺寸，将包含层叠体12、第1外部电极30a以及第2外部电极30b的层叠陶瓷电容器10的高度方向x上的尺寸设为T尺寸，将包含层叠体12、第1外部电极30a以及第2外部电极30b的层叠陶瓷电容器10的宽度方向y上的尺寸设为W尺寸。
关于层叠陶瓷电容器10的尺寸，长度方向z上的L尺寸为0.2mm以上且10.0mm以下，宽度方向y上的W尺寸为0.1mm以上且5.0mm以下，高度方向x上的T尺寸为0.05mm以上且5.0mm以下。此外，层叠陶瓷电容器10的尺寸能够通过显微镜来测定。
在图1所示的层叠陶瓷电容器10中，在第1主面侧外层部20a以及第2主面侧外层部20b具有玻璃层15，玻璃层15配置在电介质层14上并配置为与有效部18对置，玻璃层15配置为与配置在第1主面12a的一部分、第2主面12b的一部分、第1侧面12c的一部分、以及第2侧面12d的一部分的第1外部电极30a的前端以及第2外部电极30b的前端在俯视下重叠，且配置为不从有效部18侧露出在第1端面12e以及第2端面12f，因此能够抑制裂纹向有效部18的伸展。其结果是，能够使层叠陶瓷电容器10的耐湿可靠性提高。
2.层叠陶瓷电容器的制造方法
接着，对层叠陶瓷电容器的制造方法进行说明。
首先，准备电介质层用的电介质片以及内部电极层用的导电性膏。电介质片以及内部电极层用的导电性膏包含粘合剂以及溶剂。粘合剂以及溶剂可以是公知的粘合剂以及溶剂。
然后，在电介质片上例如通过丝网印刷、凹版印刷等以给定的图案印刷内部电极层用的导电性膏。由此，准备形成了第1内部电极层的图案的电介质片以及形成了第2内部电极层的图案的电介质片。
此外，在电介质片上例如通过丝网印刷、凹版印刷等以给定的图案印刷玻璃膏。由此，准备形成了玻璃层的图案的电介质片。关于玻璃层的厚度，能够通过变更印刷版的厚度而对厚度进行控制。此外，玻璃层的硬度能够通过变更玻璃组成比而进行控制。进而，关于电介质片，还准备未印刷内部电极层的图案的外层用的电介质片。
接下来，通过层叠给定片数的未印刷内部电极层的图案的外层用的电介质片，从而形成成为第2主面侧的第2主面侧外层部的部分。在此，在形成成为第2主面侧外层部的部分时，在想要设置玻璃层的任意的部位层叠形成了玻璃层的图案的电介质片，由此能够在第2主面侧外层部中形成玻璃层。然后，在成为第2主面侧外层部的部分上依次层叠印刷了第1内部电极层的图案的电介质片以及印刷了第2内部电极层的图案的电介质片，使得成为本发明的构造，由此形成成为有效部的部分。通过在该成为有效部的部分上层叠给定片数的未形成内部电极层的图案的外层用的电介质片，从而形成成为第1主面侧的第1主面侧外层部的部分。在此，在形成成为第1主面侧外层部的部分时，在想要设置玻璃层的任意的部位层叠形成了玻璃层的图案的电介质片，由此能够在第1主面侧外层部中形成玻璃层。由此，制作具有玻璃层的层叠片。
接着，通过等静压压制等方法在层叠方向上对层叠片进行压制，由此制作层叠块。
然后，通过将层叠块切割为给定的尺寸，从而切成层叠芯片。此时，也可以通过滚筒研磨等使层叠芯片的角部以及棱线部带有圆角。
接着，通过对层叠芯片进行烧成，从而制作层叠体12。烧成温度还依赖于作为电介质的电介质层14、内部电极层16的材料，但是优选为900℃以上且1400℃以下。
接着，在层叠体的两个端面涂敷成为基底电极层的导电性膏。在本实施方式中，基底电极层是烧附层。包含玻璃成分和金属的导电性膏例如通过浸渍等方法涂敷于层叠体。然后，进行烧附处理，形成基底电极层。此时的烧附处理的温度优选为700℃以上且900℃以下。
另外，在由薄膜层形成基底电极层的情况下，能够通过溅射法或蒸镀法的薄膜形成法来形成基底电极层。由薄膜层形成的基底电极层设为沉积了金属粒子的1μm以下的层。
接下来，形成镀敷层。另外，镀敷层可以形成在基底电极层的表面，也可以直接形成在层叠体上。在本实施方式中，镀敷层形成在基底电极层的表面。更详细地，在基底电极层上形成Ni镀敷层以及Sn镀敷层。Ni镀敷层以及Sn镀敷层例如通过滚筒镀敷法依次形成。
另一方面，也可以不设置基底电极层而在层叠体的内部电极层的露出部设置镀敷层。在该情况下，能够通过以下的方法来形成。
即，在层叠体的第1端面以及第2端面实施镀敷处理，从而在内部电极层的露出部上形成下层镀敷电极。在进行镀敷处理时，可以采用电解镀敷、无电解镀敷中的任一者。但是，无电解镀敷为了使镀敷析出速度提高而需要进行利用了催化剂等的预处理，存在工序复杂化这样的缺点。因此，通常优选采用电解镀敷。此外，根据需要，也可以同样地形成在下层镀敷电极的表面形成的上层镀敷电极。
像上述的那样，制造本实施方式涉及的层叠陶瓷电容器10。
3.实验例1
按照上述的制造方法制作层叠陶瓷电容器，并通过确认有无向层叠体内的裂纹以及耐湿可靠性试验进行了评价。基于有无向层叠体内的裂纹的评价通过确认有无向层叠体的内部方向的裂纹以及确认有无向有效部的裂纹来进行。
(a)实施例的试样的规格
作为实施例，准备了以下的规格的层叠陶瓷电容器。准备的实施例1至实施例8的试样是如表1所示地使玻璃层的长度方向z上的长度分别变化的试样。更详细地，使玻璃层的从有效部侧起的尺寸相对于第1端面侧外层部以及第2端面侧外层部的连结第1端面以及第2端面的长度方向z上的尺寸的长度比例变化。
·层叠陶瓷电容器的尺寸(设计值)：L×W×T＝1.0mm×0.5mm×0.5mm
·电介质层的规格
·电介质层的主成分的材料：BaTiO3
·电介质层的层厚度：1.5μm
·电介质层的维氏硬度：8.0GPa
·玻璃层的规格
·玻璃层的玻璃的种类Na2O-SiO2类玻璃，设为40Na2O-60SiO2。
·玻璃层的厚度：5μm
·设置玻璃层的范围：参照表1
·玻璃层的维氏硬度：7.7GPa
·内部电极层的规格
·内部电极层的材料：Ni
·外部电极层的规格
基底电极层的规格
·基底电极层：包含导电性金属(Cu)和玻璃成分的烧附层
·位于第1端面以及第2端面的烧附层的高度方向x上的中央部处的长度方向z上的厚度：30μm
·位于第1主面以及第2主面的烧附层的长度方向z上的中央部处的连结第1主面以及第2主面的高度方向x上的厚度(e寸(e dimension)中央部部分的基底电极层的厚度)：10μm
·位于第1侧面以及第2侧面的烧附层的长度方向z上的中央部处的连结第1侧面以及第2侧面的宽度方向y上的厚度(e寸中央部部分的基底电极层的厚度)：10μm
下层镀敷层的规格
·下层镀敷层：Ni镀敷层
·位于第1端面以及第2端面的下层镀敷层的高度方向x上的中央部处的长度方向z上的厚度：3μm
·位于第1主面以及第2主面的下层镀敷层的长度方向z上的中央部处的连结第1主面以及第2主面的高度方向x上的厚度(e寸中央部部分的基底电极层的厚度)：3μm
·位于第1侧面以及第2侧面的下层镀敷层的长度方向z上的中央部处的连结第1侧面以及第2侧面的宽度方向y上的厚度(e寸中央部部分的基底电极层的厚度)：3μm
上层镀敷层的规格
·上层镀敷层：Sn镀敷层
·位于第1端面以及第2端面的上层镀敷层的高度方向x上的中央部处的长度方向z上的厚度：3μm
·位于第1主面以及第2主面的上层镀敷层的长度方向z上的中央部处的连结第1主面以及第2主面的高度方向x上的厚度(e寸中央部部分的基底电极层的厚度)：4μm
·位于第1侧面以及第2侧面的上层镀敷层的长度方向z上的中央部处的连结第1侧面以及第2侧面的宽度方向y上的厚度(e寸中央部部分的基底电极层的厚度)：4μm
(b)比较例的试样的规格
作为比较例，准备了不具有玻璃层的层叠陶瓷电容器。在比较例中，除了未设置玻璃层以外，设为与实施例相同的规格。
(c)测定以及试验方法
(玻璃层的从有效部侧起的尺寸相对于第1端面侧外层部以及第2端面侧外层部的连结第1端面以及第2端面的长度方向z上的尺寸的比例的计算方法)
首先，在作为各实施例以及比较例的试样的层叠陶瓷电容器中，沿着相对于层叠体的侧面平行的面方向，直到成为层叠体的宽度方向y上的尺寸w的1/2w尺寸的位置为止，进行了剖面研磨，使得层叠陶瓷电容器的LT面露出。
接着，在第1端面侧外层部中，取如下的点，并取其中线作为延长方向，引出基准线A1，其中，上述的点是：未在第1端面露出的一侧的第2内部电极层的位于最靠第1主面侧的第1端面侧的前端的点；未在第1端面露出的一侧的第2内部电极层的位于层叠体的高度方向x上的尺寸t的1/2t地点的第1端面侧的前端的点；以及未在第1端面露出的一侧的第2内部电极层的位于最靠第2主面侧的第1端面侧的前端的点。
接着，取如下的点，并取其中线作为延长方向，引出基准线A2，其中，上述的点是：在第1端面露出的第1内部电极层的位于最靠第1主面侧的点；在第1端面露出的第1内部电极层的位于层叠体的高度方向x上的尺寸t的1/2t地点的点；以及在第1端面露出的第1内部电极层的位于最靠第2主面侧的点。
在此，将基准线A1与基准线A2之间的连结第1端面以及第2端面的方向上的距离设为距离L1。
同样地，在第2端面侧外层部中，取如下的点，并取其中线作为延长方向，引出基准线A3，其中，上述的点是：未在第2端面露出的一侧的第1内部电极层的位于最靠第1主面侧的第2端面侧的前端的点；未在第2端面露出的一侧的第1内部电极层的位于层叠体的高度方向x上的尺寸t的1/2t地点的第2端面侧的前端的点；以及未在第2端面露出的一侧的第1内部电极层的位于最靠第2主面侧的第2端面侧的前端的点。
接着，取如下的点，并取其中线作为延长方向，引出基准线A4，其中，上述的点是：在第2端面露出的第2内部电极层的位于最靠第1主面侧的点；在第2端面露出的第2内部电极层的位于层叠体的高度方向x上的尺寸t的1/2t地点的点；以及在第2端面露出的第2内部电极层的位于最靠第2主面侧的点。
在此，将基准线A3与基准线A4之间的连结第1端面以及第2端面的方向上的距离设为距离L2。
然后，将作为通过上述的方法测定的距离L1和距离L2的平均值的L分别规定为第1端面侧外层部的距离、第2端面侧外层部的距离。
接着，在位于第1主面侧外层部的玻璃层中，测定了从基准线A1到向第1端面侧突出的玻璃层的端部的距离B1和从基准线A3到向第2端面侧突出的玻璃层的端部的距离B2。
同样地，在位于第2主面侧外层部的玻璃层中，测定了从基准线A1到向第1端面侧突出的玻璃层的端部的距离B3和从基准线A3到向第2端面侧突出的玻璃层的端部的距离B4。
然后，将作为距离B1、B2、B3以及B4的平均值的B规定为从有效部突出的玻璃层的长度。
然后，使用像上述那样规定的L以及B，作为玻璃层的从有效部侧起的尺寸相对于第1端面侧外层部以及第2端面侧外层部的连结第1端面以及第2端面的长度方向z上的尺寸的比例而计算B/L，并将该比例定义为玻璃层的从有效部侧起的尺寸相对于第1端面侧外层部以及第2端面侧外层部的连结第1端面以及第2端面的长度方向z上的尺寸的长度比例，并进行计算。
(有无向层叠体的裂纹的确认方法)
关于有无向层叠体的裂纹的确认方法，通过以下记载的方法来进行。
即，首先，使用焊料膏将作为各实施例以及比较例的试样的层叠陶瓷电容器安装到厚度为1.6mm的安装基板。
然后，从未安装层叠陶瓷电容器的安装基板的背面用直径为1mm的按压棒使安装基板弯曲，从而施加了机械压力。此时的保持时间设为60秒，弯曲量设为8mm。另外，在本试验中，设为比通常的条件苛刻的条件。在进行了基板弯曲之后，从安装基板卸下作为试样的层叠陶瓷电容器，进行剖面研磨，并观察有无裂纹。关于剖面研磨，沿着相对于层叠陶瓷电容器的层叠体的侧面平行的面方向，直至成为层叠体的宽度方向y上的尺寸w的1/2w尺寸的位置为止，进行研磨，使得层叠陶瓷电容器的LT面露出。观察倍率设为100倍。在确认到以位于第1主面以及第2主面上的外部电极的前端附近为起点并向层叠体的内部方向伸展的裂纹的情况下，判定为存在向层叠体的裂纹。
(有无向有效部的裂纹的确认方法)
关于向有效部的裂纹的确认，与上述的有无向层叠体的裂纹的确认方法相同，因此在确认到伸展至有效部的裂纹的情况下，判定为存在向有效部的裂纹。
(耐湿可靠性试验的方法)
耐湿可靠性试验通过以下记载的方法来进行。
即，首先，使用焊料将作为各实施例以及比较例的试样的层叠陶瓷电容器安装到玻璃环氧基板。然后，将各试样在85℃、相对湿度85％RH的高温高湿槽内以6.3V、1000小时的条件进行耐湿加速试验，并测定了绝缘电阻值。此时，将绝缘电阻值(IR值)小于107Ω的试样判定为不良。
(d)结果
表1示出针对实施例1至实施例8的各试样的B/L、有无向层叠体的裂纹、有无向有效部的裂纹、以及耐湿可靠性试验的试验结果。
[表1]
Figure BDA0003442071790000231
根据表1，在实施例1至实施例8的试样中，玻璃层配置为与配置在第1主面的一部分、第2主面的一部分、第1侧面的一部分、以及第2侧面的一部分的第1外部电极的前端以及第2外部电极的前端在俯视下重叠，且在层叠体的第1主面侧外层部以及第2主面侧外层部将玻璃层设置为不从有效部侧露出在第1端面以及第2端面，因此即使产生了向层叠体的裂纹，也未确认到向有效部的裂纹。此外，在实施例1至实施例8中，关于耐湿可靠性试验的结果，在全部的实施例中均得到了10个中5个以下的结果。
此外，在实施例1至实施例5的试样中，作为玻璃层的从有效部侧起的尺寸相对于第1端面侧外层部以及第2端面侧外层部的连结第1端面以及第2端面的长度方向z上的尺寸的比例即B/L为50％以下，因此耐湿可靠性试验的结果是，10个中不存在被判定为不良的试样，得到了良好的结果。
另一方面，在比较例的试样中，在层叠体的第1主面侧外层部以及第2主面侧外层部未设置玻璃层，因此10个中有6个产生了向有效部的裂纹，未能抑制向有效部的裂纹，且耐湿可靠性试验的结果是，10个中有6个产生了不良。
根据以上的结果可明确，因为玻璃层配置为与配置在第1主面的一部分、第2主面的一部分、第1侧面的一部分、以及第2侧面的一部分的第1外部电极的前端以及第2外部电极的前端在俯视下重叠，且配置为不从有效部侧露出在第1端面以及第2端面，所以能够抑制裂纹向有效部的伸展。
此外，可确认，若玻璃层配置在层叠体的内部，使得从有效部侧起的尺寸成为第1端面侧外层部以及第2端面侧外层部的连结第1端面以及第2端面的长度方向z上的尺寸的50％以下，则能够抑制向有效部的裂纹，能够得到具备耐湿可靠性的层叠陶瓷电容器。即，在实施例1至实施例5的试样中，玻璃层未配置为从有效部侧起的尺寸超过第1端面侧外层部以及第2端面侧外层部的连结第1端面以及第2端面的长度方向z上的尺寸的50％而向层叠体的第1端部以及第2端部方向延伸，且配置为玻璃层不在层叠体的第1端面以及第2端面露出。由此，即使在层叠体产生裂纹且水分从产生了裂纹的部分浸入，也能够使裂纹停留在玻璃层内，不仅如此，还能够使水分也停留在玻璃层内。由此，给出如下启示，即，能够抑制水分到达容易成为水分向有效部内部的浸入路径的层叠体和外部电极的界面。
4.实验例2
接着，按照上述的制造方法，制作在表1的实施例3的设计中使玻璃层的连结第1主面以及第2主面的高度方向x上的厚度变化的层叠陶瓷电容器，并通过确认有无向层叠体内的裂纹以及耐湿可靠性试验而进行了评价。基于有无向层叠体内的裂纹的评价通过确认有无向层叠体的内部方向的裂纹以及确认有无向有效部的裂纹来进行。
(a)实验中使用的试样
关于作为在表1的实施例3的设计中使玻璃层的连结第1主面以及第2主面的高度方向x上的厚度变化的试样的层叠陶瓷电容器，如表2所示，准备了试样编号1至试样编号7的各试样。
(b)测定以及试验方法
(玻璃层的厚度的测定方法)
玻璃层的厚度的测定通过以下记载的方法来进行。
即，首先，在作为试样编号1至试样编号7的试样的层叠陶瓷电容器中，沿着相对于层叠体的侧面平行的面方向，直到成为层叠体的宽度方向y上的尺寸w的1/2w尺寸的位置为止，进行了剖面研磨，使得层叠陶瓷电容器的LT面露出。接着，在研磨剖面中的第1主面侧外层部侧的玻璃层的中央部处，使用扫描电子显微镜拍摄SEM像。此时的拍摄的范围设为20μm×15μm，倍率设为6000倍。将容纳于该范围的玻璃层的长度方向z上的尺寸以等间隔划分为5个点，并测定该5个点的位置的玻璃层的厚度。进而，同样地在研磨剖面中的第2主面侧外层部侧的玻璃层的中央部处，使用扫描型电子显微镜拍摄SEM像。此时的拍摄的范围设为20μm×15μm，倍率设为6000倍。将容纳于该范围的玻璃层的长度方向z上的尺寸以等间隔划分为5个点，并测定该5个点的位置的玻璃层的厚度。在此，计算第1主面侧外层部侧的玻璃层的5个点以及第2主面侧外层部侧的玻璃层的5个点的合计10个点的平均值，并将该值作为第1主面侧外层部以及第2主面侧外层部的玻璃层的厚度。
关于有无向层叠体的裂纹的确认方法、以及有无向有效部的裂纹的确认方法，通过与实验例1同样的方法来进行。
(c)结果
表2示出针对在实验例1的实施例3的设计中使玻璃层的连结第1主面以及第2主面的高度方向上的厚度变化的试样编号1至试样编号7的各试样的玻璃层的厚度、有无向层叠体的裂纹、有无向有效部的裂纹、以及耐湿可靠性试验的试验结果。
[表2]
Figure BDA0003442071790000271
根据表2，在试样编号2至试样编号6的试样中，玻璃层的厚度为0.2μm以上且13μm以下，因此即使产生了向层叠体的裂纹，也未确认到向有效部的裂纹，且关于耐湿可靠性试验的结果，也是10个中不存在被判定为不良的试样，得到了良好的结果。
另一方面，在试样编号1的试样中，玻璃层的厚度为0.1μm，因此吸收应力(裂纹)的效果下降，10个中有1个产生了向有效部的裂纹，关于耐湿可靠性的结果，也是10个中有1个被判定为不良。因此，可确认，在试样编号1的试样中，存在裂纹到达作为有效部的内部电极层的情况。此外，在试样编号7中，玻璃层的厚度为15μm，因此虽然未确认到向有效部的裂纹，但是耐湿可靠性试验的结果是，10个中有1个被判定为不良，可确认，电介质层间的密接力下降，存在容易产生构造缺陷的情况。
根据以上的结果可明确，只要玻璃层的连结第1主面以及第2主面的高度方向x上的厚度为0.2μm以上且13μm以下的范围，裂纹就会被引导向玻璃层，能够可靠地抑制裂纹向内部电极层的伸展。其结果是，给出如下启示，即，能够抑制短路不良，能够维持层叠陶瓷电容器的耐湿可靠性。
5.实验例3
接着，按照上述的制造方法，制作在是表1的实施例3的设计且将玻璃层的厚度设为2μm的试样编号3的试样中，使玻璃层的维氏硬度和电介质层的维氏硬度变化的层叠陶瓷电容器，并通过确认有无向层叠体内的裂纹来进行了评价。基于有无向层叠体内的裂纹的评价通过确认有无向层叠体的内部方向的裂纹、以及确认有无向有效部的裂纹来进行。
(a)实验中使用的试样
关于作为在是表1的实施例3的设计且将玻璃层的厚度设为2μm的试样编号3的试样中使玻璃层的维氏硬度和电介质层的维氏硬度变化的试样的层叠陶瓷电容器，如表3所示，准备了试样编号8至试样编号12的各试样。
试样编号8的试样的玻璃的种类为Na2O-SiO2类玻璃，设为43Na2O-57SiO2玻璃。
试样编号9的试样的玻璃的种类为Na2O-SiO2类玻璃，设为40Na2O-60SiO2玻璃。
试样编号10的试样的玻璃的种类为Na2O-SiO2类玻璃，设为40Na2O-60SiO2玻璃。
试样编号11的试样的玻璃的种类为Na2O-SiO2类玻璃，设为37Na2O-63SiO2玻璃。
试样编号12的试样的玻璃的种类为Na2O-SiO2类玻璃，设为34Na2O-66SiO2玻璃。
(b)测定以及试验方法
(玻璃层的维氏硬度的测定方法)
玻璃层的维氏硬度的测定通过以下记载的方法来进行。
即，关于玻璃层的维氏硬度，首先，在层叠陶瓷电容器中，沿着相对于层叠体的侧面平行的面方向，直到成为层叠体的宽度方向y上的尺寸w的1/2w尺寸的位置为止，进行了剖面研磨，使得层叠陶瓷电容器的LT面露出。接着，在研磨剖面中的第1主面侧外层部侧的玻璃层的中央部处，使用微小硬度计将维氏压头按压在玻璃层，测定第1主面侧外层部侧的玻璃层的维氏硬度。接着，在研磨剖面中的第2主面侧外层部侧的玻璃层的中央部处，使用微小硬度计将维氏压头按压在玻璃层，测定第2主面侧外层部侧的玻璃层的维氏硬度。在此，计算第1主面侧外层部侧的玻璃层的维氏硬度和第2主面侧外层部侧的玻璃层的维氏硬度的平均值，并将该值作为层叠陶瓷电容器的玻璃层的维氏硬度。
(电介质层的维氏硬度的测定方法)
电介质层的维氏硬度的测定通过以下记载的方法来进行。
即，关于电介质层的维氏硬度，首先，在层叠陶瓷电容器中，沿着相对于层叠体的侧面平行的面方向，直到成为层叠体的宽度方向y上的尺寸w的1/2w尺寸的位置为止，进行了剖面研磨，使得层叠陶瓷电容器的LT面露出。接着，在研磨剖面中的第1主面侧外层部侧的中央部处，使用微小硬度计将维氏压头按压在电介质层，测定第1主面侧外层部侧的电介质层的维氏硬度。接着，在研磨剖面中的第2主面侧外层部侧的中央部处，使用微小硬度计将维氏压头按压在电介质层，测定第2主面侧外层部侧的电介质层的维氏硬度。在此，计算第1主面侧外层部侧的电介质层的维氏硬度和第2主面侧外层部侧的电介质层的维氏硬度的平均值，并将该值作为层叠陶瓷电容器的电介质层的维氏硬度。
关于有无向层叠体的裂纹的确认方法、以及有无向有效部的裂纹的确认方法，通过与实验例1同样的方法来进行。
(c)结果
表3示出针对在是表1的实施例3的设计且将玻璃层的厚度设为2μm的试样编号3的试样中使玻璃层的维氏硬度和电介质层的维氏硬度变化的试样编号8至试样编号12的各试样的玻璃层的厚度、有无向层叠体的裂纹、有无向有效部的裂纹的试验结果。
[表3]
Figure BDA0003442071790000311
根据表3，在试样编号8以及试样编号9中，玻璃层的维氏硬度比电介质层的维氏硬度低，因此即使产生了向层叠体的裂纹，也未确认到向有效部的裂纹。
此外，在试样编号8以及试样编号9中，玻璃层的维氏硬度比作为电介质层的维氏硬度的8GPa低，因此可确认，能够抑制向有效部的裂纹。
另一方面，在试样编号10至试样编号12的试样中，玻璃层的维氏硬度为电介质层的维氏硬度以上，因此可确认，虽然对于任一试样，10个中均只有4个以下，但是产生了向有效部的裂纹。
此外，在试样编号10至试样编号12的试样中，玻璃层的维氏硬度为作为电介质层的维氏硬度的8GPa以上的硬度，因此确认到产生了向有效部的裂纹。
根据以上的结果，可明确，在玻璃层的维氏硬度比电介质层的维氏硬度低的情况下，能够可靠地抑制裂纹向成为有效部的内部电极层的伸展。其结果是，给出如下启示，即，能够抑制短路不良，能够维持层叠陶瓷电容器的耐湿可靠性。
另外，像以上那样，本发明的实施方式通过上述记载进行了公开，但是本发明并不限定于此。
即，能够在不脱离本发明的技术思想以及目的的范围的情况下对以上说明的实施方式关于机构、形状、材质、数量、位置或配置等施加各种各样的变更，它们包含于本发明。

Claims (5)

1.一种层叠陶瓷电容器，具有：
层叠体，具有层叠的多个电介质层和层叠在所述电介质层上的多个内部电极层，并包含在高度方向上相对的第1主面以及第2主面、在与高度方向正交的宽度方向上相对的第1侧面以及第2侧面、和在与所述高度方向以及所述宽度方向正交的长度方向上相对的第1端面以及第2端面；
第1内部电极层，配置在所述多个电介质层上，并在所述第1端面露出；
第2内部电极层，配置在所述多个电介质层上，并在所述第2端面露出；
第1外部电极，与所述第1内部电极层连接，配置在所述第1端面上以及所述第1主面的一部分、所述第2主面的一部分、所述第1侧面的一部分、所述第2侧面的一部分；以及
第2外部电极，与所述第2内部电极层连接，配置在所述第2端面上以及所述第1主面的一部分、所述第2主面的一部分、所述第1侧面的一部分、所述第2侧面的一部分，其中，
所述层叠体具有：
有效部，所述多个内部电极层对置；
第1主面侧外层部，位于所述第1主面侧，由位于所述第1主面与所述第1主面侧的所述有效部的最表面和该最表面的延长线上之间的所述多个电介质层形成；
第2主面侧外层部，位于所述第2主面侧，由位于所述第2主面与所述第2主面侧的所述有效部的最表面和该最表面的延长线上之间的所述多个电介质层形成；
第1端面侧外层部，位于所述第1端面侧，由位于所述第1端面与所述第1端面侧的所述有效部的最表面之间的所述多个电介质层形成；以及
第2端面侧外层部，位于所述第2端面侧，由位于所述第2端面与所述第2端面侧的所述有效部的最表面之间的所述多个电介质层形成，
在所述第1主面侧外层部以及所述第2主面侧外层部，具有配置在电介质层上并配置为与所述有效部对置的玻璃层，
所述玻璃层配置为与配置在所述第1主面的一部分、所述第2主面的一部分、所述第1侧面的一部分、以及所述第2侧面的一部分的所述第1外部电极的前端以及第2外部电极的前端在俯视下重叠，
所述玻璃层配置为不从所述有效部侧露出在所述第1端面以及所述第2端面。
2.根据权利要求1所述的层叠陶瓷电容器，其中，
所述玻璃层配置在所述层叠体内，使得从所述有效部侧起的尺寸成为所述第1端面侧外层部以及所述第2端面侧外层部的连结所述第1端面以及所述第2端面的长度方向上的尺寸的50％以下。
3.根据权利要求1或权利要求2所述的层叠陶瓷电容器，其中，
所述玻璃层的连结所述第1主面以及所述第2主面的所述高度方向上的厚度为0.2μm以上且13μm以下。
4.根据权利要求1至权利要求3中的任一项所述的层叠陶瓷电容器，其中，
所述玻璃层的维氏硬度比所述电介质层的维氏硬度低。
5.根据权利要求1至权利要求4中的任一项所述的层叠陶瓷电容器，其中，
所述玻璃层的维氏硬度为8GPa以下。
CN202111638390.1A 2021-02-15 2021-12-29 层叠陶瓷电容器 Pending CN114944281A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021021409A JP2022123936A (ja) 2021-02-15 2021-02-15 積層セラミックコンデンサ
JP2021-021409 2021-02-15

Publications (1)

Publication Number Publication Date
CN114944281A true CN114944281A (zh) 2022-08-26

Family

ID=82800735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111638390.1A Pending CN114944281A (zh) 2021-02-15 2021-12-29 层叠陶瓷电容器

Country Status (3)

Country Link
US (1) US20220262566A1 (zh)
JP (1) JP2022123936A (zh)
CN (1) CN114944281A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7444006B2 (ja) * 2020-09-19 2024-03-06 株式会社村田製作所 セラミック電子部品

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033621A (ja) * 2010-07-29 2012-02-16 Kyocera Corp 積層セラミックコンデンサ
US20140177134A1 (en) * 2012-12-25 2014-06-26 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component
CN105990025A (zh) * 2015-03-20 2016-10-05 株式会社村田制作所 电子部件及其制造方法
CN106356190A (zh) * 2015-07-17 2017-01-25 株式会社村田制作所 层叠陶瓷电子部件及其制造方法
US20180240592A1 (en) * 2017-02-21 2018-08-23 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor
JP2018152547A (ja) * 2017-03-14 2018-09-27 株式会社村田製作所 積層セラミックコンデンサ
JP2020119992A (ja) * 2019-01-23 2020-08-06 株式会社村田製作所 積層セラミックコンデンサ

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3612963A (en) * 1970-03-11 1971-10-12 Union Carbide Corp Multilayer ceramic capacitor and process
US7147804B2 (en) * 2003-01-24 2006-12-12 E. I. Du Pont De Nemours And Company Terminal electrode compositions for multilayer ceramic capacitors
JP3918851B2 (ja) * 2005-06-03 2007-05-23 株式会社村田製作所 積層型電子部品および積層型電子部品の製造方法
JP4983799B2 (ja) * 2006-09-22 2012-07-25 株式会社村田製作所 積層セラミックコンデンサ
US8576537B2 (en) * 2008-10-17 2013-11-05 Kemet Electronics Corporation Capacitor comprising flex crack mitigation voids
CN106384667B (zh) * 2010-08-18 2018-09-28 太阳诱电株式会社 叠层型陶瓷电子零件
KR101751058B1 (ko) * 2010-12-10 2017-06-27 삼성전기주식회사 적층 세라믹 캐패시터 및 그 제조 방법
WO2014148133A1 (ja) * 2013-03-19 2014-09-25 株式会社村田製作所 積層セラミックコンデンサ
JP5904305B2 (ja) * 2013-04-25 2016-04-13 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
KR101514559B1 (ko) * 2013-10-30 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR102089700B1 (ko) * 2014-05-28 2020-04-14 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
JP2014241453A (ja) * 2014-09-25 2014-12-25 株式会社村田製作所 積層セラミックコンデンサ
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
JP6508098B2 (ja) * 2016-03-17 2019-05-08 株式会社村田製作所 電子部品及び電子部品の製造方法
JP2018022833A (ja) * 2016-08-05 2018-02-08 株式会社村田製作所 電子部品
US10957489B2 (en) * 2016-09-28 2021-03-23 Murata Manufacturing Co., Ltd. Medium and method of manufacturing electronic component
KR102066884B1 (ko) * 2016-09-28 2020-01-16 가부시키가이샤 무라타 세이사쿠쇼 전자부품
JP7193918B2 (ja) * 2018-02-08 2022-12-21 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR102550163B1 (ko) * 2018-08-14 2023-07-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190121222A (ko) * 2018-11-16 2019-10-25 삼성전기주식회사 유전체 조성물 및 이를 이용한 커패시터 부품
JP2020167236A (ja) * 2019-03-28 2020-10-08 株式会社村田製作所 ３端子型積層セラミックコンデンサおよび３端子型積層セラミックコンデンサの製造方法
KR20190116128A (ko) * 2019-07-05 2019-10-14 삼성전기주식회사 커패시터 부품

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033621A (ja) * 2010-07-29 2012-02-16 Kyocera Corp 積層セラミックコンデンサ
US20140177134A1 (en) * 2012-12-25 2014-06-26 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component
CN105990025A (zh) * 2015-03-20 2016-10-05 株式会社村田制作所 电子部件及其制造方法
CN106356190A (zh) * 2015-07-17 2017-01-25 株式会社村田制作所 层叠陶瓷电子部件及其制造方法
US20180240592A1 (en) * 2017-02-21 2018-08-23 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor
JP2018152547A (ja) * 2017-03-14 2018-09-27 株式会社村田製作所 積層セラミックコンデンサ
JP2020119992A (ja) * 2019-01-23 2020-08-06 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
JP2022123936A (ja) 2022-08-25
US20220262566A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
CN111724991B (zh) 层叠陶瓷电容器
KR101927731B1 (ko) 적층 세라믹 콘덴서
US11735366B2 (en) Multilayer ceramic electronic component and method for manufacturing the same
JP6854593B2 (ja) 積層セラミックコンデンサ
KR101925286B1 (ko) 적층 세라믹 전자부품
KR20190011219A (ko) 적층 세라믹 콘덴서
JP7363654B2 (ja) 積層セラミック電子部品
KR101950715B1 (ko) 적층 세라믹 콘덴서
US20210241976A1 (en) Multilayer ceramic electronic component and mount structure for multilayer ceramic electronic component
CN114334449A (zh) 层叠陶瓷电容器
CN113140405A (zh) 层叠陶瓷电容器
KR20150002809A (ko) 적층 세라믹 전자부품
JP2019192862A (ja) 積層セラミックコンデンサおよびその製造方法
CN114334442A (zh) 层叠陶瓷电容器
JP2019212727A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
CN114334443A (zh) 层叠陶瓷电容器
CN114944281A (zh) 层叠陶瓷电容器
CN111755247B (zh) 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
CN113539682B (zh) 层叠陶瓷电子部件
JP2021125673A (ja) 積層セラミックコンデンサ
US20230298818A1 (en) Multilayer ceramic capacitor
CN218351295U (zh) 层叠陶瓷电容器
US20230317372A1 (en) Multilayer ceramic electronic component
WO2023189749A1 (ja) 積層セラミックコンデンサ
US11495404B2 (en) Multilayer ceramic electronic component

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination