JP7444006B2 - セラミック電子部品 - Google Patents

セラミック電子部品 Download PDF

Info

Publication number
JP7444006B2
JP7444006B2 JP2020157976A JP2020157976A JP7444006B2 JP 7444006 B2 JP7444006 B2 JP 7444006B2 JP 2020157976 A JP2020157976 A JP 2020157976A JP 2020157976 A JP2020157976 A JP 2020157976A JP 7444006 B2 JP7444006 B2 JP 7444006B2
Authority
JP
Japan
Prior art keywords
electrode layer
metal
glass
ceramic
baked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020157976A
Other languages
English (en)
Other versions
JP2022051584A (ja
Inventor
哲也 喜住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2020157976A priority Critical patent/JP7444006B2/ja
Priority to CN202110922267.6A priority patent/CN114255987A/zh
Priority to US17/463,759 priority patent/US11488780B2/en
Publication of JP2022051584A publication Critical patent/JP2022051584A/ja
Application granted granted Critical
Publication of JP7444006B2 publication Critical patent/JP7444006B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Description

この発明は、セラミック電子部品に関するもので、特に、セラミック電子部品に備えるセラミック素体の表面に設けられた外部電極の構造に関するものである。
積層セラミックコンデンサのようなチップ状のセラミック電子部品は、内部電極を有しかつ内部電極の一部が表面に露出している、セラミック素体と、セラミック素体の表面の一部に設けられ、内部電極と電気的に接続される、外部電極と、を備えている。外部電極は、通常、たとえば銅のような導電性金属およびガラスを含む焼付電極層と、焼付電極層の表面に設けられためっき膜と、を含む。めっき膜は、電気めっき法によって形成され、たとえば、ニッケル層およびその上の錫層から構成される。
上述したようなセラミック電子部品は、外部電極を介して基板に実装される。このため、基板の歪みや振動、基板とセラミック素体との熱膨張差などに起因する応力が、外部電極を通してセラミック素体に伝わり、セラミック素体にクラックを生じさせることがある。
このような課題に対応するため、たとえば特開平5-3132号公報(特許文献1)では、積層セラミックコンデンサにおいて、外部電極における焼付電極層中に複数個の空孔を存在させることが提案されている。特許文献1では、たとえば、空孔の大きさは、焼付電極層の厚み方向で10~50μm程度、焼付電極層の幅方向で30~100μm程度とされている。また、空孔の内壁はガラスで覆われ、その厚みは0.1~5μm程度とされる。
上述した空孔の存在により、焼付電極層のヤング率を低くすることができる。したがって、積層セラミックコンデンサの実装状態において、外部から機械的、熱的応力が加えられた場合、焼付電極層が柔軟に変形して、外部からの応力を緩和することができ、その結果、特許文献1では、外部応力に強い、高信頼性で高性能の積層セラミックコンデンサを提供することができる、とされている。
特開平5-3132号公報
セラミック電子部品の小型化に伴い、外部電極、特に焼付電極層の薄層化を進めなければならない。しかしながら、特許文献1に記載の技術を適用して、空孔を焼付電極層に存在させながら、焼付電極層を薄層化すると、空孔の存在が焼付電極層の緻密性を阻害する。
そこで、この発明の目的は、空孔の存在に頼ることなく、セラミック電子部品の実装状態において、外部からの機械的、熱的応力を緩和することができる外部電極を備える、セラミック電子部品を提供しようとすることである。
この発明は、内部電極を有しかつ内部電極の一部が表面に露出している、セラミック素体と、セラミック素体の表面の一部に設けられ、内部電極と電気的に接続される、外部電極と、を備える、セラミック電子部品に向けられる。
上記外部電極は、導電性金属およびガラスを含む焼付電極層と、焼付電極層の表面に設けられためっき膜と、を含み、焼付電極層は、導電性金属からなる金属部と、金属部に接する状態で分布する、ガラスからなるガラス部と、を含む。
上述した技術的課題を解決するため、この発明は、ガラス部に、金属部とガラス部との界面を起点として、ガラス部の内部方向に向かうクラックが存在し、焼付電極層の表面には、金属部が存在しない金属欠損部が存在し、金属欠損部は、セラミック素体のモース硬度以下のモース硬度を有する材料を含むことを特徴としている。
この発明によれば、焼付電極層におけるガラス部には、金属部とガラス部との界面を起点として、ガラス部の内部方向に向かうクラックが形成される。クラックは、焼付電極層の緻密性を実質的に阻害することなく、セラミック電子部品の実装状態において、外部から機械的、熱的応力を緩和するように作用するため、セラミック電子部品を、外部応力に対して強いものとすることができる。
この発明の一実施形態によるセラミック電子部品としての積層セラミックコンデンサ1の一部を模式的に示す断面図である。 図1に示した積層セラミックコンデンサ1を製造する実験例において、焼付電極層12をブラスト処理した後であって、めっき膜を形成する前の段階での焼付電極層12の断面をSEM/EDXにて撮影した写真を示す図である。 図2に示した実験例において、焼付電極層12を形成した後において、ガラス部18が表面に浮いている状態にある焼付電極層12の断面をSEM/EDXにて撮影した写真を示す図である。 図2に示した実験例において、焼付電極層12をブラスト処理した後、投射材の付着による金属欠損部22が生じた状態にある焼付電極層12の断面をSEM/EDXにて撮影した写真を示す図である。
この発明に係るセラミック電子部品を説明するにあたり、セラミック電子部品の一例としての積層セラミックコンデンサを採り上げる。
図1を参照して、積層セラミックコンデンサ1は、誘電体セラミックからなる積層された複数のセラミック層2を含むセラミック素体3を備えている。セラミック素体3は、互いに対向する第1の主面5および第2の主面6と、それらの間を接続する第1の端面7および、図示しないが、第1の端面7に対向する第2の端面とを有し、さらに、図示しないが、図1紙面に対して平行に延びかつ互いに対向する第1の側面および第2の側面を有する。
セラミック素体3は、さらに、セラミック層2間の複数の界面に沿ってそれぞれ配置される各々複数の第1の内部電極9および第2の内部電極10を備えている。セラミック素体3は、第1の内部電極9と第2の内部電極10との間にセラミック層2を介在させながら、セラミック層2と第1の内部電極9および第2の内部電極10のいずれか一方とが積層方向に沿って交互に配置された積層構造を有している。
第1の内部電極9は、図示した第1の端面7にまで引き出され、ここで第1の内部電極9の端縁がセラミック素体3の表面に露出している。他方、第2の内部電極10は、図示しない第2の端面にまで引き出され、ここで第2の内部電極10の端縁がセラミック素体3の表面に露出している。内部電極9および10は、導電成分として、たとえばニッケルを含んでいる。
図示した外部電極、すなわち第1の外部電極11は、セラミック素体3の表面の一部である第1の端面7を覆うように設けられ、第1の内部電極9と電気的に接続されている。図示しないが、第1の外部電極11に対向する第2の外部電極は、セラミック素体3の表面の一部である第2の端面を覆うように設けられ、第2の内部電極10と電気的に接続されている。第1の外部電極11と第2の外部電極とは実質的に同様の構成を有している。したがって、以下には、第1の外部電極11の構成について詳細に説明し、第2の外部電極の構成については説明を省略する。
第1の外部電極11は、第1の端面7からこれに隣接する第1および第2の主面5および6ならびに第1および第2の側面の各一部にまで延びるように設けられている。外部電極11は、たとえば銅のような導電性金属およびガラスを含む焼付電極層12と、焼付電極層12の表面に設けられためっき膜13と、を含む。めっき膜13は、たとえば、ニッケル層14およびその上の錫層15から構成される。
第1の外部電極11を設けるため、セラミック素体3における内部電極9が露出している部分を覆うように、導電性金属およびガラスを含む導電性ペーストを塗布し、焼き付けることによって、焼付電極層12を形成する工程と、焼付電極層12の表面に、めっき膜13を電気めっき法により形成する工程と、が実施される。さらに、焼付電極層12を形成した後であって、めっき膜13を形成する前に、焼付電極層12の表面をバレル処理またはブラスト処理する工程が実施される。
上述のバレル処理またはブラスト処理において、好ましくは、セラミック素体3における焼付電極層12から露出した部分のモース硬度以下のモース硬度の粉体が用いられる。このように、粉体のモース硬度が、セラミック素体3における焼付電極層12から露出した部分のモース硬度、すなわち、セラミック層2のモース硬度と同等か、これより低く選ばれることにより、セラミック素体3において欠けや割れを生じにくくすることができる。
セラミック層2がたとえばチタン酸バリウムからなる場合、そのモース硬度は8~8.5である。したがって、粉体のモース硬度は、好ましくは、8.5以下とされ、より好ましくは、7.5以下とされる。
焼付電極層12は、前述したように、導電性金属およびガラスを含む導電性ペーストを塗布し、焼き付けることによって、形成される。したがって、焼付電極層12は、図2に示すように、導電性金属からなる金属部17と、金属部17に接する状態で分布する、ガラスからなるガラス部18と、を含む。図2において、明度のより低い領域がガラス部18である。焼付電極層12中のガラス量は17体積%以上であることが好ましい。
上述したバレル処理またはブラスト処理により、焼付電極層12におけるガラス部18には、図2に示すように、金属部17とガラス部18との界面を起点として、ガラス部18の内部方向に向かうクラック19が形成される。なお、図2において、クラック19をより明瞭に表示するため、太線でクラック19をなぞっている。クラック19は、積層セラミックコンデンサ1の実装状態において、外部から機械的、熱的応力を緩和するように作用するため、積層セラミックコンデンサ1を、外部応力に強いものとすることができる。また、クラック19は、焼付電極層12の緻密性を実質的に阻害することはない。
バレル処理またはブラスト処理が実施された後、前述したように、焼付電極層12の表面に、めっき膜13を電気めっき法により形成する工程が実施される。より具体的には、まず、ニッケルめっきが施されることによって、ニッケル層14が形成され、次いで、錫めっきが施されることによって、錫層15が形成される。
電気めっき法を実施する場合、焼付電極層12の表面に金属ができるだけ連続して存在していることが好ましい。言い換えると、焼付電極層12の表面において、金属部17が存在しない金属欠損部をできるだけ少なくすることが好ましい。
上述の焼付電極層12の表面での金属欠損部は、典型的には、焼付電極層12に含まれるガラスが、たとえば浮いたりして、焼付電極層12の表面にまで達することによって生じ得る。図3において、焼付電極層12の表面にまで達したガラスによる金属欠損部21がいくつか示されている。なお、図3において、ガラスによる金属欠損部21をより明瞭に表示するため、当該金属欠損部21にハッチングを加えている。
焼付電極層12の表面での金属欠損部は、また、バレル処理またはブラスト処理において用いた粉体が焼付電極層12に付着することによっても生じ得る。図4において、粉体の付着による金属欠損部22がいくつか示されている。なお、図4において、粉体の付着による金属欠損部22をより明瞭に表示するため、当該金属欠損部22にハッチングを加えている。
ガラスによる金属欠損部21は、ガラスが非導電性であるため、焼付電極層12の表面に非導電性領域を形成する。粉体の付着による金属欠損部22は、粉体が、たとえば、ジルコンやジルコニアを材質とするものであり、したがって、非導電性であるため、焼付電極層12の表面に非導電性領域を形成する。
このような金属欠損部21または22は、焼付電極層12の表面への電気めっき法によるめっき膜13の析出を阻害する。その結果、めっき膜13の形成後に、はんだ爆ぜ(焼付電極層12またはめっき膜13中に浸入しためっき液がはんだ付け時の熱によりガス化して噴出するに伴ってはんだボールが飛散する現象)を生じさせ得る。はんだ爆ぜを生じさせないようにするには、金属欠損部21または22は、できるだけ形成されないようにすることが望ましい。
金属欠損部21または22の発生、増加、消滅および減少は、バレル処理またはブラスト処理において用いた粉体の粒子形状に関係することがわかった。
粉体の粒子形状が不定形、典型的には角張った形状であるとき、ガラスによる金属欠損部21については、ここにおけるガラスを砕き、これを除去することができる。すなわち、ガラスによる金属欠損部21を消滅または減少させることができる。しかしながら、角張った粒子形状の粉体は、粉体自身がチッピングで細かく砕かれるため、これが焼付電極層12の表面に付着しやすくなり、粉体の付着による金属欠損部22を発生または増加させる。また、特にブラスト処理を実施する場合には、角張った粒子形状の粉体(投射材)は、焼付電極層12の表面に突き刺さりやすく、このことも、粉体の付着による金属欠損部22を発生または増加させる。
他方、粉体の粒子形状が球状であるとき、バレル処理またはブラスト処理において、粉体が焼付電極層12の表面に存在する金属部17を圧し潰すように作用することによって、焼付電極層12の表面における金属部17の面積を広げるとともに、粉体はガラス部18を砕き、これを除去するため、焼付電極層12の最表面における金属占有率が高くなる。また、粉体は、その粒子形状が球状であるとき、焼付電極層12の表面に付着しにくい。その結果、焼付電極層12の表面におけるガラスによる金属欠損部21および粉体による金属欠損部22を減少または消滅させる。
また、粉体の粒子形状が球状であるとき、焼付電極層12が過度に削られることを防止でき、そのため、焼付電極層12における、セラミック素体3の稜線部分を跨いで延びる部分の厚みを確保しやすい。したがって、積層セラミックコンデンサ1の信頼性を維持することができる。
次に、この発明における好ましい実施形態を見出すために実施した実験例について説明する。
チタン酸バリウムからなる複数のセラミック層と複数の内部電極とからなる積層構造を有する積層セラミックコンデンサのためのセラミック素体を用意した。一方、銅粉末とガラス粉末とをアクリルワニス中に分散させた導電性ペーストを用意した。
次に、内部電極と電気的に接続される外部電極を設けるため、導電性ペーストを、セラミック素体の表面の一部にディップ法にて印刷し、乾燥した後、ベルト炉で焼成した。これによって、内部電極との電気的接続およびセラミック素体との機械的固着が図られた外部電極の下地となる焼付電極層を得た。焼付電極層中のガラス量は22体積%とした。
その後、表1に示した「投射材」を用いて、焼付電極層の表面をサンドブラスト処理した。表1には、「投射材」について、「材質」、「粒子形状」および「モース硬度」が示されている。なお、サンドブラスト処理における最適条件を見出すため、事前に焼付電極層に含まれるガラスと同じガラスからなるガラス板を準備し、ガラス板が投射材の衝撃力で削れる、すなわち、ガラス板に微小クラックが入り、ガラス板が割れながら切削されるよう、投射材の吐出量や吐出速度を調整した。なお、短時間で均一に処理するためには、投射材としては、平均粒径が120μm以下のものを使用するのがよいことがわかった。
次に、サンドブラスト処理後の焼付電極層の表面に、電気めっき法により、ニッケルめっきおよび錫めっきを順次施し、はんだ実装可能な外部電極を備える積層セラミックコンデンサを完成させた。
このようにして得られた試料としての積層セラミックコンデンサについて、表1に示すように、「ガラス部クラック」、「たわみ試験(クラック発生)」および「素体の欠け割れ」を評価した。
より具体的には、「ガラス部クラック」は、外部電極をCP断面加工し、SEM/EDXにて、電極断面を観察し、焼付電極層のガラス部においてクラックが「あり」か、「なし」か、を評価したものである。
「たわみ試験」は、20個の積層セラミックコンデンサに対し、たわみ強度試験を実施し、クラックが発生した試料数を求めたものである。
「素体の欠け割れ」は、10000個の積層セラミックコンデンサの外観を観察し、セラミック素体において欠けや割れが発生している試料の割合を求めたものである。
表1を参照して、サンドブラスト処理を施さなかった試料5は、比較例となるべきもので、当然のことながら、「ガラス部クラック」については「なし」で、「素体の欠け割れ」についても「0%」となった。また、「たわみ試験」では、20個中11個の試料でクラックの発生が認められた。
これに対して、サンドブラスト処理を施した試料1~4では、すべて、「ガラス部クラック」は「あり」となった。
「ガラス部クラック」以外の項目について、試料1~4間で比較すると、「モース硬度」がチタン酸バリウムの8~8.5と同等の8~8.5の投射材を用いた試料1および2では、「たわみ試験」において、20個の積層セラミックコンデンサのうち、クラックが発生したのは、2~3個と少なく、「素体の欠け割れ」については、0.3~0.8%の試料で欠け割れが発生したにすぎなかった。さらに、「モース硬度」がチタン酸バリウムの8~8.5より低い7.5の投射材を用いた試料3および4では、「たわみ試験」において、クラックが発生した試料は無く、「素体の欠け割れ」についても、欠け割れが発生した試料は無かった。
上述の実験結果から、投射材のモース硬度は、8.5以下であることが好ましく、7.5以下であることがより好ましいことがわかる。
なお、表1には示されないが、「モース硬度」がチタン酸バリウムの8~8.5より高い、たとえば9のZr/Al/Si複合酸化物からなる投射材を用いた場合には、「たわみ試験」において、20個の積層セラミックコンデンサのすべてでクラックが発生し、「素体の欠け割れ」については、20%強の試料で欠け割れが発生した。
表1において、上述の試料1と試料2との間で比較すると、「たわみ試験」および「素体の欠け割れ」の各々について、差異を見出すことができる。すなわち、「たわみ試験」について、試料1では「3/20」であり、試料2では「2/20」である。「素体の欠け割れ」について、試料1では「0.8%」であり、試料2では「0.3%」である。この原因は、「投射材」の「粒子形状」にあると推測することができる。
上述の「投射材」の「粒子形状」について、さらに検討した。より具体的には、試料としての積層セラミックコンデンサについて、表2に示すように、「金属欠損部最大長さ」および「はんだ爆ぜ(スプレー状)」を評価した。
「金属欠損部最大長さ」は、外部電極をCP断面加工し、SEM/EDXにて、ニッケルめっき層と焼付電極層との界面を3個の電極について観察し、焼付電極層の表面における金属欠損部の最大長さを求めたものである。金属欠損部には、ガラスによる金属欠損部と粉体の付着による金属欠損部とがある。
「はんだ爆ぜ」は、1000個の試料のうち、スプレー状のはんだ爆ぜが生じた試料の個数を求めたものである。
表1に示した「投射材」の「粒子形状」が、表2に転記されている。表2において注目すべきは、表1に示した「投射材」の「モース硬度」が同じでありながら、「投射材」の「粒子形状」が「不定形」または「球状」というように異なっている試料同士の比較である。すなわち、試料1と試料2との比較、試料3と試料4との比較である。
試料1および3は、それぞれ、試料2および4に比べて、「金属欠損部最大長さ」について、より大きい値を示している。その結果、「はんだ爆ぜ」についても、試料1および3は、「100個以上」となっている。試料2および4は、「はんだ爆ぜ」については、それぞれ、「3個」および「2個」というように、一桁の小さい数値となっている。
これは、試料1および3のように、「投射材」の「粒子形状」が「不定形(角状)」であるとき、ガラスによる金属欠損部については、消滅または減少させることができるが、粉体自身がチッピングで細かく砕かれるため、これが焼付電極層の表面に付着しやすくなり、粉体の付着による金属欠損部を発生または増加させるためである。図4は、試料3の焼付電極層を撮影したものである。
他方、試料2および4のように、「投射材」の「粒子形状」が「球状」であるとき、投射材が焼付電極層の表面に存在する金属部を圧し潰すように作用することによって、焼付電極層の表面における金属部の面積を広げるとともに、投射材はガラス部を砕き、これを除去するため、「金属欠損部最大長さ」が1.7μmおよび1.2μmと短くなり、焼付電極層の最表面における金属占有率が高くなる。そのため、「はんだ爆ぜ」について、それぞれ、「3個」および「2個」というように、一桁の小さい数値となっている。このことから、「金属欠損部最大長さ」は1.7μm以下であることが好ましいことがわかる。なお、図2は、試料4の焼付電極層を撮影したものである。
なお、サンドブラスト処理を施さなかった試料5については、焼付電極層の表面に存在するガラスによる金属欠損部がそのまま維持されるので、「金属欠損部最大長さ」については、試料1および3よりも大きい値を示し、その結果、「はんだ爆ぜ」についても、試料5は、「100個以上」となっている。図3は、試料5の焼付電極層を撮影したものである。
以上、この発明に係るセラミック電子部品として、積層セラミックコンデンサを例示して説明したが、この発明は、セラミック素体を備えるとともに、外部電極として、導電性ペーストを用いて形成される焼付電極層およびその上に電気めっき法により形成されるめっき膜を備えるものであれば、他のセラミック電子部品にも適用することができる。
また、外部電極に備える焼付電極層は、セラミック素体の表面に接するように設けられるものに限らず、セラミック素体の表面上に焼付電極層以外の下地電極層が設けられ、この下地電極層上に焼付電極層が設けられてもよい。
また、この明細書に記載の各実施形態は、例示的なものであり、異なる実施形態間において、構成の部分的な置換または組み合わせが可能である。
1 積層セラミックコンデンサ
2 セラミック層
3 セラミック素体
9,10 内部電極
11 外部電極
12 焼付電極層
13 めっき膜
14 ニッケル層
15 錫層
17 金属部
18 ガラス部
19 クラック
21 ガラスによる金属欠損部
22 粉体の付着による金属欠損部

Claims (4)

  1. 内部電極を有しかつ前記内部電極の一部が表面に露出している、セラミック素体と、
    前記セラミック素体の表面の一部に設けられ、前記内部電極と電気的に接続される、外部電極と、
    を備え、
    前記外部電極は、導電性金属およびガラスを含む焼付電極層と、前記焼付電極層の表面に設けられためっき膜と、を含み、
    前記焼付電極層は、前記導電性金属からなる金属部と、前記金属部に接する状態で分布する、前記ガラスからなるガラス部と、を含み、
    前記ガラス部には、前記金属部と前記ガラス部との界面を起点として、前記ガラス部の内部方向に向かうクラックが存在し、
    前記焼付電極層の表面には、前記金属部が存在しない金属欠損部が存在し、前記金属欠損部は、前記セラミック素体のモース硬度以下のモース硬度を有する材料を含む、
    セラミック電子部品。
  2. 前記金属欠損部は、前記ガラスを含む、請求項に記載のセラミック電子部品。
  3. 前記金属欠損部の、前記焼付電極層の表面における最大長さは1.7μm以下である、請求項1または2に記載のセラミック電子部品。
  4. 前記セラミック素体は、積層された複数のセラミック層と前記セラミック層間の複数の界面に沿ってそれぞれ配置された複数の前記内部電極とからなる積層構造を有する、請求項1ないし3のいずれかに記載のセラミック電子部品。
JP2020157976A 2020-09-19 2020-09-19 セラミック電子部品 Active JP7444006B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020157976A JP7444006B2 (ja) 2020-09-19 2020-09-19 セラミック電子部品
CN202110922267.6A CN114255987A (zh) 2020-09-19 2021-08-11 陶瓷电子部件
US17/463,759 US11488780B2 (en) 2020-09-19 2021-09-01 Ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020157976A JP7444006B2 (ja) 2020-09-19 2020-09-19 セラミック電子部品

Publications (2)

Publication Number Publication Date
JP2022051584A JP2022051584A (ja) 2022-04-01
JP7444006B2 true JP7444006B2 (ja) 2024-03-06

Family

ID=80741752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020157976A Active JP7444006B2 (ja) 2020-09-19 2020-09-19 セラミック電子部品

Country Status (3)

Country Link
US (1) US11488780B2 (ja)
JP (1) JP7444006B2 (ja)
CN (1) CN114255987A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7444006B2 (ja) * 2020-09-19 2024-03-06 株式会社村田製作所 セラミック電子部品
WO2024034187A1 (ja) * 2022-08-10 2024-02-15 太陽誘電株式会社 電子部品、回路基板、電子機器および電子部品の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005050895A (ja) 2003-07-30 2005-02-24 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
JP2008251990A (ja) 2007-03-30 2008-10-16 Tdk Corp 電子部品の製造方法
JP2018056266A (ja) 2016-09-28 2018-04-05 株式会社村田製作所 電子部品の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2867748B2 (ja) 1991-06-25 1999-03-10 三菱マテリアル株式会社 チップ型積層セラミックスコンデンサ
JP4192796B2 (ja) * 2004-02-02 2008-12-10 株式会社村田製作所 積層セラミックコンデンサおよびその実装構造
JP2012033621A (ja) * 2010-07-29 2012-02-16 Kyocera Corp 積層セラミックコンデンサ
JP5939475B2 (ja) * 2012-02-29 2016-06-22 株式会社村田製作所 導電性ペースト、及び電子部品、並びに電子部品の製造方法
JP6171937B2 (ja) * 2012-10-19 2017-08-02 東レ株式会社 離型用二軸配向ポリエステルフィルム
KR101699389B1 (ko) * 2013-04-25 2017-01-24 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서 및 그 제조방법
JP2018049883A (ja) * 2016-09-20 2018-03-29 株式会社村田製作所 積層セラミック電子部品
US10395827B2 (en) * 2016-09-28 2019-08-27 Murata Manufacturing Co., Ltd. Electronic component
JP2018067568A (ja) * 2016-10-17 2018-04-26 株式会社村田製作所 積層セラミックコンデンサの製造方法
KR102105345B1 (ko) * 2016-12-09 2020-04-28 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
JP7243487B2 (ja) * 2019-06-27 2023-03-22 株式会社村田製作所 積層セラミックコンデンサの製造方法
JP7444006B2 (ja) * 2020-09-19 2024-03-06 株式会社村田製作所 セラミック電子部品
JP7392616B2 (ja) * 2020-09-19 2023-12-06 株式会社村田製作所 セラミック電子部品の製造方法
JP2022123936A (ja) * 2021-02-15 2022-08-25 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005050895A (ja) 2003-07-30 2005-02-24 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
JP2008251990A (ja) 2007-03-30 2008-10-16 Tdk Corp 電子部品の製造方法
JP2018056266A (ja) 2016-09-28 2018-04-05 株式会社村田製作所 電子部品の製造方法

Also Published As

Publication number Publication date
JP2022051584A (ja) 2022-04-01
US11488780B2 (en) 2022-11-01
CN114255987A (zh) 2022-03-29
US20220093336A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
US10121595B2 (en) Multilayer ceramic electronic component
JP7444006B2 (ja) セラミック電子部品
JP7392616B2 (ja) セラミック電子部品の製造方法
KR102066884B1 (ko) 전자부품
JP6405327B2 (ja) 積層セラミックコンデンサ
KR102233547B1 (ko) 적층 세라믹 콘덴서
US8756775B2 (en) Method for smoothing a surface of an electrode
JP2019179778A (ja) 積層セラミックコンデンサおよびその実装構造
US10854388B2 (en) Ceramic electronic component, method of producing the same, and electronic component mounting substrate
JP7166834B2 (ja) 積層型キャパシタ
JP2005197530A (ja) 積層セラミック電子部品
JP2012099786A (ja) 積層型セラミックキャパシタ及びその製造方法
JP7031678B2 (ja) セラミック基板の製造方法、セラミック基板、及び、モジュール
JPH0935985A (ja) セラミック積層電子部品
JP2022123936A (ja) 積層セラミックコンデンサ
JP7178886B2 (ja) 積層セラミック電子部品及び実装基板
JP5146442B2 (ja) 電子部品及び端子電極
JP3860709B2 (ja) ガラスセラミック基板の製造方法
JP6848459B2 (ja) 積層セラミックコンデンサの製造方法
JP2019186295A (ja) 電子部品及び電子部品の作製方法
JP5536942B2 (ja) 多層セラミック基板の製造方法
JP6587727B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサ実装回路基板
WO2009110338A1 (ja) セラミック基板の製造方法およびセラミック基板
JP2022174958A (ja) 積層セラミック電子部品
JP2018170406A (ja) 積層セラミックコンデンサの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230307

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230824

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240205

R150 Certificate of patent or registration of utility model

Ref document number: 7444006

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150