JPH0935985A - セラミック積層電子部品 - Google Patents

Abstract

(57)【要約】 【課題】 デラミネーションやクラックなどの構造欠陥
が生じ難い構造を備えたセラミック積層電子部品を得
る。 【解決手段】 内部電極３ａと内部電極３ｂとの間に挟
まれているセラミック層２ａのセラミック粒子数が５未
満（但し、セラミック粒子数は、セラミック層２ａの厚
み／セラミック粒子の平均粒径）とされている構造を有
するセラミック積層電子部品。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、積層コンデンサの
ようなセラミック積層電子部品に関し、特に、セラミッ
ク焼結体の構造が改良されたセラミック積層電子部品に
関する。

【０００２】

【従来の技術】セラミック積層電子部品の製造方法の一
例として、積層コンデンサの製造方法を説明する。積層
コンデンサの製造に際しては、誘電体セラミックスより
なるセラミックグリーンシートと内部電極とを積層し、
得られた積層体を厚み方向に加圧し、焼成する。このよ
うにして得られた焼結体では、複数の内部電極がセラミ
ック層を介して厚み方向に重なり合うように配置されて
いる。次に、セラミック焼結体の両端面に、外部電極を
形成する。この外部電極は、通常、ＡｇやＡｇ−Ｐｄペ
ーストを塗布し、焼き付け、該焼き付け層上に、Ｎｉ及
びＳｎ層をメッキすることにより形成されている。

【０００３】上記のような製造方法で得られた従来の積
層コンデンサでは、得られた焼結体において、デラミネ
ーションと称されている層間剥離現象や、クラックなど
の構造欠陥が生じることがあった。その結果、このよう
な構造欠陥が発生する分だけ、良品率が低くならざるを
得なかった。

【０００４】そこで、上記のような構造欠陥を防止する
方法として、内部電極を構成するための導電ペースト
中に、セラミック層を構成するセラミック粉末と同種類
のセラミック粉末や、セラミックグリーンシート中に焼
結助剤等として含まれているガラスフリットと同種のガ
ラスフリットを混合し、それによって一体焼成後の内部
電極とセラミック層との接合強度を高める方法、あるい
は、外部電極表面にメッキ層を形成する際のメッキ液
の浸入などによる劣化を防止するために、外部電極の焼
き付け層の形成後に焼結体に樹脂を含浸する方法などが
提案されている。

【０００５】

【発明が解決しようとする課題】しかしながら、内部
電極形成用の導電ペースト中に、上記のようにセラミッ
ク粉末やガラスフリットを混合すると、電気的特性の劣
化、特に等価直列抵抗の劣化を引き起こすおそれがあ
る。

【０００６】また、の樹脂を含浸する方法は、構造欠
陥を防止する効果を一応発揮し得るものの、構造欠陥を
必ずしも十分に防止することができず、従って、より確
実な構造欠陥防止対策が強く求められている。

【０００７】本発明の目的は、デラミネーションやクラ
ックなどの構造欠陥が生じ難い構造を備えた焼結体を有
するセラミック積層電子部品を提供することにある。

【０００８】

【課題を解決するための手段】本発明は、複数の内部電
極がセラミック層を介して厚み方向に重なり合うように
配置された焼結体を有するセラミック積層電子部品にお
いて、内部電極間に位置するセラミック層の厚み方向に
沿って存在するセラミック粒子数ｎが５未満となるよう
に該セラミック層が構成されていることを特徴とする、
セラミック積層電子部品である。

【０００９】なお、上記厚み方向に沿うセラミック粒子
数ｎは、内部電極間のセラミック層の厚み／セラミック
粒子の平均粒径で表される値である。すなわち、本発明
は、内部電極間に挟まれたセラミック層が、上記のよう
にセラミック粒子数が５未満であるように構成されてい
ることを特徴とする。セラミック積層電子部品のセラミ
ック焼結体は、内部電極と、未焼成のセラミック層、例
えばセラミックグリーンシートやセラミックペースト層
とを積層し、一体焼成することにより得られる。この場
合、セラミックグリーンシートやセラミックペーストに
は、セラミック粒子だけでなく、樹脂バインダや焼結助
剤等としてのガラスフリットが含有されている。

【００１０】本発明では、内部電極間に挟まれているセ
ラミック層において、セラミック粒子数が５未満となる
ように該セラミック層が構成されているため、５個以上
の割合で存在する場合に比べて、粒子の表面積は大きく
なり、粒子単位表面積当りの粒界成分量が多くなる。こ
れにより、内部電極界面に出てくる粒界成分量が多くな
り、密着強度を効果的に高める。従って、ガラスフリッ
ト等の溶融固化物がセラミック層と内部電極との密着強
度を効果的に高めるため、得られた焼結体におけるデラ
ミネーションやクラックなどの構造欠陥を抑制すること
が可能とされている。

【００１１】すなわち、本発明は、内部電極間に挟まれ
たセラミック層において、上記セラミック粒子数を５未
満とすることにより、内部電極とセラミック層との密着
強度を高め、それによって構造欠陥を抑制したことに特
徴を有する。

【００１２】なお、本発明におけるセラミック積層電子
部品とは、積層コンデンサに限らず、セラミック多層基
板や、圧電セラミックスを用いた積層型圧電共振部品、
積層型インダクタや積層型のＣＲ複合部品などの種々の
セラミック積層電子部品を広く含むものとする。もっと
も、積層コンデンサなどの静電容量を取り出すために内
部電極を形成している場合には、内部電極の面積が該内
部電極が形成されているセラミック面のかなり大きな部
分を占める。従って、内部電極とセラミック層との密着
性が十分でないと、デラミネーションが発生し易くな
る。よって、本発明は、積層コンデンサのような容量取
り出しのための内部電極を有するセラミック積層電子部
品に好適に用いることができ、構造欠陥の発生を効果的
に防止することができる。

【００１３】さらに、前述したように、外部電極とし
て、導電ペーストを焼き付けて形成された焼き付け層上
に、メッキ層を形成した構造を用いた場合には、メッキ
に際してのメッキ液の浸入に起因する構造欠陥が生じる
ことがある。従って、このようなメッキ層を有する外部
電極を用いたセラミック積層電子部品に利用した場合、
本発明により上記構造欠陥を効果的に抑制することがで
き、好ましい。

【００１４】

【発明の実施の形態】積層コンデンサを例にとり、本発
明の一実施形態を図面を参照しつつ説明する。

【００１５】図１は、本発明の一実施形態に係る積層コ
ンデンサを示す断面図である。積層コンデンサ１は、チ
タン酸バリウム系セラミックスのような誘電体セラミッ
クスからなる焼結体２を用いて構成されている。焼結体
２は、直方体状の形状を有し、内部には、内部電極３ａ
〜３ｄがセラミック層２ａ，２ｂ，２ｃを介して重なり
合うように配置されている。内部電極３ａ，３ｃは、セ
ラミック焼結体２の一方端面２ｄに引き出されており、
内部電極３ｂ，３ｄは、他方端面２ｅに引き出されてい
る。

【００１６】セラミック焼結体２を得るにあたっては、
先ず、矩形のセラミックグリーンシートを成形し、該セ
ラミックグリーンシート上に内部電極を構成するための
導電ペーストをスクリーン印刷などにより塗布する。導
電ペーストとしては、ＡｇやＡｇ−Ｐｄ合金などの粉末
を含有するものが用いられるが、含有される導電性材料
は特に限定されるものではない。

【００１７】次に、内部電極が印刷されたセラミックグ
リーンシートを複数枚積層し、上下に適宜の枚数の無地
のセラミックグリーンシートを積層し、積層体を得る。
得られた積層体を厚み方向に加圧した後、焼成すること
により、導電ペーストの焼き付けと、セラミックスの焼
成とを行うことができ、図１に示されている一体焼成型
の焼結体２を得ることができる。

【００１８】上記焼結体２の端面２ｄ，２ｅには、それ
ぞれ、外部電極４，５が形成されている。外部電極４，
５は、焼き付け層４ａ，５ａ上に、Ｎｉメッキ層４ｂ，
５ｂ及びＳｎメッキ層４ｃ，５ｃを形成した構造を有す
る。焼き付け層４ａ，５ａは、例えばＡｇ含有導電ペー
ストを塗布し、焼き付けることにより形成されている。
使用する導電ペーストはＡｇ−Ｐｄなどの他の導電性材
料を含むものであってもよい。

【００１９】Ｎｉメッキ層４ｂ，５ｂは、Ａｇ含有導電
ペーストにより形成された焼き付け層４ａ，５ａの半田
食われを防止するために形成されており、Ｓｎメッキ層
４ｃ，５ｃは、半田付け性を高めるために形成されてい
る。

【００２０】本実施形態の積層コンデンサ１の特徴は、
上記セラミック層２ａ〜２ｃ、すなわち一対の内部電極
に挟まれているセラミック層２ａ〜２ｃが、上記厚み方
向に沿うセラミック粒子数が５未満となるように構成さ
れていることにある。すなわち、図２に拡大して示すよ
うに、内部電極３ａと、内部電極３ｂとの間に存在する
セラミック層２ａでは、セラミック粒子６が、厚み方向
に沿って平均して５個以下となるように存在している。
他方、セラミック層２ａは、上記のようにセラミックグ
リーンシートを焼成することにより構成されている。焼
成後のセラミック層２ａ中には、セラミック粒子６だけ
でなく、焼結助剤として予め混入させておいたガラスフ
リットの溶融・固化物も存在している。このガラスフリ
ットの溶融・固化物は、セラミック粒子６間の間隙（図
示において矢印Ａで示す部分）に存在し、セラミック粒
子６同士を合着し、かつセラミック層２ａを、内部電極
３ａ，３ｂに密着させる効果を併せて持っている。

【００２１】本実施形態では、図２に矢印Ａ１で示す間
隙部分、すなわちセラミック層２ａと内部電極３ａ，３
ｂとを密着させるように機能する間隙部分の全間隙に対
する割合が高められている。すなわち、ガラスフリット
の溶融・固化物が、上記間隙Ａ１に相対的に高い割合で
存在している。従って、内部電極３ａ，３ｂとセラミッ
ク層２ａとの密着強度が効果的に高められる。他のセラ
ミック層２ｂ，２ｃにおいても、同様に、セラミック粒
子が厚み方向に沿って平均して５個以下の割合で存在す
るように構成されているため、セラミック層と内部電極
との密着性が高められている。

【００２２】他方、内部電極３ａ，３ｂ間に、図３に示
すように、厚み方向に沿ってセラミック粒子１１が６個
以上存在するようにセラミック層１２が構成されている
場合には、間隙Ｂがセラミック層１２内に多数存在する
ことになる。そのため、内部電極３ａ，３ｂに接する部
分の間隙Ｂ１の割合が相対的に少なくなり、従って、ガ
ラスフリットの溶融・固化物によるセラミック層１２と
内部電極３ａ，３ｂとの間の密着強度が十分に高められ
ないことがある。

【００２３】これに対して、本実施形態では、焼結体２
において、前述のように、内部電極と内部電極間に挟ま
れたセラミック層２ａ〜２ｃとの密着性が高められてい
るため、デラミネーションやクラックなどの構造欠陥が
生じ難いことがわかる。

【００２４】なお、外部電極４，５は、上記メッキ層４
ｂ，４ｃ，５ｂ、５ｃを有し、メッキ層４ｂ〜５ｃの形
成に際しては、強酸などのメッキ液中にセラミック焼結
体２を浸漬する必要がある。このメッキ液への浸漬に際
し、従来、内部電極とセラミック層との界面からメッキ
液がセラミック焼結体２内に浸入し、デラミネーション
やクラック等の構造欠陥を引き起こしがちであるという
問題があった。これに対して、本実施形態では、上記の
ように内部電極３ａ〜３ｄとセラミック層２ａ〜２ｃと
の密着強度が高められているため、メッキ液の浸入が生
じ難く、従って、メッキ液の浸入に起因するクラックの
拡大やデラミネーションの発生を抑制することも可能と
なる。

【００２５】なお、上記実施形態では、外部電極４，５
として、メッキ層を有するものを示したが、本発明のセ
ラミック積層電子部品は、メッキ層を有しない外部電極
にも適用することができる。

【００２６】また、内部電極が引き出されている端面に
外部電極が形成されているセラミック積層電子部品だけ
でなく、内部電極をビアホール電極などにより外表面に
引き出している構造を有するセラミック積層電子部品に
も適用することができる。

【００２７】さらに、本発明では、従来の焼結体に樹脂
を含浸する方法を併用してもよく、それによって、構造
欠陥の発生をより効果的に防止することができる。

【００２８】

【実施例】図１に示した積層コンデンサ１として、内部
電極３ａ〜３ｄ間のセラミック層２ａ〜２ｃの厚みが５
μｍであり、セラミック焼結体２の寸法が、３．２×
１．６×１．２５ｍｍのものを、内部電極間に挟まれて
いるセラミック層２ａ〜２ｃのセラミック粉末の粒径及
び上記セラミック粒子数を下記の表１に示すように種々
異ならせて作製した。使用した誘電体セラミックスはチ
タン酸バリウム系誘電体セラミックスであり、内部電極
３ａ〜３ｄの形成に際しては、Ｎｉ粉末を含有する導電
ペーストを用いた。

【００２９】

【表１】

【００３０】上記のようにして得られた試料番号１〜６
の積層コンデンサにつき、デラミネーションやクラック
などの構造欠陥が発生しているか否かを顕微鏡下におい
て観察した。結果を、表１に併せて示す。

【００３１】表１から明らかなように、セラミック層２
ａ〜２ｃにおける厚み方向に沿うセラミック粒子数が
５．０以下の場合、構造欠陥発生率が１００ｐｐｍ以下
と非常に低いのに対し、試料番号１では、セラミック粒
子数が７．１であるためか、構造欠陥発生率が０．３％
と非常に高いことがわかる。従って、表１の結果から、
厚み方向に沿うセラミック粒子数を５．０以下とするこ
とにより、構造欠陥の発生を効果的に抑制し得ることが
わかる。

【００３２】

【発明の効果】以上のように、本発明によれば、内部電
極間に存在するセラミック層の厚み方向に沿う上記セラ
ミック粒子数が５未満とされているため、内部電極間に
存在するセラミック層と内部電極との間の密着強度が効
果的に高められる。従って、デラミネーションやクラッ
クなどの構造欠陥が生じ難い、信頼性に優れたセラミッ
ク積層電子部品を提供することが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る積層コンデンサを示
す断面図。

【図２】図１に示した積層コンデンサにおける内部電極
間に挟まれたセラミック層を説明するための模式的拡大
断面図。

【図３】従来の積層コンデンサにおける内部電極間のセ
ラミック層の構造を説明するための模式的拡大断面図。

【符号の説明】

１…積層コンデンサ（セラミック積層電子部品） ２…焼結体 ２ａ〜２ｃ…内部電極間のセラミック層 ３ａ〜３ｄ…内部電極 ４，５…外部電極 ６…セラミック粒子 ７…ガラスフリット溶融硬化物 Ａ…間隙 Ａ１…内部電極と接する部分の間隙

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数の内部電極がセラミック層を介して
   厚み方向に重なり合うように配置された焼結体を有する
   セラミック積層電子部品において、 前記内部電極間に位置するセラミック層の厚み方向に沿
   って存在するセラミック粒子数ｎ（但し、セラミック粒
   子数ｎはセラミック層の厚み／セラミック粒子の平均粒
   径）が５未満となるように該セラミック層が構成されて
   いることを特徴とする、セラミック積層電子部品。