JP2017028254A - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP2017028254A
JP2017028254A JP2016102132A JP2016102132A JP2017028254A JP 2017028254 A JP2017028254 A JP 2017028254A JP 2016102132 A JP2016102132 A JP 2016102132A JP 2016102132 A JP2016102132 A JP 2016102132A JP 2017028254 A JP2017028254 A JP 2017028254A
Authority
JP
Japan
Prior art keywords
moles
less
dielectric
dielectric layer
end surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016102132A
Other languages
English (en)
Other versions
JP6900157B2 (ja
Inventor
信弥 磯田
shinya Isoda
信弥 磯田
達也 和泉
Tatsuya Izumi
達也 和泉
平田 朋孝
Tomotaka Hirata
朋孝 平田
康弘 西坂
Yasuhiro Nishizaka
康弘 西坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to CN201610532265.5A priority Critical patent/CN106356191B/zh
Priority to US15/204,110 priority patent/US10008327B2/en
Priority to KR1020160087079A priority patent/KR101835391B1/ko
Publication of JP2017028254A publication Critical patent/JP2017028254A/ja
Application granted granted Critical
Publication of JP6900157B2 publication Critical patent/JP6900157B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

【課題】限られた寸法の積層体において内部電極層の枚数を多くすることができるように誘電体層の薄層化を実現することができ、かつ、信頼性の高い積層セラミックコンデンサを提供する。
【解決手段】積層セラミックコンデンサ10は、積層された複数の誘電体層14と複数の内部電極層16とを有する直方体状の積層体12を備え、誘電体層14はBa、Sr、Zr、Ti、Hfを含み、Caを任意で含むペロブスカイト型構造からなり、さらにVを含み、Srのモル数/(Baのモル数+Caのモル数+Srのモル数)が0.6から0.95であり、Zrのモル数/(Zrのモル数+Tiのモル数+Hfのモル数)が0.9から0.98であり、誘電体層14の厚みは1μm以下であり、誘電体層14を構成する誘電体粒子の平均粒径は0.8μm以下である。
【選択図】図2

Description

この発明は、積層セラミックコンデンサに関し、特に、積層された複数の誘電体層および複数の内部電極層を有する積層体と、内部電極層に電気的に接続されるように積層体の端面に形成された外部電極とを備えた積層セラミックコンデンサに関する。
積層セラミックコンデンサは、誘電体層と内部電極層とが交互に積層された素体を含む。内部電極層は、一対の内部電極層が交互に素体の両端面からそれぞれ露出するように形成される。交互に積層される一方の内部電極層は、素体の一方の端面を覆うように形成された端子電極の内側に対して電気的に接続してある。また、交互に積層される他方の内部電極層は、素体の他方の端面を覆うように形成された端子電極の内側に対して電気的に接続してある。このようにして、素体の両端に形成された端子電極間に静電容量が形成される(特許文献1参照)。
特開2015−62216号公報
近年、積層セラミックコンデンサの小型化がますます進んでいる。積層セラミックコンデンサの小型化が進むと、積層体内部における内部電極層の枚数が制限され、必要とする静電容量を得ることができなくなる。積層セラミックコンデンサに寸法制限がある中で、内部電極層の枚数を増やすためには、内部電極層で挟まれる誘電体層をより薄層化することが求められる。一方で、誘電体層の薄層化が進むと、積層セラミックコンデンサの信頼性の一つである絶縁性を保つことができなくなるという問題がある。
それゆえに、この発明の主たる目的は、限られた寸法の積層体において内部電極層の枚数を多くすることができるように誘電体層の薄層化を実現することができ、かつ、信頼性の高い積層セラミックコンデンサを提供することである。
この発明にかかる積層セラミックコンデンサは、直方体状の積層体を備え、
積層体は、積層された複数の誘電体層と複数の内部電極層とを有し、さらに、積層方向に相対する第1の主面および第2の主面と、積層方向に直交する幅方向に相対する第1の側面および第2の側面と、積層方向および幅方向に直交する長さ方向に相対する第1の端面および第2の端面とを有し、
第1の端面を覆い、第1の端面から延伸して第1の主面、第2の主面、第1の側面および第2の側面を覆って配置された第1の外部電極と、
第2の端面を覆い、第2の端面から延伸して第1の主面、第2の主面、第1の側面および第2の側面を覆って配置された第2の外部電極とを備え、
誘電体層は
Ba、Sr、Zr、Ti、Hfを含み、Caを任意で含むペロブスカイト型構造からなり、さらにVを含み、
Srのモル数/(Baのモル数+Caのモル数+Srのモル数)が0.6から0.95であり、
Zrのモル数/(Zrのモル数+Tiのモル数+Hfのモル数)が0.9から0.98であり、
誘電体層の厚みは1μm以下であり、
誘電体層を構成する誘電体粒子の平均粒径は0.8μm以下であることを特徴とする、積層セラミックコデンサである。
また、この発明にかかる積層セラミックコンデンサは、直方体状の積層体を備え、
積層体は、積層された複数の誘電体層と複数の内部電極層とを有し、さらに、積層方向に相対する第1の主面および第2の主面と、積層方向に直交する幅方向に相対する第1の側面および第2の側面と、積層方向および幅方向に直交する長さ方向に相対する第1の端面および第2の端面とを有し、
第1の端面を覆い、第1の端面から延伸して第1の主面、第2の主面、第1の側面および第2の側面を覆って配置された第1の外部電極と、
第2の端面を覆い、第2の端面から延伸して第1の主面、第2の主面、第1の側面および第2の側面を覆って配置された第2の外部電極とを備え、
誘電体層は、前記積層体を溶剤により溶解した場合、
Ba、Sr、Zr、Ti、Hfを含み、Caを任意で含むペロブスカイト型構造からなり、さらにVを含み、
Srのモル数/(Baのモル数+Caのモル数+Srのモル数)が0.6から0.95であり、
Zrのモル数/(Zrのモル数+Tiのモル数+Hfのモル数)が0.9から0.98であり、
誘電体層の厚みは1μm以下であり、
誘電体層を構成する誘電体粒子の平均粒径は0.8μm以下であることを特徴とする、積層セラミックコデンサである。
この発明にかかる積層セラミックコンデンサにおいて、積層体の長さ方向の寸法が0.25mm以下であり、積層方向の寸法が0.125mm以下であり、幅方向の寸法が0.125mm以下であることが好ましい。
また、この発明にかかる積層セラミックコンデンサにおいて、誘電体粒子の平均粒径は、0.6μm以下であり、誘電体層はさらにSi、Mnを含み、Siのモル数/Mnのモル数は、0.8以上1.0以下であることが好ましい。
また、この発明にかかる積層セラミックコンデンサにおいて、(誘電体粒子径の標準偏差/誘電体粒子の平均粒子径)×100で表されるCV値が47%以下であることが好ましい。
この発明にかかる積層セラミックコンデンサにおいて、
誘電体層は、
SiとMnとを含み、
さらに、Reで表されるLa、Ce、PrまたはNdの少なくとも1種以上を含み、
(Baのモル数+Caのモル数+Srのモル数+Reのモル数)/(Zrのモル数+Tiのモル数+Hfのモル数)が1.00以上1.03以下であり、
Baのモル数/(Baのモル数+Caのモル数+Srのモル数)が0.05以上0.40以下であり、
Caのモル数/(Baのモル数+Caのモル数+Srのモル数)が0.00以上0.35以下であり、
Tiのモル数/(Zrのモル数+Tiのモル数+Hfのモル数)が0.02以上0.10以下であり、
Siのモル数/(Zrのモル数+Tiのモル数+Hfのモル数)が0.1以上4.0以下であり、
Mnのモル数/(Zrのモル数+Tiのモル数+Hfのモル数)が0.1以上4.0以下であり、
Vのモル数/(Zrのモル数+Tiのモル数+Hfのモル数)が0.01以上0.3以下であり、
Reのモル数/(Zrのモル数+Tiのモル数+Hfのモル数)が0.0以上3.0以下であることが好ましい。
また、この発明に係る積層セラミックコンデンサにおいて、誘電体層には、Alが含まれていないことが好ましい。
また、この発明にかかる誘電体セラミック材料の原料粉末を混合したスラリーは、
上述のいずれかに記載の積層セラミックコンデンサを作製するための原料スラリーであって、
原料スラリーは、Ba、Ca、Sr、Zr、Ti、Hfを含む原料粉末の凝集粒径(D50)は150nm以下であることを特徴とする、原料スラリーである。
また、上記原料粉末を合成したペロブスカイト型構造は、
上述のいずれかに記載の積層セラミックコンデンサを作製するためのペロブスカイト型構造であって、Vをさらに含み、
ペロブスカイト型構造を含む第1主成分粉末は、粉末X線回折による(202)回折ピークの積分幅が0.28°以下となることを特徴とする、ペロブスカイト型構造である。
この発明にかかる積層セラミックコンデンサでは、積層体を構成する誘電体層が、Ba、Ca、Sr、Zr、Ti、Hfを含むペロブスカイト型構造とVとからなり、各成分のモル比が上述のような割合となるように配合し、誘電体層の厚みを1μm以下とし、誘電体層を構成する誘電体粒子の平均粒径を0.8μm以下とすることにより、誘電体層の薄層化を図ることができるとともに、誘電体層の絶縁性の向上を図ることができる。
この発明によれば、誘電体セラミックコンデンサの寸法が制限されても、誘電体層を薄くすることができるとともに、誘電体層の絶縁性を良好にすることができるため、積層体内の内部電極層の数を多くすることができる。したがって、制限された寸法の中で、大きい静電容量を得ることができるとともに、信頼性の高い積層セラミックコンデンサを得ることができる。
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
この発明にかかる積層セラミックコンデンサの一例を示す斜視図である。 図1に示す積層セラミックコンデンサの線II−IIにおける断面図である。 図1に示す積層セラミックコンデンサの線III−IIIにおける断面図である。 この発明にかかる積層セラミックコンデンサに用いられる積層体の断面図における誘電体粒子の観測点を示す図解図である。 この発明にかかる積層セラミックコンデンサの一例の断面の電子顕微鏡写真像を示す。
図1、図2および図3に示すように、積層セラミックコンデンサ10は、たとえば、直方体状の積層体12を備える。積層体12は、積層された複数の誘電体層14と複数の内部電極層16とを有する。さらに、積層体12は、積層方向xに相対する第1の主面12aおよび第2の主面12bと、積層方向xに直交する幅方向yに相対する第1の側面12cおよび第2の側面12dと、積層方向xおよび幅方向yに直交する長さ方向zに相対する第1の端面12eおよび第2の端面12fとを有する。この積層体12には、角部および稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体の隣接する3面が交わる部分のことであり、稜線部とは、積層体の隣接する2面が交わる部分のことである。
誘電体層14の積層方向の寸法は、0.3μm以上1.0μm以下である。誘電体層14は、外層部14aと内層部14bとを含む。外層部14aは、積層体12の第1の主面12a側および第2の主面12b側に位置し、第1の主面12aと最も第1の主面12aに近い内部電極層16との間に位置する誘電体層14、および第2の主面12bと最も第2の主面12bに近い内部電極層16との間に位置する誘電体層14である。そして、両外層部14aに挟まれた領域が内層部14bである。外層部14aの積層方向の寸法は、15μm以上、20μm以下であることが好ましい。なお、積層体12の寸法は、長さ方向Lの寸法が0.25mm以下、幅方向Wの寸法が0.125mm以下、厚み方向Tの寸法が0.125mm以下である。
図2および図3に示すように、積層体12は、複数の内部電極層16として、たとえば略矩形状の複数の第1の内部電極層16aおよび複数の第2の内部電極層16bを有する。複数の第1の内部電極層16aおよび複数の第2の内部電極層16bは、積層体12の積層方向xに沿って等間隔に交互に配置されるように埋設されている。
第1の内部電極層16aの一端側には、積層体12の第1の端面12eに引き出された引出電極部18aを有する。第2の内部電極層16bの一端側には、積層体12の第2の端面12fに引き出された引出電極部18bを有する。具体的には、第1の内部電極層16aの一端側の引出電極部18aは、積層体12の第1の端面12eに露出している。また、第2の内部電極層16bの一端側の引出電極部18bは、積層体12の第2の端面12fに露出している。
積層体12は、誘電体層14の内層部14bにおいて、第1の内部電極層16aと第2の内部電極層16bとが対向する対向電極部20aを含む。また、積層体12は、対向電極部20aの幅方向Wの一端と第1の側面12cとの間および対向電極部20aの幅方向Wの他端と第2の側面12dとの間に形成される積層体14の側部(以下、「Wギャップ」という。)20bを含む。さらに、積層体14は、第1の内部電極層16aの引出電極部18aとは反対側の端部と第2の端面12fとの間および第2の内部電極層16bの引出電極部18bとは反対側の端部と第1の端面12eとの間に形成される積層体14の端部(以下、「Lギャップ」という。)20cを含む。
ここで、積層体12の端部のLギャップ20cの長さは、20μm以上、40μm以下であることが好ましい。また、積層体12の側部のWギャップ20bの長さは、15μm以上、20μm以下であることが好ましい。
積層体12の誘電体層14は、Ba、Zr、Ti、Hfを含み、Caを任意で含むペロブスカイト型構造を含み、さらにVを含む。これらの成分の中で、特にSrとZrの比率が高く、Srのモル数/(Baのモル数+Caのモル数+Srのモル数)が0.6から0.95であり、Zrのモル数/(Zrのモル数+Tiのモル数+Hfのモル数)が0.9から0.98である。
また、ペロブスカイト型構造は、SiとMnとReとを含み、Reは、La、Ce、PrまたはNdのいずれか1種を含む成分である。この場合、
(Baのモル数+Caのモル数+Srのモル数+Reのモル数)/(Zrのモル数+Tiのモル数+Hfのモル数)が1.00以上1.03以下であり、
Baのモル数/(Baのモル数+Caのモル数+Srのモル数)が0.05以上0.40以下であり、
Caのモル数/(Baのモル数+Caのモル数+Srのモル数)が0.00以上0.35以下であり、
Tiのモル数/(Zrのモル数+Tiのモル数+Hfのモル数)が0.02以上0.10以下であり、
Siのモル数/(Zrのモル数+Tiのモル数+Hfのモル数)が0.1以上4.0以下であり、
Mnのモル数/(Zrのモル数+Tiのモル数+Hfのモル数)が0.1以上4.0以下であり、
Vのモル数/(Zrのモル数+Tiのモル数+Hfのモル数)が0.01以上0.3以下であり、
Reのモル数/(Zrのモル数+Tiのモル数+Hfのモル数)が0.0以上3.0以下である。
また、誘電体粒子径は、0.8μm以下であり、0.6μm以下であれば、さらに誘電体層14を薄層化することができる。ここで、Siのモル数/Mnのモル数は、0.8以上1.0以下であることが好ましい。また、誘電体層14には、Alが含まれていないことが好ましい。また、誘電体粒子は、0.34μm以上である。
誘電体粒子径を得るために、積層体12の長さ方向Lの1/2程度の深さにおける幅方向Wおよび厚み方向Tを含む断面(以下、「WT断面」という。)が露出するように試料が破断される。次に、セラミックスにおける誘電体粒子間の境界(以下、「粒界」という。)を明確にするために、上記試料が熱処理される。熱処理の温度は、粒成長しない温度で、かつ粒界が明確になる温度とし、本実施例においては1000℃で処理される。このようにして準備されたサンプルにおいて、図4に示すように、積層体12のWT断面の幅方向Wおよび厚み方向Tのそれぞれの1/2程度の位置で、走査型電子顕微鏡(SEM)にて誘電体層14の誘電体粒子が1万倍で観察される。得られたSEM画像から無作為に100個のグレインが抽出され、画像解析により各誘電体粒子の粒界の内側部分の面積を求めて円相当径が算出され、それが粒子径とされる。粒子径の代表値は、体積平均粒径で算出される。また、CV値は、100個の誘電体粒子の粒子径の標準偏差を平均粒径で除して算出される。ここで、CV値とは、CV値(%)=標準偏差/平均値*100で与えられる変動係数のことである。このCV値は、47%以下であることが好ましい。後述の実施例において得られた結果は、表1および表2に示した。
内部電極層16は、たとえば、Ni、Cu、Ag、Pd、Ag−Pd合金、Auなどの金属を含有している。内部電極層16は、さらに誘電体層14に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。内部電極層16の枚数は、50枚以下であることが好ましい。内部電極層16の厚みは、0.7μm以上0.3μm以下であることが好ましい。第1の内部電極層16aおよび第2の内部電極層16bは、互いに対向する対向電極部20aと、対向電極部20aから積層体12の第1の端面12eおよび第2の端面12fに引き出される引出電極部18aおよび18bを備えている。
積層体12の第1の端面12e側および第2の端面12f側には、外部電極22が形成される。外部電極22は、第1の外部電極22aおよび第2の外部電極22bを有する。
積層体12の第1の端面12e側には、第1の外部電極22aが形成される。第1の外部電極22aは、積層体12の第1の端面12eを覆い、第1の端面12eから延伸して第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12dの一部分を覆うように形成される。この場合、第1の外部電極22aは、第1の内部電極層16aの引出電極部18aと電気的に接続される。
積層体12の第2の端面12f側には、第2の外部電極22bが形成される。第2の外部電極22bは、積層体12の第2の端面12fを覆い、第2の端面12fから延伸して第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12dの一部分を覆うように形成される。この場合、第2の外部電極22bは、第2の内部電極層16bの引出電極部18bと電気的に接続される。
積層体12内においては、各対向電極部20aで第1の内部電極層16aと第2の内部電極層16bとが誘電体層14を介して対向することにより、静電容量が形成されている。そのため、第1の内部電極層16aが接続された第1の外部電極22aと第2の内部電極層16bが接続された第2の外部電極22bとの間に、静電容量を得ることができる。したがって、このような構造の積層セラミック電子部品はコンデンサとして機能する。
第1の外部電極22aは、図5に示すように、積層体12側から順に、下地電極層24aおよびめっき層26aを有する。同様に、第2の外部電極22bは、積層体12側から順に、下地電極層24bおよびめっき層26bを有する。
下地電極層24aおよび24bは、それぞれ、焼付け層、樹脂層、薄膜層などから選ばれる少なくとも1つを含むが、ここでは焼付け層で形成された下地電極層24aおよび24bについて説明する。
焼付け層は、Siを含むガラスと、金属としてのCuとを含む。焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体12に塗布して焼き付けたものであり、誘電体層14および内部電極層16を焼成した後に焼き付けたものである。焼付け層のうちの最も厚い部分の厚みは、5μm以上25μm以下であることが好ましい。
焼付け層上に、導電性粒子と熱硬化性樹脂とを含む樹脂層が形成されてもよい。樹脂層のうちの最も厚い部分の厚みは、5μm以上25μm以下であることが好ましい。また、めっき層26aおよび26bとしては、たとえば、Cu、Ni、Sn、Ag、Pd、Ag−Pd合金、Auなどから選ばれる少なくとも1種類が用いられる。
めっき層26aおよび26bは、複数層によって形成されてもよい。好ましくは、焼付け層上に形成されたNiめっき層と、Niめっき層上に形成されたSnめっき層の2層構造である。Niめっき層は、下地電極層24aおよび24bが積層セラミック電子部品を実装する際のはんだによって侵食されることを防止するために用いられ、Snめっき層は、積層セラミック電子部品を実装する際のはんだの濡れ性を向上させて、容易に実装することができるようにするために用いられる。
めっき層一層あたりの厚みは、1μm以上8μm以下であることが好ましい。
なお、積層体の寸法は、長さ方向Lの寸法が0.18mm以上0.32mm以下、幅方向Wの寸法が0.09mm以上0.18mm以下、厚み方向Tの寸法が0.09mm以上0.240mm以下である。なお、各寸法の狙い値は、長さ方向Lの寸法が0.25mm以下、幅方向Wの寸法が0.125mm以下、厚み方向Tの寸法が0.125mm以下である。なお、積層体の寸法は、マイクロスコープにより測定することができる。
また、上述の複数の導電体層および複数の誘電体層の各々の平均厚さは、以下のように測定される。まず、積層体の長さ方向Lおよび厚み方向Tを含む断面(以下、「LT断面」という。)が露出するように、積層セラミックコンデンサ10が研磨される。このLT断面を走査型電子顕微鏡で観察することにより、各部の厚みが観測される。この場合、積層体12の断面の中心を通り、厚み方向Tに沿った中心線、およびこの中心線から両側に2本ずつ引いた線の合計5本の線上における厚さが測定される。これらの5つの測定値の平均値が、各部の平均厚さとされる。より正確な平均厚さを求めるためには、厚み方向Tにおける上部、中央部、下部のそれぞれについて上記5つの測定値を求め、これらの測定値の平均値が各部の平均厚さとされる。
このようにして得られた積層セラミックコンデンサ10について、外部電極22内のCu結晶は、以下のようにして観察することができる。
まず、積層セラミックコンデンサ10について、外部電極22を含むLT断面が露出するように研磨される。なお、研磨による外部電極22の金属垂れが生じないように、金属垂れを除去しておくことが好ましい。そして、下地電極層24aおよび24bの断面が、走査イオン電子顕微鏡(SIM)にて撮像される。
Cuの結晶のうち、結晶方位の異なるCu結晶がSIM上で異なって見える。なお、コントラストが全て同じに見える場合は、コントラストが調整される。コントラストが異なるCu結晶の界面を測長することで、Cu結晶の境界線の平均長さが算出される。なお、全てのCu結晶の境界線を測長することが難しい場合は、積層体12の端面にほぼ平行な仮想線を引き、その直線上に存在するCu結晶の境界線を測長することで代用することができる。この積層セラミックコンデンサ10では、Cu結晶の境界線を3μm以下とすることにより、内部電極層16と外部電極22との接触性を向上させることができる。
また、積層体12の第1の端面12eおよび第2の端面12fから2μm未満の範囲でほぼ平行な仮想線を引き、その直線上に存在するガラスの個数を数えることで、下地電極層24aおよび24bに含まれるガラスが積層体12とどれくらい接触しているかがわかる。このガラスの個数が5個以上の場合、下地電極層24aおよび24bと積層体12との固着力が強くなる。ただし、ガラスの個数が5個を下回ると、外部電極22と内部電極層16との固着力が悪くなる。
次に、この積層セラミックコンデンサ10の製造プロセスについて説明する。まず、誘電体層14の主成分を構成する素材として、原料粉末である純度99%以上のSrCO3、BaCO3、CaCO3、ZrO2、TiO2、Re23が準備される。ここで、Reは、La、Ce、Pr、Ndの中から選ばれる少なくとも1種類である。これらの各素材が、秤量された後、ボールミルにより湿式混合される。この時、上記の各原料粉末において、微粒側からの積算値が50%の粒径が150nm以下である。微粒側からの積算値が50%以下であることをここでは凝集粒径(D50)が150nm以下であると呼ぶこととする。その後、乾燥、解砕される。このようにして得られた粉末が大気中において1100℃以上1300℃以下で2時間仮焼された後、解砕されて第1主成分粉末が得られる。この第1主成分は、ペロブスカイト型構造であり、粉末X線回折による(202)回折ピークの積分幅が0.28°以下となる。なお、主成分の製造方法は、固相法、水熱法など特に限定されず、素材も炭酸物、酸化物、水酸化物、塩化物など、特に限定されない。また、HfO2などの不可避的不純物を含有していても構わない。なお、Re23は、添加物として後添加しても構わない。
続いて、添加物素材として、SiO2、MnCO3、Re23、V25の粉末を準備し、主成分粉末とこれらの添加物素材が秤量された後にボールミルにより湿式混合され、その後、乾燥、解砕されて原材料粉末が得られる。また、CaCO3、SrCO3、BaCO3、TiO2、ZrO2は、モル比調整などのためにこの段階で添加されても構わない。
得られた原量粉末に、ポリビニルブチラール系バインダおよびトルエン、エタノールなどの有機溶剤を加えてボールミルで湿式混合し、誘電体スラリーが調整される。なお、分散する際には、ビーズ径が微小なものを用いることにより、より高い分散性を得ることができる。このようにして得られた誘電体スラリーを用いて、ドクターブレード法によりシート成形し、これをカットすることにより、セラミックグリーンシートを得ることができる。
次に、このようにして得られた誘電体シートおよび内部電極用の導電性ペーストが準備される。誘電体シートや内部電極用の導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
誘電体シート上には、たとえば、スクリーン印刷やグラビア印刷などにより、所定のパターンで内部電極用の導電性ペーストが印刷され、それにより内部電極パターンが形成される。
さらに、内部電極パターンが形成されていない外層用の誘電体シートが所定枚数積層され、その上に内部電極が形成された誘電体シートが順次積層され、その上に外層用の誘電体シートが所定枚数積層されて、積層シートが作製される。
得られた積層シートを静水圧プレスなどの手段により積層方向にプレスすることによって、積層ブロックが作製される。
次に、積層ブロックが所定のサイズにカットされ、積層チップが切り出される。このとき、バレル研磨などにより、積層チップの角部および稜線部に丸みがつけられてもよい。
さらに、積層チップを焼成することにより、積層体12が作製される。
得られた積層体12の両端面に外部電極用の導電性ペーストが塗布され、焼き付けられることによって、外部電極の焼付け層が形成される。このときの焼付け温度は、700℃以上900℃以下であることが好ましい。
外部電極用の導電性ペーストには、Cu粉が含まれており、このCu粉は液相還元法により形成されている。そして、Cu粉の大きさは、2μm以下の粒径である。
外部電極用の導電性ペーストの焼結速度は遅いほうがよい。そのために、導電性ペースト内のCu粉の周囲またはCu粉の内側に、酸化物が点在していることが好ましい。このような酸化物としては、Zr、Al、Ti、Siの酸化物であり、特に、Zr、Alの酸化物が好ましい。
さらに、必要に応じて、外部電極用の導電性ペーストの焼付け層の表面に、めっきが施される。
この積層セラミックコンデンサ10では、誘電体層14がBa、Sr、Zr、Ti、Hfを含み、Caを任意で含むペロブスカイト型構造からなり、さらにVを含み、Srのモル数と他の成分のモル数の合計との比およびZrのモル数と他の成分のモル数の合計との比を所定の範囲内にすることにより、誘電体層14の厚みを1μm以下にすることができ、誘電体層14を構成する誘電体粒子の平均粒径を0.8μm以下とすることができる。それにより、誘電体層14の薄層化を図ることができるとともに、誘電体層14の絶縁性の向上を図ることができる。
したがって、積層セラミックコンデンサ10の寸法が制限されても、誘電体層14を薄くすることができるとともに、誘電体層14の絶縁性を良好にすることができるため、積層体12内の内部電極層16の数を多くすることができる。したがって、制限された寸法の中で、大きい静電容量を得ることができるとともに、信頼性の高い積層セラミックコンデンサ10を得ることができる。
また、誘電体層14に含まれる誘電体粒子の平均粒径を0.6μm以下とすることにより、誘電体層14をさらに薄層化することができ、薄層化しても、高電界で優れた絶縁劣化寿命と耐湿負荷寿命を得ることができる。
ここで、誘電体層に含まれるSiとMnについて、Siのモル数/Mnのモル数の値が0.8以上1.0以下であることにより、Si、MnおよびCaから構成される偏析相を三重点に形成でき、粒界部分の低抵抗成分が排出されることで高抵抗化できる。
また、(誘電体粒子径の標準偏差/誘電体粒子の平均粒子径)×100で表されるCV値が47%以下であることにより、誘電体層14に含まれる粒界面積が増加し、高耐圧化できる。
さらに、誘電体層を構成するペロブスカイト型構造は、Si、Mn、Reを含み、ペロブスカイト型化合物を構成する各成分のモル数の比が請求項5に記載された範囲内にあることにより、さらに、誘電体層14の薄層化を図ることができるとともに、誘電体層14の絶縁性の向上を図ることができる。なお、Si、MnはCaとともに誘電体層全体に偏析した状態で分布している。
また、誘電体層にAlが含まれていないことにより、Si、MnおよびCaから構成される偏析相を優先的に形成でき、粒界部分を高抵抗化できる。
さらに、積層セラミックコンデンサ10を作製するための誘電体セラミック材料の原料粉末を混合したスラリーについて、原料粉末の凝集粒径(D50)が150nm以下であり、上記原料粉末を合成したペロブスカイト型構造を含む第1主成分粉末は、粉末X線回折による(202)回折ピークの積分幅が0.28°以下であることにより、誘電体粒子の異常な粒成長を抑制でき、誘電体層14に含まれる粒界面積が増加し、高耐圧化できる。
以上のような効果は、次の実施例からも明らかになるであろう。
(実施例)
上述のような製造方法を用いて、積層セラミックコンデンサを作製した。ここで、誘電体層の主成分を構成する各素材および添加物素材は、表1および表2に示す仕込み値となるように秤量した。なお、表中において、※印を付したものは本発明の範囲外のものである。そして、得られた原料粉末をICP分析したところ、表1および表2に示した調合組成とほぼ同一であることが確認された。
また、原料粉末、バインダ、有機溶剤を混合することにより得られた誘電体スラリーについて、誘電体スラリーの粉末X線回折による(202)回折ピークの積分幅が0.28°以下となることを確認した。
誘電体スラリーをシート成形し、これをカットする際に、縦×横×厚み=15cm×15cm×4μmまたは15cm×15cm×2μmの矩形のセラミックグリーンシートとした。
また、内部電極用の導電性ペーストとして、金属粉末としてのNi粉末100重量部と、有機ビヒクルとしてのエチルセルロースを7重量部と、溶剤としてテルピネオールを含むものを用いた。
また、積層チップを焼成する際に、大気中において、250℃の温度に加熱してバインダを燃焼させた後、昇温速度3.33〜200℃/min、最高温度1200〜1300℃、酸素分圧logPO2=−9.0〜−11.0MPaで焼成し、セラミック焼結体を得た。なお、得られた焼結体をICP分析したところ、表1および表2に示した調合組成とほとんど同一であることが確認された。
なお、得られた積層体のXRD構造解析を行ったところ、主成分がチタン酸バリウム系のペロブスカイト型構造を有することが明らかとなった。
このようにして得られた積層セラミックコンデンサについて、以下のような評価を行った。
・初期ショート率
試料数n=100の積層セラミックコンデンサで測定した。ここで、初期の絶縁抵抗の対数値logIRが6以下となるチップをショートチップとしてカウントした。その結果を表3および表4に示す。
・加速耐湿負荷試験(PCBT)
温度120℃、湿度100%RH、圧力202.65kPa、印加電圧50Vの条件に試料数n=100の積層セラミックコンデンサを置き、250時間経過後に、積層セラミックコンデンサの絶縁抵抗の対数値logIRを測定し、logIRの値が6以下となった積層セラミックコンデンサの数をカウントした。その結果を表3および表4に示す。
・高温負荷寿命
温度150℃で印加電圧75V、温度150℃で印加電圧100V、温度150℃で印加電圧125Vの条件に試料数n=100の積層セラミックコンデンサを置き、250時間経過後に、積層セラミックコンデンサの絶縁抵抗の対数値logIRを測定し、logIRの値が6以下となった積層セラミックコンデンサの数をカウントした。その結果を表2および表3に示す。なお、印加電圧75Vは積層セラミックコンデンサに与えられる電界強度75kV/mmに相当し、印加電圧100Vは積層セラミックコンデンサに与えられる電界強度100kV/mmに相当し、印加電圧125Vは積層セラミックコンデンサに与えられる電界強度125kV/mmに相当する。
10 積層セラミックコンデンサ
12 積層体
12a 第1の主面
12b 第2の主面
12c 第1の側面
12d 第2の側面
12e 第1の端面
12f 第2の端面
14 誘電体層
14a 外層部
14b 内層部
16 内部電極層
16a 第1の内部電極層
16b 第2の内部電極層
18a、18b 引出電極部
20a 対向電極部
20b Wギャップ
20c Lギャップ
22 外部電極
22a 第1の外部電極
22b 第2の外部電極
24a、24b 下地電極層
26a、26b めっき層

Claims (9)

  1. 直方体状の積層体を備え、
    前記積層体は、積層された複数の誘電体層と複数の内部電極層とを有し、さらに、積層方向に相対する第1の主面および第2の主面と、前記積層方向に直交する幅方向に相対する第1の側面および第2の側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第1の端面および第2の端面とを有し、
    前記第1の端面を覆い、前記第1の端面から延伸して前記第1の主面、前記第2の主面、前記第1の側面および前記第2の側面を覆って配置された第1の外部電極と、
    前記第2の端面を覆い、前記第2の端面から延伸して前記第1の主面、前記第2の主面、前記第1の側面および前記第2の側面を覆って配置された第2の外部電極とを備え、
    前記誘電体層は
    Ba、Sr、Zr、Ti、Hfを含み、Caを任意で含むペロブスカイト型構造からなり、さらにVを含み、
    Srのモル数/(Baのモル数+Caのモル数+Srのモル数)が0.6から0.95であり、
    Zrのモル数/(Zrのモル数+Tiのモル数+Hfのモル数)が0.9から0.98であり、
    前記誘電体層の厚みは1μm以下であり、
    前記誘電体層を構成する誘電体粒子の平均粒径は0.8μm以下であることを特徴とする、積層セラミックコデンサ。
  2. 直方体状の積層体を備え、
    前記積層体は、積層された複数の誘電体層と複数の内部電極層とを有し、さらに、積層方向に相対する第1の主面および第2の主面と、前記積層方向に直交する幅方向に相対する第1の側面および第2の側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第1の端面および第2の端面とを有し、
    前記第1の端面を覆い、前記第1の端面から延伸して前記第1の主面、前記第2の主面、前記第1の側面および前記第2の側面を覆って配置された第1の外部電極と、
    前記第2の端面を覆い、前記第2の端面から延伸して前記第1の主面、前記第2の主面、前記第1の側面および前記第2の側面を覆って配置された第2の外部電極とを備え、
    前記誘電体層は、前記積層体を溶剤により溶解した場合、
    Ba、Sr、Zr、Ti、Hfを含み、Caを任意で含むペロブスカイト型構造からなり、さらにVを含み、
    Srのモル数/(Baのモル数+Caのモル数+Srのモル数)が0.6から0.95であり、
    Zrのモル数/(Zrのモル数+Tiのモル数+Hfのモル数)が0.9から0.98であり、
    前記誘電体層の厚みは1μm以下であり、
    前記誘電体層を構成する誘電体粒子の平均粒径は0.8μm以下であることを特徴とする、積層セラミックコデンサ。
  3. 前記積層体の前記長さ方向の寸法が0.25mm以下であり、前記積層方向の寸法が0.125mm以下であり、前記幅方向の寸法が0.125mm以下であることを特徴とする、請求項1または請求項2に記載の積層セラミックコンデンサ。
  4. 前記誘電体粒子の平均粒径は、0.6μm以下であり、
    前記誘電体層はさらにSi、Mnを含み、
    前記Siのモル数/前記Mnのモル数は、0.8以上1.0以下であることを特徴とする、請求項1ないし請求項3のいずれかに記載の積層セラミックコンデンサ。
  5. (前記誘電体粒子径の標準偏差/前記誘電体粒子の平均粒子径)×100で表されるCV値が47%以下であることを特徴とする、請求項1ないし請求項4のいずれかに記載の積層セラミックコンデンサ。
  6. 前記誘電体層は、
    SiとMnとを含み、
    さらに、Reで表されるLa、Ce、PrまたはNdの少なくとも1種以上を含み、
    (Baのモル数+Caのモル数+Srのモル数+Reのモル数)/(Zrのモル数+Tiのモル数+Hfのモル数)が1.00以上1.03以下であり、
    Baのモル数/(Baのモル数+Caのモル数+Srのモル数)が0.05以上0.40以下であり、
    Caのモル数/(Baのモル数+Caのモル数+Srのモル数)が0.00以上0.35以下であり、
    Tiのモル数/(Zrのモル数+Tiのモル数+Hfのモル数)が0.02以上0.10以下であり、
    Siのモル数/(Zrのモル数+Tiのモル数+Hfのモル数)が0.1以上4.0以下であり、
    Mnのモル数/(Zrのモル数+Tiのモル数+Hfのモル数)が0.1以上4.0以下であり、
    Vのモル数/(Zrのモル数+Tiのモル数+Hfのモル数)が0.01以上0.3以下であり、
    Reのモル数/(Zrのモル数+Tiのモル数+Hfのモル数)が0.0以上3.0以下であることを特徴とする、請求項1ないし請求項5のいずれかに記載の積層セラミックコンデンサ。
  7. 前記誘電体層には、Alが含まれていないことを特徴とする、請求項1ないし請求項6のいずれかに記載の積層セラミックコンデンサ。
  8. 請求項1ないし請求項7のいずれかに記載の積層セラミックコンデンサを作製するための誘電体セラミック材料の原料粉末を混合したスラリーであって、
    前記誘電体スラリーは、Ba、Ca、Zr、Ti、Hf、Vを含む原料粉末の凝集粒径(D50)は150nm以下であることを特徴とする、誘電体セラミック材料の原料粉末を混合したスラリー。
  9. 請求項8の原料粉末を混合したペロブスカイト型構造であって、前記ペロブスカイト型化合物を含む第1主成分粉末は、粉末X線回折による(202)回折ピークの積分幅が0.28°以下となることを特徴とする、ペロブスカイト型構造。
JP2016102132A 2015-07-17 2016-05-23 積層セラミックコンデンサ Active JP6900157B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610532265.5A CN106356191B (zh) 2015-07-17 2016-07-07 层叠陶瓷电容器、浆料及钙钛矿型构造
US15/204,110 US10008327B2 (en) 2015-07-17 2016-07-07 Multilayer ceramic capacitor
KR1020160087079A KR101835391B1 (ko) 2015-07-17 2016-07-08 적층 세라믹 콘덴서

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015143052 2015-07-17
JP2015143052 2015-07-17

Publications (2)

Publication Number Publication Date
JP2017028254A true JP2017028254A (ja) 2017-02-02
JP6900157B2 JP6900157B2 (ja) 2021-07-07

Family

ID=57945980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016102132A Active JP6900157B2 (ja) 2015-07-17 2016-05-23 積層セラミックコンデンサ

Country Status (2)

Country Link
JP (1) JP6900157B2 (ja)
KR (1) KR101835391B1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200011380A (ko) 2018-07-24 2020-02-03 티디케이가부시기가이샤 적층 세라믹 전자 부품
CN110875136A (zh) * 2018-08-29 2020-03-10 三星电机株式会社 多层陶瓷电容器及制造多层陶瓷电容器的方法
KR20200049661A (ko) 2018-10-30 2020-05-08 티디케이가부시기가이샤 적층 세라믹 전자 부품
KR20200049659A (ko) 2018-10-30 2020-05-08 티디케이가부시기가이샤 적층 세라믹 전자 부품
US11107632B2 (en) 2018-07-24 2021-08-31 Tdk Corporation Multilayer ceramic electronic component
US11282641B2 (en) 2019-10-17 2022-03-22 Taiyo Yuden Co., Ltd. Ceramic electronic device and manufacturing method of the same
US11295896B2 (en) 2018-10-30 2022-04-05 Tdk Corporation Multilayer ceramic electronic component and method of manufacturing the same
US11488783B2 (en) 2019-06-27 2022-11-01 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method therefor

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7338310B2 (ja) 2019-08-07 2023-09-05 株式会社村田製作所 積層型電子部品

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0935985A (ja) * 1995-07-19 1997-02-07 Murata Mfg Co Ltd セラミック積層電子部品
JP2001294481A (ja) * 2000-02-09 2001-10-23 Matsushita Electric Ind Co Ltd 誘電体磁器組成物とこれを用いた積層セラミックコンデンサ
JP2007258474A (ja) * 2006-03-23 2007-10-04 Tdk Corp 積層型電子部品およびその製造方法
JP2010040798A (ja) * 2008-08-06 2010-02-18 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP2013030753A (ja) * 2011-07-28 2013-02-07 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品
JP2014022714A (ja) * 2012-07-20 2014-02-03 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
WO2014024527A1 (ja) * 2012-08-09 2014-02-13 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP2014036140A (ja) * 2012-08-09 2014-02-24 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP2014150120A (ja) * 2013-01-31 2014-08-21 Taiyo Yuden Co Ltd 積層セラミックコンデンサ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5224074B2 (ja) * 2010-08-04 2013-07-03 株式会社村田製作所 誘電体セラミック、及び積層セラミックコンデンサ
JP6398349B2 (ja) 2013-08-23 2018-10-03 Tdk株式会社 積層型セラミック電子部品

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0935985A (ja) * 1995-07-19 1997-02-07 Murata Mfg Co Ltd セラミック積層電子部品
JP2001294481A (ja) * 2000-02-09 2001-10-23 Matsushita Electric Ind Co Ltd 誘電体磁器組成物とこれを用いた積層セラミックコンデンサ
JP2007258474A (ja) * 2006-03-23 2007-10-04 Tdk Corp 積層型電子部品およびその製造方法
JP2010040798A (ja) * 2008-08-06 2010-02-18 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP2013030753A (ja) * 2011-07-28 2013-02-07 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品
JP2014022714A (ja) * 2012-07-20 2014-02-03 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
WO2014024527A1 (ja) * 2012-08-09 2014-02-13 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP2014036140A (ja) * 2012-08-09 2014-02-24 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP2014150120A (ja) * 2013-01-31 2014-08-21 Taiyo Yuden Co Ltd 積層セラミックコンデンサ

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200011380A (ko) 2018-07-24 2020-02-03 티디케이가부시기가이샤 적층 세라믹 전자 부품
US11107632B2 (en) 2018-07-24 2021-08-31 Tdk Corporation Multilayer ceramic electronic component
CN110875136A (zh) * 2018-08-29 2020-03-10 三星电机株式会社 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN110875136B (zh) * 2018-08-29 2022-12-20 三星电机株式会社 多层陶瓷电容器及制造多层陶瓷电容器的方法
KR20200049661A (ko) 2018-10-30 2020-05-08 티디케이가부시기가이샤 적층 세라믹 전자 부품
KR20200049659A (ko) 2018-10-30 2020-05-08 티디케이가부시기가이샤 적층 세라믹 전자 부품
US11195658B2 (en) 2018-10-30 2021-12-07 Tdk Corporation Multi-layer ceramic electronic device
US11295896B2 (en) 2018-10-30 2022-04-05 Tdk Corporation Multilayer ceramic electronic component and method of manufacturing the same
US11476049B2 (en) 2018-10-30 2022-10-18 Tdk Corporation Multi-layer ceramic electronic device
US11615919B2 (en) 2018-10-30 2023-03-28 Tdk Corporation Multi-layer ceramic electronic device
US11488783B2 (en) 2019-06-27 2022-11-01 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method therefor
US11282641B2 (en) 2019-10-17 2022-03-22 Taiyo Yuden Co., Ltd. Ceramic electronic device and manufacturing method of the same

Also Published As

Publication number Publication date
KR101835391B1 (ko) 2018-03-08
KR20170009742A (ko) 2017-01-25
JP6900157B2 (ja) 2021-07-07

Similar Documents

Publication Publication Date Title
JP6900157B2 (ja) 積層セラミックコンデンサ
JP6955848B2 (ja) 積層セラミックコンデンサ
KR101687575B1 (ko) 적층 세라믹 콘덴서
US10008327B2 (en) Multilayer ceramic capacitor
KR101907425B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR101790127B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법
JP5472667B2 (ja) バリスタ機能付き積層型半導体セラミックコンデンサとその製造方法
JP5093351B2 (ja) 積層セラミックコンデンサ
JP6955850B2 (ja) 積層セラミックコンデンサ
JP7262181B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP5211262B1 (ja) 積層セラミックコンデンサ
WO2013145423A1 (ja) 積層セラミックコンデンサ及びその製造方法
JP7131955B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR20220044099A (ko) 적층 세라믹 콘덴서
KR102048322B1 (ko) 적층 세라믹 콘덴서
CN112216510A (zh) 陶瓷电子器件及其制造方法
US11501924B2 (en) Multilayer ceramic capacitor
JP5939300B2 (ja) 積層セラミックコンデンサおよびその製造方法
CN105359236B (zh) 层叠陶瓷电容器
JP2017050346A (ja) 積層セラミックコンデンサおよびその製造方法
JP7169069B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7493322B2 (ja) 積層セラミックコンデンサ
US11557432B2 (en) Ceramic electronic device, circuit substrate and manufacturing method of ceramic electronic device
JP2018139261A (ja) コンデンサ
WO2022210642A1 (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200804

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200804

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200814

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20200818

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20200911

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20200915

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210119

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20210224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210415

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20210518

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20210615

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20210615

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210616

R150 Certificate of patent or registration of utility model

Ref document number: 6900157

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150