KR101687575B1 - 적층 세라믹 콘덴서 - Google Patents

적층 세라믹 콘덴서 Download PDF

Info

Publication number
KR101687575B1
KR101687575B1 KR1020150067842A KR20150067842A KR101687575B1 KR 101687575 B1 KR101687575 B1 KR 101687575B1 KR 1020150067842 A KR1020150067842 A KR 1020150067842A KR 20150067842 A KR20150067842 A KR 20150067842A KR 101687575 B1 KR101687575 B1 KR 101687575B1
Authority
KR
South Korea
Prior art keywords
layer
ceramic
mol
thickness
internal electrode
Prior art date
Application number
KR1020150067842A
Other languages
English (en)
Other versions
KR20150135092A (ko
Inventor
아키오 마스나리
타이스케 칸자키
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JPJP-P-2014-106512 priority Critical
Priority to JP2014106512 priority
Priority to JPJP-P-2015-078942 priority
Priority to JP2015078942A priority patent/JP2016001723A/ja
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20150135092A publication Critical patent/KR20150135092A/ko
Application granted granted Critical
Publication of KR101687575B1 publication Critical patent/KR101687575B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Abstract

적층 세라믹 콘덴서(10)는 세라믹 소체(12)와 세라믹 소체(12)의 양단면에 형성된 외부전극(40,42)을 포함한다. 세라믹 소체(12)는, 복수의 내층용 세라믹층(20) 및 상기 복수의 내층용 세라믹층(20)끼리의 계면에 배치된 제1 및 제2의 내부전극(22,24)에 의해 구성되는 내층부(26)와, 내층부(26)의 상하면에 배치된 외층부(28,30)를 포함한다. 내층용 세라믹층(20)은 Ba 및 Ti를 함유하는 페로브스카이트형 화합물을 주성분으로 하고, Mg의 함유량은 Ti: 100mol부에 대하여 0~0.4mol부이며, 내층용 세라믹층(20)의 두께는 0.55㎛ 이하이다.

Description

적층 세라믹 콘덴서{MULTILAYER CERAMIC CAPACITOR}

이 발명은 적층 세라믹 콘덴서에 관한 것이다.

최근, 전자부품의 소형화 및 고기능화에 따라 적층 세라믹 콘덴서는 소형화 및 고용량화가 요구되고 있다. 이와 같은 적층 세라믹 콘덴서는, 예를 들면 내층용 세라믹층과 내부전극이 교대로 겹쳐지고, 그 적층체의 상면과 하면에 외층용 세라믹층이 배치되어 직방체상으로 형성된 세라믹 소체와, 그 세라믹 소체의 양단면에 형성된 외부전극을 가진다.

적층 세라믹 콘덴서의 소형화 및 고용량화를 실현하기 위해서는, 내층용 세라믹층(유전체 세라믹층) 및 내부전극을 가능한 한 박층화 및 다적층화할 필요가 있다. 그러나 유전체 세라믹층 및 내부전극을 박층화 및 고적층화한 적층 세라믹 콘덴서에 있어서, 유전체 세라믹층이 더욱 박층화되면, 내부전극간에 있어서의 절연 저항이 저하하여 신뢰성이 저하하기 때문에, 박층화 및 고적층화와 신뢰성의 확보의 양립이 곤란하다는 과제가 있었다.

그리하여, 일본국 특허 제3334607호에는, 내부전극간에 있어서 박층화한 유전체 세라믹층의 절연 저항을 고려한 적층 세라믹 콘덴서에 대하여, 유전체 세라믹층을 구성하기 위한 유전체 자기 조성물이 개시되어 있다. 이 유전체 자기 조성물은, 티탄산바륨을 주성분으로 하는 유전체 세라믹층 및 내부전극이 교대로 적층된 세라믹 소체에 있어서 이하의 조성을 가진다. 유전체 자기 조성물은 {BaO}mTiO2+αR2O3+βBaZrO3+γMgO+gMnO(단, R2O3은 Eu2O3, Gd2O3, Tb2O3, Dy2O3, Ho2O3, Er2O3, Tm2O3, 및 Yb2O3 중에서 선택되는 적어도 1종류이며, α, β, γ 및 g는 mol비를 나타내고, 0.001≤α≤0.06, 0.005≤β≤0.06, 0.001<γ≤0.12, 0.001<g≤0.12, γ+g≤0.13, 1.000<m≤1.035)로 표시되는 조성을 가진다.

그러나 일본국 특허 제3334607호에 기재되는 적층 세라믹 콘덴서에 있어서의 유전체 세라믹층을 구성하는 유전체 자기 조성에서는, 유전체 세라믹층의 보다 박층인 영역(0.55㎛ 이하)의 적층 세라믹 콘덴서에서는 신뢰성의 대폭의 저하를 일으켜 버리는 문제가 있었다.

본 발명의 주된 목적은, 적층 세라믹 콘덴서에 있어서의 유전체 세라믹층의 한층 더한 박층화를 도모하면서, 절연 저항의 저하를 억제하여 신뢰성을 구비한 적층 세라믹 콘덴서를 제공하는 것에 있다.

이 발명에 따른 적층 세라믹 콘덴서는, 제1의 단면(端面)과 제1의 단면에 대향하는 제2의 단면과, 제1의 단면 및 제2의 단면에 직교하는 제1의 측면과 제2의 측면과, 제1의 단면 및 제1의 측면에 직교하는 제1의 주면과 제2의 주면으로 직방체상으로 구성되며, 복수의 유전체 세라믹층과, 제1의 주면에서 제2의 주면을 잇는 방향으로, 유전체 세라믹층을 통해 층상으로 겹쳐 형성된 내부전극으로 이루어지는 세라믹 소체와, 세라믹 소체의 제1의 단면 및 제2의 단면에 마련된 외부전극을 포함하는 적층 세라믹 콘덴서로서, 내부전극은, 제1의 내부전극과 제2의 내부전극을 포함하고, 제1의 내부전극과 제2의 내부전극은, 각각 교대로 제1의 단면과 제2의 단면에 인출되어 외부전극에 접속하며, 세라믹 소체에 있어서, 가장 주면측에 배치된 내부전극간에 끼워진 영역을 내층부, 내층부의 주면측에 배치된 유전체 세라믹층을 외층부로 하고, 내층부의 유전체 세라믹층은, Ba 및 Ti를 함유하는 페로브스카이트형 화합물을 주성분으로 하며, Mg의 함유량이 Ti: 100mol부에 대하여 0mol부 이상 0.4mol부 이하이고, 내층부의 유전체 세라믹층의 두께는 0.55㎛ 이하인 것을 특징으로 하는 적층 세라믹 콘덴서이다.

또한 이 발명에 따른 적층 세라믹 콘덴서에서는, 세라믹 소체를 적층 방향에서 보아 제1의 내부전극과 제2의 내부전극이 존재하지 않는 영역을 사이드 마진부(side margins)로 하면, 사이드 마진부에 있어서의 Mg의 함유량이, Ti: 100mol부에 대하여 0.5mol부 이상 5.0mol부 이하인 것이 바람직하다.

이 발명에 따른 적층 세라믹 콘덴서에 의하면, 유전체 세라믹층에 함유되는 Mg의 양이 Ti: 100mol부에 대하여 0mol 이상 0.4mol 이하이고, 내층부의 유전체 세라믹층의 두께가 0.55㎛ 이하에 있어서, 절연 저항의 열화에 견딜 수 있는 적층 세라믹 콘덴서이며, 유전체 세라믹층의 한층 더한 박층화에도 대응한 신뢰성이 높은 적층 세라믹 콘덴서를 제공할 수 있다.

또한 극단적으로 Mg의 함유량이 낮은 경우, 특히 0.55㎛ 이하의 박층 영역에서는 내부전극 단부간의 거리가 가까워지기 때문에, 단락(短絡)이 생겨 쇼트 불량을 일으키기 쉬워지는데, 사이드 마진부에 있어서의 Mg의 함유량이, Ti: 100mol부에 대하여 0.5mol부 이상 5.0mol부 이하이면, 내부전극의 단부에 이층(異層)을 형성할 수 있으므로, 내부전극 단부에 있어서 생기는 단락이 일으키는 쇼트 불량을 효과적으로 억제할 수 있다.

이 발명에 의하면, 적층 세라믹 콘덴서에 있어서의 유전체 세라믹층의 한층 더한 박층화를 도모하면서, 절연 저항의 저하를 억제하여 신뢰성을 구비한 적층 세라믹 콘덴서를 제공할 수 있다.

이 발명의 상기 및 다른 목적, 특징, 국면 및 이점은 첨부의 도면과 관련하여 이해되는 이 발명에 관한 다음의 상세한 설명으로부터 명백해질 것이다.
도 1은 이 발명에 따른 적층 세라믹 콘덴서의 외관의 일례를 나타내는 개략 사시도(斜視圖)이다.
도 2는 도 1의 II-II선에 있어서의 단면을 나타내는 단면 도해도이다.
도 3은 도 1의 III-III선에 있어서의 단면을 나타내는 단면 도해도이다.
도 4는 사이드 마진부와 내부전극의 접속 부분의 확대도이다.
도 5는 내층용 세라믹층의 두께를 측정하기 위한 영역을 나타내는 설명도이다. 또한 외부전극은 도시하고 있지 않다.
도 6은 내층용 세라믹층의 유전체 세라믹 입자의 그레인 사이즈를 측정하기 위한 관찰 개소를 나타내는 설명도이다.
도 7a는 적층 세라믹 콘덴서의 제조방법을 설명하기 위한 설명도이며, 세라믹 그린시트에 도전막을 형성한 상태를 모식적으로 나타낸 사시도이다.
도 7b는 적층 세라믹 콘덴서의 제조방법을 설명하기 위한 설명도이며, 도전막이 형성된 세라믹 그린시트를 겹치는 상태를 모식적으로 나타낸 사시도이다.
도 8은 도 7a, 도 7b에 나타낸 적층 세라믹 콘덴서의 제조방법에 있어서 제조되는 적층체 칩의 외관의 일례를 나타내는 개략 사시도이다.
도 9a는 적층 세라믹 콘덴서의 WT 단면을 박편(薄片) 가공(FIB 가공)하고, 그 단면의 SIM 화상이며, STEM-EDX에 의한 매핑 분석에 의해 Ni의 분포를 나타낸 매핑 화상이다.
도 9b는 도 9a에 있어서 관찰된 단면에 대한 STEM-EDX에 의한 매핑 분석에 의해 Mg의 분포를 나타낸 매핑 화상이다.

본 발명에 따른 적층 세라믹 콘덴서의 일례에 대하여 설명한다. 도 1은 세라믹 소체와 외부전극에 의해 구성된 적층 세라믹 콘덴서의 외관의 일례인 적층 세라믹 콘덴서의 개략 사시도를 나타내고, 도 2는 도 1의 II-II선에 있어서의 단면을 나타내는 단면 도해도를 나타낸다. 또한 도 3은 도 1의 III-III선에 있어서의 단면을 나타내는 단면 도해도를 나타낸다. 도 4는 사이드 마진부와 내부전극의 접속 부분의 확대도이다.

이 실시의 형태에 따른 적층 세라믹 콘덴서(10)는, 개략 세라믹 소체(12)와, 세라믹 소체(12)의 양단면에 각각 형성된 외부전극(40,42)으로 구성된다.

세라믹 소체(12)는 직방체상으로 형성되고, 폭(W) 방향 및 적층(T) 방향을 따라 연장되는 제1의 단면(13) 및 제2의 단면(14)과, 길이(L) 방향 및 적층(T) 방향을 따라 연장되는 제1의 측면(15) 및 제2의 측면(16)과, 길이(L) 방향 및 폭(W) 방향을 따라 연장되는 제1의 주면(17) 및 제2의 주면(18)을 가진다. 또한 세라믹 소체(12)에 있어서, 제1의 단면(13) 및 제2의 단면(14)은 서로 대향하고, 제1의 측면(15) 및 제2의 측면(16)은 서로 대향하며, 제1의 주면(17) 및 제2의 주면(18)은 서로 대향한다. 또한 제1의 측면(15) 및 제2의 측면(16)은 제1의 단면(13) 및 제2의 단면(14)에 직교하고, 제1의 주면(17) 및 제2의 주면(18)은 제1의 단면(13) 및 제1의 측면(16)에 직교한다. 또한 세라믹 소체(12)의 코너부 및 모퉁이부는 둥그스름하게 형성되어 있는 것이 바람직하다.

세라믹 소체(12)는 복수의 내층용 세라믹층(유전체 세라믹층)(20) 및 복수의 내층용 세라믹층(20)끼리의 계면에 배치된 복수의 제1의 내부전극(22) 및 제2의 내부전극(24)에 의해 구성되는 내층부(26)와, 내층부(26)를 적층(T) 방향으로 끼도록 외층용 세라믹층이 배치된 외층부(28,30)와, 내층부(26) 및 외층부(28,30)를 폭(W) 방향으로 끼도록 사이드 마진용의 세라믹층이 배치된 사이드 마진부(32,34)로 구성되어 있다. 바꿔 말하면, 내층부(26)는, 세라믹 소체(12)에 있어서, 가장 제1의 주면(17)측에 배치된 제1 또는 제2의 내부전극(22,24)과 제2의 주면(18)측에 배치된 제1 또는 제2의 내부전극(22,24)에 끼워진 영역이다. 또한 사이드 마진부(32,34)는, 세라믹 소체(12)를 적층(T) 방향에서 보아 제1의 내부전극(22) 및 제2의 내부전극(24)이 존재하지 않는 영역이다.

내층용 세라믹층(20)은, 예를 들면 Ba 및 Ti를 함유하는 페로브스카이트형 화합물을 주성분으로 하고, 페로브스카이트 구조를 포함하는 유전체 세라믹 입자로 이루어진다. 소성 후의 내층용 세라믹층(20)의 두께는 0.55㎛ 이하이다. 또한 내층부(26)를 구성하는 내층용 세라믹층(20)에 있어서의 유전체 세라믹 입자의 그레인 사이즈는 0.18㎛ 이하이다. 또한 내층용 세라믹층(20)에 있어서의 Mg의 함유량은 Ti: 100mol부에 대하여 0mol부 이상 0.4mol부 이하이다.

또한 내층용 세라믹층(20)의 두께는 이하와 같이 하여 계측된다. 도 5는 내층용 세라믹층(20)의 두께를 측정하기 위한 영역을 나타내는 설명도이다. 또한 도 5에 있어서 외부전극은 생략되어 있다.

적층 세라믹 콘덴서(10)의 폭(W) 방향의 약 1/2의 위치가 노출되도록, 예를 들면 연마기에 의해 연마하여, 적층 세라믹 콘덴서(10)의 길이(L) 방향 및 적층(T) 방향으로 이루어지는 면(이하에서, LT 단면이라 칭함)을 노출시킨다. 또한 내부전극(22,24)의 처짐(sagging)을 없애기 위해, 연마 종료 후 이온 밀링에 의해 연마 표면을 가공한다.

그리고, 도 5에 나타내는 바와 같이, LT 단면의 길이(L) 방향으로 1/2 정도의 위치에 있어서, 내부전극(22,24)과 거의 직교하는 직선을 정하고, 적층 세라믹 콘덴서(10)에 있어서 제1 및 제2의 내부전극(22,24)이 적층되어 있는 영역을 적층(T) 방향으로 3등분으로 분할하여 상부 영역, 중간 영역, 하부 영역의 3개의 영역으로 나눈다. 그리고, 제1 및 제2의 내부전극(22,24)의 일부가 결락(缺落)하여 내층용 세라믹층(20)의 일부가 2층간에 걸치도록 기둥상으로 형성되어 있는 것 등에 의해 내층용 세라믹층(20)의 두께를 측정할 수 없는 부분을 제외하고, 각 영역의 중앙부 부근에서, 상기 직교하는 직선상의 내층용 세라믹층(20)의 두께를 각각 무작위로 10개씩 측정하여, 평균값을 구하고, 그 값을 내층용 세라믹층(20)의 두께로 한다. 또한 내층용 세라믹층(20)의 두께는 주사형 전자 현미경(SEM)을 사용하여 측정한다.

또한 내부전극(22,24)의 두께도, 내층용 세라믹층(20)의 두께의 계측 방법과 마찬가지로, 각 영역의 중앙부 부근에서, 내부전극(22,24)과 거의 직교하는 직선상의 내부전극(22,24)의 두께를 각각 무작위로 10개씩 측정하여 평균값을 산출함으로써 구해진다.

또한 내층용 세라믹층(20)에 있어서의 유전체 세라믹 입자의 그레인 사이즈는 이하와 같이 하여 계측된다. 도 6은 내층용 세라믹층(20)의 유전체 세라믹 입자의 그레인 사이즈를 측정하기 위한 관찰 개소를 나타내는 설명도이다.

적층 세라믹 콘덴서(10)의 길이(L) 방향의 약 1/2의 위치가 파단되어, 적층 세라믹 콘덴서(10)의 폭(W) 방향 및 적층(T) 방향으로 이루어지는 면(이하에서, WT 단면이라 칭함)이 노출된다. 그 후, WT 단면에 노출된 내층용 세라믹층(20)의 그레인간의 경계(입계)를 명확하게 하기 위해, 적층 세라믹 콘덴서(10)가 열 처리된다. 열 처리의 온도는, 그레인이 성장하지 않는 온도이면서, 입계가 명확해지는 온도로 하며, 예를 들면 1000℃이다.

그리고, 도 6에 나타내는 바와 같이, WT 단면의 폭(W)의 길이 및 적층(T) 방향 각각 1/2 정도의 위치에서, 내층용 세라믹층(20)의 유전체 세라믹 입자의 그레인을 주사형 전자 현미경(SEM)에 의해 소정의 배율로 하여 관찰한다. 얻어진 SEM 화상으로부터 무작위로 300개의 그레인을 추출하고, 화상 해석에 의해 각 그레인의 입계의 내측 부분의 면적을 구하고, 그 면적을 가지는 가상 원의 지름을 산출하여, 그 D50값을 구한다. 이 측정은 5개의 적층 세라믹 콘덴서(10)에 대하여 행하며, 각 적층 세라믹 콘덴서(10)의 D50값의 평균값을 그레인 사이즈로 한다.

상하에 배치된 외층부(28,30)는 각각 내층용 세라믹층(20)과 같은 유전체 세라믹 재료가 사용되고 있다. 또한 외층부(28,30)는 내층용 세라믹층(20)과 다른 유전체 세라믹 재료로 구성되어 있어도 된다. 외층부(28,30)에는 내층용 세라믹층(20)에 비해, Si를 많이 함유시키는 것이 바람직하다. Si가 많을 경우 도금액이 외층을 투과하기 어렵다. 소성 후의 외층부(28,30)의 두께는 예를 들면 각각 30㎛이다.

제1의 내부전극(22)과 제2의 내부전극(24)은, 두께 방향에 있어서 내층용 세라믹층(20)을 통해 대향하고 있다. 이 제1의 내부전극(22)과 제2의 내부전극(24)이 내층용 세라믹층(20)을 통해 대향하고 있는 부분에 정전 용량이 형성되어 있다.

도 2에 나타내는 바와 같이, 제1의 내부전극(22)의 좌측 단부는, 세라믹 소체(12)의 제1의 단면(13)에 인출되어 외부전극(40)에 전기적으로 접속되어 있다. 제2의 내부전극(24)의 우측 단부는, 세라믹 소체(12)의 제2의 단면(14)에 인출되어 외부전극(42)에 전기적으로 접속되어 있다.

제1 및 제2의 내부전극(22,24)은 예를 들면 Ni 또는 Cu 등으로 이루어진다. 제1 및 제2의 내부전극(22,24)의 두께는 0.3㎛ 이상 2.0㎛ 이하인 것이 바람직하다.

사이드 마진부(32,34)는 예를 들면 BaTiO3 등의 주성분으로 이루어지는 페로브스카이트 구조를 구비하는 유전체 세라믹 재료로 이루어진다. 또한 사이드 마진부(32,34)에 있어서의 Mg의 함유량은, Ti: 100mol부에 대하여 0.5mol부 이상 5.0mol부 이하이다.

사이드 마진부(32)에 포함되는 Mg가 내층용 세라믹층(20)에 공급됨으로써, 내부전극(22)의 주성분인 Ni와 반응하여, Ni 및 Mg를 함유하는 화합물이 형성되고, 도 4에 나타내는 바와 같이, 이 화합물이, 사이드 마진부(32) 근방에서, 내부전극(22)으로부터 내층용 세라믹층(20)을 향해 돌기(25)로서 발생한다. 이 돌기(25)는, 내부전극(22)의 단부로부터 약 50㎛ 내측으로 들어간 부분에 발생하고, 돌기의 크기는 0.1㎛에서 0.2㎛ 정도이다.

또한 사이드 마진부(32,34)에 있어서의 Mg의 함유량은, Ti: 100mol부에 대하여 0.5mol부 이상 5.0mol부 이하이면, 도 4에 나타내는 바와 같이, 내층용 세라믹층(20) 및 내부전극(22)의 단부에 Mg가 많이 포함된 이층이 형성된다.

또한 사이드 마진부(32,34)의 조성은, 적층 세라믹 콘덴서(10)에서 사이드 마진부(32,34)를 깎아내어, 그것을 ICP 분석함으로써 확인할 수 있다.

또한 내층용 세라믹층(20)의 조성은, 적층 세라믹 콘덴서(10)로부터 사이드 마진부(32,34)를 제거 후, 내부전극(22,24)만 에칭에 의해 제거하거나, 혹은 내부전극(22,24)과 내층용 세라믹층(20)을 분리 후, 내층용 세라믹층(20)을 깎아내어, 그것을 ICP 분석함으로써 확인할 수 있다.

외부전극(40,42)은, 베이킹에 의해 형성되는 Cu를 포함하는 전극층(40a,42a)과, 그 전극층(40a,42a)의 표면에 형성되는 솔더 침식(erosion)을 방지하기 위해 Ni를 포함하는 제1의 도금층(40b,42b)과, 제1의 도금층(40b,42b)의 표면에 형성되는 Sn을 포함하는 제2의 도금층(40c,42c)에 의해 구성된 3중 구조이다.

도 1의 적층 세라믹 콘덴서(10)에서는, 내층용 세라믹층(20)에 있어서의 유전체 세라믹 입자의 그레인 사이즈가 0.18㎛ 이하이고, 내층부(26)에 있어서의 내층용 세라믹층(20)에 함유되는 Mg의 양이, Ti: 100mol부에 대하여 0mol부 이상 0.4mol부 이하이므로, 내층용 세라믹층(20)의 두께가 0.55㎛ 이하여도, 절연 저항의 열화에 견딜 수 있는 높은 신뢰성을 구비한 적층 세라믹 콘덴서를 얻을 수 있다.

박층화한 내층용 세라믹층(20) 중에 있어서, Mg의 함유량이 증가하면 적층 세라믹 콘덴서(10)의 신뢰성이 저하하는 이유로서 이하와 같이 생각할 수 있다.

즉, 상술한 바와 같이, 내층용 세라믹층(20) 중의 Mg와 내부전극(22,24)의 주성분인 Ni가 반응하여 Ni 및 Mg를 함유하는 화합물이 형성된다. 이 화합물은 내부전극(22,24)으로부터 내층용 세라믹층(20)을 향해 돌기(25)로서 발생하기 때문에, 발생한 개소의 절연성을 저하시킨다. 특히, 내층용 세라믹층(20)에 있어서의 박층 영역, 그레인 사이즈가 큰 유전체 세라믹 입자에서는 영향이 커진다.

그리하여, 내층용 세라믹층(20)에 있어서의 Mg의 함유량을 종래보다도 크게 삭감함으로써, Ni 및 Mg를 함유하는 화합물의 발생을 억제할 수 있고, 그 결과, 내층용 세라믹층(20)에 있어서의 절연성을 유지할 수 있을 것으로 생각된다. 한편, 돌기(25)가, 내부전극(22,24)으로부터 내층용 세라믹층(20)을 향해 발생함으로써, 이 돌기(25)에 의해, 내부전극(22,24) 근방의 내층용 세라믹층(20)에 대한 벗겨짐을 억제할 수 있다. 또한 Mg와 마찬가지로 Si를 내층용 세라믹층보다 많이 함유시켜도 된다. 외층과 마찬가지로 도금액의 내층에의 침입을 방지할 수 있다.

또한 도 1의 적층 세라믹 콘덴서(10)의 사이드 마진부(32,34)에 있어서의 Mg의 함유량이 Ti: 100mol부에 대하여, 0.5mol부 이상 5.0mol부 이하이므로, 내부전극(22,24)의 단부에 이층(21)을 형성할 수 있고, 그것에 의해, 절연성이 확보되기 때문에, 내부전극(22,24)의 단부에 있어서 생기는 단락이 일으키는 쇼트 불량을 효과적으로 억제할 수 있다.

다음으로 적층 세라믹 콘덴서의 제조방법에 대하여 설명한다. 도 7a는 적층 세라믹 콘덴서의 제조방법을 설명하기 위한 설명도이며, 세라믹 그린시트에 도전막을 형성한 상태를 모식적으로 나타낸 사시도이다. 도 7b는 적층 세라믹 콘덴서의 제조방법을 설명하기 위한 설명도이며, 도전막이 형성된 세라믹 그린시트를 겹치는 상태를 모식적으로 나타낸 사시도이다. 도 8은 도 7a, 도 7b에 나타낸 적층 세라믹 콘덴서의 제조방법에 있어서 제조되는 적층체 칩의 외관의 일례를 나타내는 개략 사시도이다. 이하에서, 상세하게 설명한다.

(1)유전체 원료 분말의 제작

우선, 주성분인 BaTiO3의 출발 원료로서, 고순도의 BaCO3 및 TiO2의 각 분말이 Ba:Ti=1:1로 조합(調合)된다. 또한 본 발명에 있어서 Ba:Ti는 1:1로 한정하는 것은 아니다.

다음으로 이 조합 분말은 볼밀로 습식 혼합되고, 균일하게 분산시킨 후, 건조 처리를 실시하여 조정(調整) 분말이 얻어진다. 이어서, 얻어진 조정 분말은 1000℃에서 1200℃의 온도에서 하소되며, 평균 입경이 0.15㎛인 주성분 분말 BaTiO3이 얻어진다.

한편, 부성분으로서 MgO, SiO2, Dy2O3, MnO2, V2O5 및 ZrO2의 각 분말이 준비된다. 다음으로 MgO, SiO2, Dy2O3, MnO2, V2O5 및 ZrO2의 각 분말을, Ti: 100mol부에 대한 Mg, Si, Dy, Mn, V 및 Zr의 함유량이 각각 Mg: 0mol부 이상 0.4mol부 이하, Si: 2mol부, Dy: 1mol부, Mn: 0.5mol부, V: 0.1mol부, Zr: 0.25mol부가 되도록 칭량되면서, 상술한 주성분 분말에 첨가됨으로써 혼합 분말이 얻어진다.

다음으로 이 혼합 분말이 볼밀로 습식 혼합됨으로써, 균일하게 분산시킨 후, 건조 처리를 실시하여 유전체 원료 분말이 얻어진다. 유전체 원료 분말의 조성은, 이 유전체 원료 분말을 ICP 분석함으로써 조합 조성과 거의 동일한 것을 확인할 수 있다.

(2)적층 세라믹 콘덴서의 제조

계속해서, 얻어진 세라믹 원료에 폴리비닐부티랄계 바인더, 가소제 및 유기 용제로서의 에탄올을 첨가하고, 이들을 볼밀에 의해 습식 혼합하여 세라믹 슬러리가 제작된다. 이 세라믹 슬러리는, 수지 필름(도시하지 않음)상에 립 방식에 의해 시트 형성되고, 직사각형의 세라믹 그린시트(50a(50b))로서 복수장 성형된다. 세라믹 그린시트(50a(50b))의 성형은 예를 들면 다이 코터, 그라비어 코터 또는 마이크로 그라비어 코터 등을 사용하여 행해진다.

다음으로 도 7(a)에 나타내는 바와 같이, 세라믹 그린시트(50a(50b))의 표면에, Ni를 전기 전도체의 주성분으로서 함유하는 내부전극용 도전성 페이스트를 X방향으로 스트라이프 형상으로 스크린 인쇄하고, 건조함으로써 내부전극(22(24))이 되는 도전막(52a(52b))이 형성된다. 인쇄 방법은 스크린 인쇄, 잉크젯 인쇄 또는 그라비어 인쇄 등 각종의 방법이 사용된다.

계속해서, 도 7(b)에 나타내는 바와 같이, 도전막(52a,52b)이 인쇄된 복수장의 세라믹 그린시트(50a,50b)가, 도전막(52a,52b)을 인쇄하는 방향(X방향)과는 직교하는 방향(도전막(52a,52b)의 폭 방향: Y방향)으로 약간 어긋나게 겹쳐진다. 또한 이와 같이 적층된 세라믹 그린시트(50a,50b)의 상면 및 하면에, 필요에 따라 도전막이 형성되어 있지 않은 세라믹 그린시트가 소정 매수 겹쳐져 마더 적층체가 얻어진다.

다음으로 얻어진 마더 적층체는 프레스된다. 마더 적층체를 프레스하는 방법은 강체(剛體) 프레스, 정수압 프레스 등의 방법이 사용된다. 계속해서, 프레스된 마더 적층체가 칩 형상으로 컷트되어, 도 8에 나타난 바와 같은 적층체 칩(60)이 얻어진다. 마더 적층체를 컷트하는 방법은 눌러 자름, 다이싱(dicing) 또는 레이저 등의 각종 방법이 사용된다.

이상의 공정을 거침으로써, 적층체 칩(60)의 양단면에 있어서의 한쪽 단면은, 세라믹 그린시트(50a)의 도전막(52a)만이 노출되어 있고, 다른쪽 단면은 세라믹 그린시트(50b)의 도전막(52b)만이 노출되어 있는 면이 된다. 또한 적층체 칩(60)의 양측면에는, 세라믹 그린시트(50a)의 도전막(52a) 및 세라믹 그린시트(50b)의 도전막(52b)의 각각이 노출되어 있는 면이 된다.

다음으로 도 8에 나타내는 적층체 칩(60)의 양측면에, 사이드 마진부(32,34)가 되는 층을 형성함으로써 소성 전의 적층체 칩이 얻어진다. 적층체 칩(60)에 대한 사이드 마진부(32,34)가 되는 층의 형성은, 사이드 마진부용의 세라믹 그린시트를 붙여넣거나, 혹은 사이드 마진부용의 세라믹 슬러리를 도포함으로써 형성된다. 사이드 마진부용의 세라믹 그린시트 또는 세라믹 슬러리의 조성은, Ti: 100mol부에 대한 Mg의 함유량이 0.5mol부 이상 5.0mol부 이하가 되도록 제작된다.

다음으로 사이드 마진부(32,34)가 되는 층이 형성된 적층체 칩을, 질소 분위기 중에서, 300℃의 온도로 3시간 가열하고, 바인더를 연소시킨 후, 승온 속도 100℃/초, 최고 온도 1100℃ 이상 1300℃ 이하, 설비로 내 분위기는 1ppm 이상 5000ppm 이하, 킵(keep) 시간 없음의 조건으로 소성한 후, 승온 속도 3℃/분, 최고 온도 1000℃ 이상 1100℃ 이하에서 재소성함으로써 소결된 세라믹 소체(12)가 얻어진다.

그리고, 얻어진 세라믹 소체(12)의 제1의 단면(13) 및 제2의 단면(14)에, 유리 프릿을 함유하는 Cu 페이스트를 도포하고, 질소 분위기 중에 있어서, 예를 들면 800℃의 온도에서 베이킹하여, 소정의 도금 처리가 실시되고, 제1 및 제2의 내부전극(22,24)과 전기적으로 접속된 외부전극(40,42)이 형성된다. 상술과 같이 하여, 도 1에 나타내는 적층 세라믹 콘덴서(10)가 제조된다.

(실험예)

실험예에서는, 이하에 나타내는 실시예 1~실시예 12, 참고예 1~참고예 23 및 비교예 1~비교예 6의 적층 세라믹 콘덴서의 각 시료가 제조되고, 각 시료의 적층 세라믹 콘덴서에 대하여 고온 부하 시험에 의한 평가가 행해졌다.

1.시료의 제작

표 1에 나타내는 실험예의 각 시료(실시예 1~실시예 12, 참고예 1~참고예 23 및 비교예 1~비교예 6)가 상술한 적층 세라믹 콘덴서의 제조방법에 따라 제작되었다.

(1)유전체 원료 분말의 제작

우선, 주성분인 BaTiO3의 출발 원료로서 고순도의 BaCO3 및 TiO2의 각 분말이 Ba:Ti=1:1로 조합되었다.

다음으로 이 조합 분말이 볼밀로 습식 혼합되고, 균일하게 분산시킨 후, 건조 처리를 실시하여 조정 분말이 얻어졌다. 다음으로 얻어진 조정 분말이 1000℃의 온도에서 하소되어, 평균 입경이 0.15㎛인 주성분 분말 BaTiO3이 얻어졌다.

한편, 부성분으로서 MgO, SiO2, Dy2O3, MnO2, V2O5 및 ZrO2의 각 분말을 준비하였다. 다음으로 MgO, SiO2, Dy2O3, MnO2, V2O5 및 ZrO2의 각 분말을, Ti: 100mol부에 대한 Si, Dy, Mn, V 및 Zr의 함유량이 각각 Si: 2mol부, Dy: 1mol부, Mn: 0.5mol부, V: 0.1mol부, Zr: 0.25mol부가 되도록 칭량되면서, 상술한 주성분 분말에 첨가함으로써 혼합 분말이 얻어졌다. 또한 Mg의 함유량에 대하여, 표 1에는 실시예, 참고예 및 비교예에 있어서 사용한 시료에 대하여, Ti: 100몰부에 대한 Mg의 첨가량(mol부)을 나타내고, 0mol부 이상 1mol부 이하로 하였다. 주성분 분말에 대한 첨가의 형태는 MgO로 하였다.

다음으로 이 혼합 분말이 볼밀로 습식 혼합됨으로써, 균일하게 분산시킨 후, 건조 처리를 실시하여 유전체 원료 분말이 얻어졌다. 이 유전체 원료 분말을 ICP 분석한 바, 조합 조성과 거의 동일한 것이 확인되었다.

(2)적층 세라믹 콘덴서의 제조

계속해서, 상기 세라믹 원료에 폴리비닐부티랄계 바인더, 가소제 및 유기 용제로서의 에탄올을 첨가하고, 이들을 볼밀에 의해 습식 혼합하여 세라믹 슬러리가 제작되었다. 이어서, 이 세라믹 슬러리를 립 방식에 의해 시트 형성하여, 직사각형의 세라믹 그린시트가 얻어졌다.

다음으로 상기 세라믹 그린시트상에, Ni를 전기 전도체의 주성분으로서 함유하는 내부전극용 도전성 페이스트가 스트라이프상으로 스크린 인쇄 혹은 그라비어 인쇄되어, 내부전극이 되는 도전막이 형성되었다.

그리고, 도전막이 인쇄된 복수장의 세라믹 그린시트가 도전막을 인쇄하는 방향과는 직교하는 방향(도전막의 폭 방향)으로 약간 어긋나게 적층되었다. 또한 이와 같이 적층된 세라믹 그린시트의 상면 및 하면에, 도전막이 형성되어 있지 않은 세라믹 그린시트가 소정 매수 겹쳐져 마더 적층체가 얻어졌다. 그리고, 정수압 프레스 혹은 강체 프레스에 의해 압착되어 마더 적층체가 프레스되었다.

계속해서, 프레스된 마더 적층체가 칩 형상으로 컷트되어, 개개의 내부전극이 되는 도전막이 양단면 및 양측면에 노출된 적층체 칩이 얻어졌다.

다음으로 적층체 칩의 양측면에 사이드 마진부가 되는 층을 형성함으로써 소성 전의 적층체 칩이 얻어졌다. 적층체 칩에 대한 사이드 마진부가 되는 층의 형성은, 사이드 마진부용의 세라믹 그린시트를 붙여 넣음으로써 형성되었다. 사이드 마진부용의 세라믹 그린시트의 조성은, Mg의 함유량이 Ti: 100mol부에 대한 Mg의 함유량이 0.5mol부 이상 5.0mol부 이하가 되도록 제작되었다.

다음으로 사이드 마진부가 되는 층이 형성된 적층체 칩을, 질소 분위기 중에서, 300℃의 온도로 3시간 가열하여, 바인더를 연소시킨 후, 승온 속도 100℃/초, 최고 온도 1100℃ 이상 1300℃ 이하, 설비로 내 분위기는 1ppm 이상 5000ppm 이하, 킵 시간 없음의 조건으로 소성한 후, 승온 속도 3℃/분, 최고 온도 1000℃ 이상 1100℃ 이하에서 재소성함으로써 소결된 세라믹 소체가 얻어졌다.

그리고, 얻어진 세라믹 소체의 양단면에, 유리 프릿을 함유하는 Cu 페이스트를 도포하고, 질소 분위기 중에 있어서, 800℃의 온도에서 베이킹하여, 내부전극과 전기적으로 접속된 외부전극이 형성되고, 실시예, 참고예 및 비교예의 각 시료에 따른 적층 세라믹 콘덴서가 얻어졌다.

또한 상술한 제조방법으로 얻어진 적층 세라믹 콘덴서의 외형 치수(외부전극도 포함)는 길이 0.6mm, 폭 0.3mm, 두께 0.3mm이며, 내층용 세라믹층 1층당의 두께는 0.3㎛ 이상 1.3㎛ 이하이다. 내부전극은 300층 적층하여, 내부전극의 두께는 평균 0.5㎛였다. 또한 실시예, 참고예 및 비교예의 각 시료의 내층용 세라믹층의 두께는 표 1에 나타낸다. 외층부의 두께는 편측(片側) 30㎛로 하였다.

내층용 세라믹층의 두께는 이하에 기술하는 순서에 의해 측정되었다.

2.내층용 세라믹층의 두께의 측정 방법

(1)연마

우선, 실시예, 참고예 및 비교예의 각 시료인 적층 세라믹 콘덴서를 수직해지도록 세우고, 각 시료의 둘레를 수지로 굳혔다. 이때, 각 시료의 폭(W) 방향의 약 1/2의 위치가 노출되도록, 연마기에 의해 연마하여 각 시료의 LT 단면을 노출시켰다. 또한 내부전극의 처짐을 없애기 위해, 연마 종료 후 이온 밀링에 의해 연마 표면을 가공하였다.

(2)내층용 세라믹층의 두께의 측정

그리고, 도 5에 나타내는 바와 같이, LT 단면의 길이(L) 방향으로 1/2 정도의 위치에 있어서, 내부전극과 거의 직교하는 직선을 결정하였다. 다음으로 시료에 있어서 내부전극이 적층되어 있는 영역을 적층(T) 방향으로 3등분으로 분할하여 상부 영역, 중간 영역, 하부 영역으로 3개의 영역으로 나누었다. 그리고, 내부전극의 일부가 결락하여 내층용 세라믹층이 2층간에 걸치도록 기둥상으로 형성되어 있는 것 등에 의해 내층용 세라믹층의 두께를 측정할 수 없는 부분을 제외하고, 각 영역의 중앙부 부근에서, 상기 직교하는 직선상의 내층용 세라믹스층의 두께를 각각 무작위로 10층씩 측정하여 평균값을 구하였다. 측정에 사용한 시료는, 실시예 1~실시예 12, 참고예 1~참고예 23 및 비교예 1~비교예 6에 대하여, 각각 3개에 대하여 행하였다. 따라서, 내층용 세라믹층의 두께는 실시예 1~실시예 12, 참고예 1~참고예 23 및 비교예 1~비교예 6의 각 90점의 평균값으로서 산출하였다. 또한 내층용 세라믹층의 두께는 주사형 전자 현미경(SEM)을 사용하여 측정하였다. 실시예 1~실시예 12, 참고예 1~참고예 23 및 비교예 1~비교예 6의 각각의 두께는 표 1에 나타낸다.

또한 실시예 1~실시예 12, 참고예 1~참고예 23 및 비교예 1~비교예 6의 각 시료에 대한 내층용 세라믹층에 있어서의 유전체 세라믹 입자의 그레인 사이즈는 이하에 기술하는 순서에 의해 측정되었다.

3.내층용 세라믹층에 있어서의 유전체 세라믹 입자의 그레인 사이즈의 측정 방법

(1)관찰용 시료의 제작

우선, 시료의 길이(L) 방향의 약 1/2 정도의 위치에 있어서의 폭(W) 방향 및 적층(T) 방향으로 이루어지는 면(이하에서, WT 단면이라 칭함)이 노출되도록 시료를 파단하였다. 그 후, WT 단면에 노출된 내층용 세라믹층에 있어서의 그레인간의 경계(입계)를 명확하게 하기 위해 상기 시료가 열 처리되었다. 열 처리의 온도는 그레인이 성장하지 않는 온도이면서, 입계가 명확해지는 온도로 하고, 본 실험예에 있어서는 1000℃에서 처리하였다.

(2)그레인 사이즈의 측정

그리고, 도 6에 나타내는 바와 같이, WT 단면의 폭(W) 방향 및 적층(T) 방향 각각 1/2 정도의 위치에서, 내층용 세라믹층에 있어서의 유전체 세라믹 입자의 그레인을 주사형 전자 현미경(SEM)에 의해 50000배로 관찰하였다. 얻어진 SEM 화상으로부터 무작위로 300개의 그레인을 추출하여, 화상 해석에 의해 각 그레인의 입계의 내측 부분의 면적을 구하고, 그 면적을 가지는 가상 원의 지름을 산출하여, 그 D50값을 구하였다. 이 측정은 실시예 1~실시예 12, 참고예 1~참고예 23 및 비교예 1~비교예 6의 각각에 대하여 5개의 시료에 대해 행하고, 각 시료의 D50값의 평균값을 그레인 사이즈로 하였다. 측정한 결과, 그레인 사이즈는 0.18㎛ 이하였다.

4.고온 부하 시험 및 평가 결과

각 시료의 평가는 고온 부하 시험에 의해 행하여 절연 저항의 열화 측정에 의해 평가하였다.

실시예 1~실시예 12, 참고예 1~참고예 23 및 비교예 1~비교예 6의 각각의 시료에 대하여 행한 고온 부하 시험은, 이하의 방법에 의해 행하였다.

우선, 제작한 실시예 1~실시예 12, 참고예 1~참고예 23 및 비교예 1~비교예 6의 시료에 대하여, 각각 임의로 10개씩 샘플링하였다. 그 후, 150℃, 6.3V로 고온 부하 시험을 행하고, 절연 저항이 10KΩ 이하가 된 시간을 고장으로 판정하였다. 이 고장 시간으로부터 MTTF(평균 고장 시간)를 산출하여 비교를 행하였다.

표 1에 실시예 1~실시예 12, 참고예 1~참고예 23 및 비교예 1~비교예 6의 각 시료에 대하여 행한 고온 부하 시험의 평가 결과를 나타낸다. MTTF에 근거하는 판정 기준을 12시간으로 하고, 표 1에 있어서, MTTF가 12시간 이상인 경우를 양품(良品)으로 판정하여 "G"로 나타내고, MTTF가 12시간 미만인 경우를 불량품으로 판정하여 "NG"로 나타내었다.

Figure 112015046606046-pat00001

참고예 1에서는 Mg의 함유량은 1mol부이며, 내층용 세라믹층의 두께는 1.3㎛인데, MTTF는 200시간이고, "G"로 판정되었다.

또한 참고예 2에서는 Mg의 함유량은 1mol부이고, 내층용 세라믹층의 두께는 1㎛인 경우, MTTF는 85시간이며, 참고예 4에서는 Mg의 함유량은 1mol부이고, 내층용 세라믹층의 두께는 1㎛의 경우, MTTF는 92시간이기 때문에 "G"로 판정되었다.

마찬가지로, 참고예 3에서는 Mg의 함유량은 1mol부이고, 내층용 세라믹층의 두께는 0.8㎛의 경우, MTTF는 40시간이며, 참고예 5에서는 Mg의 함유량은 1mol부이고, 내층용 세라믹층의 두께는 0.8㎛의 경우, MTTF는 54시간이기 때문에 "G"로 판정되었다.

따라서, 참고예 1~참고예 5는 모두 MTTF가 12시간 이상이기 때문에 "G"로 판정되었는데, 내층용 세라믹층의 두께가 0.8㎛ 이상 1.3㎛ 이하이므로, 내층용 세라믹층의 박층화가 곤란한 것을 시사하고 있다.

따라서, 이상의 결과로부터, 박층화 영역에서는, 내층용 세라믹층의 두께가 두꺼운 경우, MTTF는 향상하여, 높은 신뢰성이 얻어지는 것이 시사되지만, 내층용 세라믹층의 두께가 두껍기 때문에 소망하는 정전 용량을 얻는 것이 어려워진다.

참고예 6 및 참고예 7에서는 Mg의 함유량은 모두 1mol부이고, 내층용 세라믹층의 두께는 각각 0.7㎛ 및 0.6㎛의 경우, MTTF는 각각 31시간 및 12시간이기 때문에 "G"로 판정되었다.

또한 참고예 8, 참고예 9 및 참고예 10에서는 Mg의 함유량은 모두 1mol부이며, 내층용 세라믹층의 두께는 각각 1㎛, 0.8㎛ 및 0.6㎛의 경우, MTTF는 각각 98시간, 72시간 및 25시간이기 때문에 "G"로 판정되었다.

한편, 비교예 1 및 비교예 2에서는 Mg의 함유량은 모두 1mol부이며, 내층용 세라믹층의 두께는 각각 0.55㎛ 및 0.5㎛의 경우, MTTF는 각각 4시간 및 2시간이기 때문에 "NG"로 판정되었다.

또한 비교예 3 및 비교예 4에서는 Mg의 함유량은 모두 1mol부이고, 내층용 세라믹층의 두께는 각각 0.55㎛ 및 0.5㎛의 경우, MTTF는 각각 5시간 및 2시간이기 때문에 "NG"로 판정되었다.

따라서, Mg의 함유량이 1mol부인 경우, 내층용 세라믹층의 두께가 0.55㎛ 이하의 박층 영역으로까지 박층화할 수 없는 것이 시사된다.

참고예 21, 참고예 22 및 참고예 23은 Mg의 함유량은 모두 0.6mol부이며, 내층용 세라믹층의 두께는 각각 1㎛, 0.8㎛ 및 0.6㎛의 경우, MTTF는 각각 87시간, 77시간 및 14시간이기 때문에 "G"로 판정되었다.

한편, 비교예 5 및 비교예 6에서는 Mg의 함유량은 모두 0.6mol부이고, 내층용 세라믹층의 두께는 0.55㎛ 및 0.5㎛의 경우, MTTF는 각각 8시간 및 4시간이기 때문에 "NG"로 판정되었다.

따라서, Mg의 함유량이 0.6mol부인 경우도 내층용 세라믹층의 두께가 0.55㎛ 이하의 박층 영역으로까지 박층화할 수 없는 것이 시사된다.

본 발명의 범위 내인 실시예 1~실시예 12는 Mg의 함유량이 0mol부 이상 0.4mol부 이하이며, 내층용 세라믹층의 두께가 0.55㎛ 이하여도 모든 실시예에 대하여, MTTF가 12시간 이상이기 때문에 "G"로 판정되었다.

또한 참고예 11~참고예 20은 Mg의 함유량이 0mol부 이상 0.4mol부 이하이며, 모두 MTTF도 12시간 이상이기 때문에 "G"로 판정되었는데, 내층용 세라믹층의 두께가 0.6㎛ 이상 1㎛ 이하이다.

이상의 실험예로부터, 내층용 세라믹층에 함유되는 Mg의 양이, Ti: 100mol부에 대하여 0mol부 이상 0.4mol부 이하인 경우, 높은 신뢰성을 구비한 적층 세라믹 콘덴서를 얻을 수 있는 것이 확인되었다.

여기서, 박층화한 내층용 세라믹층 중에 있어서, Mg의 함유량이 증가하면 적층 세라믹 콘덴서의 신뢰성이 저하하는 메커니즘으로서, 이하와 같이 생각할 수 있다.

즉, 내층용 세라믹층 중의 Mg와 내부전극의 주성분인 Ni가 반응하여 Ni, Mg를 함유하는 화합물이 형성된다. 이 화합물은 내부전극에서 내층용 세라믹층을 향해 돌기가 발생하기 때문에, 발생한 개소의 절연성을 저하시킨다. 특히 내층용 세라믹층에 있어서의 박층 영역, 그레인 사이즈가 큰 유전체 세라믹 입자에서는 영향이 커진다.

그리하여, 내층용 세라믹층에 있어서의 Mg의 함유량을 종래보다도 크게 삭감함으로써 Ni, Mg를 함유하는 화합물의 발생을 억제할 수 있고, 그 결과, 내층용 세라믹층에 있어서의 절연성을 유지할 수 있다고 생각된다.

상술한 메커니즘을 확인하기 위해, 적층 세라믹 콘덴서에 있어서의 WT 단면의 관찰을 행하였다.

도 9a는 적층 세라믹 콘덴서의 WT 단면을 박편 가공(FIB 가공)하고, 그 단면의 SIM 화상이며, 관찰된 단면에 대한 STEM-EDX에 의한 매핑 분석에 의해 Ni의 분포를 나타낸 매핑 화상이다. 도 9b는 적층 세라믹 콘덴서의 WT 단면을 박편 가공(FIB 가공)하고, 그 단면의 SIM 화상이며, 관찰된 단면에 대한 STEM-EDX에 의한 매핑 분석에 의해 Mg의 분포를 나타낸 매핑 화상이다. 또한 도 9a 및 도 9b는 참고예 1의 시료에 대하여 행한 화상이며, 동일한 시야에 있어서의 화상이다.

우선, 시료인 적층 세라믹 콘덴서를 수직해지도록 세우고, 시료의 둘레를 수지로 굳혔다. 이때, 시료의 길이(L) 방향의 약 1/2의 위치가 노출되도록, 연마기에 의해 연마하여 WT 단면을 노출시켰다. 다음으로 그 시료를 FIB(집속 이온빔)(세이코 인스트루먼트사 제품, 형번(型番): SMI-3050R)에 의해 FIB 가공에 의해 박편 가공하고, SIM(주사형 이온 현미경)을 사용한, 내층용 세라믹층에 발생하는 돌기상의 Ni 및 Mg를 함유하는 화합물의 관찰용의 시료로 하였다. 관찰은 5㎛□의 영역 및 15㎛□의 영역에서 행하였다. 또한 관찰용 시료의 두께는 약 100nm였다.

다음으로 내층용 세라믹층에 있어서의 Ni 및 Mg의 분포를 확인하였다.

상술과 같이 박편 가공한 관찰용 시료는 주사 투과형 전자 현미경(scanning transmission electron microscopy; 이하에서 "STEM"이라 칭함)과 에너지 분산형 X선 장치(energy dispersive x-ray spectroscopy; 이하에서 "EDX"라 칭함)를 사용한 STEM-EDX 매핑에 의해 원소 분석이 행해져, Ni 및 Mg의 분포를 나타내는 매핑 화상이 얻어졌다. 여기서, STEM 분석에 있어서 STEM은 JEM-2200FS(JEOL 제품)를 사용하였다. 가속 전압은 200kV이다. EDX는 JED-2300T(JEOL 제품)로 60mm2 구경의 SDD 검출기를, EDX 시스템은 Noran System 7을 사용하였다.

도 9a 및 도 9b의 매핑 화상으로부터, 내층용 세라믹층에 내부전극측으로부터 돌기가 발생하고 있는 것을 확인할 수 있었다. 또한 이 돌기는 Mg와 Ni가 같은 영역에 분포하고 있기 때문에, Mg가 함유되는 것에 기인하는 화합물이 형성되어 있는 것을 확인할 수 있었다.

또한 이 발명은 상기 실시의 형태에 한정되는 것은 아니며, 그 요지의 범위 내에서 다양하게 변형된다. 또한 세라믹 전자부품의 세라믹층의 두께, 층수, 대향전극 면적 및 외형 치수는 이에 한정되는 것은 아니다.

본 발명의 실시의 형태에 대하여 설명했는데, 이번에 개시된 실시의 형태는 모든 점에서 예시이며 제한적인 것이 아니라고 생각되어야 한다. 본 발명의 범위는 청구의 범위에 의해 나타나며, 청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.

Claims (2)

  1. 제1의 단면(端面)과 상기 제1의 단면에 대향하는 제2의 단면과,
    상기 제1의 단면 및 상기 제2의 단면에 직교하는 제1의 측면과 제2의 측면과,
    상기 제1의 단면 및 상기 제1의 측면에 직교하는 제1의 주면과 제2의 주면으로 직방체상으로 구성되고,
    복수의 유전체 세라믹층과,
    상기 제1의 주면에서 상기 제2의 주면을 잇는 방향으로, 상기 유전체 세라믹층을 통해 층상으로 겹쳐 형성된 내부전극으로 이루어지는 세라믹 소체와,
    상기 세라믹 소체의 상기 제1의 단면 및 상기 제2의 단면에 마련된 외부전극을 포함하는 적층 세라믹 콘덴서로서,
    상기 내부전극은, 제1의 내부전극과 제2의 내부전극을 포함하고,
    상기 제1의 내부전극과 상기 제2의 내부전극은, 각각 교대로 상기 제1의 단면과 상기 제2의 단면으로 인출되어 상기 외부전극에 접속하며,
    상기 세라믹 소체에 있어서, 가장 주면측에 배치된 상기 내부전극간에 끼워진 영역을 내층부, 상기 내층부의 주면측에 배치된 유전체 세라믹층을 외층부로 하고,
    상기 내층부의 상기 유전체 세라믹층은, Ba 및 Ti를 함유하는 페로브스카이트형 화합물을 주성분으로 하며,
    Mg의 함유량이 Ti: 100mol부에 대하여 0mol부 이상 0.4mol부 이하이며,
    상기 내층부의 상기 유전체 세라믹층의 두께는 0.55㎛ 이하이고,
    상기 세라믹 소체를 적층 방향에서 보아 상기 제1의 내부전극과 상기 제2의 내부전극이 존재하지 않는 영역을 사이드 마진부(side margins)로 하면,
    상기 사이드 마진부에 있어서의 Mg의 함유량이, Ti: 100mol부에 대하여 0.5mol부 이상 5.0mol부 이하인 것을 특징으로 하는 적층 세라믹 콘덴서.
  2. 제1항에 있어서,
    상기 사이드 마진부 근처에서의 상기 내부전극으로부터 상기 내층부의 상기 유전체 세라믹층을 향해 Ni 및 Mg를 함유하는 화합물로 이루어지는 돌기가 형성되어 있는 것을 특징으로 하는 적층 세라믹 콘덴서.
KR1020150067842A 2014-05-22 2015-05-15 적층 세라믹 콘덴서 KR101687575B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JPJP-P-2014-106512 2014-05-22
JP2014106512 2014-05-22
JPJP-P-2015-078942 2015-04-08
JP2015078942A JP2016001723A (ja) 2014-05-22 2015-04-08 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
KR20150135092A KR20150135092A (ko) 2015-12-02
KR101687575B1 true KR101687575B1 (ko) 2016-12-20

Family

ID=54556552

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150067842A KR101687575B1 (ko) 2014-05-22 2015-05-15 적층 세라믹 콘덴서

Country Status (4)

Country Link
US (1) US9552925B2 (ko)
JP (2) JP2016001723A (ko)
KR (1) KR101687575B1 (ko)
CN (1) CN105097283B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
JP6490024B2 (ja) * 2016-03-30 2019-03-27 太陽誘電株式会社 積層セラミック電子部品の製造方法
JP6487364B2 (ja) * 2016-03-30 2019-03-20 太陽誘電株式会社 積層セラミック電子部品の製造方法
JP6496270B2 (ja) * 2016-04-14 2019-04-03 太陽誘電株式会社 セラミック電子部品及びその製造方法
JP2017228590A (ja) 2016-06-20 2017-12-28 太陽誘電株式会社 積層セラミックコンデンサ
JP2017228591A (ja) 2016-06-20 2017-12-28 太陽誘電株式会社 積層セラミックコンデンサ
JP2017228587A (ja) * 2016-06-20 2017-12-28 太陽誘電株式会社 積層セラミックコンデンサ
JP2017228593A (ja) 2016-06-20 2017-12-28 太陽誘電株式会社 積層セラミックコンデンサ
JP2017228586A (ja) 2016-06-20 2017-12-28 太陽誘電株式会社 Multilayer ceramic capacitor
JP2017228592A (ja) 2016-06-20 2017-12-28 太陽誘電株式会社 積層セラミックコンデンサ
JP2017228589A (ja) 2016-06-20 2017-12-28 太陽誘電株式会社 積層セラミックコンデンサ
JP2017228588A (ja) 2016-06-20 2017-12-28 太陽誘電株式会社 積層セラミックコンデンサ
KR101987214B1 (ko) * 2017-10-13 2019-06-10 삼성전기주식회사 적층 세라믹 커패시터
KR102068812B1 (ko) * 2017-12-07 2020-01-22 삼성전기주식회사 적층 세라믹 커패시터
KR102141217B1 (ko) 2018-07-26 2020-08-04 삼성전기주식회사 적층 세라믹 커패시터
KR20190121139A (ko) * 2018-08-09 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013102123A (ja) * 2011-10-14 2013-05-23 Tdk Corp 積層セラミック電子部品
WO2014010376A1 (ja) * 2012-07-10 2014-01-16 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050545A (ja) * 1996-07-29 1998-02-20 Kyocera Corp Multilayer ceramic capacitors
JPH10106881A (ja) * 1996-09-30 1998-04-24 Kyocera Corp Multilayer ceramic capacitors
JP3334607B2 (ja) 1998-05-12 2002-10-15 株式会社村田製作所 誘電体磁器組成物および積層セラミックコンデンサ
JP4591537B2 (ja) * 2007-06-08 2010-12-01 株式会社村田製作所 Multilayer ceramic electronic components
US7859823B2 (en) * 2007-06-08 2010-12-28 Murata Manufacturing Co., Ltd. Multi-layered ceramic electronic component
JP5370212B2 (ja) * 2010-02-24 2013-12-18 株式会社村田製作所 誘電体セラミックおよび積層セラミックコンデンサ
KR101494851B1 (ko) * 2011-08-23 2015-02-23 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
JP5655036B2 (ja) * 2012-06-21 2015-01-14 太陽誘電株式会社 Dielectric ceramics, dielectric ceramic manufacturing method and multilayer ceramic capacitor
JP2015156470A (ja) * 2014-01-14 2015-08-27 Tdk株式会社 積層型セラミック電子部品
JP6281502B2 (ja) * 2014-06-12 2018-02-21 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013102123A (ja) * 2011-10-14 2013-05-23 Tdk Corp 積層セラミック電子部品
WO2014010376A1 (ja) * 2012-07-10 2014-01-16 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法

Also Published As

Publication number Publication date
KR20150135092A (ko) 2015-12-02
US20150340156A1 (en) 2015-11-26
CN105097283A (zh) 2015-11-25
JP2018164101A (ja) 2018-10-18
JP2016001723A (ja) 2016-01-07
US9552925B2 (en) 2017-01-24
CN105097283B (zh) 2018-02-09
JP6669198B2 (ja) 2020-03-18

Similar Documents

Publication Publication Date Title
US9666370B2 (en) Multilayer ceramic capacitor and method for producing the same
JP5838927B2 (ja) 積層セラミック電子部品
JP4491794B2 (ja) 誘電体セラミック、及び積層セラミックコンデンサ
JP4111006B2 (ja) 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ
JP4776913B2 (ja) 積層型セラミックコンデンサ及びその製造方法
JP5440779B2 (ja) 誘電体セラミック、及び積層セラミックコンデンサ
JP4295179B2 (ja) 電子部品およびその製造方法
JP4925958B2 (ja) 積層セラミックコンデンサ
KR101143128B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
US6548437B2 (en) Dielectric ceramics and electronic component
JP4591448B2 (ja) 誘電体セラミック及びその製造方法、並びに積層セラミックコンデンサ
JP4428187B2 (ja) 誘電体磁器組成物及び電子部品
JP5315856B2 (ja) 積層セラミック電子部品
KR100278416B1 (ko) 유전체 세라믹과 그 제조방법, 및 적층 세라믹 전자부품과 그 제조방법
JP5205544B1 (ja) 積層セラミックコンデンサ
JP4782598B2 (ja) 積層セラミックコンデンサ
US8582277B2 (en) Laminated type ceramic electronic parts
JP5316642B2 (ja) 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ
US10121591B2 (en) Laminated ceramic capacitor and method for manufacturing laminated ceramic capacitor
KR101000771B1 (ko) 적층 세라믹 콘덴서
US8853115B2 (en) Dielectric ceramic composition and electronic device
KR101729284B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
KR101570459B1 (ko) 세라믹 전자부품의 제조방법 및 세라믹 전자부품
US8445396B2 (en) Dielectric ceramic and laminated ceramic capacitor
US9666371B2 (en) Multilayer ceramic capacitor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20191205

Year of fee payment: 4