WO2022210642A1 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
WO2022210642A1
WO2022210642A1 PCT/JP2022/015285 JP2022015285W WO2022210642A1 WO 2022210642 A1 WO2022210642 A1 WO 2022210642A1 JP 2022015285 W JP2022015285 W JP 2022015285W WO 2022210642 A1 WO2022210642 A1 WO 2022210642A1
Authority
WO
WIPO (PCT)
Prior art keywords
internal electrode
layer
electrode layer
layers
ceramic capacitor
Prior art date
Application number
PCT/JP2022/015285
Other languages
English (en)
French (fr)
Inventor
晋一 山口
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to KR1020237032577A priority Critical patent/KR20230147719A/ko
Priority to JP2023511331A priority patent/JPWO2022210642A1/ja
Publication of WO2022210642A1 publication Critical patent/WO2022210642A1/ja
Priority to US18/369,891 priority patent/US20240006124A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Definitions

  • the present invention relates to a multilayer ceramic capacitor.
  • Such a multilayer ceramic capacitor generally has an effective dielectric portion in which a plurality of dielectric ceramic layers and a plurality of internal electrodes are laminated, and provided on the upper and lower surfaces of the effective dielectric portion, the dielectric ceramic layers and a cover layer containing the same main component as the structure.
  • the cover layer is mainly composed of ceramic particles, and glass particles are present in the gaps between the ceramic particles of the cover layer.
  • the ratio of the area of voids in which glass particles are present to the total area of voids and voids in which no glass particles are present is 80% or more per unit area.
  • Patent Document 1 can only deal with the dielectric breakdown voltage caused by the strain in the stacking direction due to the electrostrictive effect. In other words, it is not possible to suppress the decrease in dielectric breakdown voltage due to the increase in the electric field strength applied to the ceramic elements as the thickness of the ceramic elements constituting the multilayer ceramic capacitor is reduced.
  • the main object of the present invention is to provide a multilayer ceramic capacitor that can further improve the dielectric breakdown voltage.
  • a multilayer ceramic capacitor according to the present invention includes a plurality of laminated dielectric layers, and has first and second main surfaces facing each other in the lamination direction, and first main surfaces facing each other in a width direction orthogonal to the lamination direction. and a first end face and a second end face facing each other in a length direction orthogonal to the lamination direction and the width direction; a plurality of first internal electrode layers exposed on the end face of the dielectric layer, a plurality of second internal electrode layers exposed on the second end face and connected to the first internal electrode layer;
  • a multilayer ceramic capacitor comprising a first external electrode arranged on a first end face and a second external electrode connected to a second internal electrode layer and arranged on the second end face, The one internal electrode layer and the second internal electrode layer are alternately arranged, the first internal electrode layer and the second internal electrode layer contain Ni, and the first internal electrode layer and the second internal electrode layer Pt is dissolved in Ni contained in one of the layers, and Pt is not dissolved in Ni contained in the other of the first
  • the multilayer ceramic capacitor of the present invention Pt is dissolved in Ni contained in either one of the first internal electrode layer and the second internal electrode layer, and the first internal electrode layer and Any one of the first internal electrode layer and the second internal electrode layer in which Pt is not dissolved in Ni contained in the other of the second internal electrode layers and Pt is dissolved in Ni is connected to the cathode side when the multilayer ceramic capacitor is mounted, the dielectric breakdown voltage of the multilayer ceramic capacitor can be improved.
  • FIG. 1 is an external perspective view showing an example of a laminated ceramic capacitor according to the present invention
  • FIG. FIG. 2 is a cross-sectional view taken along line II-II of FIG. 1 showing the multilayer ceramic capacitor according to the present invention
  • FIG. 2 is a cross-sectional view taken along line III-III of FIG. 1 showing a multilayer ceramic capacitor according to the present invention
  • (a) is an illustrative view of the LT section showing the presence or absence of Pt in each internal electrode layer of the laminate
  • (b) is an illustrative view of the WT section.
  • FIG. 4 is an illustrative view showing a region where Ni and Pt mapping analysis is performed in internal electrode layers of a multilayer ceramic capacitor in an experimental example
  • FIG. 1 is an external perspective view showing an example of a laminated ceramic capacitor according to the present invention.
  • 2 is a cross-sectional view taken along line II-II in FIG. 1 showing the laminated ceramic capacitor according to the present invention
  • FIG. 3 is a cross-sectional view taken along line III-III in FIG. 1 showing the laminated ceramic capacitor according to the present invention. be.
  • the laminated ceramic capacitor 10 includes a rectangular parallelepiped laminated body 12 .
  • the laminate 12 has a plurality of laminated dielectric layers 14 and a plurality of internal electrode layers 16 . Furthermore, the laminate 12 has a first main surface 12a and a second main surface 12b facing in the lamination direction x, and a first side surface 12c and a second side surface facing in the width direction y orthogonal to the lamination direction x. 12d, and a first end face 12e and a second end face 12f facing each other in a length direction z orthogonal to the stacking direction x and width direction y.
  • the laminate 12 has rounded corners and ridges. A corner portion is a portion where three adjacent surfaces of the laminate intersect, and a ridge portion is a portion where two adjacent surfaces of the laminate intersect.
  • unevenness or the like is formed on part or all of the first main surface 12a and the second main surface 12b, the first side surface 12c and the second side surface 12d, and the first end surface 12e and the second end surface 12f. may have been
  • the dielectric layer 14 of the laminate 12 includes an outer layer portion 14a and an inner layer portion 14b.
  • the outer layer portion 14a is located on the first main surface 12a side and the second main surface 12b side of the laminate 12, and is between the first main surface 12a and the internal electrode layer 16 closest to the first main surface 12a. and a dielectric layer 14 located between the second major surface 12b and the internal electrode layer 16 closest to the second major surface 12b.
  • a region sandwiched between the two outer layer portions 14a is the inner layer portion 14b.
  • the dielectric layer 14 can be made of, for example, a dielectric material.
  • the powder of the dielectric material forming the dielectric layer 14 is desirably composed mainly of a perovskite-type oxide containing Ba and Ti.
  • part of Ba may be replaced with Ca
  • part of Ti may be replaced with Zr.
  • the dielectric layer 14 may contain, for example, rare earth elements, Mn, Mg, Si, etc. as subcomponents.
  • the dielectric ceramic raw material powder is produced, for example, by a solid-phase synthesis method. Specifically, first, compound powders such as oxides and carbonates containing constituent elements of the main component are mixed in a predetermined ratio and calcined. In addition to the solid-phase synthesis method, a hydrothermal method or the like may be applied.
  • the dielectric ceramic according to the present invention may contain alkali metals, transition metals, Cl, S, P, Hf, and the like in amounts that do not interfere with the effects of the present invention.
  • the thickness of the dielectric layer 14 after firing is preferably 0.5 ⁇ m or more and 10 ⁇ m or less.
  • the laminate 12 has, as the plurality of internal electrode layers 16, a plurality of substantially rectangular first internal electrode layers 16a and a plurality of second internal electrode layers 16b, for example.
  • the plurality of first internal electrode layers 16a and the plurality of second internal electrode layers 16b are buried so as to be alternately arranged at regular intervals along the stacking direction x of the stack 12 with the dielectric layers 14 interposed therebetween. ing.
  • the first internal electrode layer 16a is positioned on one end side of the first internal electrode layer 16a and the first counter electrode portion 18a facing the second internal electrode layer 16b. It has a first extraction electrode portion 20a extending to the first end surface 12e of the laminate 12 .
  • the first lead-out electrode portion 20 a has its end led out to the first end face 12 e and exposed from the laminate 12 .
  • the second internal electrode layer 16b is located on a second counter electrode portion 18b facing the first internal electrode layer 16a, and on one end side of the second internal electrode layer 16b. It has a second extraction electrode portion 20b extending to the second end face 12f of the laminate 12 .
  • the second extraction electrode portion 20b is exposed from the laminate 12 with its end being extracted to the second end surface 12f.
  • the laminate 12 is formed between one end of the first counter electrode portion 18a and the second counter electrode portion 18b in the width direction y and the first side surface 12c and between the first counter electrode portion 18a and the second counter electrode portion 18b. It includes a side portion (hereinafter referred to as “W gap”) 22a of the laminate 12 formed between the other end of 18b in the width direction y and the second side surface 12d. Furthermore, the laminate 12 has a gap between the end portion of the first internal electrode layer 16a opposite to the first lead-out electrode portion 20a and the second end face 12f and the second internal electrode layer 16b of the second internal electrode layer 16b. It includes an end portion (hereinafter referred to as “L gap”) 22b of the laminate 12 formed between the end portion opposite to the extraction electrode portion 20b and the first end face 12e.
  • the first internal electrode layers 16a and the second internal electrode layers 16b contain Ni, for example.
  • Pt is dissolved in Ni contained in either one of the first internal electrode layer 16a and the second internal electrode layer 16b. Further, Pt does not form a solid solution in Ni contained in the other of the first internal electrode layers 16a and the second internal electrode layers 16b.
  • Pt is not dissolved in Ni contained in the first internal electrode layers 16a, and Pt is contained in the second internal electrode layers 16b.
  • An example is shown in which Pt is dissolved in the Ni contained in the film.
  • one of the first internal electrode layer 16a and the second internal electrode layer 16b in which Pt is dissolved is connected to the cathode side during mounting.
  • the molar ratio of Pt to the total of Ni and Pt is 2.6 mol% or more. It is preferably 24.7 mol % or less.
  • the solid solution of Pt in Ni contained in either one of the first internal electrode layers 16a and the second internal electrode layers 16b can be obtained by, for example, WDX (Wavelength Dispersive X-ray Spectroscopy). can be confirmed by
  • the first internal electrode layer 16a and the second internal electrode layer 16b may further contain dielectric particles having the same composition as the ceramic contained in the dielectric layer 14.
  • the dielectric layer 14 and the internal electrode layer 16 may have a different phase composed of Ni or an element contained in the dielectric layer 14 .
  • the thickness of the internal electrode layer 16 is preferably 0.2 ⁇ m or more and 2.0 ⁇ m or less. Also, the number of internal electrode layers 16 is not particularly limited.
  • External electrodes 24 are arranged on the first end surface 12 e side and the second end surface 12 f side of the laminate 12 .
  • the external electrode 24 has a first external electrode 24a and a second external electrode 24b.
  • the first external electrode 24a is arranged on the surface of the first end surface 12e of the laminate 12 and extends from the first end surface 12e to form the first main surface 12a, the second main surface 12b, and the first side surface. It is formed to cover a portion of each of 12c and second side 12d.
  • the first external electrode 24a is electrically connected to the first extraction electrode portion 20a of the first internal electrode layer 16a.
  • the second external electrode 24b is arranged on the surface of the second end surface 12f of the laminate 12, and extends from the second end surface 12f to form the first main surface 12a, the second main surface 12b, and the first side surface. It is formed to cover a portion of each of 12c and second side 12d. In this case, the second external electrode 24b is electrically connected to the second extraction electrode portion 20b of the second internal electrode layer 16b.
  • the first counter electrode portion 18a of the first internal electrode layer 16a and the second counter electrode portion 18b of the second internal electrode layer 16b face each other with the dielectric layer 14 interposed therebetween.
  • a capacitance is formed. Therefore, a capacitance can be obtained between the first external electrode 24a to which the first internal electrode layer 16a is connected and the second external electrode 24b to which the second internal electrode layer 16b is connected. , the characteristics of the capacitor appear.
  • the first external electrode 24a includes, in order from the laminate 12 side, a first base electrode layer 26a and a first plating layer disposed on the surface of the first base electrode layer 26a. layer 28a.
  • the second external electrode 24b has a second base electrode layer 26b and a second plated layer 28b arranged on the surface of the second base electrode layer 26b in order from the laminate 12 side.
  • the first base electrode layer 26a is arranged on the surface of the first end surface 12e of the laminate 12 and extends from the first end surface 12e to form the first main surface 12a, the second main surface 12b, and the first main surface 12b. It is formed to cover a portion of each of the side surface 12c and the second side surface 12d. However, the first base electrode layer 26a may be arranged only on the surface of the first end surface 12e of the laminate 12. As shown in FIG. Further, the second base electrode layer 26b is arranged on the surface of the second end surface 12f of the laminate 12, and extends from the second end surface 12f to form the first principal surface 12a, the second principal surface 12b, the second principal surface 12b, and the second principal surface 12b. It is formed to cover a portion of each of the first side 12c and the second side 12d. However, the second base electrode layer 26b may be arranged only on the surface of the second end face 12f of the laminate 12. As shown in FIG.
  • the first base electrode layer 26a and the second base electrode layer 26b each include at least one layer selected from a baked layer and a thin film layer.
  • the formed first base electrode layer 26a and second base electrode layer 26b will be described.
  • the baking layer includes glass and metal.
  • the metal of the baking layer includes, for example, at least one selected from Cu, Ni, Ag, Pd, Ag—Pd alloy, Au, and the like.
  • the glass of the baking layer contains at least one selected from B, Si, Ba, Mg, Al, Li and the like.
  • the baking layer may be multiple layers.
  • the baking layer is obtained by applying a conductive paste containing glass and metal to the laminate 12 and baking it. It may be baked after firing the layer 16 .
  • the thickness of the thickest portion of the baking layer is preferably 10 ⁇ m or more and 50 ⁇ m or less.
  • a resin layer containing conductive particles and a thermosetting resin may be formed on the surface of the baking layer.
  • the resin layer may be directly formed on the laminate 12 without forming the baking layer.
  • the resin layer may be a plurality of layers.
  • the thickness of the thickest portion of the resin layer is preferably 20 ⁇ m or more and 150 ⁇ m or less.
  • the thin film layer is a layer of 1 ⁇ m or less formed by a thin film forming method such as a sputtering method or a vapor deposition method and having metal particles deposited thereon.
  • the first plating layer 28a is arranged to cover the first base electrode layer 26a. Specifically, the first plating layer 28a is disposed on the first end surface 12e of the surface of the first base electrode layer 26a, and the first main surface 12a and the first main surface 12a of the surface of the first base electrode layer 26a. It is preferably provided so as to reach the second main surface 12b, the first side surface 12c and the second side surface 12d.
  • the first base electrode layer 26a is arranged only on the surface of the first end face 12e of the laminate 12
  • the first plated layer 28a is formed only on the surface of the first base electrode layer 26a. It is sufficient if it is provided so as to cover the
  • the second plating layer 28b is arranged to cover the second base electrode layer 26b.
  • the second plated layer 28b is arranged on the second end surface 12f of the surface of the second base electrode layer 26b, and the first main surface 12a and the second plated layer 28b of the surface of the second base electrode layer 26b. It is preferably provided so as to reach the second main surface 12b, the first side surface 12c and the second side surface 12d.
  • the second base electrode layer 26b is arranged only on the surface of the second end surface 12f of the laminate 12
  • the second plating layer 28b is formed only on the surface of the second base electrode layer 26b. It is sufficient if it is provided so as to cover the
  • the first plated layer 28a and the second plated layer 28b are made of at least one selected from, for example, Cu, Ni, Sn, Ag, Pd, Ag—Pd alloy, Au, and the like. A metal or an alloy containing the metal is used.
  • the plating layer may be formed of multiple layers. In this case, the plating layer preferably has a two-layer structure of a Ni plating layer and a Sn plating layer.
  • the Ni plating layer is provided so as to cover the surface of the base electrode layer, and is used to prevent the base electrode layer from being eroded by solder when mounting the multilayer ceramic capacitor 10 . Further, by providing the Sn plating layer on the surface of the Ni plating layer, the wettability of the solder used for mounting the multilayer ceramic capacitor can be improved and the mounting can be facilitated.
  • each plating layer is preferably 1 ⁇ m or more and 15 ⁇ m or less. Also, the plated layer preferably does not contain glass. Furthermore, the plating layer preferably has a metal ratio of 99% by volume or more per unit volume.
  • the first base electrode layer 26a is composed of a plated layer that is directly connected to the first internal electrode layer 16a, is arranged directly on the surface of the first end surface 12e of the laminate 12, and extends from the first end surface 12e. It is formed so as to extend and cover a portion of each of the first main surface 12a, the second main surface 12b, the first side surface 12c and the second side surface 12d.
  • the second base electrode layer 26b is composed of a plated layer directly connected to the second internal electrode layer 16b, is arranged directly on the surface of the second end face 12f of the laminate 12, and is directly connected to the second end face 12f.
  • first base electrode layer 26a and the second base electrode layer 26b to be composed of plated layers, a catalyst is provided on the laminate 12 as a pretreatment.
  • the first base electrode layer 26a made of a plated layer is preferably covered with a first plated layer 28a.
  • the second base electrode layer 26b made of a plated layer is preferably covered with a second plated layer 28b.
  • the first base electrode layer 26a and the second base electrode layer 26b, and the first plated layer 28a and the second plated layer 28b are made of Cu, Ni, Sn, Pb, Au, Ag, Pd, Bi, for example. , Zn, or an alloy containing the metal.
  • Ni is used for the internal electrode layers 16
  • Cu which has good bonding properties with Ni
  • Ni for the first base electrode layer 26a and the second base electrode layer 26b.
  • Sn or Au which has good solder wettability.
  • Ni which has solder barrier properties.
  • the first plating layer 28a and the second plating layer 28b are formed as required, and the first external electrode 24a is composed only of the first base electrode layer 26a, and the second external electrode 24b is composed of only the first base electrode layer 26a. may be composed only of the second underlying electrode layer 26b. Also, the first plating layer 28a and the second plating layer 28b may be provided as the outermost layers of the first external electrode 24a and the second external electrode 24b, and the first plating layer 28a or the second plating layer 28a may be provided as the outermost layers. Other plating layers may be provided on layer 28b.
  • each plating layer is preferably 1 ⁇ m or more and 15 ⁇ m or less. Also, the plated layer preferably does not contain glass. Furthermore, the plating layer preferably has a metal ratio of 99% by volume or more per unit volume.
  • the dimension in the length direction z of the multilayer ceramic capacitor 10 including the multilayer body 12, the first external electrode 24a and the second external electrode 24b is defined as the L dimension, and the multilayer body 12, the first external electrode 24a and the second external electrode
  • the dimension in the stacking direction x of the multilayer ceramic capacitor 10 including the electrode 24b is the dimension T, and the dimension in the width direction y of the multilayer ceramic capacitor 10 including the multilayer body 12, the first external electrode 24a and the second external electrode 24b is the dimension W. dimension.
  • the dimensions of the multilayer ceramic capacitor 10 are not particularly limited, but the L dimension in the length direction z is 0.2 mm or more and 3.2 mm or less, the W dimension in the width direction y is 0.1 mm or more and 2.5 mm or less, and the lamination direction x is The T dimension is 0.1 mm or more and 2.5 mm or less. Note that the L dimension in the length direction z is not necessarily longer than the W dimension in the width direction y. Also, the dimensions of the laminated ceramic capacitor 10 can be measured with a microscope.
  • BaTiO 3 powder which is the main component
  • BaTiO 3 powder which is the main component
  • predetermined amounts of BaCO 3 powder and TiO 2 powder are weighed, mixed by a ball mill for a certain period of time, and then subjected to heat treatment to obtain BaTiO 3 powder as the main component.
  • the powder of the dielectric material forming the dielectric layer 14 is desirably composed mainly of perovskite-type oxides containing Ba and Ti.
  • powders of Dy 2 O 3 , MgO, MnO and SiO 2 as subcomponents are prepared.
  • 0.75 mol part of Dy 2 O 3 , 1 mol part of MgO, 0.2 mol part of MnO, and 1 mol part of SiO 2 are weighed with respect to 100 mol part of BaTiO 3 which is the main component.
  • These powders are blended with BaTiO 3 powder as the main component, mixed for a certain period of time in a ball mill, dried and dry-pulverized to obtain raw material powders.
  • an internal electrode conductive paste 1 is prepared for forming the first internal electrode layers 16a.
  • Ni powder is prepared as the conductive powder, a polyvinyl butyral-based binder and an organic solvent such as ethanol are added, and the mixture is wet-mixed using a ball mill to prepare the internal electrode conductive paste 1 .
  • an internal electrode conductive paste 2 for forming the second internal electrode layer 16b is prepared.
  • a Ni—Pt alloy powder is prepared as the conductive powder, a polyvinyl butyral-based binder and an organic solvent such as ethanol are added, and wet-mixed by a ball mill to prepare the internal electrode conductive paste 2 .
  • the prepared Ni—Pt alloy powder is adjusted such that the Pt/(Ni+Pt) ratio is, for example, 2.3 mol % or more and 25.5 mol % or less.
  • the prepared internal electrode conductive paste 1 is printed on the surface of the ceramic green sheet to form a print pattern for the first internal electrode layers 16a.
  • This sheet is referred to as a green sheet 1 after printing.
  • the prepared internal electrode conductive paste 2 is printed on the surface of the ceramic green sheet to form a print pattern for the second internal electrode layer 16b.
  • This sheet is a green sheet 2 after printing.
  • the internal electrode conductive paste 1 and the internal electrode conductive paste 2 can be printed on the ceramic green sheets by a known method such as screen printing or gravure printing.
  • the printed green sheet 2 is stacked on the printed green sheet 1.
  • a set of the two-layered green sheets is laminated so that the sides on which the printed patterns are drawn out are alternately laminated to produce a laminate block.
  • the laminate block is cut into a predetermined shape and size, and unfired laminate chips are cut out.
  • the corners and ridges of the laminate may be rounded by barrel polishing or the like.
  • the cut-out unfired laminate chip is heated, for example, at a temperature of 350° C. in a N 2 atmosphere, and after the binder is burned, the oxygen partial pressure is 10 ⁇ 12 MPa or more and 10 ⁇ 10 MPa or less.
  • the temperature is raised at a rate of 20° C./min, and sintered at 1200° C. or higher and 1265° C. or lower for 20 minutes.
  • the amount of Pt in the internal electrode layers increases, the internal electrode layers become more difficult to sinter, so it is necessary to set the firing temperature high.
  • a conductive paste for external electrodes is applied to both end surfaces of the laminated body 12 after firing, and baked to form first external electrodes 24a electrically connected to the first internal electrode layers 16a.
  • a second base electrode layer 26b of the second external electrode 24b electrically connected to the base electrode layer 26a and the second internal electrode layer 16b is formed.
  • the conductive paste for external electrodes for example, Cu paste containing B 2 O 3 --SiO 2 --BaO glass frit is used. Also, baking is performed at 900° C. in a N 2 atmosphere.
  • a first plated layer 28a is formed to cover the first base electrode layer 26a, and a second plated layer 28b is formed to cover the second base electrode layer 26b. be done.
  • the first plating layer 28a and the second plating layer 28b are formed of Ni plating layers, wet electroplating is used as the forming method.
  • a Sn plating layer is formed on the surface of each Ni plating layer by wet electroplating as necessary. It is formed.
  • the multilayer ceramic capacitor 10 according to the present embodiment is manufactured as described above.
  • a conductive paste using a powder containing a Ni—Pt alloy as a main component was used as a means for forming internal electrode layers made of an alloy of Ni and Pt, but the present invention is not limited to this.
  • Ni powder or an alloy powder containing Ni as a main component and Pt metal, an alloy containing Pt, or a Pt compound mixed therein may be used.
  • the printed green sheet 2 is stacked on the printed green sheet 1, and these two layers of green sheets are made into a set so that the sides from which the printed pattern is drawn out are alternately arranged.
  • the printed green sheet 1 is stacked on the printed green sheet 2, and these two layers of green sheets are set as a set, and the printed pattern is printed.
  • a laminate block may be produced by laminating a plurality of sheets such that the sides of the tapes with which the tape is pulled out are staggered.
  • the laminated ceramic capacitor 10 of the present invention Pt is dissolved in Ni contained in either one of the first internal electrode layers 16a and the second internal electrode layers 16b.
  • Ni contained in the other of the first internal electrode layer 16a and the second internal electrode layer 16b does not contain Pt in a solid solution, and the first internal electrode layer in which Pt dissolves in Ni is a solid solution. Since one of 16a and second internal electrode layer 16b is connected to the cathode side when the laminated ceramic capacitor is mounted, the dielectric breakdown voltage of the laminated ceramic capacitor can be improved.
  • the mechanism that can suppress the dielectric breakdown voltage due to electric field concentration is considered as follows.
  • the work function of the metal increases.
  • Arranging the metal on the cathode side is thought to increase the Schottky barrier at the interface between the ceramic and the internal electrode layers at the cathode, thereby alleviating electric field concentration. As a result, it is considered that the dielectric breakdown voltage of the multilayer ceramic capacitor 10 is improved.
  • the multilayer ceramic capacitor 10 when Pt dissolves in Ni contained in either one of the first internal electrode layers 16a and the second internal electrode layers 16b, Ni and Pt When the molar ratio of Pt to the total of is 2.6 mol% or more and 24.7 mol% or less, the breakdown voltage is improved by setting the molar ratio of Pt to the total of Ni and Pt in this range, and , the high temperature load life can be improved.
  • the thickness of each layer was 1.5 ⁇ m, and the average thickness of the internal electrode layers was 0.9 ⁇ m.
  • the total number of internal electrode layers was 150 layers.
  • the main component of the dielectric layer material was BaTiO 3 .
  • the structure of the external electrode was such that the base electrode layer was a baked layer of Cu paste, and the plating layer was a two-layer structure of Ni plating and Sn plating.
  • the Pt/(Ni+Pt) ratio was 2.3 mol% for sample number 1, 2.6 mol% for sample number 2, and 7.8 mol% for sample number 3.
  • Ni—Pt alloy powders were prepared so that No. 4 had 13.5 mol %, Sample No. 5 had 19.3 mol %, Sample No. 6 had 24.7 mol %, and Sample No. 7 had 25.5 mol %.
  • Sample Nos. 8 to 14 were obtained by laminating the printed green sheet 1 on the printed green sheet 2, forming a pair of these two layers of green sheets, and alternating the sides from which the printed pattern was drawn out.
  • a laminate B was obtained by laminating a plurality of sheets so as to be equal to each other. That is, Pt is dissolved in Ni contained in the first internal electrode layers, and Pt is not dissolved in Ni contained in the second internal electrode layers.
  • the content of Pt dissolved in Ni contained in the first internal electrode layers was changed. Therefore, in the first internal electrode layer, the Pt/(Ni+Pt) ratio was 2.3 mol% for sample number 8, 2.6 mol% for sample number 9, and 7.8 mol% for sample number 10.
  • Ni—Pt alloy powders were prepared so that No. 11 had 13.5 mol %, Sample No. 12 had 19.3 mol %, Sample No. 13 had 24.7 mol %, and Sample No. 14 had 25.5 mol %.
  • a laminate C was obtained by laminating a plurality of sheets using only the green sheet 2 after printing so that the sides on which the printed pattern was drawn alternately. That is, Pt is dissolved in both Ni contained in the first internal electrode layer and the second internal electrode layer.
  • the content of Pt dissolved in Ni contained in each of the first internal electrode layers and the second internal electrode layers was varied. Therefore, in the first internal electrode layer and the second internal electrode layer, the Pt/(Ni+Pt) ratio was set to 2.3 mol% for both sample number 15 and 7.8 mol% for sample number 16.
  • Ni—Pt alloy powders were prepared so that sample number 17 was 13.5 mol %, sample number 18 was 19.3 mol %, and sample number 19 was 24.7 mol %.
  • a laminate D was obtained by laminating a plurality of sheets using only the green sheet 1 after printing so that the sides on which the printed pattern was pulled out were staggered. That is, Pt is not dissolved in Ni contained in the first internal electrode layers and the second internal electrode layers.
  • ⁇ Mapping analysis in the internal electrode layer As shown in FIG. The central portion in each width direction y was divided into three regions: an upper region, a middle region, and a lower region. Then, the vicinity of the central portion of each region was defined as a mapping region, and mapping analysis of Ni and Pt was performed in each mapping region by WDX (wavelength dispersive X-ray analysis method). As a result, it was confirmed that the Pt/(Ni+Pt) ratio was the desired content when Pt was contained in the internal electrode layers for the samples of each sample number. In addition, in sample numbers 1 to 7, the content of Pt in the first internal electrode layers was all below the lower limit of detection. Further, in sample Nos. 8 to 14, the Pt content in the second internal electrode layer was all below the lower limit of detection. Furthermore, in sample number 20, the Pt content in both the first internal electrode layers and the second internal electrode layers was below the lower limit of detection.
  • WDX wavelength dispersive X-ray analysis method
  • Evaluation Results Table 1 shows the evaluation results of the multilayer ceramic capacitors for each sample number. Note that the sample numbers marked with * in the table are outside the scope of the present invention. In particular, sample numbers 15 to 19 are reference examples in which Pt is dissolved in both the first internal electrode layer and the second internal electrode layer.
  • sample according to sample number 20 which is outside the scope of the present invention, has a dielectric breakdown voltage of 240 V because Pt does not form a solid solution in Ni contained in the first internal electrode layer and the second internal electrode layer. It was confirmed to be less than 100% and to be unsatisfactory.
  • samples according to sample numbers 2 to 6 have a further improved dielectric breakdown voltage when the Pt/(Ni+Pt) ratio is 2.6 mol % or more and 24.7 mol % or less in the second internal electrode layer. It was also confirmed that the mean time to failure (MTTF) of 31 hours or more was good.
  • MTTF mean time to failure
  • the mechanism that can suppress the dielectric breakdown voltage due to electric field concentration is considered as follows. That is, when part of the Ni contained in the internal electrode layer 16 is replaced with Pt, the work function of the metal (electrode) increases. Arranging the metal on the cathode side is thought to increase the Schottky barrier at the interface between the ceramic and the internal electrode layers at the cathode, thereby alleviating electric field concentration. As a result, it is considered that the dielectric breakdown voltage of the multilayer ceramic capacitor 10 is improved.
  • the concentration of Pt is less than 2.6 mol %, the effect of increasing the Schottky barrier is considered to be small.
  • the concentration of Pt is higher than 24.7 mol %, the firing temperature rises, and the internal electrode layer (the concentration of Pt is below the detection limit) on the counter electrode side is oversintered and sphered, thereby forming a dielectric ceramic element. It is presumed that the insulation breakdown voltage was lowered because it was compressed and thinned, and the electric field was concentrated in that portion.

Abstract

より絶縁破壊電圧を向上しうる積層セラミックコンデンサを提供する。 積層セラミックコンデンサ１０は、積層体１２と外部電極２４とを備える。積層体１２は、積層された複数の誘電体層１４と誘電体層１４と交互に積層された複数の内部電極層１６を含む。内部電極層１６は、第１の内部電極層１６ａと第２の内部電極層１６ｂとを有し、第１の内部電極層１６ａおよび第２の内部電極層１６ｂのうちのいずれか一方に含まれるＮｉにＰｔが固溶しており、第１の内部電極層１６ａおよび第２の内部電極層１６ｂのうちの他方に含まれるＮｉにＰｔが固溶していない。ＮｉにＰｔが固溶する第１の内部電極層および第２の内部電極層のうちのいずれか一方は、実装時に、陰極側に接続される。

Description

積層セラミックコンデンサ
　本発明は、積層セラミックコンデンサに関する。
　近年、積層セラミックコンデンサは、小型化が急速に進んでおり、積層セラミックコンデンサに対する要求特性はより高く、高信頼性化が求められている。
　このような積層セラミックコンデンサは、一般的には、複数の誘電体セラミック層と複数の内部電極とが積層された有効誘電体部と、有効誘電体部の上下面に設けられ、誘電体セラミック層と同様の主成分を含むカバー層とを備えた構造となっている。
　そして、積層セラミックコンデンサの小型化のために、誘電体セラミック層の薄層化が検討されている。積層セラミックコンデンサは、電圧が印加されると、有効誘電体部が積層方向に伸びる電歪効果が発生するが、通常、有効誘電体部の上下面に設けられているカバー層の厚みが薄い場合には、有効誘電体部の電歪効果による積層方向の伸びを抑える力が弱くなり、有効誘電体部の歪みが大きくなる。有効誘電体部の歪みが大きくなると、有効誘電体部の内部における歪みが集中した部分に電界が集中するようになり、その結果、積層セラミックコンデンサの絶縁破壊電圧が低下する。
　このような課題を解決する手段として、たとえば、特許文献１に記載される積層セラミックコンデンサでは、カバー層がセラミック粒子を主体とし、カバー層のセラミック粒子間の空隙において、ガラス粒子が存在している空隙とガラス粒子が存在していない空隙との合計面積に対するガラス粒子の存在している空隙の面積の比率が単位面積当たりで８０％以上であることを特徴とする。このような構成にすることで、特許文献１では、カバー層の強度を高め、電歪効果による積層方向の歪みを抑え、歪みが集中した空隙への電界の集中を抑制し、絶縁破壊電圧の低下を抑制しうる技術が開示されている。
特許第６２２４８５３号公報
　しかしながら、特許文献１による構成では、電歪効果による積層方向の歪みに起因した絶縁破壊電圧のみしか対応することができない。すなわち、積層セラミックコンデンサを構成するセラミック素子の薄層化に伴うセラミック素子にかかる電界強度が高まることによる絶縁破壊電圧の低下の抑制には対応できない。
　また、特許文献１による構成では、カバー層に存在するガラス成分が多くなるため、めっき液やフラックスの種類によってはガラスが溶解してしまい、耐湿性が低下する問題が生じることがある。
　それゆえに、この発明の主たる目的は、より絶縁破壊電圧を向上しうる積層セラミックコンデンサを提供することである。
　この発明にかかる積層セラミックコンデンサは、積層された複数の誘電体層を含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、誘電体層上に配置され、第１の端面に露出する複数の第１の内部電極層と、誘電体層上に配置され、第２の端面に露出する複数の第２の内部電極層と、第１の内部電極層に接続され、第１の端面上に配置される第１の外部電極と、第２の内部電極層に接続され、第２の端面上に配置される第２の外部電極と、を備える積層セラミックコンデンサにおいて、第１の内部電極層および第２の内部電極層は、交互に配置され、第１の内部電極層および第２の内部電極層は、Ｎｉを含み、第１の内部電極層および第２の内部電極層のうちのいずれか一方に含まれるＮｉにＰｔが固溶しており、第１の内部電極層および第２の内部電極層のうちの他方に含まれるＮｉにＰｔが固溶しておらず、ＮｉにＰｔが固溶する第１の内部電極層および第２の内部電極層のうちのいずれか一方が、積層セラミックコンデンサの実装時に陰極側に接続される、積層セラミックコンデンサである。
　この発明にかかる積層セラミックコンデンサによれば、第１の内部電極層および第２の内部電極層のうちのいずれか一方に含まれるＮｉにＰｔが固溶しており、第１の内部電極層および第２の内部電極層のうちの他方に含まれるＮｉにＰｔが固溶しておらず、ＮｉにＰｔが固溶する第１の内部電極層および第２の内部電極層のうちのいずれか一方が、積層セラミックコンデンサの実装時に陰極側に接続されるので、積層セラミックコンデンサの絶縁破壊電圧を向上させることができる。
　この発明によれば、より絶縁破壊電圧を向上しうる積層セラミックコンデンサを提供することができる。
　この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
この発明にかかる積層セラミックコンデンサの一例を示す外観斜視図である。 この発明にかかる積層セラミックコンデンサを示す図１の線ＩＩ－ＩＩにおける断面図である。 この発明にかかる積層セラミックコンデンサを示す図１の線ＩＩＩ－ＩＩＩにおける断面図である。 （ａ）は積層体の各内部電極層におけるＰｔの有無を示すＬＴ断面の図解図であり、（ｂ）はＷＴ断面の図解図である。 実験例において、積層セラミックコンデンサの内部電極層におけるＮｉおよびＰｔのマッピング分析を行う領域を示す図解図である。
１．積層セラミックコンデンサ
　この発明にかかる積層セラミックコンデンサについて説明する。図１は、この発明にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図２は、この発明にかかる積層セラミックコンデンサを示す図１の線ＩＩ－ＩＩにおける断面図であり、図３は、この発明にかかる積層セラミックコンデンサを示す図１の線ＩＩＩ－ＩＩＩにおける断面図である。
　図１ないし図３に示すように、積層セラミックコンデンサ１０は、直方体状の積層体１２を含む。
　積層体１２は、積層された複数の誘電体層１４と複数の内部電極層１６とを有する。さらに、積層体１２は、積層方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、積層方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、積層方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。この積層体１２には、角部および稜線部に丸みがつけられている。なお、角部とは、積層体の隣接する３面が交わる部分のことであり、稜線部とは、積層体の隣接する２面が交わる部分のことである。また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅおよび第２の端面１２ｆの一部または全部に凹凸などが形成されていてもよい。
　積層体１２の誘電体層１４は、外層部１４ａと内層部１４ｂとを含む。外層部１４ａは、積層体１２の第１の主面１２ａ側および第２の主面１２ｂ側に位置し、第１の主面１２ａと第１の主面１２ａに最も近い内部電極層１６との間に位置する誘電体層１４、および第２の主面１２ｂと第２の主面１２ｂに最も近い内部電極層１６との間に位置する誘電体層１４である。そして、両外層部１４ａに挟まれた領域が内層部１４ｂである。
　誘電体層１４は、たとえば、誘電体材料により形成することができる。誘電体層１４を構成する誘電体材料の粉末は、ＢａおよびＴｉを含むペロブスカイト型酸化物を主成分とすることが望ましい。なお、Ｂａの一部はＣａで置換されてもよく、Ｔｉの一部はＺｒで置換されてもよい。なお、誘電体層１４には、主成分の他に、たとえば、希土類元素や、Ｍｎ、Ｍｇ、Ｓｉ等が副成分として含まれていてもよい。
　誘電体セラミックの原料粉末は、たとえば、固相合成法で作製される。具体的には、まず、主成分の構成元素を含む酸化物、炭酸物等の化合物粉末を所定の割合で混合し、仮焼する。なお、固相合成法の他に、水熱法等を適用してもよい。なお、本発明にかかる誘電体セラミックに対して、アルカリ金属、遷移金属、Ｃｌ、Ｓ、Ｐ、Ｈｆ等が本発明の効果を妨げない量の範囲で含まれていてもよい。
　焼成後の誘電体層１４の厚みは、０．５μｍ以上１０μｍ以下であることが好ましい。
　積層体１２は、複数の内部電極層１６として、たとえば略矩形状の複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂを有する。複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂは、積層体１２の積層方向ｘに沿って誘電体層１４を挟んで等間隔に交互に配置されるように埋設されている。
　第１の内部電極層１６ａは、第２の内部電極層１６ｂと対向する第１の対向電極部１８ａと、第１の内部電極層１６ａの一端側に位置し、第１の対向電極部１８ａから積層体１２の第１の端面１２ｅまでの第１の引出電極部２０ａを有する。第１の引出電極部２０ａは、その端部が第１の端面１２ｅに引き出され、積層体１２から露出している。
　第２の内部電極層１６ｂは、第１の内部電極層１６ａと対向する第２の対向電極部１８ｂと、第２の内部電極層１６ｂの一端側に位置し、第２の対向電極部１８ｂから積層体１２の第２の端面１２ｆまでの第２の引出電極部２０ｂを有する。第２の引出電極部２０ｂは、その端部が第２の端面１２ｆに引き出され、積層体１２から露出している。
　積層体１２は、第１の対向電極部１８ａおよび第２の対向電極部１８ｂの幅方向ｙの一端と第１の側面１２ｃとの間および第１の対向電極部１８ａおよび第２の対向電極部１８ｂの幅方向ｙの他端と第２の側面１２ｄとの間に形成される積層体１２の側部（以下、「Ｗギャップ」という。）２２ａを含む。さらに、積層体１２は、第１の内部電極層１６ａの第１の引出電極部２０ａとは反対側の端部と第２の端面１２ｆとの間および第２の内部電極層１６ｂの第２の引出電極部２０ｂとは反対側の端部と第１の端面１２ｅとの間に形成される積層体１２の端部（以下、「Ｌギャップ」という。）２２ｂを含む。
　第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、たとえば、Ｎｉを含む。
　第１の内部電極層１６ａおよび第２の内部電極層１６ｂのうちのいずれか一方に含まれるＮｉには、Ｐｔが固溶している。そして、第１の内部電極層１６ａおよび第２の内部電極層１６ｂのうちの他方に含まれるＮｉには、Ｐｔが固溶していない。なお、図４（ａ）および（ｂ）に示す積層セラミックコンデンサ１０では、第１の内部電極層１６ａに含まれるＮｉにはＰｔが固溶しておらず、第２の内部電極層１６ｂに含まれるＮｉにはＰｔが固溶している例を示している。
　そして、Ｐｔが固溶している第１の内部電極層１６ａおよび第２の内部電極層１６ｂのいずれか一方は、実装時に、陰極側に接続される。
　第１の内部電極層１６ａおよび第２の内部電極層１６ｂのうちのいずれか一方に含まれるＮｉにＰｔが固溶するとき、ＮｉとＰｔとの合計に対するＰｔのモル比が２．６ｍｏｌ％以上２４．７ｍｏｌ％以下であることが好ましい。ＮｉとＰｔとの合計に対するＰｔのモル比をこの範囲とすることで、絶縁破壊電圧を向上させ、かつ、高温負荷寿命を向上させることができる。
　なお、第１の内部電極層１６ａおよび第２の内部電極層１６ｂのうちのいずれか一方に含まれるＮｉにＰｔが固溶していることは、たとえば、ＷＤＸ（波長分散型Ｘ線分析法）により確認することができる。
　第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、さらに、誘電体層１４に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。
　また、誘電体層１４と内部電極層１６には、Ｎｉや誘電体層１４に含まれる元素から構成される異相が存在してもよい。
　内部電極層１６の厚みは、０．２μｍ以上２．０μｍ以下であることが好ましい。また、内部電極層１６の枚数は、特に限定されない。
　積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、外部電極２４が配置される。外部電極２４は、第１の外部電極２４ａおよび第２の外部電極２４ｂを有する。
　第１の外部電極２４ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。この場合、第１の外部電極２４ａは、第１の内部電極層１６ａの第１の引出電極部２０ａと電気的に接続される。
　第２の外部電極２４ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。この場合、第２の外部電極２４ｂは、第２の内部電極層１６ｂの第２の引出電極部２０ｂと電気的に接続される。
　積層体１２内においては、第１の内部電極層１６ａの第１の対向電極部１８ａと第２の内部電極層１６ｂの第２の対向電極部１８ｂとが誘電体層１４を介して対向することにより、静電容量が形成されている。そのため、第１の内部電極層１６ａが接続された第１の外部電極２４ａと第２の内部電極層１６ｂが接続された第２の外部電極２４ｂとの間に、静電容量を得ることができ、コンデンサの特性が発現する。
　第１の外部電極２４ａは、図２および図３に示すように、積層体１２側から順に、第１の下地電極層２６ａと第１の下地電極層２６ａの表面に配置された第１のめっき層２８ａとを有する。同様に、第２の外部電極２４ｂは、積層体１２側から順に、第２の下地電極層２６ｂと第２の下地電極層２６ｂの表面に配置された第２のめっき層２８ｂとを有する。
　第１の下地電極層２６ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。もっとも、第１の下地電極層２６ａは、積層体１２の第１の端面１２ｅの表面上にのみ配置されていてもよい。
　また、第２の下地電極層２６ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。もっとも、第２の下地電極層２６ｂは、積層体１２の第２の端面１２ｆの表面上にのみ配置されていてもよい。
　第１の下地電極層２６ａおよび第２の下地電極層２６ｂ（以下、単に下地電極層ともいう）は、それぞれ、焼付け層や薄膜層などから選ばれる少なくとも１つを含むが、ここでは焼付け層で形成された第１の下地電極層２６ａおよび第２の下地電極層２６ｂについて説明する。
　焼付け層は、ガラスと金属とを含む。焼付け層の金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、ＰｄまたはＡｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。また、焼付け層のガラスとしては、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、ＡｌおよびＬｉ等から選ばれる少なくとも１つを含む。焼付け層は、複数層であってもよい。焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体１２に塗布して焼き付けたものであり、誘電体層１４および内部電極層１６と同時に焼成したものでもよく、誘電体層１４および内部電極層１６を焼成した後に焼き付けたものでもよい。焼付け層のうちの最も厚い部分の厚みは、１０μｍ以上５０μｍ以下であることが好ましい。
　焼付け層の表面に、導電性粒子と熱硬化性樹脂とを含む樹脂層が形成されてもよい。なお、樹脂層は、焼付け層を形成せずに積層体１２上に直接形成してもよい。また、樹脂層は、複数層であってもよい。樹脂層のうちの最も厚い部分の厚みは、２０μｍ以上１５０μｍ以下であることが好ましい。
　また、薄膜層は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層である。
　第１のめっき層２８ａは、第１の下地電極層２６ａを覆うように配置される。具体的には、第１のめっき層２８ａは、第１の下地電極層２６ａの表面の第１の端面１２ｅに配置され、第１の下地電極層２６ａの表面の第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄにも至るように設けられていることが好ましい。なお、第１の下地電極層２６ａが、積層体１２の第１の端面１２ｅの表面上にのみ配置される場合には、第１のめっき層２８ａは、第１の下地電極層２６ａの表面のみを覆うように設けられていればよい。
　同様に、第２のめっき層２８ｂは、第２の下地電極層２６ｂを覆うように配置される。具体的には、第２のめっき層２８ｂは、第２の下地電極層２６ｂの表面の第２の端面１２ｆに配置され、第２の下地電極層２６ｂの表面の第１の主面１２ａおよび第２の主面１２ｂならびに第１の側面１２ｃおよび第２の側面１２ｄにも至るように設けられていることが好ましい。なお、第２の下地電極層２６ｂが、積層体１２の第２の端面１２ｆの表面上にのみ配置される場合には、第２のめっき層２８ｂは、第２の下地電極層２６ｂの表面のみを覆うように設けられていればよい。
　また、第１のめっき層２８ａおよび第２のめっき層２８ｂ（以下、単にめっき層ともいう）としては、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１種の金属または当該金属を含む合金が用いられる。
　めっき層は、複数層によって形成されてもよい。この場合、めっき層は、Ｎｉめっき層とＳｎめっき層の２層構造であることが好ましい。Ｎｉめっき層が、下地電極層の表面を覆うように設けられることで、下地電極層が積層セラミックコンデンサ１０を実装する際のはんだによって侵食されることを防止するために用いられる。また、Ｎｉめっき層の表面に、Ｓｎめっき層を設けることにより、積層セラミックコンデンサを実装する際に、実装に用いられるはんだの濡れ性を向上させ、容易に実装することができる。
　めっき層一層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。また、めっき層は、ガラスを含まないことが好ましい。さらに、めっき層は、単位体積あたりの金属割合が９９体積％以上であることが好ましい。
　次に、第１の下地電極層２６ａおよび第２の下地電極層２６ｂがめっき電極からなる場合について説明する。
　第１の下地電極層２６ａは、第１の内部電極層１６ａと直接接続されるめっき層から構成され、積層体１２の第１の端面１２ｅの表面に直接に配置され、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。
　また、第２の下地電極層２６ｂは、第２の内部電極層１６ｂと直接接続されるめっき層から構成され、積層体１２の第２の端面１２ｆの表面に直接に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。
　ただし、第１の下地電極層２６ａおよび第２の下地電極層２６ｂがめっき層から構成されるためには、前処理として積層体１２上に触媒が設けられる。
　めっき層からなる第１の下地電極層２６ａは、第１のめっき層２８ａにて覆うことが好ましい。同様に、めっき層からなる第２の下地電極層２６ｂは、第２のめっき層２８ｂにて覆うことが好ましい。
　第１の下地電極層２６ａおよび第２の下地電極層２６ｂ、ならびに、第１のめっき層２８ａおよび第２のめっき層２８ｂは、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、Ｂｉ、Ｚｎから選ばれる１種の金属または当該金属を含む合金のめっきを含むことが好ましい。
　たとえば、内部電極層１６としてＮｉを用いた場合、第１の下地電極層２６ａおよび第２の下地電極層２６ｂとしては、Ｎｉと接合性のよいＣｕを用いることが好ましい。
　また、第１のめっき層２８ａおよび第２のめっき層２８ｂとしては、はんだ濡れ性のよいＳｎやＡｕを用いることが好ましく、第１の下地電極層２６ａおよび第２の下地電極層２６ｂとしては、はんだバリア性能を有するＮｉを用いることが好ましい。
　第１のめっき層２８ａおよび第２のめっき層２８ｂは必要に応じて形成されるものであり、第１の外部電極２４ａは第１の下地電極層２６ａのみから構成され、第２の外部電極２４ｂは第２の下地電極層２６ｂのみから構成されたものであってもよい。また、第１のめっき層２８ａおよび第２のめっき層２８ｂを、第１の外部電極２４ａおよび第２の外部電極２４ｂの最外層として設けてもよく、第１のめっき層２８ａまたは第２のめっき層２８ｂ上に他のめっき層を設けてもよい。
　めっき層一層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。また、めっき層は、ガラスを含まないことが好ましい。さらに、めっき層は、単位体積あたりの金属割合が９９体積％以上であることが好ましい。
　積層体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の長さ方向ｚの寸法をＬ寸法とし、積層体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の積層方向ｘの寸法をＴ寸法とし、積層体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の幅方向ｙの寸法をＷ寸法とする。
　積層セラミックコンデンサ１０の寸法は、特に限定されないが、長さ方向ｚのＬ寸法が０．２ｍｍ以上３．２ｍｍ以下、幅方向ｙのＷ寸法が０．１ｍｍ以上２．５ｍｍ以下、積層方向ｘのＴ寸法が０．１ｍｍ以上２．５ｍｍ以下である。なお、長さ方向ｚのＬ寸法は、幅方向ｙのＷ寸法よりも必ずしも長いとは限らない。また、積層セラミックコンデンサ１０の寸法は、マイクロスコープにより測定することができる。
２．積層セラミックコンデンサの製造方法
　次に、本発明にかかる積層セラミックコンデンサの製造方法について説明する。
　（ａ）誘電体原料粉末の作製
　最初に、主成分であるＢａＴｉＯ3粉末が用意される。具体的には、ＢａＣＯ3粉末、ＴｉＯ2粉末が所定量秤量され、ボールミルにより一定時間混合された後、熱処理を行い、主成分のＢａＴｉＯ3粉末が得られる。
　なお、誘電体層１４を構成する誘電体材料の粉末は、ＢａおよびＴｉを含むペロブスカイト型酸化物を主成分とすることが望ましい。
　次に、副成分であるＤｙ2Ｏ3、ＭｇＯ、ＭｎＯおよびＳｉＯ2の各粉末が用意される。そして、主成分であるＢａＴｉＯ3１００ｍｏｌ部に対してＤｙ2Ｏ3が０．７５ｍｏｌ部、ＭｇＯが１ｍｏｌ部、ＭｎＯが０．２ｍｏｌ部、ＳｉＯ2が１ｍｏｌ部となるように秤量する。これらの粉末が主成分のＢａＴｉＯ3粉末と配合され、ボールミルにより一定時間混合された後、乾燥、乾式粉砕され、原料粉末が得られる。
　（ｂ）積層セラミックコンデンサの製造
　次に、原料粉末にポリビニルブチラール系バインダおよびエタノール等の有機溶剤を加えて、ボールミルにより湿式混合し、スラリーが調整される。このセラミックスラリーが、ドクターブレード法によりシート成形され、たとえば、厚み１．９μｍのセラミックグリーンシートが得られる。
　次に、第１の内部電極層１６ａを形成するための、内部電極用導電性ペースト１が用意される。導電性粉末として、Ｎｉ粉末が用意され、ポリビニルブチラール系バインダおよびエタノールなどの有機溶剤を加えて、ボールミルにより湿式混合し、内部電極用導電性ペースト１が作製される。
　さらに、第２の内部電極層１６ｂを形成するための内部電極用導電性ペースト２が用意される。導電性粉末として、Ｎｉ－Ｐｔ合金粉末が用意され、ポリビニルブチラール系バインダおよびエタノールなどの有機溶剤を加えて、ボールミルにより湿式混合し、内部電極用導電性ペースト２が作製される。なお、用意されるＮｉ－Ｐｔ合金粉末は、Ｐｔ／（Ｎｉ＋Ｐｔ）比率が、たとえば、２．３ｍｏｌ％以上２５．５ｍｏｌ％以下となるように調整される。
　続いて、セラミックグリーンシートの表面に、用意した内部電極用導電性ペースト１を印刷し、第１の内部電極層１６ａのための印刷パターンが形成される。このシートは、印刷後グリーンシート１とされる。
　一方、セラミックグリーンシートの表面に、用意した内部電極用導電性ペースト２を印刷し、第２の内部電極層１６ｂのための印刷パターンが形成される。このシートは、印刷後グリーンシート２とされる。
　なお、内部電極用導電性ペースト１および内部電極用導電性ペースト２は、スクリーン印刷やグラビア印刷などの公知の方法により、セラミックグリーンシートに対して印刷することができる。
　続いて、印刷後グリーンシート１の上に印刷後グリーンシート２が積まれる。この２層のグリーンシートを１組として、それを印刷パターンの引き出されている側が互い違いになるように、複数枚積層し、積層体ブロックが作製される。
　その後、積層体ブロックが所定の形状寸法に切断され、未焼成の積層体チップが切り出される。なお、このとき、バレル研磨などにより積層体の角部や稜線部に丸みをつけてもよい。
　続いて、切り出された未焼成の積層体チップが、たとえば、Ｎ2雰囲気にて３５０℃の温度で加熱し、バインダが燃焼された後、酸素分圧１０-12ＭＰａ以上１０-10ＭＰａ以下のＨ2－Ｎ2－Ｈ2Ｏガスからなる還元雰囲気中において、２０℃／ｍｉｎで昇温し、１２００℃以上１２６５℃以下にて２０分焼成される。内部電極層中のＰｔ量が多いほど内部電極層が焼結しにくくなるため、焼成温度を高く設定する必要がある。
　次に、焼成後の積層体１２の両端面に外部電極用導電性ペーストが塗布され、焼き付けられ、第１の内部電極層１６ａと電気的に接続される第１の外部電極２４ａの第１の下地電極層２６ａおよび第２の内部電極層１６ｂと電気的に接続される第２の外部電極２４ｂの第２の下地電極層２６ｂが形成される。外部電極用導電性ペーストは、たとえば、Ｂ2Ｏ3－ＳｉＯ2－ＢａＯ系ガラスフリットが含有されるＣｕペーストが用いられる。また、焼き付けは、Ｎ2雰囲気中において９００℃で行われる。
　続いて、必要に応じて、第１の下地電極層２６ａを覆うように、第１のめっき層２８ａが形成され、第２の下地電極層２６ｂを覆うように、第２のめっき層２８ｂが形成される。
　第１のめっき層２８ａおよび第２のめっき層２８ｂがＮｉめっき層で形成される場合は、その形成方法として湿式電解めっきが用いられる。
　なお、第１のめっき層２８ａおよび第２のめっき層２８ｂは、２層構造で形成される場合、必要に応じて、湿式電解めっきの方法で、それぞれのＮｉめっき層の表面にＳｎめっき層が形成される。
　上述のようにして、本実施の形態にかかる積層セラミックコンデンサ１０が製造される。
　なお、上述した製造方法では、ＮｉとＰｔからなる合金による内部電極層を形成する手段としてＮｉ－Ｐｔ合金を主成分とする粉末を用いた導電性ペーストを使用したが、これに限るものではなく、Ｎｉ粉末またはＮｉを主成分とする合金粉末にＰｔ金属、Ｐｔを含む合金またはＰｔ化合物を混合した導電性ペーストを使用してもよい。
　また、上述した製造方法では、印刷後グリーンシート１の上に印刷後グリーンシート２積んだうえ、この２層のグリーンシートを１組として、それを印刷パターンの引き出されている側が互い違いになるように、複数枚積層し、積層体ブロックが作製されているが、印刷後グリーンシート２の上に印刷後グリーンシート１を積んだうえ、この２層のグリーンシートを１組として、それを印刷パターンの引き出されている側が互い違いになるように、複数枚積層し、積層体ブロックが作製されてもよい。
　この発明にかかる積層セラミックコンデンサ１０によれば、第１の内部電極層１６ａおよび第２の内部電極層１６ｂのうちのいずれか一方に含まれるＮｉにはＰｔが固溶している。そして、第１の内部電極層１６ａおよび第２の内部電極層１６ｂのうちの他方に含まれるＮｉには、Ｐｔが固溶しておらず、ＮｉにＰｔが固溶する第１の内部電極層１６ａおよび第２の内部電極層１６ｂのうちのいずれか一方が、積層セラミックコンデンサの実装時に陰極側に接続されるので、積層セラミックコンデンサの絶縁破壊電圧を向上させることができる。
　このように、電界集中による絶縁破壊電圧を抑制しうるメカニズムは、以下のように考えられる。すなわち、内部電極層１６に含まれるＮｉの一部をＰｔで置換すると、金属（電極）の仕事関数が高くなる。その金属を陰極側に配置すると、陰極におけるセラミックと内部電極層の界面のショットキー障壁が高くなり、電界集中が緩和されると考えられる。その結果、積層セラミックコンデンサ１０の絶縁破壊電圧が向上したものと考えられる。
　また、この発明にかかる積層セラミックコンデンサ１０によれば、第１の内部電極層１６ａおよび第２の内部電極層１６ｂのうちのいずれか一方に含まれるＮｉにＰｔが固溶するとき、ＮｉとＰｔとの合計に対するＰｔのモル比が２．６ｍｏｌ％以上２４．７ｍｏｌ％以下であると、ＮｉとＰｔとの合計に対するＰｔのモル比をこの範囲とすることで、絶縁破壊電圧を向上させ、かつ、高温負荷寿命を向上させることができる。
３．実験例
　次に、上述した本発明にかかる積層セラミックコンデンサ１０の効果を確認するために、積層セラミックコンデンサの絶縁破壊電圧および高温負荷寿命の評価する実験を行った。
（１）評価のための試料の作製
　以下、上述の製造方法を使用して、以下の条件に基づいて実験例の各試料（試料番号１ないし試料番号２０）の積層セラミックコンデンサが作製された。
　（ａ）設計条件
　積層セラミックコンデンサのサイズ（設計値）は、長さ×幅×高さ＝１．０ｍｍ×０．５ｍｍ×０．５ｍｍであり、複数の内部電極層の間に介在する誘電体層一層あたりの厚みは、１．５μｍであり、内部電極層の平均厚みは０．９μｍであった。また、内部電極層の総数は、１５０層とした。誘電体層の材料の主成分は、ＢａＴｉＯ3とした。外部電極の構造は、下地電極層をＣｕペーストの焼付け層とし、めっき層をＮｉめっきとＳｎめっきの２層構造とした。
　（ｂ）各試料の製造条件
　試料番号１ないし試料番号７は、印刷後グリーンシート１の上に印刷後グリーンシート２を積み、この２層のグリーンシートを１組として、それを印刷パターンの引き出されている側が互い違いになるように複数枚積層し、積層体Ａを得た。すなわち、第１の内部電極層のＮｉにＰｔは固溶しておらず、第２の内部電極層に含まれるＮｉにＰｔが固溶している。試料番号１ないし試料番号７では、第２の内部電極層に含まれるＮｉに固溶されるＰｔの含有量を変化させた。このため、第２の内部電極層において、Ｐｔ／（Ｎｉ＋Ｐｔ）比率が、試料番号１は２．３ｍｏｌ％とし、試料番号２は２．６ｍｏｌ％とし、試料番号３は７．８ｍｏｌ％とし、試料番号４は１３．５ｍｏｌ％とし、試料番号５は１９．３ｍｏｌ％とし、試料番号６は２４．７ｍｏｌ％とし、試料番号７は２５．５ｍｏｌ％となるようにＮｉ－Ｐｔ合金粉末を用意した。
　また、試料番号８ないし試料番号１４は、印刷後グリーンシート２の上に印刷後グリーンシート１を積み、この２層のグリーンシートを１組として、それを印刷パターンの引き出されている側が互い違いになるように複数枚積層し、積層体Ｂを得た。すなわち、第１の内部電極層に含まれるＮｉにＰｔが固溶しており、第２の内部電極層のＮｉにＰｔは固溶していない。試料番号８ないし試料番号１４では、第１の内部電極層に含まれるＮｉに固溶されるＰｔの含有量を変化させた。このため、第１の内部電極層において、Ｐｔ／（Ｎｉ＋Ｐｔ）比率が、試料番号８は２．３ｍｏｌ％とし、試料番号９は２．６ｍｏｌ％とし、試料番号１０は７．８ｍｏｌ％とし、試料番号１１は１３．５ｍｏｌ％とし、試料番号１２は１９．３ｍｏｌ％とし、試料番号１３は２４．７ｍｏｌ％とし、試料番号１４は２５．５ｍｏｌ％なるようにＮｉ－Ｐｔ合金粉末を用意した。
　また、試料番号１５ないし試料番号１９は、印刷後グリーンシート２のみを用いて印刷パターンの引き出されている側が互い違いになるように複数枚積層し、積層体Ｃを得た。すなわち、第１の内部電極層および第２の内部電極層に含まれるＮｉにＰｔがいずれも固溶している。試料番号１５ないし試料番号１９では、第１の内部電極層および第２の内部電極層のそれぞれに含まれるＮｉに固溶されるＰｔの含有量を変化させた。このため、第１の内部電極層および第２の内部電極層において、Ｐｔ／（Ｎｉ＋Ｐｔ）比率が、試料番号１５はいずれも２．３ｍｏｌ％とし、試料番号１６はいずれも７．８ｍｏｌ％とし、試料番号１７はいずれも１３．５ｍｏｌ％とし、試料番号１８はいずれも１９．３ｍｏｌ％とし、試料番号１９はいずれも２４．７ｍｏｌ％となるようにＮｉ－Ｐｔ合金粉末を用意した。
　また、試料番号２０は、印刷後グリーンシート１のみを用いて印刷パターンの引き出されている側が互い違いになるように複数枚積層し、積層体Ｄを得た。すなわち、第１の内部電極層および第２の内部電極層に含まれるＮｉにＰｔは固溶していない。
　これらの積層体のＬＷ面の上面（積層の積み終わり側の面）をＬ方向に３等分した領域であって、Ｎｉ－Ｐｔ合金粉末を含む内部電極用導電性ペースト２が引き出されている側に、Ｎｉを主成分とするペーストを長さ方向ｚに約０．１ｍｍ、幅方向ｙに約０．２ｍｍの大きさの図形で印刷し、外部電極の形成後でも、どちらの端面にＰｔが固溶された内部電極層が引き出されているかが判別できるようにした。
　なお、本実験例では、上述した方法により、Ｐｔの固溶された内部電極層が引き出されている側を判別できるようにしたが、判別さえできれば、その手段は問わない。
　また、各試料番号に対する試料数は、４０個（総数８００個）準備し、試料番号ごとに、うち２０個を絶縁破壊電圧の測定に用い、残りの２０個を高温負荷試験に用いた。
（２）評価項目および評価方法
　（ａ）内部電極層中にＰｔが存在することの確認
　上述のようにして作製した表１の各試料（積層セラミックコンデンサ）について、以下に説明する方法により、内部電極層中にＰｔが存在することを確認した。
　・研磨
　各試料を垂直になるように立てて、各試料の周りを樹脂で固めた。このとき、各試料のＷＴ面が露出するようにした。続いて、研磨機により、ＷＴ面を研磨した。積層セラミックコンデンサの長さ方向ｚの１／２程度の深さで研磨を終了し、ＷＴ面を露出させた。そして、研磨による内部電極層のダレをなくすために、研磨終了後、イオンミリングにより、研磨表面を加工した。
　・内部電極層におけるマッピング分析
　図５に示すとおり、ＷＴ面の長さ方向ｚの１／２程度において、試料の内部電極層が積層されている領域を積層方向ｘに３等分に分割し、それぞれの幅方向ｙにおける中央部を、上部領域、中間領域、下部領域と３つの領域に分けた。そして、それぞれの領域の中央部付近をマッピング領域とし、その各マッピング領域において、ＷＤＸ（波長分散型Ｘ線分析法）によりＮｉおよびＰｔのマッピング分析を行った。その結果、各試料番号の試料について、内部電極層にＰｔが含有されるとき、Ｐｔ／（Ｎｉ＋Ｐｔ）比率が、所望の含有量であることが確認された。
　なお、試料番号１ないし試料番号７では、第１の内部電極層におけるＰｔの含有量は、いずれも検出下限以下であった。また、試料番号８ないし試料番号１４では、第２の内部電極層におけるＰｔの含有量は、いずれも検出下限以下であった。さらに、試料番号２０では、第１の内部電極層および第２の内部電極層におけるＰｔの含有量は、いずれも検出下限以下であった。
　（ｂ）絶縁破壊電圧の測定
　作製した試料を２０個サンプリングし、ＬＷ面の上面の印を確認して、ＰｔがＮｉに固溶した内部電極層が絶縁破壊電圧測定器のどちらの極に接続しているかを確認して、積層セラミックコンデンサを測定器に設置した。そして、昇圧速度を１００Ｖ／秒として絶縁破壊電圧を測定し、絶縁破壊電圧の平均値として求めた。絶縁破壊電圧が２４０Ｖ未満の試料を不良と判定した。
　（ｃ）高温負荷試験
　また、作製した別の試料を２０個サンプリングし、ＬＷ面の上面の印を確認してＰｔがＮｉに固溶した内部電極層が高温負荷試験機のどちらの極に接続しているかを確認して、積層セラミックコンデンサを試験機に設置した。そして、１５０℃、４０Ｖで高温負荷試験を行い、絶縁抵抗が１０ｋΩ以下になった時間を故障と判定した。この故障時間から平均故障時間（ＭＴＴＦ：Ｍｅａｎ　Ｔｉｍｅ　Ｔｏ　Ｆａｉｌｕｒｅ）を算出し、比較を行った。ＭＴＴＦが３１時間未満の試料を不良と判定した。
（３）評価結果
　各試料番号に対する積層セラミックコンデンサの各評価結果を表１に示す。なお、表中の＊印を付した試料番号は、本発明の範囲外である。特に、試料番号１５ないし試料番号１９は、第１の内部電極層および第２の内部電極層のいずれもＰｔが固溶されている試料を参考例として示している。
Figure JPOXMLDOC01-appb-T000001
　表１に示すように、本発明の範囲外である、試料番号８ないし試料番号１４に係る試料は、第１の内部電極層に含まれるＮｉにＰｔが固溶しており、第２の内部電極層に含まれるＮｉにＰｔが固溶しておらず、Ｐｔが固溶していない第２の内部電極層が陰極側に接続されるので、試料番号８ないし試料番号１４のいずれの試料も、絶縁破壊電圧が２４０未満と不良であるとともに、平均故障時間（ＭＴＴＦ）は３１時間未満であり、不良であることが確認された。
　また、本発明の範囲外である、試料番号２０に係る試料は、第１の内部電極層および第２の内部電極層に含まれるＮｉにＰｔは固溶していないので、絶縁破壊電圧が２４０Ｖ未満であり、不良であることが確認された。
　一方、試料番号１ないし試料番号７に係る試料は、第２の内部電極層に含まれるＮｉにＰｔが固溶しており、第１の内部電極層に含まれるＮｉにＰｔが固溶しておらず、Ｐｔが固溶している第２の内部電極層が陰極側に接続されているので、試料番号１ないし試料番号７のいずれの試料も、絶縁破壊電圧が２４０Ｖ以上であり、良好な結果が得られることが確認された。
　さらに、試料番号２ないし試料番号６に係る試料は、第２の内部電極層において、Ｐｔ／（Ｎｉ＋Ｐｔ）比率が、２．６ｍｏｌ％以上２４．７ｍｏｌ％以下である場合、絶縁破壊電圧がより向上し、平均故障時間（ＭＴＴＦ）も、３１時間以上の良好な結果が得られることが確認された。
　電界集中による絶縁破壊電圧を抑制しうるメカニズムは、以下のように考えられる。すなわち、内部電極層１６に含まれるＮｉの一部をＰｔで置換すると、金属（電極）の仕事関数が高くなる。その金属を陰極側に配置すると、陰極におけるセラミックと内部電極層の界面のショットキー障壁が高くなり、電界集中が緩和されると考えられる。その結果、積層セラミックコンデンサ１０の絶縁破壊電圧が向上したものと考えられる。
　なお、Ｐｔの濃度が、２．６ｍｏｌ％より少ない場合、ショットキー障壁を高める効果が小さいと考えられる。一方、Ｐｔの濃度が２４．７ｍｏｌ％より大きい場合、焼成温度が高くなり、対極側の内部電極層（Ｐｔの濃度が検出下限以下）が過焼結となり球形化することで誘電体セラミック素子が圧迫されて肉薄化し、その部分に電界が集中したため、絶縁破壊電圧が低下したと推定される。
　また、参考例として示される試料番号１５ないし試料番号１９に係る試料は、第１の内部電極層および第２の内部電極層に含まれるＮｉにＰｔがいずれも固溶しているので、試料番号１５ないし試料番号１９のいずれの試料も絶縁破壊電圧が、２４０Ｖ以上であることが確認された。
　また、以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
　すなわち、本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
　１０　積層セラミックコンデンサ
　１２　積層体
　１２ａ　第１の主面
　１２ｂ　第２の主面
　１２ｃ　第１の側面
　１２ｄ　第２の側面
　１２ｅ　第１の端面
　１２ｆ　第２の端面
　１４　誘電体層
　１４ａ　外層部
　１４ｂ　内層部
　１６　内部電極層
　１６ａ　第１の内部電極層
　１６ｂ　第２の内部電極層
　１８ａ　第１の対向電極部
　１８ｂ　第２の対向電極部
　２０ａ　第１の引出電極部
　２０ｂ　第２の引出電極部
　２２ａ　側部（Ｗギャップ）
　２２ｂ　端部（Ｌギャップ）
　２４　外部電極
　２４ａ　第１の外部電極
　２４ｂ　第２の外部電極
　２６ａ　第１の下地電極層
　２６ｂ　第２の下地電極層
　２８ａ　第１のめっき層
　２８ｂ　第２のめっき層
　ｘ　積層方向
　ｙ　幅方向
　ｚ　長さ方向

Claims (2)

  1. 　積層された複数の誘電体層を含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、
    　前記誘電体層上に配置され、前記第１の端面に露出する複数の第１の内部電極層と、
    　前記誘電体層上に配置され、前記第２の端面に露出する複数の第２の内部電極層と、
    　前記第１の内部電極層に接続され、前記第１の端面上に配置される第１の外部電極と、
    　前記第２の内部電極層に接続され、前記第２の端面上に配置される第２の外部電極と、
    を備える積層セラミックコンデンサにおいて、
    　前記第１の内部電極層および前記第２の内部電極層は、交互に配置され、
    　前記第１の内部電極層および前記第２の内部電極層は、Ｎｉを含み、
    　前記第１の内部電極層および前記第２の内部電極層のうちのいずれか一方に含まれるＮｉにＰｔが固溶しており、
    　前記第１の内部電極層および前記第２の内部電極層のうちの他方に含まれるＮｉにＰｔが固溶しておらず、
    　ＮｉにＰｔが固溶する前記第１の内部電極層および前記第２の内部電極層のうちのいずれか一方が、前記積層セラミックコンデンサの実装時に陰極側に接続される、積層セラミックコンデンサ。
  2. 　ＮｉにＰｔが固溶する前記第１の内部電極層および前記第２の内部電極層のうちのいずれか一方のＰｔ／（Ｎｉ＋Ｐｔ）比率が、２．６ｍｏｌ％以上２４．７ｍｏｌ％以下であることを特徴とする、請求項１に記載の積層セラミックコンデンサ。
PCT/JP2022/015285 2021-03-31 2022-03-29 積層セラミックコンデンサ WO2022210642A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020237032577A KR20230147719A (ko) 2021-03-31 2022-03-29 적층 세라믹 콘덴서
JP2023511331A JPWO2022210642A1 (ja) 2021-03-31 2022-03-29
US18/369,891 US20240006124A1 (en) 2021-03-31 2023-09-19 Multilayer ceramic capacitor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021059696 2021-03-31
JP2021-059696 2021-03-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/369,891 Continuation US20240006124A1 (en) 2021-03-31 2023-09-19 Multilayer ceramic capacitor

Publications (1)

Publication Number Publication Date
WO2022210642A1 true WO2022210642A1 (ja) 2022-10-06

Family

ID=83459385

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/015285 WO2022210642A1 (ja) 2021-03-31 2022-03-29 積層セラミックコンデンサ

Country Status (4)

Country Link
US (1) US20240006124A1 (ja)
JP (1) JPWO2022210642A1 (ja)
KR (1) KR20230147719A (ja)
WO (1) WO2022210642A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004070748A1 (ja) * 2003-02-05 2004-08-19 Tdk Corporation 電子部品およびその製造方法
JP2016143709A (ja) * 2015-01-30 2016-08-08 太陽誘電株式会社 積層コンデンサ
JP2016143764A (ja) * 2015-02-02 2016-08-08 太陽誘電株式会社 積層コンデンサ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6224853U (ja) 1985-07-30 1987-02-16

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004070748A1 (ja) * 2003-02-05 2004-08-19 Tdk Corporation 電子部品およびその製造方法
JP2016143709A (ja) * 2015-01-30 2016-08-08 太陽誘電株式会社 積層コンデンサ
JP2016143764A (ja) * 2015-02-02 2016-08-08 太陽誘電株式会社 積層コンデンサ

Also Published As

Publication number Publication date
KR20230147719A (ko) 2023-10-23
US20240006124A1 (en) 2024-01-04
JPWO2022210642A1 (ja) 2022-10-06

Similar Documents

Publication Publication Date Title
US9099244B2 (en) Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor
KR101907425B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR101845701B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
JP7348890B2 (ja) セラミック電子部品およびその製造方法
JP2018182128A (ja) 積層セラミックコンデンサおよびその製造方法
JP7424740B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2016189423A (ja) 積層セラミックコンデンサ
JP2017028254A (ja) 積層セラミックコンデンサ
JP2021103711A (ja) 積層セラミック電子部品
JP2018117051A (ja) 積層セラミックコンデンサ
JP2019192862A (ja) 積層セラミックコンデンサおよびその製造方法
US10650968B2 (en) Multilayer ceramic capacitor
CN112216510A (zh) 陶瓷电子器件及其制造方法
JP7460043B2 (ja) 積層セラミック電子部品及びその製造方法
JP7283440B2 (ja) 積層型電子部品および積層型電子部品の製造方法
JP7283357B2 (ja) 積層セラミックコンデンサ
JPH10335168A (ja) 積層セラミックコンデンサ
JP2022188286A (ja) 積層セラミックコンデンサおよびその製造方法
WO2022210642A1 (ja) 積層セラミックコンデンサ
TW202242927A (zh) 陶瓷電子零件及其製造方法
JP2022081393A (ja) 積層型電子部品
JP2021015925A (ja) 積層セラミックコンデンサ
WO2023054379A1 (ja) 積層セラミックコンデンサ
US20240120153A1 (en) Ceramic electronic device, and manufacturing method of the same
JP2018198292A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22780853

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023511331

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20237032577

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1020237032577

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22780853

Country of ref document: EP

Kind code of ref document: A1