KR20170009742A - 적층 세라믹 콘덴서 - Google Patents

적층 세라믹 콘덴서 Download PDF

Info

Publication number
KR20170009742A
KR20170009742A KR1020160087079A KR20160087079A KR20170009742A KR 20170009742 A KR20170009742 A KR 20170009742A KR 1020160087079 A KR1020160087079 A KR 1020160087079A KR 20160087079 A KR20160087079 A KR 20160087079A KR 20170009742 A KR20170009742 A KR 20170009742A
Authority
KR
South Korea
Prior art keywords
moles
less
face
dielectric
mole
Prior art date
Application number
KR1020160087079A
Other languages
English (en)
Other versions
KR101835391B1 (ko
Inventor
신야 이소타
타츠야 이즈미
토모타카 히라타
야스히로 니시사카
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20170009742A publication Critical patent/KR20170009742A/ko
Application granted granted Critical
Publication of KR101835391B1 publication Critical patent/KR101835391B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Abstract

한정된 치수의 적층체에 대해 내부전극층의 매수를 많게 할 수 있도록 유전체층의 박층화를 실현할 수 있으면서 신뢰성이 높은 적층 세라믹 콘덴서를 제공한다.
적층 세라믹 콘덴서(10)는 적층된 복수의 유전체층(14)과 복수의 내부전극층(16)을 갖는 직방체상의 적층체(12)를 포함하며, 유전체층(14)은 Ba, Sr, Zr, Ti, Hf를 포함하고, Ca를 임의로 포함하는 페로브스카이트형 구조로 이루어지며, 또한 V를 포함하고, Sr의 몰수/(Ba의 몰수＋Ca의 몰수＋Sr의 몰수)가 0.6에서부터 0.95이며, Zr의 몰수/(Zr의 몰수＋Ti의 몰수＋Hf의 몰수)가 0.9에서부터 0.98이며, 유전체층(14)의 두께는 1㎛ 이하이며, 유전체층(14)을 구성하는 유전체 입자의 평균 입경은 0.8㎛ 이하이다.

Description

적층 세라믹 콘덴서{MULTILAYER CERAMIC CAPACITOR}
이 발명은, 적층 세라믹 콘덴서에 관한 것으로, 특히 적층된 복수의 유전체층 및 복수의 내부전극층을 갖는 적층체와, 내부전극층에 전기적으로 접속되도록 적층체의 단면에 형성된 외부전극을 포함한 적층 세라믹 콘덴서에 관한 것이다.
적층 세라믹 콘덴서는, 유전체층과 내부전극층이 교대로 적층된 소체를 포함한다. 내부전극층은, 한 쌍의 내부전극층이 교대로 소체의 양 단면에서 각각 노출되도록 형성된다. 교대로 적층되는 한쪽 내부전극층은, 소체의 한쪽 단면을 덮도록 형성된 단자 전극의 내측에 대해 전기적으로 접속되어 있다. 또한 교대로 적층되는 다른 쪽 내부전극층은, 소체의 다른 쪽 단면을 덮도록 형성된 단자 전극의 내측에 대해 전기적으로 접속되어 있다. 이와 같이 하여 소체의 양단에 형성된 단자 전극간에 정전 용량이 형성된다(특허문헌 1 참조).
일본 공개특허공보 2015-62216호
최근, 적층 세라믹 콘덴서의 소형화가 점차 진행되고 있다. 적층 세라믹 콘덴서의 소형화가 진행되면, 적층체 내부에서의 내부전극층의 매수가 제한되어 필요로 하는 정전 용량을 얻을 수 없게 된다. 적층 세라믹 콘덴서에 치수 제한이 있는 가운데, 내부전극층의 매수를 늘리기 위해서는, 내부전극층에 끼이는 유전체층을 더 박층화하는 것이 요구된다. 반면, 유전체층의 박층화가 진행되면, 적층 세라믹 콘덴서의 신뢰성 중 하나인 절연성을 유지할 수 없게 된다는 문제가 있다.
따라서 이 발명의 주된 목적은, 한정된 치수의 적층체에서 내부전극층의 매수를 많게 할 수 있도록 유전체층의 박층화를 실현할 수 있으면서 신뢰성이 높은 적층 세라믹 콘덴서를 제공하는 것이다.
이 발명에 따른 적층 세라믹 콘덴서는 직방체상의 적층체를 포함하고,
적층체는, 적층된 복수의 유전체층과 복수의 내부전극층을 가지며, 또한 적층 방향으로 마주 보는 제1 주면 및 제2 주면과, 적층 방향에 직교하는 폭 방향으로 마주 보는 제1 측면 및 제2 측면과, 적층 방향 및 폭 방향에 직교하는 길이 방향으로 마주 보는 제1 단면 및 제2 단면을 가지며,
제1 단면을 덮고 제1 단면으로부터 연신(延伸)하여 제1 주면, 제2 주면, 제1 측면 및 제2 측면을 덮어 배치된 제1 외부전극과,
제2 단면을 덮고 제2 단면으로부터 연신하여 제1 주면, 제2 주면, 제1 측면 및 제2 측면을 덮어 배치된 제2 외부전극을 포함하고,
유전체층은,
Ba, Sr, Zr, Ti, Hf를 포함하며 Ca를 임의로 포함하는 페로브스카이트형 구조로 이루어지고, 또한 V를 포함하며,
Sr의 몰수/(Ba의 몰수＋Ca의 몰수＋Sr의 몰수)가 0.6에서부터 0.95이고,
Zr의 몰수/(Zr의 몰수＋Ti의 몰수＋Hf의 몰수)가 0.9에서부터 0.98이며,
유전체층의 두께는 1㎛ 이하이고,
유전체층을 구성하는 유전체 입자의 평균 입경은 0.8㎛ 이하인 것을 특징으로 하는 적층 세라믹 콘덴서이다.
또한 이 발명에 따른 적층 세라믹 콘덴서는 직방체상의 적층체를 포함하고,
적층체는, 적층된 복수의 유전체층과 복수의 내부전극층을 가지며, 또한 적층 방향으로 마주 보는 제1 주면 및 제2 주면과, 적층 방향에 직교하는 폭 방향으로 마주 보는 제1 측면 및 제2 측면과, 적층 방향 및 폭 방향에 직교하는 길이 방향으로 마주 보는 제1 단면 및 제2 단면을 가지며,
제1 단면을 덮고 제1 단면으로부터 연신하여 제1 주면, 제2 주면, 제1 측면 및 제2 측면을 덮어 배치된 제1 외부전극과,
제2 단면을 덮고 제2 단면으로부터 연신하여 제1 주면, 제2 주면, 제1 측면 및 제2 측면을 덮어 배치된 제2 외부전극을 포함하고,
유전체층은, 상기 적층체를 용제에 의해 용해한 경우,
Ba, Sr, Zr, Ti, Hf를 포함하며 Ca를 임의로 포함하는 페로브스카이트형 구조로 이루어지고, 또한 V를 포함하며,
Sr의 몰수/(Ba의 몰수＋Ca의 몰수＋Sr의 몰수)가 0.6에서부터 0.95이고,
Zr의 몰수/(Zr의 몰수＋Ti의 몰수＋Hf의 몰수)가 0.9에서부터 0.98이며,
유전체층의 두께는 1㎛ 이하이고,
유전체층을 구성하는 유전체 입자의 평균 입경은 0.8㎛ 이하인 것을 특징으로 하는 적층 세라믹 콘덴서이다.
이 발명에 따른 적층 세라믹 콘덴서에서, 적층체의 길이 방향의 치수가 0.25㎜ 이하이며, 적층 방향의 치수가 0.125㎜ 이하이며, 폭 방향의 치수가 0.125㎜ 이하인 것이 바람직하다.
또한 이 발명에 따른 적층 세라믹 콘덴서에서, 유전체 입자의 평균 입경은 0.6㎛ 이하이며, 유전체층은 또한 Si, Mn을 포함하고, Si의 몰수/Mn의 몰수는, 0.8 이상 1.0 이하인 것이 바람직하다.
또한 이 발명에 따른 적층 세라믹 콘덴서에서, (유전체 입자경의 표준 편차/유전체 입자의 평균 입자경)×100으로 나타내는 CV값이 47% 이하인 것이 바람직하다.
이 발명에 따른 적층 세라믹 콘덴서에서,
유전체층은,
Si와 Mn을 포함하며,
또한 Re로 나타내는 La, Ce, Pr 또는 Nd 중 적어도 1종 이상을 포함하고,
(Ba의 몰수＋Ca의 몰수＋Sr의 몰수＋Re의 몰수)/(Zr의 몰수＋ Ti의 몰수＋Hf의 몰수)가 1.00 이상 1.03 이하이며,
Ba의 몰수/(Ba의 몰수＋Ca의 몰수＋Sr의 몰수)가 0.05 이상 0.40 이하이고,
Ca의 몰수/(Ba의 몰수＋Ca의 몰수＋Sr의 몰수)가 0.00 이상 0.35 이하이며,
Ti의 몰수/(Zr의 몰수＋Ti의 몰수＋Hf의 몰수)가 0.02 이상 0.10 이하이고,
Si의 몰수/(Zr의 몰수＋Ti의 몰수＋Hf의 몰수)가 0.1 이상 4.0 이하이며,
Mn의 몰수/(Zr의 몰수＋Ti의 몰수＋Hf의 몰수)가 0.1 이상 4.0 이하이고,
V의 몰수/(Zr의 몰수＋Ti의 몰수＋Hf의 몰수)가 0.01 이상 0.3 이하이며,
Re의 몰수/(Zr의 몰수＋Ti의 몰수＋Hf의 몰수)가 0.0 이상 3.0 이하인 것이 바람직하다.
또한 이 발명에 따른 적층 세라믹 콘덴서에서, 유전체층에는, Al이 포함되어 있지 않은 것이 바람직하다.
또한 이 발명에 따른 유전체 세라믹 재료의 원료 분말을 혼합한 슬러리는, 상술한 어느 하나에 기재된 적층 세라믹 콘덴서를 제작하기 위한 원료 슬러리이며,
원료 슬러리는, Ba, Ca, Sr, Zr, Ti, Hf를 포함하는 원료 분말의 응집 입경(D50)은 150㎚ 이하인 것을 특징으로 하는 원료 슬러리이다.
또한 상기 원료 분말을 혼합한 페로브스카이트형 구조는,
상술한 어느 하나에 기재된 적층 세라믹 콘덴서를 제작하기 위한 페로브스카이트형 구조로서, V를 더 포함하고,
페로브스카이트형 구조를 포함하는 제1 주성분 분말은, 분말 X선 회절에 의한 (202)회절 피크의 적분 폭이 0.28°이하가 되는 것을 특징으로 하는 페로브스카이트형 구조이다.
이 발명에 따른 적층 세라믹 콘덴서에서는, 적층체를 구성하는 유전체층이 Ba, Ca, Sr, Zr, Ti, Hf를 포함하는 페로브스카이트형 구조로 이루어지며, 각 성분의 몰비가 상술한 바와 같은 비율이 되도록 배합하며, 유전체층의 두께를 1㎛ 이하로 하고, 유전체층을 구성하는 유전체 입자의 평균 입경을 0.8㎛ 이하로 함으로써, 유전체층의 박층화를 도모할 수 있음과 함께, 유전체층의 절연성의 향상을 도모할 수 있다.
이 발명에 따르면, 유전체 세라믹 콘덴서의 치수가 제한되어도, 유전체층을 얇게 할 수 있음과 함께, 유전체층의 절연성을 양호하게 할 수 있기 때문에, 적층체 내의 내부전극층의 수를 많게 할 수 있다. 따라서 제한된 치수 중에서, 큰 정전 용량을 얻을 수 있음과 함께, 신뢰성이 높은 적층 세라믹 콘덴서를 얻을 수 있다.
이 발명의 상술한 목적, 그 외의 목적, 특징 및 이점은 도면을 참조하여 행하는 이하의 발명을 실시하기 위한 형태의 설명으로부터 한층 명백해질 것이다.
도 1은 이 발명에 따른 적층 세라믹 콘덴서의 일례를 나타내는 사시도이다.
도 2는 도 1에 나타내는 적층 세라믹 콘덴서의 선II－II에서의 단면도이다 .
도 3은 도 1에 나타내는 적층 세라믹 콘덴서의 선III－III에서의 단면도이다.
도 4는 이 발명에 따른 적층 세라믹 콘덴서에 이용되는 적층체의 단면도에서의 유전체 입자의 관측점을 나타내는 도해도이다.
도 5는 이 발명에 따른 적층 세라믹 콘덴서의 일례의 단면의 전자현미경 사진상을 나타낸다.
도 1, 도 2 및 도 3에 나타내는 바와 같이, 적층 세라믹 콘덴서(10)는, 예를 들면, 직방체상의 적층체(12)를 포함한다. 적층체(12)는, 적층된 복수의 유전체층(14)과 복수의 내부전극층(16)을 갖는다. 또한 적층체(12)는, 적층 방향(x)으로 마주 보는 제1 주면(12a) 및 제2 주면(12b)과, 적층 방향(x)에 직교하는 폭 방향 (y)으로 마주 보는 제1 측면(12c) 및 제2 측면(12d)과, 적층 방향(x) 및 폭 방향(y)에 직교하는 길이 방향(z)으로 마주 보는 제1 단면(12e) 및 제2 단면(12f)을 갖는다. 이 적층체(12)에는, 각부(角部) 및 능선부가 둥근 것이 바람직하다. 또한 각부는, 적층체의 인접하는 3면이 교차하는 부분이며, 능선부는 적층체의 인접하는 2면이 교차하는 부분이다.
유전체층(14)의 적층 방향의 치수는 0.3㎛ 이상 1.0㎛ 이하이다. 유전체층(14)은, 외층부(14a)와 내층부(14b)를 포함한다. 외층부(14a)는, 적층체(12)의 제1주면(12a) 측 및 제2 주면(12b) 측에 위치하고, 제1 주면(12a)과 가장 제1주면(12a)에 가까운 내부전극층(16) 사이에 위치하는 유전체층(14), 및 제2 주면(12b)과 가장 제2 주면(12b)에 가까운 내부전극층(16) 사이에 위치하는 유전체층(14)이다. 그리고 양 외층부(14a)에 끼인 영역이 내층부(14b)이다. 외층부(14a)의 적층 방향의 치수는 15㎛ 이상, 20㎛ 이하인 것이 바람직하다. 또한 적층체(12)의 치수는 길이 방향(L)의 치수가 0.25㎜ 이하, 폭 방향(W)의 치수가 0.125㎜ 이하, 두께 방향(T)의 치수가 0.125㎜ 이하이다.
도 2 및 도 3에 나타내는 바와 같이, 적층체(12)는 복수의 내부전극층(16)으로서, 예를 들면 대략 직사각형 형태의 복수의 제1 내부전극층(16a) 및 복수의 제2 내부전극층(16b)을 갖는다. 복수의 제1 내부전극층(16a) 및 복수의 제2 내부전극층(16b)은 적층체(12)의 적층 방향(x)을 따라 등간격으로 교대로 배치되도록 매설되어 있다.
제1 내부전극층(16a)의 일단 측에는, 적층체(12)의 제1 단면(12e)에 인출된 인출 전극부(18a)를 갖는다. 제2 내부전극층(16b)의 일단 측에는, 적층체(12)의 제2 단면(12f)에 인출된 인출 전극부(18b)를 갖는다. 구체적으로는, 제1 내부전극층(16a)의 일단측의 인출 전극부(18a)는, 적층체(12)의 제1 단면(12e)에 노출되어 있다. 또한 제2 내부전극층(16b)의 일단측의 인출 전극부(18b)는, 적층체(12)의 제2 단면(12f)에 노출되어 있다.
적층체(12)는, 유전체층(14)의 내층부(14b)에서, 제1 내부전극층(16a)과 제2 내부전극층(16b)이 대향하는 대향 전극부(20a)를 포함한다. 또한 적층체(12)는, 대향 전극부(20a)의 폭 방향(W)의 일단과 제1 측면(12c) 사이 및 대향 전극부(20a)의 폭 방향(W)의 타단과 제2 측면(12d) 사이에 형성되는 적층체(12)의 측부(이하, "W갭 "이라고 함.)(20b)를 포함한다. 또한 적층체(12)는, 제1 내부전극층(16a)의 인출 전극부(18a)와는 반대측의 단부와 제2 단면(12f) 사이 및 제2 내부전극층(16b)의 인출 전극부(18b)와는 반대측의 단부와 제1단면(12e) 사이에 형성되는 적층체(12)의 단부(이하, "L갭"이라고 함.)(20c)를 포함한다.
여기서, 적층체(12)의 단부의 L갭(20c)의 길이는 20㎛ 이상, 40㎛ 이하인 것이 바람직하다. 또한 적층체(12)의 측부의 W갭(20b)의 길이는 15㎛ 이상, 20㎛ 이하인 것이 바람직하다.
적층체(12)의 유전체층(14)은, Ba, Sr, Zr, Ti, Hf를 포함하고, Ca를 임의로 포함하는 페로브스카이트형 구조를 포함하며, 또한 V를 포함한다. 이들 성분 중에서, 특히 Sr과 Zr의 비율이 높고, Sr의 몰수/(Ba의 몰수＋Ca의 몰수＋Sr의 몰수)가 0.6에서부터 0.95이며, Zr의 몰수/(Zr의 몰수＋Ti의 몰수＋Hf의 몰수)가 0.9에서부터 0.98이다.
또한 페로브스카이트형 구조는 Si와 Mn과 Re를 포함하며, Re는, La, Ce, Pr 또는 Nd 중 어느 하나의 1종을 포함하는 성분이다. 이 경우,
(Ba의 몰수＋Ca의 몰수＋Sr의 몰수＋Re의 몰수)/(Zr의 몰수＋Ti의 몰수＋Hf의 몰수)가 1.00 이상 1.03 이하이며,
Ba의 몰수/(Ba의 몰수＋Ca의 몰수＋Sr의 몰수)가 0.05 이상 0.40 이하이며,
Ca의 몰수/(Ba의 몰수＋Ca의 몰수＋Sr의 몰수)가 0.00 이상 0.35 이하이며,
Ti의 몰수/(Zr의 몰수＋Ti의 몰수＋Hf의 몰수)가 0.02 이상 0.10 이하이며,
Si의 몰수/(Zr의 몰수＋Ti의 몰수＋Hf의 몰수)가 0.1 이상 4.0 이하이며,
Mn의 몰수/(Zr의 몰수＋Ti의 몰수＋Hf의 몰수)가 0.1 이상 4.0 이하이며,
V의 몰수/(Zr의 몰수＋Ti의 몰수＋Hf의 몰수)가 0.01 이상 0.3 이하이며,
Re의 몰수/(Zr의 몰수＋Ti의 몰수＋Hf의 몰수)가 0.0 이상 3.0 이하이다.
또한 유전체 입자경은, 0.8㎛ 이하이고 0.6㎛ 이하면, 유전체층(14)을 더 박층화할 수 있다. 여기서, Si의 몰수/Mn의 몰수는, 0.8 이상 1.0 이하인 것이 바람직하다. 또한 유전체층(14)에는 Al이 포함되어 있지 않은 것이 바람직하다. 또한 유전체 입자는 0.34㎛ 이상이다.
유전체 입자경을 얻기 위해서, 적층체(12)가 길이 방향(L)의 1/2 정도의 깊이에서의 폭 방향(W) 및 두께 방향(T)을 포함하는 단면(이하, "WT단면"이라고 함.)이 노출되도록 시료가 파단된다. 다음으로, 세라믹스에서의 유전체 입자간의 경계(이하, "입계"라고 함.)를 명확하게 하기 위해서, 상기 시료가 열처리된다. 열처리의 온도는, 입자 성장하지 않는 온도이면서 입계가 명확해지는 온도로 하고, 본 실시예에서는 1000℃에서 처리된다. 이와 같이 하여 준비된 샘플에서, 도 4에 나타내는 바와 같이, 적층체(12)의 WT 단면의 폭 방향(W) 및 두께 방향(T)의 각각의 1/2 정도의 위치에서, 주사형 전자현미경(SEM)에서 유전체층(14)의 유전체 입자가 1만배로 관찰된다. 얻어진 SEM 화상으로부터 무작위로 100개의 그레인이 추출되고, 화상 해석에 의해 각 유전체 입자의 입계의 내측 부분의 면적을 구하여 원상당 지름이 산출되며, 그것이 입자경이 된다. 입자경의 대표값은, 체적 평균 입경으로 산출된다. 또한 CV값은 100개의 유전체 입자의 입자경의 표준 편차를 평균 입경으로 나누어 산출된다. 여기서, CV값이란, CV값(%)=표준 편차/평균값*100으로 주어지는 변동 계수이다. 이 CV값은 47% 이하인 것이 바람직하다. 후술하는 실시예에서 얻어진 결과는, 표 1 및 표 2에 나타냈다.
내부전극층(16)은, 예를 들면 Ni, Cu, Ag, Pd, Ag-Pd 합금, Au 등의 금속을 함유하고 있다. 내부전극층(16)은 또한 유전체층(14)에 포함되는 세라믹스와 동일 조성계의 유전체 입자를 포함하고 있어도 된다. 내부전극층(16)의 매수는 50매 이하인 것이 바람직하다. 내부전극층(16)의 두께는 0.7㎛ 이상 0.3㎛ 이하인 것이 바람직하다. 제1 내부전극층(16a) 및 제2 내부전극층(16b)은 서로 대향하는 대향 전극부(20a)와, 대향 전극부(20a)로부터 적층체(12)의 제1 단면(12e) 및 제2 단면(12f)에 인출되는 인출 전극부(18a 및 18b)를 포함하고 있다.
적층체(12)의 제1 단면(12e) 측 및 제2 단면(12f) 측에는, 외부전극(22)이 형성된다. 외부전극(22)은 제1 외부전극(22a) 및 제2 외부전극(22b)을 갖는다.
적층체(12)의 제1 단면(12e) 측에는, 제1 외부전극(22a)이 형성된다. 제1 외부전극(22a)은 적층체(12)의 제1 단면(12e)을 덮고 제1 단면(12e)으로부터 연신하여 제1 주면(12a), 제2 주면(12b), 제1 측면(12c) 및 제2 측면(12d)의 일부분을 덮도록 형성된다. 이 경우, 제1 외부전극(22a)은 제1 내부전극층(16a)의 인출 전극부(18a)와 전기적으로 접속된다.
적층체(12)의 제2 단면(12f)측에는, 제2 외부전극(22b)이 형성된다. 제2 외부전극(22b)은 적층체(12)의 제2 단면(12f)을 덮고 제2 단면(12f)으로부터 연신하여 제1 주면(12a), 제2 주면(12b), 제1 측면(12c) 및 제2 측면(12d)의 일부분을 덮도록 형성된다. 이 경우, 제2 외부전극(22b)은 제2 내부전극층(16b)의 인출 전극부(18b)와 전기적으로 접속된다.
적층체(12)내에서는, 각 대향 전극부(20a)에서 제1 내부전극층(16a)과 제2 내부전극층(16b)이 유전체층(14)을 통해 대향함으로써 정전 용량이 형성되어 있다. 이 때문에, 제1 내부전극층(16a)이 접속된 제1 외부전극(22a)과 제2 내부전극층(16b)이 접속된 제2 외부전극(22b) 사이에, 정전 용량을 얻을 수 있다. 따라서 이와 같은 구조의 적층 세라믹 전자 부품은 콘덴서로서 기능한다.
제1 외부전극(22a)은, 도 5에 나타내는 바와 같이, 적층체(12) 측에서부터 순서대로, 하지 전극층(24a) 및 도금층(26a)을 갖는다. 마찬가지로, 제2 외부전극(22b)은 적층체(12) 측에서부터 순서대로, 하지 전극층(24b) 및 도금층(26b)를 갖는다.
하지 전극층(24a 및 24b)은, 각각 베이킹층, 수지층, 박막층 등으로부터 선택되는 적어도 1개를 포함하지만, 여기에서는 베이킹층으로 형성된 하지 전극층(24a 및 24b)에 대해 설명한다.
베이킹층은, Si를 포함하는 유리와 금속으로서의 Cu를 포함한다. 베이킹층은, 유리 및 금속을 포함하는 도전성 페이스트를 적층체(12)에 도포하여 베이킹된 것이며, 유전체층(14) 및 내부전극층(16)을 소성한 후에 베이킹한 것이다. 베이킹층 중 가장 두꺼운 부분의 두께는 5㎛ 이상 25㎛ 이하인 것이 바람직하다.
베이킹층 상에, 도전성 입자와 열강화성 수지를 포함하는 수지층이 형성되어도 된다. 수지층 중 가장 두꺼운 부분의 두께는 5㎛ 이상 25㎛ 이하인 것이 바람직하다. 또한 도금층(26a 및 26b)으로는, 예를 들면, Cu, Ni, Sn, Ag, Pd, Ag-Pd 합금, Au 등으로부터 선택되는 적어도 1종류가 이용된다.
도금층(26a 및 26b)은, 복수층에 의해 형성되어도 된다. 바람직하게는, 베이킹층상에 형성된 Ni 도금층과 Ni 도금층 상에 형성된 Sn 도금층의 2층 구조이다. Ni 도금층은, 하지 전극층(24a 및 24b)이 적층 세라믹 전자 부품을 실장할 때의 솔더에 의해 침식되는 것을 방지하기 위해서 이용되며, Sn 도금층은 적층 세라믹 전자 부품을 실장할 때의 솔더의 습윤성을 향상시켜 용이하게 실장할 수 있도록 하기 위해서 이용된다.
도금층 한층당 두께는 1㎛ 이상 8㎛ 이하인 것이 바람직하다.
또한 적층체의 치수는 길이 방향(L)의 치수가 0.18㎜ 이상 0.32㎜ 이하, 폭 방향(W)의 치수가 0.09㎜ 이상 0.18㎜ 이하, 두께 방향(T)의 치수가 0.09㎜ 이상 0.240㎜ 이하이다. 또한 각 치수의 목표값은 길이 방향(L)의 치수가 0.25㎜ 이하, 폭 방향(W)의 치수가 0.125㎜ 이하, 두께 방향(T)의 치수가 0.125㎜ 이하이다. 또한 적층체의 치수는 마이크로스포크에 의해 측정할 수 있다.
또한 상술한 복수의 도전체층 및 복수의 유전체층의 각각의 평균 두께는, 이하와 같이 측정된다. 우선, 적층체가 길이 방향(L) 및 두께 방향(T)을 포함하는 단면(이하, "LT단면 "이라고 함.)이 노출되도록, 적층 세라믹 콘덴서(10)가 연마된다. 이 LT단면을 주사형 전자현미경으로 관찰함으로써 각 부의 두께가 관측된다. 이 경우, 적층체(12)의 단면의 중심을 지나며, 두께 방향 T에 따른 중심선, 및 이 중심선에서부터 양측으로 2개씩 그은 선의 합계 5개의 선상에서의 두께가 측정된다. 이들 5개의 측정값의 평균값이 각 부의 평균 두께가 된다. 보다 정확한 평균 두께를 구하기 위해서는, 두께 방향(T)에서의 상부, 중앙부, 하부의 각각 대해 상기 5개의 측정값을 구하고, 이들의 측정값의 평균값이 각 부의 평균 두께가 된다.
이와 같이 하여 얻어진 적층 세라믹 콘덴서(10)에 대해, 외부전극(22) 내의 Cu 결정은, 이하와 같이 하여 관찰할 수 있다.
우선, 적층 세라믹 콘덴서(10)에 대해, 외부전극(22)을 포함하는 LT 단면이 노출되도록 연마된다. 또한 연마에 의한 외부전극(22)의 금속 처짐이 생기지 않도록, 금속 처짐을 제거해 두는 것이 바람직하다. 그리고 하지 전극층(24a 및 24b)의 단면이 주사 이온 전자현미경(SIM)에서 촬상된다.
Cu의 결정 중, 결정 방위가 다른 Cu 결정이 SIM상에서 다르게 보인다. 또한 콘트라스트가 모두 동일하게 보이는 경우는, 콘트라스트가 조정된다. 콘트라스트가 다른 Cu 결정의 계면을 측장함으로써, Cu 결정의 경계선의 평균 길이가 산출된다. 또한 모든 Cu 결정의 경계선을 측장하는 것이 어려운 경우는, 적층체(12)의 단면에 거의 평행한 가상 선을 긋고, 그 직선상에 존재하는 Cu 결정의 경계선을 측장하는 것으로 대용할 수 있다. 이 적층 세라믹 콘덴서(10)에서는, Cu 결정의 경계선을 3㎛ 이하로 함으로써, 내부전극층(16)과 외부전극(22)과의 접촉성을 향상시킬 수 있다.
또한 적층체(12)의 제1 단면(12e) 및 제2 단면(12f)에서부터 2㎛ 미만의 범위에서 거의 평행한 가상 선을 긋고, 그 직선상에 존재하는 유리의 개수를 셈으로써, 하지 전극층(24a 및 24b)에 포함되는 유리가 적층체(12)와 어느 정도 접촉하고 있는지를 알 수 있다. 이 유리의 개수가 5개 이상의 경우, 하지 전극층(24a 및 24b)과 적층체(12)와의 고착력이 강해진다. 다만, 유리의 개수가 5개를 하회하면, 외부전극(22)과 내부전극층(16)의 고착력이 나빠진다.
다음으로, 이 적층 세라믹 콘덴서(10)의 제조 프로세스에 대해 설명한다. 우선, 유전체층(14)의 주성분을 구성하는 소재로서 원료 분말인 순도 99% 이상의 SrCO3 , BaCO3, CaCO3, ZrO2, TiO2, Re2O3가 준비된다. 여기서, Re는, La, Ce, Pr, Nd중에서 선택되는 적어도 1종류이다. 이들 각 소재가 칭량된 후, 볼 밀에 의해 습식 혼합된다. 이때, 상기의 각 원료 분말에서, 미립 측에서의 적산값이 50%의 입경이 150㎚ 이하이다. 미립측에서부터의 적산값이 50% 이하인 것을 여기에서는 응집 입경(D50)이 150㎚ 이하라고 부르는 것으로 한다. 그 후, 건조, 해쇄된다. 이와 같이 하여 얻어진 분말이 대기 중에서 1100℃ 이상 1300℃ 이하로 2시간 가소된 후, 해쇄되어 제1 주성분 분말이 얻어진다. 이 제1 주성분은, 페로브스카이트형 구조이며, 분말 X선 회절에 의한 (202)회절 피크의 적분 폭이 0.28°이하가 된다. 또한 주성분의 제조 방법은, 고상법, 수열법 등 특별히 한정되지 않고, 소재도 탄산물, 산화물, 수산화물, 염화물 등 특별히 한정되지 않는다. 또한 HfO2 등의 불가피적 불순물을 함유하고 있어도 상관없다. 또한 Re2O3는 첨가물로서 후 첨가해도 상관없다.
이어서, 첨가물 소재로서 SiO2, MnCO3, Re2O3, V2O5의 분말을 준비하고, 주성분 분말과 이들 첨가물 소재가 칭량된 후에 볼 밀에 의해 습식 혼합되고, 그 후, 건조, 해쇄되어 원재료 분말이 얻어진다. 또한 CaCO3, SrCO3, BaCO3, TiO2, ZrO2는, 몰비 조정 등을 위해 이 단계에서 첨가되어도 상관없다.
얻어진 원량 분말에, 폴리비닐부티랄계 바인더 및 톨루엔, 에탄올 등의 유기용제를 첨가하여 볼 밀에서 습식 혼합하여 유전체 슬러리가 조정된다. 또한 분산할 때, 비즈 지름이 미소한 것을 이용함으로써, 더 높은 분산성을 얻을 수 있다. 이와 같이 하여 얻어진 유전체 슬러리를 이용하여, 닥터 블레이드법에 의해 시트 성형하고, 이것을 커트함으로써, 세라믹 그린 시트를 얻을 수 있다.
다음으로, 이와 같이 하여 얻어진 유전체 시트 및 내부전극용 도전성 페이스트가 준비된다. 유전체 시트나 내부전극용 도전성 페이스트에는, 바인더 및 용제가 포함되지만, 공지의 유기 바인더나 유기용제를 이용할 수 있다.
유전체 시트상에는, 예를 들면, 스크린 인쇄나 그라비어 인쇄 등에 의해, 소정의 패턴으로 내부전극용 도전성 페이스트가 인쇄되고, 이로써 내부전극 패턴이 형성된다.
또한 내부전극 패턴이 형성되어 있지 않은 외층용 유전체 시트가 소정 매수 적층되고, 그 위에 내부전극이 형성된 유전체 시트가 차례차례 적층되며, 그 위에 외층용 유전체 시트가 소정 매수 적층되어, 적층 시트가 제작된다.
얻어진 적층 시트를 정수압 프레스 등의 수단에 의해 적층 방향으로 프레스 함으로써 적층 블록이 제작된다.
다음으로, 적층 블록이 소정의 사이즈로 커트되어 적층 칩이 잘린다. 이때, 배럴 연마 등에 의해, 적층 칩의 각부 및 능선부가 둥근 것이어도 된다.
또한 적층 칩을 소성함으로써 적층체(12)가 제작된다.
얻어진 적층체(12)의 양 단면에 외부전극용 도전성 페이스트가 도포되어 베이킹됨으로써, 외부전극의 베이킹층이 형성된다. 이때의 베이킹 온도는, 700℃ 이상 900℃ 이하인 것이 바람직하다.
외부전극용 도전성 페이스트에는, Cu 분말이 포함되어 있고, 이 Cu 분말은 액상 환원법에 의해 형성되어 있다. 그리고 Cu 분말의 크기는, 2㎛ 이하의 입경이다. 외부전극용 도전성 페이스트의 소결 속도는 늦은 편이 좋다. 이 때문에, 도전성 페이스트 내의 Cu 분말의 주위 또는 Cu 분말의 내측에, 산화물이 점재하고 있는 것이 바람직하다. 이와 같은 산화물로는, Zr, Al, Ti, Si의 산화물이며, 특히, Zr, Al의 산화물이 바람직하다.
또한 필요에 따라, 외부전극용 도전성 페이스트의 베이킹층의 표면에 도금이 실시된다.
이 적층 세라믹 콘덴서(10)에서는, 유전체층(14)이 Ba, Sr, Zr, Ti, Hf를 포함하고, Ca를 임의로 포함하는 페로브스카이트형 구조로 이루어지며, 또한 V를 포함하고, Sr의 몰수와 다른 성분의 몰수의 합계의 비 및 Zr의 몰수와 다른 성분의 몰수의 합계의 비를 소정의 범위 내로 함으로써, 유전체층(14)의 두께를 1㎛ 이하로 할 수 있고, 유전체층(14)을 구성하는 유전체 입자의 평균 입경을 0.8㎛ 이하로 할 수 있다. 이로써, 유전체층(14)의 박층화를 도모할 수 있음과 함께, 유전체층(14)의 절연성의 향상을 도모할 수 있다.
따라서 적층 세라믹 콘덴서(10)의 치수가 제한되어도, 유전체층(14)을 얇게 할 수 있음과 함께, 유전체층(14)의 절연성을 양호하게 할 수 있기 때문에, 적층체(12) 내의 내부전극층(16)의 수를 많게 할 수 있다. 따라서 제한된 치수 중에서, 큰 정전 용량을 얻을 수 있음과 함께, 신뢰성이 높은 적층 세라믹 콘덴서(10)를 얻을 수 있다.
또한 유전체층(14)에 포함되는 유전체 입자의 평균 입경을 0.6㎛ 이하로 함으로써, 유전체층(14)을 더 박층화할 수 있고, 박층화해도 높은 전계에서 뛰어난 절연 열화 수명과 내습 부하 수명을 얻을 수 있다.
여기서, 유전체층에 포함되는 Si와 Mn에 대해, Si의 몰수/Mn의 몰수의 값이 0.8 이상 1.0 이하인 것에 의해, Si, Mn 및 Ca로 구성되는 편석상을 삼중점으로 형성할 수 있고, 입계 부분의 저저항 성분이 배출되는 것으로 고저항화할 수 있다.
또한 (유전체 입자경의 표준 편차/유전체 입자의 평균 입자경)×100으로 나타내는 CV값이 47% 이하인 것에 의해, 유전체층(14)에 포함되는 입계 면적이 증가하여 고내압화할 수 있다.
또한 유전체층을 구성하는 페로브스카이트형 구조는, Si, Mn, Re를 포함하고, 페로브스카이트형 화합물을 구성하는 각 성분의 몰수의 비가 청구항 5에 기재된 범위 내에 있는 것으로, 유전체층(14)의 박층화를 더 도모할 수 있음과 함께, 유전체층(14)의 절연성의 향상을 도모할 수 있다. 또한 Si, Mn는 Ca와 함께 유전체층 전체에 편석한 상태로 분포하고 있다.
또한 유전체층에 Al이 포함되어 있지 않음으로써, Si, Mn 및 Ca로 구성되는 편석상을 우선적으로 형성할 수 있어 입계 부분을 고저항화할 수 있다.
또한 적층 세라믹 콘덴서(10)를 제작하기 위한 유전체 세라믹 재료의 원료 분말을 혼합한 슬러리에 대해, 원료 분말의 응집 입경(D50)이 150㎚ 이하이며, 상기 원료 분말을 합성한 페로브스카이트형 구조를 포함하는 제1 주성분 분말은, 분말 X선 회절에 의한 (202)회절 피크의 적분 폭이 0.28°이하인 것에 의해, 유전체 입자의 비정상인 입자 성장을 억제할 수 있어 유전체층(14)에 포함되는 입계 면적이 증가하여, 고내압화할 수 있다 .
이상과 같은 효과는, 다음의 실시예로부터도 명백해질 것이다.
(실시예)
상술과 같은 제조 방법을 이용하여 적층 세라믹 콘덴서를 제작했다. 여기서, 유전체층의 주성분을 구성하는 각 소재 및 첨가물 소재는, 표 1 및 표 2에 나타내는 기준값이 되도록 칭량했다. 또한 표 중에서 ※표를 붙인 것은 본 발명의 범위 외의 것이다. 그리고 얻어진 원료 분말을 ICP 분석한 바, 표 1 및 표 2에 나타낸 조제 조성과 거의 동일하다는 것이 확인되었다.
또한 원료 분말, 바인더, 유기용제를 혼합함으로써 얻어진 유전체 슬러리에 대해, 유전체 슬러리의 분말 X선 회절에 의한 (202)회절 피크의 적분 폭이 0.28°이하가 되는 것을 확인했다.
유전체 슬러리를 시트 성형하고, 이것을 커트할 때에, 세로×가로×두께=15cm×15cm×4㎛ 또는 15cm×15cm×2㎛의 직사각형의 세라믹 그린 시트로 했다.
또한 내부전극용 도전성 페이스트로서 금속 분말로서의 Ni분말 100중량부와, 유기 비히클로서의 에틸셀룰로오스를 7중량부와 용제로서 테르피네올을 포함하는 것을 이용했다.
또한 적층 칩을 소성할 때에, 대기 중에서 250℃의 온도로 가열하여 바인더를 연소시킨 후, 온도 상승 속도 3.33~200℃/min, 최고 온도 1200~1300℃, 산소 분압 logPO2=－9.0~11.0㎫로 소성하여 세라믹 소결체를 얻었다. 또한 얻어진 소결체를 ICP 분석한 바, 표 1 및 표 2에 나타낸 조제 조성과 거의 동일하다는 것이 확인되었다. 또한 얻어진 적층체의 XRD 구조 해석한 바, 주성분이 티탄산바륨계의 페로브스카이트형 구조를 갖는 것이 분명해졌다.
이와 같이 하여 얻어진 적층 세라믹 콘덴서에 대해, 이하와 같은 평가를 실시했다.
ㆍ초기 쇼트율
시료 수n=100의 적층 세라믹 콘덴서로 측정했다. 여기서, 초기의 절연 저항의 로그값 logIR이 6 이하가 되는 칩을 쇼트 칩으로서 카운트했다. 그 결과를 표 3 및 표 4에 나타낸다.
ㆍ가속 내습 부하 시험(PCBT)
온도 120℃, 습도 100%RH, 압력 202.65kPa, 인가전압 50V의 조건에 시료 수n=100의 적층 세라믹 콘덴서를 놓고, 250시간 경과 후에, 적층 세라믹 콘덴서의 절연 저항의 로그값 logIR을 측정하고, logIR의 값이 6 이하가 된 적층 세라믹 콘덴서의 수를 카운트했다. 그 결과를 표 3 및 표 4에 나타낸다.
ㆍ고온 부하 수명
온도 150℃에서 인가전압 75V, 온도 150℃에서 인가전압 100V, 온도 150℃에서 인가전압 125V의 조건으로 시료 수n=100의 적층 세라믹 콘덴서를 놓고, 250시간 경과 후에, 적층 세라믹 콘덴서의 절연 저항의 로그값 logIR을 측정하고, log IR의 값이 6 이하가 된 적층 세라믹 콘덴서의 수를 카운트했다. 그 결과를 표 2 및 표 3에 나타낸다. 또한 인가전압 75V는 적층 세라믹 콘덴서에 주어지는 전기장 강도 75㎸/㎜에 상당하고, 인가전압 100V는 적층 세라믹 콘덴서에 주어지는 전기장 강도 100㎸/㎜에 상당하며, 인가전압 125V는 적층 세라믹 콘덴서에 주어지는 전기장 강도 125㎸/㎜에 상당한다.
Figure pat00001
Figure pat00002
Figure pat00003
Figure pat00004
10: 적층 세라믹 콘덴서
12: 적층체
12a: 제1 주면
12b: 제2 주면
12c: 제1 측면
12d: 제2 측면
12e: 제1 단면
12f: 제2 단면
14: 유전체층
14a: 외층부
14b: 내층부
16: 내부전극층
16a: 제1 내부전극층
16b: 제2 내부전극층
18a, 18b: 인출 전극부
20a: 대향 전극부
20b: W갭
20c: L갭
22: 외부전극
22a: 제1 외부전극
22b: 제2 외부전극
24a, 24b: 하지 전극층
26a, 26b: 도금층

Claims (9)

  1. 직방체상의 적층체를 포함하고,
    상기 적층체는 적층된 복수의 유전체층과 복수의 내부전극층을 가지며, 또한 적층 방향으로 마주 보는 제1 주면 및 제2 주면과, 상기 적층 방향에 직교하는 폭 방향으로 마주 보는 제1 측면 및 제2 측면과, 상기 적층 방향 및 상기 폭 방향에 직교하는 길이 방향으로 마주 보는 제1 단면 및 제2 단면을 가지며,
    상기 제1 단면을 덮고 상기 제1 단면으로부터 연신(延伸)하여 상기 제1 주면, 상기 제2 주면, 상기 제1 측면 및 상기 제2 측면을 덮어 배치된 제1 외부전극과,
    상기 제2 단면을 덮고 상기 제2 단면으로부터 연신하여 상기 제1 주면, 상기 제2 주면, 상기 제1 측면 및 상기 제2 측면을 덮어 배치된 제2 외부전극을 포함하고,
    상기 유전체층은,
    Ba, Sr, Zr, Ti, Hf를 포함하며 Ca를 임의로 포함하는 페로브스카이트형 구조로 이루어지고, 또한 V를 포함하며,
    Sr의 몰수/(Ba의 몰수＋Ca의 몰수＋Sr의 몰수)가 0.6에서부터 0.95이고,
    Zr의 몰수/(Zr의 몰수＋Ti의 몰수＋Hf의 몰수)가 0.9에서부터 0.98이며,
    상기 유전체층의 두께는 1㎛ 이하이고,
    상기 유전체층을 구성하는 유전체 입자의 평균 입경은 0.8㎛ 이하인 것을 특징으로 하는 적층 세라믹 콘덴서.
  2. 직방체상의 적층체를 포함하고,
    상기 적층체는 적층된 복수의 유전체층과 복수의 내부전극층을 가지며, 또한 적층 방향으로 마주 보는 제1 주면 및 제2 주면과, 상기 적층 방향에 직교하는 폭 방향으로 마주 보는 상기 제1 측면 및 제2 측면과, 상기 적층 방향 및 상기 폭 방향에 직교하는 길이 방향으로 마주 보는 제1 단면 및 제2 단면을 가지며,
    상기 제1 단면을 덮고 상기 제1 단면으로부터 연신하여 상기 제1 주면, 상기 제2 주면, 상기 제1 측면 및 상기 제2 측면을 덮어 배치된 제1 외부전극과,
    상기 제2 단면을 덮고 상기 제2 단면으로부터 연신하여 상기 제1 주면, 상기 제2 주면, 상기 제1 측면 및 상기 제2 측면을 덮어 배치된 제2 외부전극을 포함하고,
    상기 유전체층은 상기 적층체를 용제에 의해 용해한 경우,
    Ba, Sr, Zr, Ti, Hf를 포함하며 Ca를 임의로 포함하는 페로브스카이트형 구조로 이루어지고, 또한 V를 포함하며,
    Sr의 몰수/(Ba의 몰수＋Ca의 몰수＋Sr의 몰수)가 0.6에서부터 0.95이고,
    Zr의 몰수/(Zr의 몰수＋Ti의 몰수＋Hf의 몰수)가 0.9에서부터 0.98이며,
    상기 유전체층의 두께는 1㎛ 이하이고,
    상기 유전체층을 구성하는 유전체 입자의 평균 입경은 0.8㎛ 이하인 것을 특징으로 하는 적층 세라믹 콘덴서.
  3. 제1항 또는 제2항에 있어서,
    상기 적층체의 길이 방향의 치수가 0.25㎜ 이하이고, 상기 적층 방향의 치수가 0.125㎜ 이하이며, 상기 폭 방향의 치수가 0.125㎜ 이하인 것을 특징으로 하는 적층 세라믹 콘덴서.
  4. 제1항 또는 제2항에 있어서,
    상기 유전체 입자의 평균 입경은 0.6㎛ 이하이고,
    상기 유전체층은 또한 Si, Mn을 포함하며,
    상기 Si의 몰수/상기 Mn의 몰수는 0.8 이상 1.0 이하인 것을 특징으로 하는 적층 세라믹 콘덴서.
  5. 제1항 또는 제2항에 있어서,
    (상기 유전체 입자경의 표준 편차/상기 유전체 입자의 평균 입자경)×100으로 나타내는 CV값이 47% 이하인 것을 특징으로 하는 적층 세라믹 콘덴서.
  6. 제1항 또는 제2항에 있어서,
    상기 유전체층은,
    Si와 Mn을 포함하고,
    또한 Re로 나타내는 La, Ce, Pr 또는 Nd 중 적어도 1종 이상을 포함하며,
    (Ba의 몰수＋Ca의 몰수＋Sr의 몰수＋Re의 몰수)/(Zr의 몰수＋ Ti의 몰수＋Hf의 몰수)가 1.00 이상 1.03 이하이고,
    Ba의 몰수/(Ba의 몰수＋Ca의 몰수＋Sr의 몰수)가 0.05 이상 0.40 이하이며,
    Ca의 몰수/(Ba의 몰수＋Ca의 몰수＋Sr의 몰수)가 0.00 이상 0.35 이하이고,
    Ti의 몰수/(Zr의 몰수＋Ti의 몰수＋Hf의 몰수)가 0.02 이상 0.10 이하이며,
    Si의 몰수/(Zr의 몰수＋Ti의 몰수＋Hf의 몰수)가 0.1 이상 4.0 이하이고,
    Mn의 몰수/(Zr의 몰수＋Ti의 몰수＋Hf의 몰수)가 0.1 이상 4.0 이하이며,
    V의 몰수/(Zr의 몰수＋Ti의 몰수＋Hf의 몰수)가 0.01 이상 0.3 이하이고,
    Re의 몰수/(Zr의 몰수＋Ti의 몰수＋Hf의 몰수)가 0.0 이상 3.0 이하인 것을 특징으로 하는 적층 세라믹 콘덴서.
  7. 제1항 또는 제2항에 있어서,
    상기 유전체층에는 Al이 포함되어 있지 않은 것을 특징으로 하는 적층 세라믹 콘덴서.
  8. 제1항 또는 제2항에 기재된 적층 세라믹 콘덴서를 제작하기 위한 유전체 세라믹 재료의 원료 분말을 혼합한 슬러리로서,
    상기 유전체 슬러리는 Ba, Ca, Sr, Zr, Ti, Hf를 포함하는 원료 분말의 응집 입경(D50)은 150㎚ 이하인 것을 특징으로 하는 유전체 세라믹 재료의 원료 분말을 혼합한 슬러리.
  9. 제8항의 원료 분말을 혼합한 페로브스카이트형 구조로서, 상기 페로브스카이트형 화합물을 포함하는 제1 주성분 분말은, 분말 X선 회절에 의한 (202)회절 피크의 적분 폭이 0.28°이하가 되는 것을 특징으로 하는 페로브스카이트형 구조.
KR1020160087079A 2015-07-17 2016-07-08 적층 세라믹 콘덴서 KR101835391B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2015-143052 2015-07-17
JP2015143052 2015-07-17
JP2016102132A JP6900157B2 (ja) 2015-07-17 2016-05-23 積層セラミックコンデンサ
JPJP-P-2016-102132 2016-05-23

Publications (2)

Publication Number Publication Date
KR20170009742A true KR20170009742A (ko) 2017-01-25
KR101835391B1 KR101835391B1 (ko) 2018-03-08

Family

ID=57945980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160087079A KR101835391B1 (ko) 2015-07-17 2016-07-08 적층 세라믹 콘덴서

Country Status (2)

Country Link
JP (1) JP6900157B2 (ko)
KR (1) KR101835391B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210018058A (ko) * 2019-08-07 2021-02-17 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11107632B2 (en) 2018-07-24 2021-08-31 Tdk Corporation Multilayer ceramic electronic component
JP2020021930A (ja) 2018-07-24 2020-02-06 Tdk株式会社 積層セラミック電子部品
JP2020035991A (ja) * 2018-08-29 2020-03-05 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミックキャパシタ及びその製造方法
US11476049B2 (en) 2018-10-30 2022-10-18 Tdk Corporation Multi-layer ceramic electronic device
JP7388088B2 (ja) 2018-10-30 2023-11-29 Tdk株式会社 積層セラミック電子部品とその製造方法
CN111128549B (zh) 2018-10-30 2022-09-13 Tdk株式会社 层叠陶瓷电子元件
JP7272881B2 (ja) 2019-06-27 2023-05-12 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP7480459B2 (ja) 2019-10-17 2024-05-10 太陽誘電株式会社 セラミック電子部品およびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015062216A (ja) 2013-08-23 2015-04-02 Tdk株式会社 積層型セラミック電子部品

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0935985A (ja) * 1995-07-19 1997-02-07 Murata Mfg Co Ltd セラミック積層電子部品
JP3642282B2 (ja) * 2000-02-09 2005-04-27 松下電器産業株式会社 誘電体磁器組成物とこれを用いた積層セラミックコンデンサ
JP4788428B2 (ja) * 2006-03-23 2011-10-05 Ｔｄｋ株式会社 積層型電子部品およびその製造方法
JP2010040798A (ja) * 2008-08-06 2010-02-18 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP5224074B2 (ja) * 2010-08-04 2013-07-03 株式会社村田製作所 誘電体セラミック、及び積層セラミックコンデンサ
KR101872520B1 (ko) * 2011-07-28 2018-06-29 삼성전기주식회사 적층 세라믹 전자부품
KR101912266B1 (ko) * 2012-07-20 2018-10-29 삼성전기 주식회사 적층 세라믹 전자부품 및 이의 제조방법
CN104520950B (zh) * 2012-08-09 2017-03-29 株式会社村田制作所 层叠陶瓷电容器及其制造方法
JP5835150B2 (ja) * 2012-08-09 2015-12-24 株式会社村田製作所 積層セラミックコンデンサ
JP5462962B1 (ja) * 2013-01-31 2014-04-02 太陽誘電株式会社 積層セラミックコンデンサ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015062216A (ja) 2013-08-23 2015-04-02 Tdk株式会社 積層型セラミック電子部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210018058A (ko) * 2019-08-07 2021-02-17 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품
US11315730B2 (en) 2019-08-07 2022-04-26 Murata Manufacturing Co., Ltd. Multilayer electronic component

Also Published As

Publication number Publication date
JP6900157B2 (ja) 2021-07-07
KR101835391B1 (ko) 2018-03-08
JP2017028254A (ja) 2017-02-02

Similar Documents

Publication Publication Date Title
KR101835391B1 (ko) 적층 세라믹 콘덴서
US10008327B2 (en) Multilayer ceramic capacitor
CN109326442B (zh) 多层陶瓷电容器及其制造方法
KR101687575B1 (ko) 적층 세라믹 콘덴서
JP6955848B2 (ja) 積層セラミックコンデンサ
KR101570459B1 (ko) 세라믹 전자부품의 제조방법 및 세라믹 전자부품
KR101907425B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
WO2013145423A1 (ja) 積層セラミックコンデンサ及びその製造方法
KR101648064B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
JP7131955B2 (ja) 積層セラミックコンデンサおよびその製造方法
CN102810397A (zh) 多层陶瓷电子元件和多层陶瓷电容器
KR20200111621A (ko) 적층 세라믹 콘덴서
KR20180125875A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR102048322B1 (ko) 적층 세라믹 콘덴서
JP5874832B2 (ja) 積層セラミックコンデンサおよびその製造方法
CN112216510A (zh) 陶瓷电子器件及其制造方法
KR20220044099A (ko) 적층 세라믹 콘덴서
WO2014010273A1 (ja) 積層セラミックコンデンサおよびその製造方法
JP7037945B2 (ja) セラミックコンデンサおよびその製造方法
US8395882B2 (en) Dielectric ceramic and multilayer ceramic capacitor
US20210142947A1 (en) Multilayer ceramic capacitor
KR101973414B1 (ko) 저온 소성용 유전체 조성물, 이를 포함하는 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 제조 방법
JP2017050346A (ja) 積層セラミックコンデンサおよびその製造方法
JP7262640B2 (ja) セラミックコンデンサ
JP7427460B2 (ja) セラミック電子部品、回路基板、およびセラミック電子部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right