JP7272881B2 - 積層セラミックコンデンサ及びその製造方法 - Google Patents
積層セラミックコンデンサ及びその製造方法 Download PDFInfo
- Publication number
- JP7272881B2 JP7272881B2 JP2019119664A JP2019119664A JP7272881B2 JP 7272881 B2 JP7272881 B2 JP 7272881B2 JP 2019119664 A JP2019119664 A JP 2019119664A JP 2019119664 A JP2019119664 A JP 2019119664A JP 7272881 B2 JP7272881 B2 JP 7272881B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic capacitor
- multilayer ceramic
- dielectric layer
- phase
- laminate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
- H01G4/1245—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
Description
本発明は、積層セラミックコンデンサ及びその製造方法に関する。
積層セラミックコンデンサ（Multi-Layer Ceramic Capacitor：MLCC）の製造に用いられる温度補償用途のセラミック材料としては、常誘電性のペロブスカイト型酸化物(Ba, Sr, Ca)(Zr, Ti)O3からなる主剤に添加剤を加えたものが使用されている（特許文献１）。そのような材料の誘電率は、概ね30～40程度である。近年では、製品小型化のために、積層セラミックコンデンサの誘電体層の薄層化が進展している (特許文献２)。
温度補償用途の材料の誘電率は、高誘電率系の材料よりも小さい。そのため、温度補償用途の積層セラミックコンデンサの小型化のためには、誘電体層をさらに薄層化する必要がある。しかし、誘電体層を薄層化すると、高電圧をかけたときに誘電体層によって絶縁されている内部電極間に電流が流れる現象（絶縁破壊）が生じやすくなる。そのため、誘電体層に用いる材料の絶縁信頼性を向上させる必要がある。
また、積層セラミックコンデンサの内部電極にＮｉ（ニッケル）を用いる場合には、内部電極層と誘電体層とが積層した積層体を、還元雰囲気下で焼成する必要がある。しかし、誘電体層の材料が主に(Ba, Sr, Ca)(Zr, Ti)O3を含む場合、その材料に含まれるTiイオンは還元雰囲気の影響を受けて導電性を示してしまう性質がある。そのため、誘電体層に用いる材料の絶縁信頼性をさらに向上させる必要がある。
本発明は上記の事情に鑑みてなされたものであり、より絶縁信頼性の高い温度補償用途の積層セラミックコンデンサ及びその製造方法を提供することを目的とする。
課題を解決するための手段は、以下の通りである。
［１］誘電体層と内部電極層が交互に積層された積層体と、前記積層体上に設けられた、前記内部電極が接続された少なくとも２つの外部電極とを備えた積層セラミックコンデンサであって、
前記誘電体層は、チタン酸ジルコン酸ストロンチウムカルシウムを主成分とする第１の相と、ジルコン酸バリウムを主成分とする第２の相とを含み、
前記内部電極層に挟まれた１つの前記誘電体層の断面において、以下の手順（１）～（４）によって求められる平均接触数Ｎが１．０以上であることを特徴とする、積層セラミックコンデンサ。
（１）前記断面を基準長さＲＬだけ切り出す。ただし、ＲＬは３０μｍ以上であり、前記誘電体層と前記内部電極層とが積層する方向に直交する方向の長さである。
（２）上記（１）で切り出された断面に、３μｍ以上の間隔を空けて、前記誘電体層と前記内部電極層とが積層する方向に平行な線分を１０本以上引く。
（３）上記（２）で引いた１０本以上の線分と、前記第１の相と前記第２の相との境界が接触する箇所の合計数を数える。
（４）上記（３）で得た合計数を、前記線分の本数で除することにより、平均接触数Ｎを算出する。
［１］誘電体層と内部電極層が交互に積層された積層体と、前記積層体上に設けられた、前記内部電極が接続された少なくとも２つの外部電極とを備えた積層セラミックコンデンサであって、
前記誘電体層は、チタン酸ジルコン酸ストロンチウムカルシウムを主成分とする第１の相と、ジルコン酸バリウムを主成分とする第２の相とを含み、
前記内部電極層に挟まれた１つの前記誘電体層の断面において、以下の手順（１）～（４）によって求められる平均接触数Ｎが１．０以上であることを特徴とする、積層セラミックコンデンサ。
（１）前記断面を基準長さＲＬだけ切り出す。ただし、ＲＬは３０μｍ以上であり、前記誘電体層と前記内部電極層とが積層する方向に直交する方向の長さである。
（２）上記（１）で切り出された断面に、３μｍ以上の間隔を空けて、前記誘電体層と前記内部電極層とが積層する方向に平行な線分を１０本以上引く。
（３）上記（２）で引いた１０本以上の線分と、前記第１の相と前記第２の相との境界が接触する箇所の合計数を数える。
（４）上記（３）で得た合計数を、前記線分の本数で除することにより、平均接触数Ｎを算出する。
［２］前記平均接触数Ｎが２．０以上である、［１］に記載の積層セラミックコンデンサ。
［３］前記誘電体層の厚さは、２～１０μｍである、［１］又は［２］に記載の積層セラミックコンデンサ。
［４］前記誘電体層に含まれるストロンチウムとカルシウムの合計のモル数と、前記誘電体層に含まれるバリウムのモル数との比率は、９７：３～３：９７である、［１］から［３］のうちいずれかに記載の積層セラミックコンデンサ。
［５］前記誘電体層に含まれるストロンチウムとカルシウムの合計のモル数と、前記誘電体層に含まれるバリウムのモル数との比率は、９７：３～７７：２３である、［１］から［４］のうちいずれかに記載の積層セラミックコンデンサ。
［６］平均粒径（ｄ５０）が５０～２００ｎｍであるチタン酸ジルコン酸ストロンチウムカルシウムを含む第１の材料と、平均粒径 (ｄ５０)が５０～２００ｎｍであるジルコン酸バリウムを含む第２の材料を、（ストロンチウムとカルシウムの合計のモル数）：（バリウムのモル数）が９７：３～３：９７となる比率で混合して混合物を得る工程と、
前記混合物からグリーンシートを成形する工程と、
前記グリーンシートに内部電極層を印刷する工程と、
印刷後の前記グリーンシートを切断した後、その切断したグリーンシートを積層して積層物を得る工程と、
前記積層物をカットして積層体チップを得る工程と、
前記積層体チップを、水素を含む還元ガス雰囲気中で、チタン酸ジルコン酸ストロンチウムカルシウムを主成分とする第１の相と、ジルコン酸バリウムを主成分とする第２の相との境界が残るような条件で焼成する工程と、
前記積層体チップに、外部電極を形成する工程と、
を含む積層セラミックコンデンサの製造方法。
前記混合物からグリーンシートを成形する工程と、
前記グリーンシートに内部電極層を印刷する工程と、
印刷後の前記グリーンシートを切断した後、その切断したグリーンシートを積層して積層物を得る工程と、
前記積層物をカットして積層体チップを得る工程と、
前記積層体チップを、水素を含む還元ガス雰囲気中で、チタン酸ジルコン酸ストロンチウムカルシウムを主成分とする第１の相と、ジルコン酸バリウムを主成分とする第２の相との境界が残るような条件で焼成する工程と、
前記積層体チップに、外部電極を形成する工程と、
を含む積層セラミックコンデンサの製造方法。
［７］前記積層体チップを焼成する条件は、温度１２２０～１２８０℃であり、時間３～５分である、［６］に記載の製造方法。
［８］前記第１の材料の平均粒径（ｄ５０）／前記第２の材料の平均粒径（ｄ５０）の値が０．８～１．２である、［６］または［７］に記載の製造方法。
本発明によれば、より絶縁信頼性の高い温度補償用途の積層セラミックコンデンサ及びその製造方法を提供することができる。
以下、図面を参照しつつ、本発明の実施形態に係る積層セラミックコンデンサ及びその製造方法について説明する。
図１は、本実施形態の積層セラミックコンデンサ１０の斜視図である。
図１に示すように、積層セラミックコンデンサ１０は、略直方体の素体１６を備えている。素体１６は、６つの面を備えている。本明細書では、素体１６の左右の面を端面１２ａ、１２ｂと呼び、上下の面を主面１２ｃ、１２ｄと呼び、残りの一対の面を側面１２ｅ、１２ｆと呼ぶ。図１において、左右方向は、内部電極層が外部電極１４に交互に引き出される方向である。上下方向は、内部電極層と誘電体層とが交互に積層される方向である。
図１に示すように、積層セラミックコンデンサ１０は、略直方体の素体１６を備えている。素体１６は、６つの面を備えている。本明細書では、素体１６の左右の面を端面１２ａ、１２ｂと呼び、上下の面を主面１２ｃ、１２ｄと呼び、残りの一対の面を側面１２ｅ、１２ｆと呼ぶ。図１において、左右方向は、内部電極層が外部電極１４に交互に引き出される方向である。上下方向は、内部電極層と誘電体層とが交互に積層される方向である。
図２は、図１に示す積層セラミックコンデンサ１０の、側面１２ｅ、１２ｆに平行な断面の模式図である。図３は、図１に示す積層セラミックコンデンサ１０の、端面１２ａ、１２ｂに平行な断面の模式図である。
図２、３に示すように、積層セラミックコンデンサ１０は、規格で定められたチップ寸法及び形状（例えば１．０×０．５×０．５ｍｍの略直方体）を有する素体１６と、素体１６の端面１２ａ、１２ｂに形成される一対の外部電極１４とを備える。
素体１６は、複数の誘電体層１７と内部電極層１８とが交互に積層された積層体２０と、積層体２０の上下の面に形成された一対のカバー層２２とを備えている。さらに、素体１６は、積層体２０（の内部電極層１８）が外部に露出しないようにこれをカバーして一対の側面１２ｅ、１２ｆを形成するサイドマージン２４を備えている（図３参照）。
素体１６の内部には、複数の内部電極層１８が誘電体層１７を介して積層されている。複数の内部電極層１８の端部は、素体１６の左右の端面１２ａ、１２ｂに交互に引き出されて２つの外部電極１４に電気的に接続している。
誘電体層１７は、その主成分として、チタン酸ジルコン酸ストロンチウムカルシウム（(Sr1-xCax)(Zr1-yTiy)O3、(xは0または1ではなく、yは0または1ではない)）と、ジルコン酸バリウムBaZrO3を含む。これら２つの主成分の領域は、断面から見たとき異なる相として観察される。なお誘電体層１７は、これら以外の他の材料を含んでもよい。例えば、誘電体層１７は、焼成促進剤として原料に添加されることのあるSi, Mn等を含んでもよい。
誘電体層１７に含まれるストロンチウムとカルシウムの合計のモル数と、誘電体層１７に含まれるバリウムのモル数との比率は、９７：３～３：９７であることが好ましく、９７：３～７７：２３であることがより好ましい（ただし、ストロンチウムとカルシウムとバリウムのモル数の合計を１００とする）。
内部電極層１８の主成分は、例えば、ニッケル、銅、パラジウム、白金、銀、金、及びこれらの合金からなる群から選択される少なくとも１種を含む金属材料である。
外部電極１４の主成分は、例えば、ニッケル、銅、パラジウム、白金、銀、金、スズ、及びこれらの合金からなる群から選択される少なくとも１種を含む金属材料である。外部電極１４は、金属材料からなる下地電極の上に、電解ニッケルめっき層を形成したものであってもよい。さらに、その電解ニッケルめっき層の上に、電解スズめっき層を形成してもよい。
積層セラミックコンデンサ１０に要求される静電容量や耐圧性能等に応じて、内部電極層１８及び誘電体層１７の厚さが所定の範囲に設定される。また、積層体２０の積層数は、例えば、数百～千程度に設定される。
積層体２０の周囲に形成されたカバー層２２及びサイドマージン２４は、誘電体層１７及び内部電極層１８を、外部の湿気や異物による汚染から保護する役割を有している。
１つの誘電体層１７の厚さは、２～１０μｍであることが好ましく、２～５μｍであるとさらに好ましい。誘電体層１７の厚さがこの範囲にある場合、誘電体層１７の厚さが十分に小さいため、誘電体層１７の積層数を増やすことができる。その結果、積層体２０の寸法を大きくすることなく、積層セラミックコンデンサ１０の容量を増大させることができる。
本実施形態の積層セラミックコンデンサ１０において、カバー層２２の厚さ、サイドマージン２４の厚さ及び内部電極層１８の厚さは特に制限されるものではないが、カバー層２２の厚さは通常４～５０μｍであり、サイドマージン２４の厚さは通常４～５０μｍであり、内部電極層１８の厚さは通常０．２６～１．００μｍである。
図４は、図２のＡ部の拡大図であり、上下２つの内部電極層１８に挟まれた１つの誘電体層１７の断面を模式的に示している。
図４に示すように、誘電体層１７は、チタン酸ジルコン酸ストロンチウムカルシウムを主成分とする第１の相Ｐ１と、ジルコン酸バリウムを主成分とする第２の相Ｐ２とを含む。第１の相Ｐ１と第２の相Ｐ２は互いにほとんど固溶しておらず、第１の相Ｐ１と第２の相Ｐ２の境界Ｂは明瞭に識別することができる。
誘電体層１７の断面は、反射電子像によって試料の組成を同定することのできる機能を備えた走査型電子顕微鏡（ＳＥＭ）によって観察することができる。走査型電子顕微鏡を用いた場合、第１の相Ｐ１は、例えば灰色の部分として観察される。第２の相Ｐ２は、例えば白色の部分として観察される。第１の相Ｐ１と第２の相Ｐ２のコントラストの差異は大きいため、第１の相Ｐ１と第２の相Ｐ２の境界Ｂは明瞭に識別することができる。誘電体層１７の断面は、走査型電子顕微鏡以外にも、例えば、エネルギー分散型Ｘ線分析（ＥＤＳ）装置によって観察することができる。
誘電体層１７の断面において、第１の相Ｐ１と第２の相Ｐ２の間に、大きさが概ね５０ｎｍ以下の第３の相が形成されていても良い。第３の相は、例えば、一方の相に含まれる元素が、他方の相にわずかに拡散することで形成される。第１の相Ｐ１と第２の相Ｐ２の間にそのような第３の相が形成された場合であっても、本発明の効果を得ることができる。
本実施形態の積層セラミックコンデンサ１０は、上下２つの内部電極層１８に挟まれた１つの誘電体層１７の断面において、以下の手順（１）～（４）によって求められる平均接触数Ｎが１．０以上であることを特徴とする。
（１）誘電体層１７の断面を基準長さＲＬだけ切り出す。ただし、ＲＬは３０μｍ以上であり、誘電体層１７と内部電極層１８とが積層する方向に直交する方向（図４において左右方向）の長さである。
（２）上記（１）で切り出された断面に、３μｍ以上の間隔を空けて、誘電体層１７と内部電極層１８とが積層する方向（図４において上下方向）に平行な線分を１０本以上引く。図４では、このような条件を満たす１０本の線分Ｌ１～Ｌ１０を等間隔に引いている。
なお、図４に示すように、内部電極層１８に途切れている箇所１８ａ、１８ｂが存在する場合には、このような箇所１８ａ、１８ｂを避けるようにして線分Ｌ１～Ｌ１０を引くのが好ましい。このような箇所１８ａ、１８ｂは、内部電極層１８に例えば孔が空いているときに観察される。
（３）上記（２）で引いた１０本以上の線分と、第１の相Ｐ１と第２の相Ｐ２との境界Ｂが接触する箇所の合計数を数える。以下、合計数の求め方を、図４を例にとって具体的に説明する。
線分Ｌ１は、第１の相Ｐ１と第２の相Ｐ２との境界Ｂに６箇所で接触している。
線分Ｌ２は、第１の相Ｐ１と第２の相Ｐ２との境界Ｂに７箇所で接触している。
線分Ｌ３は、第１の相Ｐ１と第２の相Ｐ２との境界Ｂに８箇所で接触している。
線分Ｌ４は、第１の相Ｐ１と第２の相Ｐ２との境界Ｂに６箇所で接触している。
線分Ｌ５は、第１の相Ｐ１と第２の相Ｐ２との境界Ｂに８箇所で接触している。
線分Ｌ６は、第１の相Ｐ１と第２の相Ｐ２との境界Ｂに８箇所で接触している。
線分Ｌ７は、第１の相Ｐ１と第２の相Ｐ２との境界Ｂに６箇所で接触している。
線分Ｌ８は、第１の相Ｐ１と第２の相Ｐ２との境界Ｂに４箇所で接触している。
線分Ｌ９は、第１の相Ｐ１と第２の相Ｐ２との境界Ｂに５箇所で接触している。
線分Ｌ１０は、第１の相Ｐ１と第２の相Ｐ２との境界Ｂに６箇所で接触している。
したがって、接触箇所の合計数は、６４である。
線分Ｌ２は、第１の相Ｐ１と第２の相Ｐ２との境界Ｂに７箇所で接触している。
線分Ｌ３は、第１の相Ｐ１と第２の相Ｐ２との境界Ｂに８箇所で接触している。
線分Ｌ４は、第１の相Ｐ１と第２の相Ｐ２との境界Ｂに６箇所で接触している。
線分Ｌ５は、第１の相Ｐ１と第２の相Ｐ２との境界Ｂに８箇所で接触している。
線分Ｌ６は、第１の相Ｐ１と第２の相Ｐ２との境界Ｂに８箇所で接触している。
線分Ｌ７は、第１の相Ｐ１と第２の相Ｐ２との境界Ｂに６箇所で接触している。
線分Ｌ８は、第１の相Ｐ１と第２の相Ｐ２との境界Ｂに４箇所で接触している。
線分Ｌ９は、第１の相Ｐ１と第２の相Ｐ２との境界Ｂに５箇所で接触している。
線分Ｌ１０は、第１の相Ｐ１と第２の相Ｐ２との境界Ｂに６箇所で接触している。
したがって、接触箇所の合計数は、６４である。
（４）上記（３）で得た合計数を、前記線分の本数で除することにより、平均接触数Ｎを算出する。
図４を例にとって説明すると、接触箇所の合計数は６４であり、線分の本数は１０本なので、平均接触数Ｎ＝６４／１０＝６．４となる。
図４を例にとって説明すると、接触箇所の合計数は６４であり、線分の本数は１０本なので、平均接触数Ｎ＝６４／１０＝６．４となる。
本実施形態の積層セラミックコンデンサ１０において、上記手順（１）～（４）によって求められる平均接触数Ｎは、２．０以上であることが好ましく、３．０以上であることがより好ましい。平均接触数Ｎが大きくなると、積層セラミックコンデンサ１０の絶縁信頼性がより高くなる。
なお、平均接触数Ｎは、積層体２０に含まれる複数の誘電体層１７のうち、どの誘電体層１７の断面で算出してもよい。すなわち、カバー層２２に近い誘電体層１７の断面で、平均接触数Ｎを算出してもよい。サイドマージン２４に近い誘電体層１７の断面で、平均接触数Ｎ算出してもよい。積層体２０の中心部付近の誘電体層１７の断面で、平均接触数Ｎを算出してもよい。積層体２０に含まれるいずれかの誘電体層１７の断面において算出した平均接触数Ｎが１．０以上であれば、本発明の範囲に含まれる。
次に、上記のように構成された本実施形態の積層セラミックコンデンサ１０の作用効果について説明する。
本実施形態の積層セラミックコンデンサ１０によれば、誘電体層１７は、チタン酸ジルコン酸ストロンチウムカルシウムを主成分とする第１の相Ｐ１と、ジルコン酸バリウムを主成分とする第２の相Ｐ２を含む。チタン酸ジルコン酸ストロンチウムカルシウムは、温度補償用途の誘電体材料として一般的な材料である。ジルコン酸バリウムは、耐還元性に優れる材料であり、還元雰囲気下で焼成された場合でも絶縁信頼性が低下しにくい性質を持つ。このように誘電率が同程度だが電子的な性質の異なる２種類の材料を混合することによって、温度補償用途の誘電体材料（常誘電体）として性質を維持しつつ、誘電体材料の絶縁信頼性を向上させることができる。
本実施形態の積層セラミックコンデンサ１０によれば、上下２つの内部電極層１８に挟まれた１つの誘電体層１７の断面を見たときに、一方の内部電極層から他方の内部電極層に向かう経路上には、第１の相Ｐ１と第２の相Ｐ２の境界部が平均的に１つ以上存在する。すなわち、誘電体層１７の断面を見たときに、一方の内部電極層から他方の内部電極層に向かう経路上には、絶縁信頼性の高い第２の相Ｐ２が平均的に１つ以上存在している。このため、一方の内部電極層から他方の内部電極層に向かって電流が流れにくくなる。その結果、高い電圧をかけた場合であっても絶縁破壊が生じにくくなるため、積層セラミックコンデンサ１０の絶縁信頼性を飛躍的に向上させることできる。
また、本実施形態の積層セラミックコンデンサ１０によれば、後述するように、第１の相Ｐ１と第２の相Ｐ２が互いに固溶しない条件で素体１６を焼成するため、焼成時に誘電体層１７に含まれる材料の粒成長反応が進まない。このため、焼成時の誘電体層１７の総体積変化が少なくなり、焼成後の残留応力が低くなる。その結果、積層セラミックコンデンサ１０の機械的信頼性を向上させることができる。
次に、上記のように構成された本実施形態の積層セラミックコンデンサ１０の製造方法の一例について、図５のフローシートを参照しながら説明する。
（原料粉末調製工程：Ｓ１０）
まず、誘電体層を形成するための原料粉末を調製する。具体的には、平均粒径（ｄ５０）が５０～２００ｎｍであるチタン酸ジルコン酸ストロンチウムカルシウムを含む第１の材料と、平均粒径 (ｄ５０)が５０～２００ｎｍであるジルコン酸バリウムを含む第２の材料を、（ストロンチウムとカルシウムの合計のモル数）：（バリウムのモル数）が９７：３～３：９７、好ましくは９７：３～７７：２３となる比率で混合する。ここでいう平均粒径は、球相当径の体積基準のメジアン径（ｄ５０）を意味する。平均粒径は、例えば、レーザの回折および散乱を用いた方法を用いて測定することができる。
まず、誘電体層を形成するための原料粉末を調製する。具体的には、平均粒径（ｄ５０）が５０～２００ｎｍであるチタン酸ジルコン酸ストロンチウムカルシウムを含む第１の材料と、平均粒径 (ｄ５０)が５０～２００ｎｍであるジルコン酸バリウムを含む第２の材料を、（ストロンチウムとカルシウムの合計のモル数）：（バリウムのモル数）が９７：３～３：９７、好ましくは９７：３～７７：２３となる比率で混合する。ここでいう平均粒径は、球相当径の体積基準のメジアン径（ｄ５０）を意味する。平均粒径は、例えば、レーザの回折および散乱を用いた方法を用いて測定することができる。
第１の材料の平均粒径（ｄ５０）／第２の材料の平均粒径（ｄ５０）の値は、０．８～１．２であることが好ましい。つまり、一方の材料の平均粒径（ｄ５０）に対して、他方の材料の平均粒径（ｄ５０）が、８０～１２０％の範囲内であることが好ましい。第１の材料と第２の材料の平均粒径がこのような条件を満たす場合、第１の材料と第２の材料をより均一に混合することができる。その結果、より絶縁信頼性の高い積層セラミックコンデンサを製造することができる。
第１の材料と第２の材料とを混合した粉末に、焼成助剤として例えばＭｎ及びＳｉを添加してもよい。Ｍｎ及びＳｉは、それぞれ酸化物の形態で添加することができる。Ｍｎ及びＳｎの配合量は、第１の材料と第２の材料の合計量を１００ｍｏｌ％としたときに、それぞれ０．１ｍｏｌ％～５．０ｍｏｌ％の範囲内であることが好ましい。
（スラリー調製工程：Ｓ１２）
ステップＳ１０で調製した原料粉末に、分散剤、バインダ、及び有機溶剤を加えて混合することでスラリーを調製する。分散剤としては、例えば、ポリカルボン酸アンモニウムを使用できる。バインダとしては、例えば、ポリビニルブチラール樹脂やポリビニルアセタール樹脂を使用できる。有機溶剤としては、例えば、エタノール及び／又はトルエンを使用できる。スラリー中に原料粉末を均一に分散させるために、例えばビーズミルを使用してスラリーを混合してもよい。
ステップＳ１０で調製した原料粉末に、分散剤、バインダ、及び有機溶剤を加えて混合することでスラリーを調製する。分散剤としては、例えば、ポリカルボン酸アンモニウムを使用できる。バインダとしては、例えば、ポリビニルブチラール樹脂やポリビニルアセタール樹脂を使用できる。有機溶剤としては、例えば、エタノール及び／又はトルエンを使用できる。スラリー中に原料粉末を均一に分散させるために、例えばビーズミルを使用してスラリーを混合してもよい。
（グリーンシート成形工程：Ｓ１４）
ＰＥＴ（ポリエチレンテレフタレート）フィルムなどのキャリアフィルム上に、ステップＳ１２で調製したスラリーを、ドクターブレード法でシート状に塗布して乾燥させることでグリーンシートを成形する。グリーンシートの厚さは、好ましくは、０．４～１５μｍである。
ＰＥＴ（ポリエチレンテレフタレート）フィルムなどのキャリアフィルム上に、ステップＳ１２で調製したスラリーを、ドクターブレード法でシート状に塗布して乾燥させることでグリーンシートを成形する。グリーンシートの厚さは、好ましくは、０．４～１５μｍである。
（内部電極印刷工程：Ｓ１６）
複数枚のグリーンシートのうち、内部電極層１８を形成するためのグリーンシートの上に、スクリーン印刷法、インクジェット印刷法、あるいはグラビア印刷法などによって、導電ペーストを塗布して所定のパターンを形成する。これにより、グリーンシートの上に、内部電極層１８を形成するためのパターンが印刷される。導電ペーストの主成分は、例えばＮｉやＣｕなどである。
複数枚のグリーンシートのうち、内部電極層１８を形成するためのグリーンシートの上に、スクリーン印刷法、インクジェット印刷法、あるいはグラビア印刷法などによって、導電ペーストを塗布して所定のパターンを形成する。これにより、グリーンシートの上に、内部電極層１８を形成するためのパターンが印刷される。導電ペーストの主成分は、例えばＮｉやＣｕなどである。
（積層・カット工程：Ｓ１８）
パターンが印刷されたグリーンシートと、パターンが印刷されていないグリーンシートを、ハンドリングしやすい大きさに切断する。その後、パターンが印刷されたグリーンシートと、パターンが印刷されていないカバー層用のグリーンシートを、所定の順序で、複数枚積み重ねる。パターンが印刷されていないグリーンシートは、最上面、最下面にそれぞれ複数枚積み重ねる。なお、パターンが印刷された複数枚のグリーンシートについては、内部電極層が交互に外部電極に引き出されるように、交互にその位置をずらしながら積み重ねる。複数枚のグリーンシートを積み重ねて得られた積層物を、製品１個のサイズにカットして、積層体チップを得る。なお、カットは、押切り、ブレードダイシングなどの公知の方法で行うことができる。
パターンが印刷されたグリーンシートと、パターンが印刷されていないグリーンシートを、ハンドリングしやすい大きさに切断する。その後、パターンが印刷されたグリーンシートと、パターンが印刷されていないカバー層用のグリーンシートを、所定の順序で、複数枚積み重ねる。パターンが印刷されていないグリーンシートは、最上面、最下面にそれぞれ複数枚積み重ねる。なお、パターンが印刷された複数枚のグリーンシートについては、内部電極層が交互に外部電極に引き出されるように、交互にその位置をずらしながら積み重ねる。複数枚のグリーンシートを積み重ねて得られた積層物を、製品１個のサイズにカットして、積層体チップを得る。なお、カットは、押切り、ブレードダイシングなどの公知の方法で行うことができる。
（バレル研磨工程：Ｓ２０）
ステップＳ１８で得られた積層体チップを、バレル研磨する。このような研磨によって、素体１６と外部電極１４との密着を強固にすることができる。また、素体１６の角部の欠けを防止することができる。
ステップＳ１８で得られた積層体チップを、バレル研磨する。このような研磨によって、素体１６と外部電極１４との密着を強固にすることができる。また、素体１６の角部の欠けを防止することができる。
（外部電極形成工程：Ｓ２２）
ステップＳ２０で研磨した積層体チップの内部電極層が引き出された両端面に、焼成後に外部電極の下地を形成する導電ペーストを塗布して乾燥させる。このようなペーストとしては、例えば、Ｎｉを含む導電ペーストを用いることができる。
ステップＳ２０で研磨した積層体チップの内部電極層が引き出された両端面に、焼成後に外部電極の下地を形成する導電ペーストを塗布して乾燥させる。このようなペーストとしては、例えば、Ｎｉを含む導電ペーストを用いることができる。
（焼成工程：Ｓ２４）
ステップＳ２２で導電ペーストを塗布した積層体チップを、水素を含む還元ガス雰囲気下で焼成する。これにより、セラミックスからなる誘電体層と内部電極層とが一体化した素体１６が得られる。焼成は、第１の相Ｐ１と第２の相Ｐ２が互いにほとんど固溶せず、第１の相Ｐ１と第２の相Ｐ２の境界が残るような条件で行う。例えば、焼成炉の内部温度が１２２０～１２８０℃の条件で、３分～５分間の焼成を行う。このような条件で焼成すれば、誘電体層１７の断面を観察したときに第１の相Ｐ１と第２の相Ｐ２の境界が明瞭に残った素体１６を得ることができる。
ステップＳ２２で導電ペーストを塗布した積層体チップを、水素を含む還元ガス雰囲気下で焼成する。これにより、セラミックスからなる誘電体層と内部電極層とが一体化した素体１６が得られる。焼成は、第１の相Ｐ１と第２の相Ｐ２が互いにほとんど固溶せず、第１の相Ｐ１と第２の相Ｐ２の境界が残るような条件で行う。例えば、焼成炉の内部温度が１２２０～１２８０℃の条件で、３分～５分間の焼成を行う。このような条件で焼成すれば、誘電体層１７の断面を観察したときに第１の相Ｐ１と第２の相Ｐ２の境界が明瞭に残った素体１６を得ることができる。
（めっき工程：Ｓ２６）
ステップＳ２４で得られた素体の両端面に形成された外部電極の表面に、Ｃｕ、Ｎｉ、Ｓｎの順番で電解めっき層を形成する。具体的には、ステップＳ２４で得られた複数の素体を、めっき液とともにバレルに収容する。次に、バレルを回転させつつ、めっき液に通電を行う。これにより、素体の両端面に形成された外部電極の表面に、めっき層を形成することができる。Ｎｉめっきは、外部電極のはんだ耐熱性を向上させる目的で形成される。Ｓｎめっきは、外部電極のはんだ濡れ性を高める目的で形成される。
ステップＳ２４で得られた素体の両端面に形成された外部電極の表面に、Ｃｕ、Ｎｉ、Ｓｎの順番で電解めっき層を形成する。具体的には、ステップＳ２４で得られた複数の素体を、めっき液とともにバレルに収容する。次に、バレルを回転させつつ、めっき液に通電を行う。これにより、素体の両端面に形成された外部電極の表面に、めっき層を形成することができる。Ｎｉめっきは、外部電極のはんだ耐熱性を向上させる目的で形成される。Ｓｎめっきは、外部電極のはんだ濡れ性を高める目的で形成される。
なお、素体の焼成前にその両端面に外部電極の下地を形成するための導電ペーストを塗布する例を説明したが、本発明はこのような態様に限定されない。例えば、素体を焼成した後、素体の両端面に外部電極を形成するための導電ペースト（例えばＣｕペースト）を塗布し、その焼き付けを行ってもよい。
以上の工程により、本実施形態の積層セラミックコンデンサ１０を製造することができる。
以下、本発明のさらに具体的な実施例について説明する。
まず、誘電体層を形成するための以下の２種類の材料を準備した。
第１の材料：Sr0.3Ca0.7Zr0.97Ti0.03O3粉
第２の材料：BaZrO3粉
まず、誘電体層を形成するための以下の２種類の材料を準備した。
第１の材料：Sr0.3Ca0.7Zr0.97Ti0.03O3粉
第２の材料：BaZrO3粉
上記２種類の材料の平均粒径（ｄ５０）を１００±２０ｎｍに調整した後、これら２種類の材料を以下の表１に示す比率で混合した。さらに、混合した材料に、Ｍｎ：２ｍｏｌ％と、Ｓｉ：３ｍｏｌ％をそれぞれ酸化物の形態で添加した（ただし、SrとCaとBaの合計を１００ｍｏｌ％とする）。なおこのような材料比率は、積層セラミックコンデンサ製品をＩＣＰ分析した結果と整合することが確認された。またこのような材料比率は、積層セラミックコンデンサ製品の誘電体層の断面を面分析によって定量分析した結果と整合することが確認された。
準備した材料を用いて、上記で説明した製造方法に従い、積層セラミックコンデンサを製造した。実施例１～４、及び、比較例１、２では、１つの誘電体層の厚みを９．２μｍに調整した。実施例５～８、及び、比較例３、４では、１つの誘電体層の厚みを２．５μｍに調整した。なお、誘電体層の厚みは、グリーンシートの厚みを変化させることで調整した。
製造した積層セラミックコンデンサの断面を研磨した後、その断面を走査型電子顕微鏡で１００００倍に拡大して撮影した。撮影した画像を用いて、平均接触数Ｎを算出した。以下の表１に、平均接触数Ｎの算出結果を示す。なお、すべての実施例及び比較例において、平均接触数Ｎの算出には、積層体の内部のほぼ同じ位置にある誘電体層の断面を用いた。
つぎに、製造された積層セラミックコンデンサの外部電極間に電圧を印加することによって、積層セラミックコンデンサの電圧印加特性を調べた。図６に、第１の材料と第２の材料をモル比率７７：２３で混合した材料を用いて製造した積層セラミックコンデンサの電圧印加特性を示す。図７に、比較例として、第１の材料のみを用いて製造した積層セラミックコンデンサの電圧印加特性を示す。図６及び図７において、横軸は、誘電体層の厚さ当たりの印加電圧［V/μm］を示す。縦軸は、抵抗［Ω］を示す。なお、図６及び図７において、積層体チップを焼成する際の温度は、1230℃、1250℃、1270℃の３つに変化させた。外部電極間に電圧を印加した際の抵抗は、室温で測定した。
つぎに、製造された積層セラミックコンデンサの外部電極間に電圧を印加することによって、積層セラミックコンデンサの絶縁信頼性を評価した。具体的には、積層セラミックコンデンサの外部電極間に印加する電圧を次第に増加させることによって、絶縁破壊が生じたときの電圧値を測定した。それぞれ絶縁破壊した電圧値を誘電体層の平均厚さで割り、誘電体層１μｍ当たりの電圧値で表わすことで誘電体層の絶縁信頼性を比較できるようにした。
絶縁破壊が生じたときの電圧値が１５０Ｖ／μｍ以上である場合、絶縁信頼性に優れている（○）と評価した。
絶縁破壊が生じたときの電圧値が１５０Ｖ／μｍ未満である場合、絶縁信頼性に優れていない（×）と評価した。
絶縁信頼性の評価結果を、以下の表１に示す。
絶縁破壊が生じたときの電圧値が１５０Ｖ／μｍ以上である場合、絶縁信頼性に優れている（○）と評価した。
絶縁破壊が生じたときの電圧値が１５０Ｖ／μｍ未満である場合、絶縁信頼性に優れていない（×）と評価した。
絶縁信頼性の評価結果を、以下の表１に示す。
図６に示すように、第１の材料（Sr0.3Ca0.7Zr0.97Ti0.03O3）と第２の材料（BaZrO3）をモル比率７７：２３で混合した材料を用いて製造された積層セラミックコンデンサは、印加電圧100V/μm近傍において絶縁破壊が起きておらず、絶縁信頼性に優れていた。これに対して、図７に示すように、第１の材料（Sr0.3Ca0.7Zr0.97Ti0.03O3）のみを用いて製造された積層セラミックコンデンサは、印加電圧100V/μm近傍において絶縁破壊が生じており、絶縁信頼性に優れていなかった。
表１に示す結果から分かる通り、平均接触数Ｎが１．０以上である実施例１～８の積層セラミックコンデンサは、印加電圧が１５０V/μm以上でも絶縁破壊が起きておらず、絶縁信頼性に優れていた。これに対して、平均接触数Ｎが１．０未満である比較例１～４の積層セラミックコンデンサは、印加電圧が１５０V/μm未満において絶縁破壊が生じており、絶縁信頼性に優れていなかった。
１０ 積層セラミックコンデンサ
１４ 外部電極
１６ 素体
１７ 誘電体層
１８ 内部電極層
２０ 積層体
ＲＬ 基準長さ
Ｌ１～Ｌ１０ 線分
Ｐ１ 第１の相
Ｐ２ 第２の相
１４ 外部電極
１６ 素体
１７ 誘電体層
１８ 内部電極層
２０ 積層体
ＲＬ 基準長さ
Ｌ１～Ｌ１０ 線分
Ｐ１ 第１の相
Ｐ２ 第２の相
Claims (8)
- 誘電体層と内部電極層が交互に積層された積層体と、前記積層体上に設けられた、前記内部電極が接続された少なくとも２つの外部電極とを備えた積層セラミックコンデンサであって、
前記誘電体層は、チタン酸ジルコン酸ストロンチウムカルシウムを主成分とする第１の相と、ジルコン酸バリウムを主成分とする第２の相とを含み、
前記内部電極層に挟まれた１つの前記誘電体層の断面において、以下の手順（１）～（４）によって求められる平均接触数Ｎが１．０以上であることを特徴とする、積層セラミックコンデンサ。
（１）前記断面を基準長さＲＬだけ切り出す。ただし、ＲＬは３０μｍ以上であり、前記誘電体層と前記内部電極層とが積層する方向に直交する方向の長さである。
（２）上記（１）で切り出された断面に、３μｍ以上の間隔を空けて、前記誘電体層と前記内部電極層とが積層する方向に平行な線分を１０本以上引く。
（３）上記（２）で引いた１０本以上の線分と、前記第１の相と前記第２の相との境界が接触する箇所の合計数を数える。
（４）上記（３）で得た合計数を、前記線分の本数で除することにより、平均接触数Ｎを算出する。 - 前記平均接触数Ｎが２．０以上である、請求項１に記載の積層セラミックコンデンサ。
- 前記誘電体層の厚さは、２～１０μｍである、請求項１又は２に記載の積層セラミックコンデンサ。
- 前記誘電体層に含まれるストロンチウムとカルシウムの合計のモル数と、前記誘電体層に含まれるバリウムのモル数との比率は、９７：３～３：９７である、請求項１から請求項３のうちいずれか１項に記載の積層セラミックコンデンサ。
- 前記誘電体層に含まれるストロンチウムとカルシウムの合計のモル数と、前記誘電体層に含まれるバリウムのモル数との比率は、９７：３～７７：２３である、請求項１から請求項４のうちいずれか１項に記載の積層セラミックコンデンサ。
- 平均粒径（ｄ５０）が５０～２００ｎｍであるチタン酸ジルコン酸ストロンチウムカルシウムを含む第１の材料と、平均粒径 (ｄ５０)が５０～２００ｎｍであるジルコン酸バリウムを含む第２の材料を、（ストロンチウムとカルシウムの合計のモル数）：（バリウムのモル数）が９７：３～３：９７となる比率で混合して混合物を得る工程と、
前記混合物からグリーンシートを成形する工程と、
前記グリーンシートに内部電極層を印刷する工程と、
印刷後の前記グリーンシートを切断した後、その切断したグリーンシートを積層して積層物を得る工程と、
前記積層物をカットして積層体チップを得る工程と、
前記積層体チップを、水素を含む還元ガス雰囲気中で、チタン酸ジルコン酸ストロンチウムカルシウムを主成分とする第１の相と、ジルコン酸バリウムを主成分とする第２の相との境界が残るような条件で焼成する工程と、
前記積層体チップに、外部電極を形成する工程と、
を含む積層セラミックコンデンサの製造方法。 - 前記積層体チップを焼成する条件は、温度１２２０～１２８０℃であり、時間３～５分である、請求項６に記載の製造方法。
- 前記第１の材料の平均粒径（ｄ５０）／前記第２の材料の平均粒径（ｄ５０）の値が０．８～１．２である、請求項６または請求項７に記載の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019119664A JP7272881B2 (ja) | 2019-06-27 | 2019-06-27 | 積層セラミックコンデンサ及びその製造方法 |
| US16/912,494 US11488783B2 (en) | 2019-06-27 | 2020-06-25 | Multilayer ceramic capacitor and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019119664A JP7272881B2 (ja) | 2019-06-27 | 2019-06-27 | 積層セラミックコンデンサ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021005673A JP2021005673A (ja) | 2021-01-14 |
| JP7272881B2 true JP7272881B2 (ja) | 2023-05-12 |
Family
ID=74044850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019119664A Active JP7272881B2 (ja) | 2019-06-27 | 2019-06-27 | 積層セラミックコンデンサ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11488783B2 (ja) |
| JP (1) | JP7272881B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004292173A (ja) | 2002-04-16 | 2004-10-21 | Murata Mfg Co Ltd | 非還元性誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ |
| JP2005298315A (ja) | 2004-04-14 | 2005-10-27 | Samsung Electro Mech Co Ltd | 耐還元性誘電体磁器組成物と超薄層積層セラミックコンデンサ |
| JP2009143735A (ja) | 2007-12-11 | 2009-07-02 | Tdk Corp | 誘電体磁器組成物および電子部品 |
| JP2015195352A (ja) | 2014-03-27 | 2015-11-05 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP2019081665A (ja) | 2017-10-30 | 2019-05-30 | ヤゲオ コーポレイションＹａｇｅｏ Ｃｏｒｐｏｒａｔｉｏｎ | セラミック焼結体およびそれを含む受動素子 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106356191B (zh) | 2015-07-17 | 2019-05-31 | 株式会社村田制作所 | 层叠陶瓷电容器、浆料及钙钛矿型构造 |
| JP6900157B2 (ja) | 2015-07-17 | 2021-07-07 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP7131955B2 (ja) * | 2017-08-08 | 2022-09-06 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
-
2019
- 2019-06-27 JP JP2019119664A patent/JP7272881B2/ja active Active
-
2020
- 2020-06-25 US US16/912,494 patent/US11488783B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004292173A (ja) | 2002-04-16 | 2004-10-21 | Murata Mfg Co Ltd | 非還元性誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ |
| JP2005298315A (ja) | 2004-04-14 | 2005-10-27 | Samsung Electro Mech Co Ltd | 耐還元性誘電体磁器組成物と超薄層積層セラミックコンデンサ |
| JP2009143735A (ja) | 2007-12-11 | 2009-07-02 | Tdk Corp | 誘電体磁器組成物および電子部品 |
| JP2015195352A (ja) | 2014-03-27 | 2015-11-05 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP2019081665A (ja) | 2017-10-30 | 2019-05-30 | ヤゲオ コーポレイションＹａｇｅｏ Ｃｏｒｐｏｒａｔｉｏｎ | セラミック焼結体およびそれを含む受動素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11488783B2 (en) | 2022-11-01 |
| JP2021005673A (ja) | 2021-01-14 |
| US20200411249A1 (en) | 2020-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102527715B1 (ko) | 내부전극용 도전성 분말 및 커패시터 | |
| US9343232B2 (en) | Conductive paste composition for external electrode and multilayer ceramic electronic component including the same | |
| JP2022116273A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| US20130258546A1 (en) | Multilayer ceramic electronic component and fabrication method thereof | |
| JP6900157B2 (ja) | 積層セラミックコンデンサ | |
| JP2023052913A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| KR102437803B1 (ko) | 적층 세라믹 전자부품 | |
| JP6376992B2 (ja) | 積層セラミックコンデンサ | |
| JP2012169620A (ja) | 積層セラミック電子部品及びその製造方法 | |
| KR20180113457A (ko) | 적층 세라믹 콘덴서 | |
| JP2022119088A (ja) | セラミック電子部品およびその製造方法 | |
| JP7296744B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JP7283357B2 (ja) | 積層セラミックコンデンサ | |
| US20220208452A1 (en) | Multilayer electronic component | |
| JP2023098638A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| JP7272881B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| US10147545B2 (en) | Ceramic composition and multilayer capacitor having the same | |
| US11322302B2 (en) | Multilayer electronic component | |
| CN110676052B (zh) | 多层陶瓷电子组件及制造多层陶瓷电子组件的方法 | |
| KR20220057263A (ko) | 적층 세라믹 전자부품 | |
| JP2021077828A (ja) | 積層セラミックコンデンサ | |
| US20230290574A1 (en) | Ceramic electronic component | |
| KR102473420B1 (ko) | 적층 세라믹 전자부품 | |
| CN110797189B (zh) | 多层陶瓷电容器 | |
| WO2023053676A1 (ja) | 導電性ペースト |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220526 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230316 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230427 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7272881 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |