JP2022116273A - 積層セラミックキャパシタ及びその製造方法 - Google Patents
積層セラミックキャパシタ及びその製造方法 Download PDFInfo
- Publication number
- JP2022116273A JP2022116273A JP2022089969A JP2022089969A JP2022116273A JP 2022116273 A JP2022116273 A JP 2022116273A JP 2022089969 A JP2022089969 A JP 2022089969A JP 2022089969 A JP2022089969 A JP 2022089969A JP 2022116273 A JP2022116273 A JP 2022116273A
- Authority
- JP
- Japan
- Prior art keywords
- region
- internal electrode
- side margin
- ceramic
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 74
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 238000000034 method Methods 0.000 title claims description 26
- 239000000919 ceramic Substances 0.000 claims abstract description 177
- 239000011777 magnesium Substances 0.000 claims description 84
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 42
- 229910052749 magnesium Inorganic materials 0.000 claims description 42
- 239000010936 titanium Substances 0.000 claims description 22
- 239000003990 capacitor Substances 0.000 claims description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 11
- 238000005520 cutting process Methods 0.000 claims description 9
- 238000010304 firing Methods 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 5
- 239000000843 powder Substances 0.000 description 14
- 229910002113 barium titanate Inorganic materials 0.000 description 12
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 11
- 239000011148 porous material Substances 0.000 description 11
- 239000002994 raw material Substances 0.000 description 11
- 239000002245 particle Substances 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000000203 mixture Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 229910010293 ceramic material Inorganic materials 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 230000000593 degrading effect Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002003 electrode paste Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
【課題】耐湿信頼性を向上させ、実装クラックを改善する積層セラミックキャパシタを提供する。【解決手段】積層セラミックキャパシタ100は、セラミック本体110と、セラミック本体の第1及び第2面に露出し、かつ、第3又は第4面に一端が露出する複数の内部電極と、第1及び第2面に露出した内部電極の端部上に配置された第1及び第2サイドマージン部112、113と、を含む。セラミック本体は、誘電体層111を介して互いに対向するように配置される複数の内部電極を含んで容量が形成されるアクティブ部と、その上部及び下部に形成されたカバー部を含む。第1及び第2サイドマージン部は、その外側面に隣接した第1領域112a、113aと、第1及び第2面に露出した内部電極に隣接した第2領域112b、113bに分かれ、第2領域に含まれる誘電体グレインサイズが第1領域に含まれる誘電体グレインサイズより大きい。【選択図】図4
Description
本発明は信頼性を向上させることができる積層セラミックキャパシタ及びその製造方法に関する。
一般にキャパシタ、インダクタ、圧電素子、バリスタ又はサーミスタなどのセラミック材料を用いる電子部品はセラミック材料からなるセラミック本体、本体の内部に形成された内部電極、及び上記内部電極と接続されるようにセラミック本体の表面に設置された外部電極を備える。
最近では、電子製品が小型化及び多機能化するにつれてチップ部品も小型化及び高機能化するため、積層セラミックキャパシタにおいてもサイズが小さく、容量が大きい高容量製品が求められている。
積層セラミックキャパシタの小型化及び高容量化のためには電極の有効面積の極大化(容量具現に必要な有効体積分率の増加)が求められる。
上記のように小型及び高容量積層セラミックキャパシタを具現するために、積層セラミックキャパシタを製造するにあたり、内部電極が本体の幅方向に露出するようにすることにより、マージンのない設計を通じて内部電極の幅方向の面積を極大化し、かつこのようなチップ製作後、焼成前段階でチップの幅方向の電極露出面にサイドマージン部を別途付着して完成する方法が適用されている。
しかし、上記方法の場合、サイドマージン部形成過程で、セラミック本体とサイドマージン部とが接触する界面にポア(pore)が多く生成されて信頼性が低下する可能性がある。
また、上記ポア(pore)によって外側の焼結緻密度の低下に伴う耐湿信頼性の低下が引き起こされる可能性がある。
したがって、超小型及び高容量製品において耐湿信頼性の低下を防止することができる研究が必要とされている。
本発明は信頼性を向上させることができる積層セラミックキャパシタ及びその製造方法を提供することを目的とする。
本発明の一実施形態によれば、誘電体層を含み、互いに対向する第1面及び第2面、上記第1面及び第2面を連結する第3面及び第4面、及び上記第1面から第4面と連結され、かつ互いに対向する第5面及び第6面を含むセラミック本体と、上記セラミック本体の内部に配置され、上記第1面及び第2面に露出し、かつ上記第3面又は第4面に一端が露出する複数の内部電極と、上記第1面及び第2面に露出した上記内部電極の端部上に配置された第1サイドマージン部及び第2サイドマージン部と、を含み、上記セラミック本体は上記誘電体層を介して互いに対向するように配置される複数の内部電極を含んで容量が形成されるアクティブ部と上記アクティブ部の上部及び下部に形成されたカバー部を含み、上記第1及び第2サイドマージン部は当該第1及び第2サイドマージン部の外側面に隣接した第1領域と上記第1面及び第2面に露出した内部電極に隣接した第2領域に分かれ、上記第2領域に含まれる誘電体グレインサイズが第1領域に含まれる誘電体グレインサイズより大きい積層セラミックキャパシタが提供される。
本発明の他の実施形態によれば、複数個の第1内部電極パターンが所定の間隔をおいて形成された第1セラミックグリーンシート及び複数個の第2内部電極パターンが所定の間隔をおいて形成された第2セラミックグリーンシートを用意する段階と、上記第1内部電極パターンと上記第2内部電極パターンが交差するように上記第1セラミックグリーンシートと上記第2セラミックグリーンシートを積層してセラミックグリーンシート積層本体を形成する段階と、上記第1内部電極パターンと第2内部電極パターンの末端が幅方向に露出した側面を有するように上記セラミックグリーンシート積層本体を切断する段階と、上記第1内部電極パターンと第2内部電極パターンの末端が露出した側面に第1サイドマージン部及び第2サイドマージン部を形成する段階と、上記切断された積層本体を焼成して誘電体層と第1及び第2内部電極を含むセラミック本体を製造する段階と、を含み、上記セラミック本体は上記誘電体層を介して互いに対向するように配置される第1及び第2内部電極を含んで容量が形成されるアクティブ部と上記アクティブ部の上部及び下部に形成されたカバー部を含み、上記第1及び第2サイドマージン部は当該第1及び第2サイドマージン部の外側面に隣接した第1領域と上記露出した内部電極に隣接した第2領域に分かれ、上記第2領域に含まれる誘電体グレインサイズが第1領域に含まれる誘電体グレインサイズより大きい積層セラミックキャパシタの製造方法が提供される。
本発明の一実施形態によれば、第1及び第2サイドマージン部は当該第1及び第2サイドマージン部の外側面に隣接した第1領域とセラミック本体の第1面及び第2面に露出した内部電極に隣接した第2領域に分かれ、上記第2領域に含まれる誘電体グレインサイズが第1領域に含まれる誘電体グレインサイズより大きくなるように調節することにより、耐湿信頼性を向上させることができる。
また、上記第1領域に含まれる誘電体グレインサイズが第2領域に含まれる誘電体グレインサイズより小さくなるように調節することにより、高靱性ギャップシートを形成することができ、実装クラックを改善することができる。
また、セラミック本体の幅方向の側面に隣接したサイドマージン部の領域に含まれるマグネシウム(Mg)の含量を調節することにより、耐湿信頼性が向上することができる。
一方、カバー部はセラミック本体の外側面に隣接した第1領域と複数の内部電極のうち最外側に配置された内部電極に隣接した第2領域に分かれ、第1領域と第2領域に含まれる誘電体グレインサイズとマグネシウム(Mg)の含量を調節することにより、耐湿信頼性を向上させることができる。
本発明を詳細に説明する前に、以下で説明される本明細書及び特許請求の範囲で使用された用語や単語は、通常的かつ辞典的な意味に限定されてはならず、発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則に立脚して、本発明の技術的思想に符合する意味と概念で解釈されなければならない。よって、本明細書に記載された実施形態と図面に示された構成は、本発明の好適な一例に過ぎず、本発明の技術的思想をすべて代弁するものではない。このため、本出願時点にこれらを代替することができる様々な均等物及び変形例があり得ることを理解すべきである。
以下、添付された図面を参照して本発明の好ましい実施形態について詳細に説明する。このとき、添付された図面において同一の構成要素は、できる限り同一の符号で示していることに注意しなければならない。また、本発明の要旨を不明にする可能性がある公知の機能及び構成に対する詳細な説明は省略する。同様の理由から、添付図面において一部の構成要素は、誇張、省略または概略的に示されており、各構成要素の大きさは、実際の大きさを完全に反映するものではない。
また、本明細書において上側、下側、側面などの表現は、図面に基づいて説明したものであり、該当する対象の方向が変更されると、異なって表現されることがあることを予め明らかにしておく。
図1は本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図である。
図2は図1のセラミック本体の外観を示す斜視図である。
図3は図2のセラミック本体の焼成前のセラミックグリーンシート積層本体を示す斜視図である。
図4は図2のA方向から見た側面図である。
図1から図4を参照すると、本実施形態による積層セラミックキャパシタ100はセラミック本体110、上記セラミック本体110の内部に形成される複数の内部電極121、122、及び上記セラミック本体110の外表面に形成される外部電極131、132を含む。
上記セラミック本体110は互いに対向する第1面1及び第2面2と、上記第1面及び第2面を連結する第3面3及び第4面4と、上面と下面である第5面5及び第6面6とを有することができる。
上記第1面1及び第2面2はセラミック本体110の幅方向に対向する面、上記第3面3及び第4面4は長さ方向に対向する面、上記第5面5及び第6面6は厚さ方向に対向する面と定義されることができる。
上記セラミック本体110の形状に特に制限はないが、図示のように直方体形状であってもよい。
上記セラミック本体110の内部に形成された複数個の内部電極121、122はセラミック本体の第3面3又は第4面4に一端が露出する。
上記内部電極121、122は互いに異なる極性を有する第1内部電極121及び第2内部電極122を一対とすることができる。
第1内部電極121の一端は第3面3に露出し、第2内部電極122の一端は第4面4に露出することができる。
上記第1内部電極121及び第2内部電極122の他端は第3面3又は第4面4から一定の間隔をおいて形成される。
上記セラミック本体の第3面3には第1外部電極131が形成されて上記第1内部電極121と電気的に連結されることができ、上記セラミック本体の第4面4には第2外部電極132が形成されて上記第2内部電極122と電気的に連結されることができる。
本発明の一実施形態による積層セラミックキャパシタ100は、上記セラミック本体110の内部に配置され、上記第1面1及び第2面2に露出し、上記第3面3又は第4面4に一端が露出する複数の内部電極121、122、及び上記第1面1及び第2面2に露出した上記内部電極121、122の端部上に配置された第1サイドマージン部112及び第2サイドマージン部113を含む。
上記セラミック本体110の内部には複数の内部電極121、122が形成されており、上記複数の内部電極121、122の各末端は上記セラミック本体110の幅方向面である第1面1及び第2面2に露出し、露出した端部上に第1サイドマージン部112及び第2サイドマージン部113がそれぞれ配置される。
第1サイドマージン部112及び第2サイドマージン部113の平均厚さは、2μm以上15μm以下であってもよい。
本発明の一実施形態によれば、上記セラミック本体110は複数の誘電体層111が積層された積層体と、上記積層体の両側面に配置される第1サイドマージン部112及び第2サイドマージン部113で構成されることができる。
上記複数の誘電体層111は焼結された状態で、隣接する誘電体層間の境界が確認できないほど一体化していることができる。
上記セラミック本体110の長さは、セラミック本体の第3面3から第4面4までの距離に該当する。
上記誘電体層111の長さは、セラミック本体の第3面3と第4面4の間の距離を形成する。
これに制限されるものではないが、本発明の一実施形態によれば、セラミック本体の長さは400~1400μmであってもよい。より具体的には、セラミック本体の長さは400~800μmであってもよく、600~1400μmであってもよい。
上記誘電体層111上には内部電極121、122が形成されることができ、内部電極121、122は焼結によって一つの誘電体層を介して上記セラミック本体の内部に形成されることができる。
図3を参照すると、誘電体層111に第1内部電極121が形成されている。上記第1内部電極121は、誘電体層の長さ方向全体に対して形成されない。即ち、第1内部電極121の一端は、セラミック本体の第4面4から所定の間隔をおいて形成されることができ、第1内部電極121の他端は第3面3まで形成されて第3面3に露出することができる。
セラミック本体の第3面3に露出した第1内部電極の端部は、第1外部電極131と連結される。
第1内部電極とは逆に、第2内部電極122の一端は、第3面3から所定の間隔をおいて形成され、第2内部電極122の他端は、第4面4に露出して第2外部電極132と連結される。
上記内部電極は、高容量積層セラミックキャパシタの具現のために400層以上積層されることができるが、必ずしもこれに制限されるものではない。
上記誘電体層111は、第1内部電極121の幅と同一の幅を有することができる。即ち、上記第1内部電極121は誘電体層111の幅方向に対しては全体的に形成されることができる。
これに制限されるものではないが、本発明の一実施形態によれば、誘電体層の幅及び内部電極の幅は100~900μmであってもよい。より具体的には、誘電体層の幅及び内部電極の幅は100~500μmであってもよく、100~900μmであってもよい。
セラミック本体が小型化するほど、サイドマージン部の厚さが積層セラミックキャパシタの電気的特性に影響を及ぼす可能性がある。本発明の一実施形態によれば、サイドマージン部の厚さが15μm以下で形成されることにより、小型化した積層セラミックキャパシタの特性を向上させることができる。
即ち、サイドマージン部の厚さが15μm以下で形成されることにより、容量を形成する内部電極の重なり面積を最大限に確保するため、高容量及び小型積層セラミックキャパシタを具現することができる。
このようなセラミック本体110は、キャパシタの容量形成に寄与する部分としてのアクティブ部と、上下マージン部としてアクティブ部の上下部にそれぞれ形成された上部及び下部カバー部で構成されることができる。
上記アクティブ部は誘電体層111を介して複数の第1及び第2内部電極121、122を繰り返し積層して形成されることができる。
上記上部及び下部カバー部は内部電極を含まないことを除き、誘電体層111と同一の材質及び構成を有することができる。
即ち、上記上部及び下部カバー部はセラミック材料を含むことができ、例えば、チタン酸バリウム(BaTiO3)系セラミック材料を含むことができる。
上記上部及び下部カバー部はそれぞれ、20μm以下の厚さを有することができるが、必ずしもこれに制限されるものではない。
本発明の一実施形態において、内部電極と誘電体層は同時に切断されて形成されるものであり、内部電極の幅と誘電体層の幅は同一に形成されることができる。これに関するより具体的な事項は後述する。
本実施形態において、誘電体層の幅は内部電極の幅と同一に形成され、これにより、セラミック本体110の幅方向の第1面1及び第2面2に内部電極121、122の末端が露出することができる。
上記内部電極121、122の末端が露出したセラミック本体110の幅方向の両側面には第1サイドマージン部112及び第2サイドマージン部113が形成されることができる。
上記第1サイドマージン部112及び第2サイドマージン部113の厚さは15μm以下であってもよい。上記第1サイドマージン部112及び第2サイドマージン部113の厚さが小さいほど、セラミック本体内に形成される内部電極の重なり面積が相対的に広くなることができる。
上記第1サイドマージン部112及び第2サイドマージン部113の厚さは、セラミック本体110の側面に露出する内部電極の短絡を防止することができる厚さであれば特に制限されないが、例えば、第1サイドマージン部112及び第2サイドマージン部113の厚さは2μm以上であってもよい。
上記第1及び第2サイドマージン部の厚さが2μm未満であると、外部衝撃に対する機械的強度が低下する恐れがあり、上記第1及び第2サイドマージン部の厚さが15μmを超えると、内部電極の重なり面積が相対的に減少して積層セラミックキャパシタの高容量を確保することが困難である可能性がある。
積層セラミックキャパシタの容量を極大化するために、誘電体層を薄膜化する方法、薄膜化した誘電体層を高積層化する方法、内部電極のカバレッジを向上させる方法などが考えられている。
また、容量を形成する内部電極の重なり面積を向上させる方法が考えられている。
内部電極の重なり面積を増やすためには、内部電極が形成されていないマージン部領域を最小化する必要がある。
特に、積層セラミックキャパシタが小型化するほど、内部電極の重なり領域を増やすためにはマージン部領域を最小化する必要がある。
本実施形態によれば、誘電体層の幅方向全体に内部電極が形成され、サイドマージン部の厚さが15μm以下に設定されることにより、内部電極の重なり面積が広いという特徴を有する。
一般に、誘電体層が高積層化するほど誘電体層及び内部電極の厚さは薄くなる。したがって、内部電極が短絡する現象が頻繁に発生する可能性がある。また、誘電体層の一部にのみ内部電極が形成される場合、内部電極による段差が発生して絶縁抵抗の加速寿命や信頼性が低下する可能性がある。
しかし、本実施形態によれば、薄膜の内部電極及び誘電体層を形成しても、内部電極が誘電体層の幅方向に対して全体的に形成されるため、内部電極の重なり面積が大きくなって積層セラミックキャパシタの容量を大きくすることができる。
また、内部電極による段差を減少させて絶縁抵抗の加速寿命が向上し、容量特性に優れながらも信頼性に優れた積層セラミックキャパシタを提供することができる。
図5は図4のB領域の拡大図である。
図5を参照すると、上記第1及び第2サイドマージン部112、113は当該第1及び第2サイドマージン部112、113の外側面に隣接した第1領域112a、113aと、上記セラミック本体110の第1面1及び第2面2に露出した内部電極121、122に隣接した第2領域112b、113bに分かれ、上記第2領域112b、113bに含まれる誘電体グレインサイズd2が第1領域112a、113aに含まれる誘電体グレインサイズd1より大きい。
上記セラミック本体110の側面に配置された第1及び第2サイドマージン部112、113はそれぞれに含まれる誘電体グレインサイズが相違する2個の領域に分かれ、かつ上記第2領域112b、113bに含まれる誘電体グレインサイズd2が第1領域112a、113aに含まれる誘電体グレインサイズd1よりも大きくなるように調節することにより、耐湿信頼性を向上させることができる。
具体的には、セラミック本体110の第1面1及び第2面2に露出した内部電極121、122に隣接したサイドマージン部の第2領域112b、113bに含まれる誘電体グレインサイズd2が、第1及び第2サイドマージン部112、113の外側面に隣接した第1領域112a、113aに含まれる誘電体グレインサイズd1より大きくなるように調節することにより、内部電極121、122に隣接したサイドマージン部の第2領域112b、113b内に存在するポア(pore)の個数を減らすことができ、耐湿信頼性が向上することができる。
一方、上記第1領域112a、113aに含まれる誘電体グレインサイズd1が第2領域112b、113bに含まれる誘電体グレインサイズd2より小さくなるように調節することにより、第1及び第2サイドマージン部112、113の外側面に隣接した第1領域112a、113aに高靱性ギャップシートを形成することができ、実装クラックを改善することができる。
一般に、サイドマージン部形成過程で、セラミック本体とサイドマージン部とが接触する界面にポア(pore)が多く生成されて信頼性が低下する可能性がある。
また、セラミック本体とサイドマージン部とが接触する界面に生成されたポア(pore)によって外側の焼結緻密度の低下に伴う耐湿信頼性の低下が引き起こされる可能性がある。
本発明の一実施形態によれば、セラミック本体110の第1面1及び第2面2に露出した内部電極121、122に隣接したサイドマージン部の第2領域112b、113bに含まれる誘電体グレインサイズd2が、第1及び第2サイドマージン部112、113の外側面に隣接した第1領域112a、113aに含まれる誘電体グレインサイズd1より大きくなるように調節することにより、内部電極121、122に隣接したサイドマージン部の第2領域112b、113b内に存在するポア(pore)の個数を減らすことができ、耐湿信頼性が向上することができる。
上記セラミック本体110の第1面1及び第2面2に露出した内部電極121、122に隣接したサイドマージン部の第2領域112b、113bに含まれる誘電体グレインサイズd2が、第1及び第2サイドマージン部112、113の外側面に隣接した第1領域112a、113aに含まれる誘電体グレインサイズd1より大きくなるように調節する方法は特に制限されないが、例えば、第1領域112a、113aと第2領域112b、113bを形成する過程で投入される原材料セラミック粉末のサイズを調節することにより具現することができる。
例えば、内部電極121、122に隣接したサイドマージン部の第2領域112b、113bを形成するための原材料であるチタン酸バリウム(BaTiO3)粉末の粒径を、第1及び第2サイドマージン部112、113の外側面に隣接した第1領域112a、113aを形成するための原材料であるチタン酸バリウム(BaTiO3)粉末の粒径より大きくすることにより具現することができる。
特に制限されないが、例えば、内部電極121、122に隣接したサイドマージン部の第2領域112b、113bを形成するための原材料であるチタン酸バリウム(BaTiO3)粉末の粒径は70nm程度であり、第1及び第2サイドマージン部112、113の外側面に隣接した第1領域112a、113aを形成するための原材料であるチタン酸バリウム(BaTiO3)粉末の粒径は40nm程度であってもよい。
本発明の一実施形態によれば、上記のように第1領域112a、113aと第2領域112b、113bを形成する過程で投入される原材料セラミック粉末のサイズを調節することにより、焼成後に上記第1領域112a、113aに含まれる誘電体グレインサイズd1は90nm以上410nm以下とし、上記第2領域112b、113bに含まれる誘電体グレインサイズd2は170nm以上700nm以下とすることができる。
上記第1領域112a、113aと第2領域112b、113bに含まれる誘電体グレインサイズはそれぞれ該当領域から抽出された誘電体グレインの長軸と短軸の長さを測定してその平均サイズを計算することにより求めることができる。
上記誘電体グレインの長軸の長さは、上記誘電体グレインの形状を楕円形と仮定する場合、誘電体グレインの粒径と測定される多数の地点のうち最も長く測定される地点での誘電体グレインの粒径に該当し、上記誘電体グレインの短軸の長さは、誘電体グレインの粒径と測定される多数の地点のうち最も短く測定される地点での誘電体グレインの粒径に該当する。
これとは別に、各領域から抽出された誘電体グレインの最大及び最小長さと全体的な誘電体グレインサイズの平均を計算することにより、上記第2領域112b、113bに含まれる誘電体グレインサイズd2が上記第1領域112a、113aに含まれる誘電体グレインサイズd1より大きくなるように調節する本実施形態の特徴が確認できる。
下記[表1]では上記第1領域112a、113aに含まれる誘電体グレインサイズd1と上記第2領域112b、113bに含まれる誘電体グレインサイズd2の長軸の長さ、短軸の長さ及びその平均と、最大長さ、最小長さ及び全体的な誘電体グレインサイズの平均を示している。
一方、本発明の一実施形態によれば、上記セラミック本体110の側面に配置された第1及び第2サイドマージン部112、113が組成が相違する2個の領域に分かれ、かつ各領域に含まれるマグネシウム(Mg)の含量を互いに異ならせることにより、第1及び第2サイドマージン部112、113の緻密度を向上させて耐湿特性を改善することができる。
具体的には、上記第1及び第2サイドマージン部112、113の第2領域112b、113bに含まれるマグネシウム(Mg)含量が外側の第1領域112a、113aに含まれるマグネシウム(Mg)含量より多く、このように調節することにより、上記第1及び第2サイドマージン部112、113の第2領域112b、113bの緻密度を向上させて耐湿特性を改善することができる。
特に、上記サイドマージン部112、113の外側面に隣接した上記第1及び第2サイドマージン部112、113の第1領域112a、113aに含まれるマグネシウム(Mg)含量を小さくすることにより、実装クラック不良を改善することができる。
上記第2領域112b、113bに含まれるマグネシウム(Mg)の含量が第1領域112a、113aに含まれるマグネシウム(Mg)の含量よりも多くなるように調節する方法は、積層セラミックキャパシタ製作過程で第1及び第2サイドマージン部形成用誘電体の組成を第1領域と第2領域で互いに異ならせることにより行うことができる。
即ち、第1及び第2サイドマージン部形成用誘電体の組成において第2領域形成用誘電体の組成の場合、マグネシウム(Mg)の含量を増加させることにより、上記第2領域112b、113bに含まれるマグネシウム(Mg)の含量が第1領域112a、113aに含まれるマグネシウム(Mg)の含量よりも多くなるように調節することができる。
これにより、上記第1及び第2サイドマージン部112、113の第2領域112b、113bの緻密度を向上させて耐湿特性を改善することができ、また、内部電極の端部に集中される電界を緩和することができ、積層セラミックキャパシタの主な不良の一つである絶縁破壊を防止して積層セラミックキャパシタの信頼性を向上させることができる。
本発明の一実施形態によれば、上記第2領域112b、113bのマグネシウム(Mg)の含量は上記第1及び第2サイドマージン部に含まれるチタン(Ti)100モルに対して10モル以上30モル以下であってもよい。
上記第2領域112b、113bのマグネシウム(Mg)の含量が上記第1及び第2サイドマージン部に含まれるチタン(Ti)100モルに対して10モル以上30モル以下になるように調節することにより、絶縁破壊電圧(Breakdown Voltage、BDV)を増加させ、耐湿信頼性を向上させることができる。
上記第2領域112b、113bのマグネシウム(Mg)の含量が、上記第1及び第2サイドマージン部に含まれるチタン(Ti)100モルに対して10モル未満の場合には、セラミック本体とサイドマージン部とが接触する界面に生成されたポア(pore)に酸化層が十分に形成されず、絶縁破壊電圧(Breakdown Voltage、BDV)が低くなり、短絡不良が増加する可能性がある。
一方、上記第2領域112b、113bのマグネシウム(Mg)の含量が上記第1及び第2サイドマージン部に含まれるチタン(Ti)100モルに対して30モルを超える場合には、焼結性低下によって信頼性低下の問題が発生する可能性がある。
本発明の一実施形態によれば、上記誘電体層111の厚さは0.4μm以下であり、上記内部電極121、122の厚さは0.4μm以下である超小型積層セラミックキャパシタを特徴とする。
本発明の一実施形態のように、上記誘電体層111の厚さは0.4μm以下であり、上記内部電極121、122の厚さが0.4μm以下の薄膜の誘電体層と内部電極が適用された場合、セラミック本体とサイドマージン部との界面に発生するポア(pore)による信頼性の問題は非常に重要な争点である。
即ち、従来の積層セラミックキャパシタの場合には、本発明の一実施形態による積層セラミックキャパシタに含まれるサイドマージン部の各領域の誘電体グレインサイズを調節しなくても信頼性に大きな問題はなかった。
しかし、本発明の一実施形態のように薄膜の誘電体層及び内部電極が適用される製品においては、セラミック本体とサイドマージン部とが接触する界面に生成されたポア(pore)によるBDV及び信頼性の低下を防止するために、サイドマージン部の各領域に含まれる誘電体グレインサイズを調節しなければならない。
即ち、本発明の一実施形態では、セラミック本体110の第1面1及び第2面2に露出した内部電極121、122に隣接したサイドマージン部の第2領域112b、113bに含まれる誘電体グレインサイズd2が、第1及び第2サイドマージン部112、113の外側面に隣接した第1領域112a、113aに含まれる誘電体グレインサイズd1より大きくなるように調節することにより、内部電極121、122に隣接したサイドマージン部の第2領域112b、113b内に存在するポア(pore)の個数を減らすことができ、誘電体層111と第1及び第2内部電極121、122の厚さが0.4μm以下の薄膜の場合にも耐湿信頼性を向上させることができる。
但し、上記薄膜は誘電体層111と第1及び第2内部電極121、122の厚さが0.4μm以下であることを意味するものではなく、従来の製品よりも薄い厚さの誘電体層と内部電極を含む概念として理解されることができる。
一方、上記第1領域112a、113aの厚さt1aは12μm以下であり、第2領域112b、113bの厚さt1bは3μm以下であってもよいが、必ずしもこれに制限されるものではない。
図4を参照すると、上記複数の内部電極121、122のうち中央部に配置される内部電極の末端と接する上記第1又は第2サイドマージン部領域の厚さt1に対する、最外側に配置される内部電極の末端と接する上記第1又は第2サイドマージン部領域の厚さt2の比は1.0以下であってもよい。
中央部に配置される内部電極の末端と接する上記第1又は第2サイドマージン部領域の厚さt1に対する、最外側に配置される内部電極の末端と接する上記第1又は第2サイドマージン部領域の厚さt2の比の下限値は特に制限されるものではないが、0.9以上であることが好ましい。
本発明の一実施形態によれば、従来とは異なり、上記第1又は第2サイドマージン部がセラミックグリーンシートをセラミック本体の側面に付着して形成されるため、第1又は第2サイドマージン部の位置による厚さが一定である。
即ち、従来は、サイドマージン部をセラミックスラリ―を塗布又は印刷する方式で形成したため、サイドマージン部の位置による厚さの偏差が大きかった。
具体的には、従来の場合には、セラミック本体の中央部に配置される内部電極の末端と接する第1又は第2サイドマージン部領域の厚さが他の領域の厚さに比べて厚かった。
例えば、従来の場合、中央部に配置される内部電極の末端と接する第1又は第2サイドマージン部領域の厚さに対する、最外側に配置される内部電極の末端と接する第1又は第2サイドマージン部領域の厚さの比は0.9未満程度とその偏差が大きい。
このようにサイドマージン部の位置による厚さの偏差が大きい従来の場合、同一サイズの積層セラミックキャパシタにおいてサイドマージン部が占める部分が大きいため、容量形成部のサイズを大きく確保することができず、高容量確保に困難がある。
これに対し、本発明の一実施形態は、第1及び第2サイドマージン部112、113の平均厚さが2μm以上10μm以下であり、上記複数の内部電極121、122のうち中央部に配置される内部電極の末端と接する上記第1又は第2サイドマージン部領域の厚さt1に対する、最外側に配置される内部電極の末端と接する上記第1又は第2サイドマージン部領域の厚さt2の比が0.9以上1.0以下であるため、サイドマージン部の厚さが薄くて厚さの偏差が小さく、容量形成部のサイズを大きく確保することができる。
これにより、高容量積層セラミックキャパシタの具現が可能である。
一方、図4を参照すると、上記複数の内部電極121、122のうち中央部に配置される内部電極の末端と接する上記第1又は第2サイドマージン部領域の厚さt1に対する、上記セラミック本体110の角と接する上記第1又は第2サイドマージン部領域の厚さt3の比は1.0以下であってもよい。
中央部に配置される内部電極の末端と接する上記第1又は第2サイドマージン部領域の厚さt1に対する、上記セラミック本体110の角と接する上記第1又は第2サイドマージン部領域の厚さt3の比の下限値は0.9以上であることが好ましい。
上記特徴によって、サイドマージン部の領域による厚さの偏差が小さくて容量形成部のサイズを大きく確保することができ、これにより、高容量積層セラミックキャパシタの具現が可能である。
図6は本発明の他の実施形態による図2のA方向から見た側面図である。
図6を参照すると、本発明の他の実施形態による積層セラミック電子部品において、上記カバー部114、115は上記セラミック本体110の第5面S5及び第6面S6に隣接した第1領域114a、115aと上記内部電極121、122に隣接した第2領域114b、115bに分かれ、上記第2領域114b、115bに含まれる誘電体グレインサイズが第1領域114a、115aに含まれる誘電体グレインサイズより大きくてもよい。
上記カバー部114、115はアクティブ部の上部及び下部に形成された上部カバー部114と下部カバー部115で構成されることができる。
上記上部カバー部114と下部カバー部115はそれぞれ上記セラミック本体110の第5面S5及び第6面S6に隣接した第1領域114a、115aと上記内部電極121、122に隣接した第2領域114b、115bに分かれることができる。
上記上部カバー部114と下部カバー部115はそれぞれに含まれる誘電体グレインサイズが相違する2個の領域に分かれ、かつ上記第2領域114b、115bに含まれる誘電体グレインサイズが第1領域114a、115aに含まれる誘電体グレインサイズよりも大きくなるように調節することにより、耐湿信頼性を向上させることができる。
具体的には、上記内部電極121、122に隣接した第2領域114b、115bに含まれる誘電体グレインサイズが上記セラミック本体110の第5面S5及び第6面S6に隣接した第1領域114a、115aに含まれる誘電体グレインサイズより大きくなるように調節することにより、内部電極121、122に隣接したカバー部の第2領域114b、115b内に存在するポア(pore)の個数を減らすことができ、耐湿信頼性が向上することができる。
上記内部電極121、122に隣接した第2領域114b、115bに含まれる誘電体グレインサイズが上記セラミック本体110の第5面S5及び第6面S6に隣接した第1領域114a、115aに含まれる誘電体グレインサイズより大きくなるように調節する方法は特に制限されないが、例えば、第1領域114a、115aと第2領域114b、115bを形成する過程で投入される原材料セラミック粉末のサイズを調節することにより具現することができる。
例えば、内部電極121、122に隣接したカバー部の第2領域114b、115bを形成するための原材料であるチタン酸バリウム(BaTiO3)粉末の粒径を、上記セラミック本体110の第5面S5及び第6面S6に隣接した第1領域114a、115aを形成するための原材料であるチタン酸バリウム(BaTiO3)粉末の粒径より大きくすることにより具現することができる。
特に制限されないが、例えば、内部電極121、122に隣接したカバー部の第2領域114b、115bを形成するための原材料であるチタン酸バリウム(BaTiO3)粉末の粒径は70nm程度であり、上記セラミック本体110の第5面S5及び第6面S6に隣接した第1領域114a、115aを形成するための原材料であるチタン酸バリウム(BaTiO3)粉末の粒径は40nm程度であってもよい。
本発明の一実施形態によれば、上記のように第1領域114a、115aと第2領域114b、115bを形成する過程で投入される原材料セラミック粉末のサイズを調節することにより、焼成後に上記第1領域114a、115aに含まれる誘電体グレインサイズは90nm以上410nm以下とし、上記第2領域114b、115bに含まれる誘電体グレインサイズは170nm以上700nm以下とすることができる。
誘電体グレインサイズは上述したサイドマージン部に含まれる誘電体グレインサイズを測定する方法と同一である。
上記上部及び下部カバー部114、115において、上記第2領域114b、115bに含まれるマグネシウム(Mg)の含量は第1領域114a、115aに含まれるマグネシウム(Mg)の含量より多いことを特徴とする。
上記セラミック本体110の上部及び下部カバー部114、115が組成が相違する2個の領域に分かれ、かつ各領域に含まれるマグネシウム(Mg)の含量を互いに異ならせることにより、上部及び下部カバー部114、115の緻密度を向上させて耐湿特性を改善することができる。
上記上部及び下部カバー部114、115の第2領域114b、115bに含まれるマグネシウム(Mg)含量が外側の第1領域114a、115aに含まれるマグネシウム(Mg)含量より多くなるように調節することにより、上記上部及び下部カバー部114、115の第2領域114b、115bの緻密度を向上させて耐湿特性を改善することができる。
また、上記上部及び下部カバー部114、115の第2領域114b、115bのマグネシウム(Mg)の含量は上記上部及び下部カバー部114、115に含まれるチタン(Ti)に対して10モル以上30モル以下であってもよい。
上記上部及び下部カバー部114、115の第2領域114b、115bのマグネシウム(Mg)の含量が上記上部及び下部カバー部114、115に含まれるチタン(Ti)に対して10モル以上30モル以下になるように調節することにより、耐湿信頼性を向上させることができる。
図7aから図7gは本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図及び斜視図である。
本発明の他の実施形態によれば、複数個の第1内部電極パターンが所定の間隔をおいて形成された第1セラミックグリーンシート及び複数個の第2内部電極パターンが所定の間隔をおいて形成された第2セラミックグリーンシートを用意する段階と、上記第1内部電極パターンと上記第2内部電極パターンが交差するように上記第1セラミックグリーンシートと上記第2セラミックグリーンシートを積層してセラミックグリーンシート積層本体を形成する段階と、上記第1内部電極パターンと第2内部電極パターンの末端が幅方向に露出した側面を有するように上記セラミックグリーンシート積層本体を切断する段階と、上記第1内部電極パターンと第2内部電極パターンの末端が露出した側面に第1サイドマージン部及び第2サイドマージン部を形成する段階と、上記切断された積層本体を焼成して誘電体層と第1及び第2内部電極を含むセラミック本体を製造する段階と、を含み、上記セラミック本体は上記誘電体層を介して互いに対向するように配置される第1及び第2内部電極を含んで容量が形成されるアクティブ部と上記アクティブ部の上部及び下部に形成されたカバー部を含み、上記第1及び第2サイドマージン部は当該第1及び第2サイドマージン部の外側面に隣接した第1領域と上記露出した内部電極に隣接した第2領域に分かれ、上記第2領域に含まれる誘電体グレインサイズが第1領域に含まれる誘電体グレインサイズより大きい積層セラミックキャパシタの製造方法が提供される。
以下、本発明の他の実施形態による積層セラミックキャパシタの製造方法を説明する。
図7aに示されているように、セラミックグリーンシート211上に所定の間隔をおいて複数個のストライプ型第1内部電極パターン221を形成する。上記複数個のストライプ型第1内部電極パターン221は互いに平行に形成されることができる。
上記セラミックグリーンシート211はセラミック粉末、有機溶剤及び有機バインダを含むセラミックペーストで形成されることができる。
上記セラミック粉末は高い誘電率を有する物質として、これに制限されるものではないが、チタン酸バリウム(BaTiO3)系材料、鉛複合ペロブスカイト系材料又はチタン酸ストロンチウム(SrTiO3)系材料などを用いることができ、好ましくはチタン酸バリウム(BaTiO3)粉末を用いることができる。上記セラミックグリーンシート211が焼成されると、セラミック本体110を構成する誘電体層111になる。
ストライプ型第1内部電極パターン221は導電性金属を含む内部電極ペーストによって形成されることができる。上記導電性金属は、これに制限されるものではないが、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、又はこれらの合金であってもよい。
上記セラミックグリーンシート211上にストライプ型第1内部電極パターン221を形成する方法は特に制限されないが、例えば、スクリーン印刷法又はグラビア印刷法などの印刷法により形成されることができる。
また、図示されてはいないが、さらに他のセラミックグリーンシート211上に所定の間隔をおいて複数個のストライプ型第2内部電極パターン222を形成することができる。
以下、第1内部電極パターン221が形成されたセラミックグリーンシートは第1セラミックグリーンシート、第2内部電極パターン222が形成されたセラミックグリーンシートは第2セラミックグリーンシートと称されることができる。
次に、図7bに示されているように、ストライプ型第1内部電極パターン221とストライプ型第2内部電極パターン222が交差して積層されるように第1及び第2セラミックグリーンシートを交互に積層することができる。
その後、上記ストライプ型第1内部電極パターン221は第1内部電極121になり、ストライプ型第2内部電極パターン222は第2内部電極122になることができる。
本発明の他の実施形態によれば、上記第1及び第2セラミックグリーンシートの厚さtdは0.6μm以下であり、第1及び第2内部電極パターンの厚さteは0.5μm以下である。
本発明は、誘電体層の厚さが0.4μm以下であり、内部電極の厚さが0.4μm以下の薄膜を有する超小型高容量積層セラミックキャパシタを特徴とするため、上記第1及び第2セラミックグリーンシートの厚さtdは0.6μm以下であり、第1及び第2内部電極パターンの厚さteは0.5μm以下であることを特徴とする。
図7cは本発明の一実施例により第1及び第2セラミックグリーンシートが積層されたセラミックグリーンシート積層本体220を示す断面図であり、図7dは第1及び第2セラミックグリーンシートが積層されたセラミックグリーンシート積層本体220を示す斜視図である。
図7c及び図7dを参照すると、複数個の平行なストライプ型第1内部電極パターン221が印刷された第1セラミックグリーンシートと複数個の平行なストライプ型第2内部電極パターン222が印刷された第2セラミックグリーンシートは互いに交互に積層されている。
より具体的には、第1セラミックグリーンシートに印刷されたストライプ型第1内部電極パターン221の中央部と第2セラミックグリーンシートに印刷されたストライプ型第2内部電極パターン222の間の間隔が重なるように積層されることができる。
次に、図7dに示されているように、上記セラミックグリーンシート積層本体220は複数個のストライプ型第1内部電極パターン221及びストライプ型第2内部電極パターン222を横切るように切断されることができる。即ち、上記セラミックグリーンシート積層本体210は互いに直交するC1-C1及びC2-C2切断線に沿って切断された積層本体210になることができる。
より具体的には、ストライプ型第1内部電極パターン221及びストライプ型第2内部電極パターン222は長さ方向に切断されて一定の幅を有する複数個の内部電極に分割されることができる。このとき、積層されたセラミックグリーンシートも内部電極パターンと共に切断される。これにより、誘電体層は内部電極の幅と同一の幅を有するように形成されることができる。
また、C2-C2切断線に沿って個別的なセラミック本体サイズに合わせて切断することができる。即ち、第1サイドマージン部及び第2サイドマージン部を形成する前に棒状積層体をC2-C2切断線に沿って個別的なセラミック本体サイズに切断して複数個の積層本体210を形成することができる。
即ち、棒状積層体を、重なった第1内部電極の中心部と第2内部電極の間に形成された所定の間隔が同一の切断線に沿って切断されるように切断することができる。これにより、第1内部電極及び第2内部電極の一端は切断面に交互に露出することができる。
その後、上記積層本体210の第1及び第2側面に第1サイドマージン部及び第2サイドマージン部を形成することができる。
次に、図7eに示されているように、上記積層本体210の第1側面に第1サイドマージン部のうち第2領域212bを形成することができる。
具体的には、第1サイドマージン部のうち第2領域212bの形成方法では、側面用セラミックグリーンシートをゴム材質のパンチング弾性材300の上部に配置する。
次に、上記積層本体210の第1側面が上記側面用セラミックグリーンシートと対向するように上記積層本体210を90度回転した後、上記積層本体210を上記側面用セラミックグリーンシートに加圧密着させる。
上記積層本体210を上記側面用セラミックグリーンシートに加圧密着させて側面用セラミックグリーンシートを上記積層本体210に転写する場合、上記ゴム材質のパンチング弾性材300によって上記側面用セラミックグリーンシートは上記積層本体210の側面角部まで形成され、残りの部分は切断されることができる。
これにより、図7fに示されているように、積層本体210の第1側面に第1サイドマージン部のうち第2領域212bを形成することができる。
その後、上記積層本体210を回転することにより、積層本体210の第2側面に第2サイドマージン部のうち第2領域を形成することができる。
次に、図7gに示されているように、上記積層本体210の第1側面に第1サイドマージン部のうち第1領域212aを形成することができる。
上記積層本体210の第1側面に第1サイドマージン部のうち第1領域212aを形成する方法は上述した積層本体210の第1側面に第1サイドマージン部のうち第2領域212bを形成する方法と同一である。
次に、上記積層本体210の両側面に第1及び第2サイドマージン部が形成された積層本体をか焼及び焼成して誘電体層と第1及び第2内部電極を含むセラミック本体を形成することができる。
その後、上記第1内部電極が露出したセラミック本体の第3側面と上記第2内部電極が露出したセラミック本体の第4側面にそれぞれ外部電極を形成することができる。
本発明の他の実施形態によれば、側面用セラミックグリーンシートは薄くて厚さの偏差が小さく、容量形成部のサイズを大きく確保することができる。
具体的には、焼成後の第1及び第2サイドマージン部112、113の平均厚さが2μm以上15μm以下であり、位置による厚さの偏差が小さくて容量形成部のサイズを大きく確保することができる。
これにより、高容量積層セラミックキャパシタの具現が可能である。
その他、上述した本発明の一実施形態での特徴と同一の部分に関する説明は重複を避けるためにここでは省略する。
以下、実験例を挙げて本発明をより詳細に説明するが、これは発明の具体的な理解のためのものであり、本発明の範囲が実験例によって限定されるものではない。
実験例
本発明の一実施形態により、従来のサイドマージン部を形成する比較例と、誘電体グレインサイズに差異がある第1及び第2領域を含むサイドマージン部を形成する実施例をそれぞれ用意した。
本発明の一実施形態により、従来のサイドマージン部を形成する比較例と、誘電体グレインサイズに差異がある第1及び第2領域を含むサイドマージン部を形成する実施例をそれぞれ用意した。
そして、幅方向に内部電極が露出してマージンがないグリーンチップの電極露出部に上記比較例と実施例のように側面用セラミックグリーンシートを付着してサイドマージン部を形成することができるようにセラミックグリーンシート積層本体を形成した。
チップの変形を最小化した条件で、一定温度と圧力を加えてセラミックグリーンシート積層本体の両面に側面形成用セラミックグリーンシートを付着し、0603サイズ(横×縦×高さ:0.6mmx0.3mmx0.3mm)の積層セラミックキャパシタグリーンチップを製作した。
このように製作が完了した積層セラミックキャパシタ試験片を400℃以下、窒素雰囲気でか焼工程を経て焼成温度1200℃以下、水素濃度0.5%H2以下の条件で焼成した後、外観不良、絶縁抵抗及び耐湿特性などの電気的特性を総合的に確認した。
図8は本発明の実施例と比較例による耐湿信頼性テスト結果を比較したグラフである。
図8において、図8(a)は比較例であり、従来の積層セラミックキャパシタ構造を有し、サイドマージン部に含まれる誘電体グレインサイズに差異がない場合であり、図8(b)は実施例であり、第1及び第2サイドマージン部112、113において第2領域112b、113bに含まれる誘電体グレインサイズd2が第1領域112a、113aに含まれる誘電体グレインサイズd1より大きい場合である。
比較例の場合は耐湿信頼性に問題があり、実施例の場合は耐湿信頼性に優れることが分かる。
以上、本発明の実施形態について詳細に説明したが、本発明の技術的範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
以下の項目もまた、開示される。
[項目1]
誘電体層を含み、互いに対向する第1面及び第2面、前記第1面及び第2面を連結する第3面及び第4面、及び前記第1面から第4面と連結され、かつ互いに対向する第5面及び第6面を含むセラミック本体と、
前記セラミック本体の内部に配置され、前記第1面及び第2面に露出し、かつ前記第3面又は第4面に一端が露出する複数の内部電極と、
前記第1面及び第2面に露出した前記内部電極の端部上に配置された第1サイドマージン部及び第2サイドマージン部と、
を含み、
前記セラミック本体は前記誘電体層を介して互いに対向するように配置される複数の内部電極を含んで容量が形成されるアクティブ部と前記アクティブ部の上部及び下部に形成されたカバー部を含み、
前記第1及び第2サイドマージン部は当該第1及び第2サイドマージン部の外側面に隣接した第1領域と前記第1面及び第2面に露出した内部電極に隣接した第2領域に分かれ、前記第2領域に含まれる誘電体グレインサイズが第1領域に含まれる誘電体グレインサイズより大きい、積層セラミックキャパシタ。
[項目2]
前記第1領域に含まれる誘電体グレインサイズは90nm以上410nm以下であり、前記第2領域に含まれる誘電体グレインサイズは170nm以上700nm以下である、項目1に記載の積層セラミックキャパシタ。
[項目3]
前記第2領域に含まれるマグネシウム(Mg)の含量は第1領域に含まれるマグネシウム(Mg)の含量よりも多い、項目1または2に記載の積層セラミックキャパシタ。
[項目4]
前記第2領域のマグネシウム(Mg)の含量は前記第1及び第2サイドマージン部に含まれるチタン(Ti)100モルに対して10モル以上30モル以下である、項目3に記載の積層セラミックキャパシタ。
[項目5]
前記カバー部は前記セラミック本体の第5面及び第6面に隣接した第1領域と前記内部電極に隣接した第2領域に分かれ、前記第2領域に含まれる誘電体グレインサイズが第1領域に含まれる誘電体グレインサイズより大きい、項目1から4のいずれか一項に記載の積層セラミックキャパシタ。
[項目6]
前記カバー部のうち第2領域のマグネシウム(Mg)の含量は前記カバー部のうち第1領域に含まれるマグネシウム(Mg)の含量よりも多い、項目5に記載の積層セラミックキャパシタ。
[項目7]
前記誘電体層の厚さは0.4μm以下であり、前記内部電極の厚さは0.4μm以下である、項目1から6のいずれか一項に記載の積層セラミックキャパシタ。
[項目8]
前記第1領域の厚さは12μm以下であり、第2領域の厚さは3μm以下である、項目1から7のいずれか一項に記載の積層セラミックキャパシタ。
[項目9]
複数個の第1内部電極パターンが所定の間隔をおいて形成された第1セラミックグリーンシート及び複数個の第2内部電極パターンが所定の間隔をおいて形成された第2セラミックグリーンシートを用意する段階と、
前記第1内部電極パターンと前記第2内部電極パターンが交差するように前記第1セラミックグリーンシートと前記第2セラミックグリーンシートを積層してセラミックグリーンシート積層本体を形成する段階と、
前記第1内部電極パターンと第2内部電極パターンの末端が幅方向に露出した側面を有するように前記セラミックグリーンシート積層本体を切断する段階と、
前記第1内部電極パターンと第2内部電極パターンの末端が露出した側面に第1サイドマージン部及び第2サイドマージン部を形成する段階と、
前記切断された積層本体を焼成して誘電体層と第1及び第2内部電極を含むセラミック本体を製造する段階と、
を含み、
前記セラミック本体は前記誘電体層を介して互いに対向するように配置される第1及び第2内部電極を含んで容量が形成されるアクティブ部と前記アクティブ部の上部及び下部に形成されたカバー部を含み、
前記第1及び第2サイドマージン部は当該第1及び第2サイドマージン部の外側面に隣接した第1領域と前記露出した内部電極に隣接した第2領域に分かれ、前記第2領域に含まれる誘電体グレインサイズが第1領域に含まれる誘電体グレインサイズより大きい、積層セラミックキャパシタの製造方法。
[項目10]
前記第1領域に含まれる誘電体グレインサイズは90nm以上410nm以下であり、前記第2領域に含まれる誘電体グレインサイズは170nm以上700nm以下である、項目9に記載の積層セラミックキャパシタの製造方法。
[項目11]
前記第2領域に含まれるマグネシウム(Mg)の含量は第1領域に含まれるマグネシウム(Mg)の含量よりも多い、項目9または10に記載の積層セラミックキャパシタの製造方法。
[項目12]
前記第2領域のマグネシウム(Mg)の含量は前記第1及び第2サイドマージン部に含まれるチタン(Ti)100モルに対して10モル以上30モル以下である、項目11に記載の積層セラミックキャパシタの製造方法。
[項目13]
前記カバー部は前記セラミック本体の第5面及び第6面に隣接した第1領域と前記内部電極に隣接した第2領域に分かれ、前記第2領域に含まれる誘電体グレインサイズが第1領域に含まれる誘電体グレインサイズより大きい、項目9から12のいずれか一項に記載の積層セラミックキャパシタの製造方法。
[項目14]
前記カバー部のうち第2領域のマグネシウム(Mg)の含量は前記カバー部のうち第1領域に含まれるマグネシウム(Mg)の含量よりも多い、項目13に記載の積層セラミックキャパシタの製造方法。
[項目15]
前記誘電体層の厚さは0.4μm以下であり、前記第1及び第2内部電極の厚さは0.4μm以下である、項目9から14のいずれか一項に記載の積層セラミックキャパシタの製造方法。
[項目16]
前記第1領域の厚さは12μm以下であり、第2領域の厚さは3μm以下である、項目9から15のいずれか一項に記載の積層セラミックキャパシタの製造方法。
以下の項目もまた、開示される。
[項目1]
誘電体層を含み、互いに対向する第1面及び第2面、前記第1面及び第2面を連結する第3面及び第4面、及び前記第1面から第4面と連結され、かつ互いに対向する第5面及び第6面を含むセラミック本体と、
前記セラミック本体の内部に配置され、前記第1面及び第2面に露出し、かつ前記第3面又は第4面に一端が露出する複数の内部電極と、
前記第1面及び第2面に露出した前記内部電極の端部上に配置された第1サイドマージン部及び第2サイドマージン部と、
を含み、
前記セラミック本体は前記誘電体層を介して互いに対向するように配置される複数の内部電極を含んで容量が形成されるアクティブ部と前記アクティブ部の上部及び下部に形成されたカバー部を含み、
前記第1及び第2サイドマージン部は当該第1及び第2サイドマージン部の外側面に隣接した第1領域と前記第1面及び第2面に露出した内部電極に隣接した第2領域に分かれ、前記第2領域に含まれる誘電体グレインサイズが第1領域に含まれる誘電体グレインサイズより大きい、積層セラミックキャパシタ。
[項目2]
前記第1領域に含まれる誘電体グレインサイズは90nm以上410nm以下であり、前記第2領域に含まれる誘電体グレインサイズは170nm以上700nm以下である、項目1に記載の積層セラミックキャパシタ。
[項目3]
前記第2領域に含まれるマグネシウム(Mg)の含量は第1領域に含まれるマグネシウム(Mg)の含量よりも多い、項目1または2に記載の積層セラミックキャパシタ。
[項目4]
前記第2領域のマグネシウム(Mg)の含量は前記第1及び第2サイドマージン部に含まれるチタン(Ti)100モルに対して10モル以上30モル以下である、項目3に記載の積層セラミックキャパシタ。
[項目5]
前記カバー部は前記セラミック本体の第5面及び第6面に隣接した第1領域と前記内部電極に隣接した第2領域に分かれ、前記第2領域に含まれる誘電体グレインサイズが第1領域に含まれる誘電体グレインサイズより大きい、項目1から4のいずれか一項に記載の積層セラミックキャパシタ。
[項目6]
前記カバー部のうち第2領域のマグネシウム(Mg)の含量は前記カバー部のうち第1領域に含まれるマグネシウム(Mg)の含量よりも多い、項目5に記載の積層セラミックキャパシタ。
[項目7]
前記誘電体層の厚さは0.4μm以下であり、前記内部電極の厚さは0.4μm以下である、項目1から6のいずれか一項に記載の積層セラミックキャパシタ。
[項目8]
前記第1領域の厚さは12μm以下であり、第2領域の厚さは3μm以下である、項目1から7のいずれか一項に記載の積層セラミックキャパシタ。
[項目9]
複数個の第1内部電極パターンが所定の間隔をおいて形成された第1セラミックグリーンシート及び複数個の第2内部電極パターンが所定の間隔をおいて形成された第2セラミックグリーンシートを用意する段階と、
前記第1内部電極パターンと前記第2内部電極パターンが交差するように前記第1セラミックグリーンシートと前記第2セラミックグリーンシートを積層してセラミックグリーンシート積層本体を形成する段階と、
前記第1内部電極パターンと第2内部電極パターンの末端が幅方向に露出した側面を有するように前記セラミックグリーンシート積層本体を切断する段階と、
前記第1内部電極パターンと第2内部電極パターンの末端が露出した側面に第1サイドマージン部及び第2サイドマージン部を形成する段階と、
前記切断された積層本体を焼成して誘電体層と第1及び第2内部電極を含むセラミック本体を製造する段階と、
を含み、
前記セラミック本体は前記誘電体層を介して互いに対向するように配置される第1及び第2内部電極を含んで容量が形成されるアクティブ部と前記アクティブ部の上部及び下部に形成されたカバー部を含み、
前記第1及び第2サイドマージン部は当該第1及び第2サイドマージン部の外側面に隣接した第1領域と前記露出した内部電極に隣接した第2領域に分かれ、前記第2領域に含まれる誘電体グレインサイズが第1領域に含まれる誘電体グレインサイズより大きい、積層セラミックキャパシタの製造方法。
[項目10]
前記第1領域に含まれる誘電体グレインサイズは90nm以上410nm以下であり、前記第2領域に含まれる誘電体グレインサイズは170nm以上700nm以下である、項目9に記載の積層セラミックキャパシタの製造方法。
[項目11]
前記第2領域に含まれるマグネシウム(Mg)の含量は第1領域に含まれるマグネシウム(Mg)の含量よりも多い、項目9または10に記載の積層セラミックキャパシタの製造方法。
[項目12]
前記第2領域のマグネシウム(Mg)の含量は前記第1及び第2サイドマージン部に含まれるチタン(Ti)100モルに対して10モル以上30モル以下である、項目11に記載の積層セラミックキャパシタの製造方法。
[項目13]
前記カバー部は前記セラミック本体の第5面及び第6面に隣接した第1領域と前記内部電極に隣接した第2領域に分かれ、前記第2領域に含まれる誘電体グレインサイズが第1領域に含まれる誘電体グレインサイズより大きい、項目9から12のいずれか一項に記載の積層セラミックキャパシタの製造方法。
[項目14]
前記カバー部のうち第2領域のマグネシウム(Mg)の含量は前記カバー部のうち第1領域に含まれるマグネシウム(Mg)の含量よりも多い、項目13に記載の積層セラミックキャパシタの製造方法。
[項目15]
前記誘電体層の厚さは0.4μm以下であり、前記第1及び第2内部電極の厚さは0.4μm以下である、項目9から14のいずれか一項に記載の積層セラミックキャパシタの製造方法。
[項目16]
前記第1領域の厚さは12μm以下であり、第2領域の厚さは3μm以下である、項目9から15のいずれか一項に記載の積層セラミックキャパシタの製造方法。
110 セラミック本体
111 誘電体層
112、113 第1及び第2サイドマージン部
121、122 第1及び第2内部電極
131 第1外部電極
132 第2外部電極
111 誘電体層
112、113 第1及び第2サイドマージン部
121、122 第1及び第2内部電極
131 第1外部電極
132 第2外部電極
Claims (13)
- 誘電体層を含み、互いに対向する第1面及び第2面、前記第1面及び第2面を連結する第3面及び第4面、及び前記第1面から第4面と連結され、かつ互いに対向する第5面及び第6面を含むセラミック本体と、
前記セラミック本体の内部に配置され、前記第1面及び第2面に露出し、かつ前記第3面又は第4面に一端が露出する複数の内部電極と、
前記第1面及び第2面に露出した前記内部電極の端部上に配置された第1サイドマージン部及び第2サイドマージン部と、
を含み、
前記セラミック本体は前記誘電体層を介して互いに対向するように配置される複数の内部電極を含んで容量が形成されるアクティブ部と前記アクティブ部の上部及び下部に形成されたカバー部を含み、
前記第1及び第2サイドマージン部は当該第1及び第2サイドマージン部の外側面に隣接した第1領域と前記第1面及び第2面に露出した内部電極に隣接した第2領域に分かれ、前記第2領域に含まれる誘電体グレインサイズが第1領域に含まれる誘電体グレインサイズより大きく、
前記第2領域に含まれるマグネシウム(Mg)の含量は第1領域に含まれるマグネシウム(Mg)の含量よりも多い、積層セラミックキャパシタ。 - 前記第2領域のマグネシウム(Mg)の含量は前記第1及び第2サイドマージン部に含まれるチタン(Ti)100モルに対して10モル以上30モル以下である、請求項1に記載の積層セラミックキャパシタ。
- 誘電体層を含み、互いに対向する第1面及び第2面、前記第1面及び第2面を連結する第3面及び第4面、及び前記第1面から第4面と連結され、かつ互いに対向する第5面及び第6面を含むセラミック本体と、
前記セラミック本体の内部に配置され、前記第1面及び第2面に露出し、かつ前記第3面又は第4面に一端が露出する複数の内部電極と、
前記第1面及び第2面に露出した前記内部電極の端部上に配置された第1サイドマージン部及び第2サイドマージン部と、
を含み、
前記セラミック本体は前記誘電体層を介して互いに対向するように配置される複数の内部電極を含んで容量が形成されるアクティブ部と前記アクティブ部の上部及び下部に形成されたカバー部を含み、
前記第1及び第2サイドマージン部は当該第1及び第2サイドマージン部の外側面に隣接した第1領域と前記第1面及び第2面に露出した内部電極に隣接した第2領域に分かれ、前記第2領域に含まれる誘電体グレインサイズが第1領域に含まれる誘電体グレインサイズより大きく、
前記カバー部は前記セラミック本体の第5面及び第6面に隣接した第1領域と前記内部電極に隣接した第2領域に分かれ、前記第2領域に含まれる誘電体グレインサイズが第1領域に含まれる誘電体グレインサイズより大きい、積層セラミックキャパシタ。 - 前記カバー部のうち第2領域のマグネシウム(Mg)の含量は前記カバー部のうち第1領域に含まれるマグネシウム(Mg)の含量よりも多い、請求項3に記載の積層セラミックキャパシタ。
- 前記第2領域のマグネシウム(Mg)の含量は前記第1及び第2サイドマージン部に含まれるチタン(Ti)100モルに対して10モル以上30モル以下である、請求項3または4に記載の積層セラミックキャパシタ。
- 前記誘電体層の厚さは0.4μm以下であり、前記内部電極の厚さは0.4μm以下である、請求項1から5のいずれか一項に記載の積層セラミックキャパシタ。
- 前記第1領域の厚さは12μm以下であり、第2領域の厚さは3μm以下である、請求項1から6のいずれか一項に記載の積層セラミックキャパシタ。
- 複数個の第1内部電極パターンが所定の間隔をおいて形成された第1セラミックグリーンシート及び複数個の第2内部電極パターンが所定の間隔をおいて形成された第2セラミックグリーンシートを用意する段階と、
前記第1内部電極パターンと前記第2内部電極パターンが交差するように前記第1セラミックグリーンシートと前記第2セラミックグリーンシートを積層してセラミックグリーンシート積層本体を形成する段階と、
前記第1内部電極パターンと第2内部電極パターンの末端が幅方向に露出した側面を有するように前記セラミックグリーンシート積層本体を切断する段階と、
前記第1内部電極パターンと第2内部電極パターンの末端が露出した側面に第1サイドマージン部及び第2サイドマージン部を形成する段階と、
前記切断された積層本体を焼成して誘電体層と第1及び第2内部電極を含むセラミック本体を製造する段階と、
を含み、
前記セラミック本体は前記誘電体層を介して互いに対向するように配置される第1及び第2内部電極を含んで容量が形成されるアクティブ部と前記アクティブ部の上部及び下部に形成されたカバー部を含み、
前記第1及び第2サイドマージン部は当該第1及び第2サイドマージン部の外側面に隣接した第1領域と前記露出した内部電極に隣接した第2領域に分かれ、前記第2領域に含まれる誘電体グレインサイズが第1領域に含まれる誘電体グレインサイズより大きく、
前記第2領域に含まれるマグネシウム(Mg)の含量は第1領域に含まれるマグネシウム(Mg)の含量よりも多い、積層セラミックキャパシタの製造方法。 - 前記第2領域のマグネシウム(Mg)の含量は前記第1及び第2サイドマージン部に含まれるチタン(Ti)100モルに対して10モル以上30モル以下である、請求項8に記載の積層セラミックキャパシタの製造方法。
- 複数個の第1内部電極パターンが所定の間隔をおいて形成された第1セラミックグリーンシート及び複数個の第2内部電極パターンが所定の間隔をおいて形成された第2セラミックグリーンシートを用意する段階と、
前記第1内部電極パターンと前記第2内部電極パターンが交差するように前記第1セラミックグリーンシートと前記第2セラミックグリーンシートを積層してセラミックグリーンシート積層本体を形成する段階と、
前記第1内部電極パターンと第2内部電極パターンの末端が幅方向に露出した側面を有するように前記セラミックグリーンシート積層本体を切断する段階と、
前記第1内部電極パターンと第2内部電極パターンの末端が露出した側面に第1サイドマージン部及び第2サイドマージン部を形成する段階と、
前記切断された積層本体を焼成して誘電体層と第1及び第2内部電極を含むセラミック本体を製造する段階と、
を含み、
前記セラミック本体は前記誘電体層を介して互いに対向するように配置される第1及び第2内部電極を含んで容量が形成されるアクティブ部と前記アクティブ部の上部及び下部に形成されたカバー部を含み、
前記第1及び第2サイドマージン部は当該第1及び第2サイドマージン部の外側面に隣接した第1領域と前記露出した内部電極に隣接した第2領域に分かれ、前記第2領域に含まれる誘電体グレインサイズが第1領域に含まれる誘電体グレインサイズより大きく、
前記カバー部は前記セラミック本体の第5面及び第6面に隣接した第1領域と前記内部電極に隣接した第2領域に分かれ、前記第2領域に含まれる誘電体グレインサイズが第1領域に含まれる誘電体グレインサイズより大きい、積層セラミックキャパシタの製造方法。 - 前記カバー部のうち第2領域のマグネシウム(Mg)の含量は前記カバー部のうち第1領域に含まれるマグネシウム(Mg)の含量よりも多い、請求項10に記載の積層セラミックキャパシタの製造方法。
- 前記誘電体層の厚さは0.4μm以下であり、前記第1及び第2内部電極の厚さは0.4μm以下である、請求項8から11のいずれか一項に記載の積層セラミックキャパシタの製造方法。
- 前記第1領域の厚さは12μm以下であり、第2領域の厚さは3μm以下である、請求項8から12のいずれか一項に記載の積層セラミックキャパシタの製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2019-0073887 | 2019-06-21 | ||
KR1020190073887A KR20190116113A (ko) | 2019-06-21 | 2019-06-21 | 적층 세라믹 커패시터 및 그 제조 방법 |
JP2020067885A JP7176167B2 (ja) | 2019-06-21 | 2020-04-03 | 積層セラミックキャパシタ及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020067885A Division JP7176167B2 (ja) | 2019-06-21 | 2020-04-03 | 積層セラミックキャパシタ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022116273A true JP2022116273A (ja) | 2022-08-09 |
Family
ID=68171843
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020067885A Active JP7176167B2 (ja) | 2019-06-21 | 2020-04-03 | 積層セラミックキャパシタ及びその製造方法 |
JP2022089969A Pending JP2022116273A (ja) | 2019-06-21 | 2022-06-01 | 積層セラミックキャパシタ及びその製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020067885A Active JP7176167B2 (ja) | 2019-06-21 | 2020-04-03 | 積層セラミックキャパシタ及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US11610739B2 (ja) |
JP (2) | JP7176167B2 (ja) |
KR (1) | KR20190116113A (ja) |
CN (1) | CN112117126B (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11276526B2 (en) * | 2018-08-29 | 2022-03-15 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor |
KR20190116113A (ko) * | 2019-06-21 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
KR20190116119A (ko) * | 2019-07-01 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
JP2021174821A (ja) * | 2020-04-22 | 2021-11-01 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP2021174829A (ja) * | 2020-04-22 | 2021-11-01 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP2021174838A (ja) * | 2020-04-23 | 2021-11-01 | 株式会社村田製作所 | 積層セラミックコンデンサ |
KR20220059150A (ko) * | 2020-11-02 | 2022-05-10 | 삼성전기주식회사 | 적층형 커패시터 |
KR20220067994A (ko) * | 2020-11-18 | 2022-05-25 | 삼성전기주식회사 | 적층형 전자 부품 |
KR20220081633A (ko) * | 2020-12-09 | 2022-06-16 | 삼성전기주식회사 | 적층형 전자 부품 및 유전체 조성물 |
US11961681B2 (en) * | 2020-12-28 | 2024-04-16 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor including internal electrodes having pores on ends thereof and board having the same mounted thereon |
JP2022114084A (ja) * | 2021-01-26 | 2022-08-05 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP2022125694A (ja) * | 2021-02-17 | 2022-08-29 | 株式会社村田製作所 | 積層セラミックコンデンサ |
KR20230090738A (ko) * | 2021-12-15 | 2023-06-22 | 삼성전기주식회사 | 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2915796B1 (fr) | 2007-05-03 | 2009-06-12 | Siemens Vdo Automotive Sas | Dispositif de suppression du phenomene d'interferences entre zones de detection capacitives d'un capteur |
KR101120004B1 (ko) | 2009-06-19 | 2012-02-22 | 가부시키가이샤 무라타 세이사쿠쇼 | 세라믹 전자부품 |
JP5271377B2 (ja) | 2011-04-18 | 2013-08-21 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
KR101580349B1 (ko) | 2012-01-31 | 2015-12-24 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 제조 방법 |
JP6439551B2 (ja) | 2014-05-21 | 2018-12-19 | 株式会社村田製作所 | 積層セラミックコンデンサ |
KR102145315B1 (ko) | 2015-01-06 | 2020-08-18 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판 |
JP6370744B2 (ja) | 2015-06-24 | 2018-08-08 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
JP6345208B2 (ja) | 2016-02-18 | 2018-06-20 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
US10020117B2 (en) * | 2016-02-18 | 2018-07-10 | Taiyo Yuden Co., Ltd. | Multi-layer ceramic capacitor and method of producing the same |
JP6500801B2 (ja) | 2016-02-18 | 2019-04-17 | 株式会社村田製作所 | 電子部品の製造方法 |
JP2018037492A (ja) | 2016-08-30 | 2018-03-08 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
JP7044465B2 (ja) | 2016-12-26 | 2022-03-30 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
JP6996854B2 (ja) * | 2017-03-08 | 2022-01-17 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
JP7227690B2 (ja) | 2017-07-26 | 2023-02-22 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
JP7019374B2 (ja) | 2017-10-26 | 2022-02-15 | 太陽誘電株式会社 | 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 |
KR102141217B1 (ko) * | 2018-07-26 | 2020-08-04 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
KR102497972B1 (ko) * | 2018-08-09 | 2023-02-09 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
KR102543977B1 (ko) * | 2018-08-09 | 2023-06-15 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
KR102495669B1 (ko) * | 2018-08-10 | 2023-02-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
JP2020035788A (ja) | 2018-08-27 | 2020-03-05 | 株式会社村田製作所 | 電子部品 |
KR102121580B1 (ko) * | 2018-10-02 | 2020-06-10 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
KR20190116113A (ko) * | 2019-06-21 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
KR20190116119A (ko) * | 2019-07-01 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
KR20220063555A (ko) * | 2020-11-10 | 2022-05-17 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
-
2019
- 2019-06-21 KR KR1020190073887A patent/KR20190116113A/ko not_active Application Discontinuation
-
2020
- 2020-03-26 US US16/831,254 patent/US11610739B2/en active Active
- 2020-04-03 JP JP2020067885A patent/JP7176167B2/ja active Active
- 2020-06-09 CN CN202010517722.XA patent/CN112117126B/zh active Active
-
2022
- 2022-06-01 JP JP2022089969A patent/JP2022116273A/ja active Pending
-
2023
- 2023-01-31 US US18/103,735 patent/US11923149B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20230170150A1 (en) | 2023-06-01 |
US11923149B2 (en) | 2024-03-05 |
JP7176167B2 (ja) | 2022-11-22 |
CN112117126A (zh) | 2020-12-22 |
CN112117126B (zh) | 2023-02-17 |
KR20190116113A (ko) | 2019-10-14 |
JP2021002645A (ja) | 2021-01-07 |
US20200402717A1 (en) | 2020-12-24 |
US11610739B2 (en) | 2023-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7176167B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
US11587732B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
US11551866B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
JP7283675B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
JP7226896B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
KR102543977B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
US20230223193A1 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
KR20140057927A (ko) | 적층 세라믹 전자부품 및 이의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230303 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240416 |