CN112117126A - 多层陶瓷电容器及制造多层陶瓷电容器的方法 - Google Patents

多层陶瓷电容器及制造多层陶瓷电容器的方法 Download PDF

Info

Publication number
CN112117126A
CN112117126A CN202010517722.XA CN202010517722A CN112117126A CN 112117126 A CN112117126 A CN 112117126A CN 202010517722 A CN202010517722 A CN 202010517722A CN 112117126 A CN112117126 A CN 112117126A
Authority
CN
China
Prior art keywords
region
side edge
dielectric
edge portion
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010517722.XA
Other languages
English (en)
Other versions
CN112117126B (zh
Inventor
李种晧
朴龙�
洪奇杓
姜心忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN112117126A publication Critical patent/CN112117126A/zh
Application granted granted Critical
Publication of CN112117126B publication Critical patent/CN112117126B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本公开提供一种多层陶瓷电容器及制造多层陶瓷电容器的方法，所述多层陶瓷电容器包括：陶瓷主体，包括介电层和多个内电极，所述多个内电极设置在所述陶瓷主体中；以及第一侧边缘部和第二侧边缘部，分别布置在所述陶瓷主体的使所述多个内电极暴露的第一表面和第二表面上。所述第一侧边缘部和所述第二侧边缘部各自包括与相应的侧边缘部的面向外的侧表面相邻的第一区域以及与暴露于所述陶瓷主体的所述第一表面和所述第二表面的所述内电极相邻的第二区域，并且所述第二区域中包括的介电晶粒的平均尺寸大于所述第一区域中包括的介电晶粒的平均尺寸。

Description

多层陶瓷电容器及制造多层陶瓷电容器的方法
本申请要求于2019年6月21日在韩国知识产权局提交的第10-2019-0073887号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种能够改善可靠性的多层陶瓷电容器及制造所述多层陶瓷电容器的方法。
背景技术
通常，使用陶瓷材料的电子组件(诸如，电容器、电感器、压电元件、压敏电阻、热敏电阻等)可包括利用陶瓷材料制成的陶瓷主体、形成在陶瓷主体中的内电极以及设置在陶瓷主体的表面上以连接到内电极的外电极。
近年来，电子产品的小型化和多功能化导致了片组件的小型化和高功能化的趋势。因此，可能需要多层陶瓷电容器是小尺寸、高电容的产品。
为了使多层陶瓷电容器的尺寸小且电容高，可能需要使电极的有效面积最大化(增大提供电容的有效体积分数)。
如上所述，为了实现小尺寸、高电容的多层陶瓷电容器，在制造如上所述的多层陶瓷电容器时，可能应用了如下方法：通过无边缘设计，使内电极在陶瓷主体的宽度方向上暴露，以使内电极在宽度方向上的面积最大化，并且在制备片之后，在预烧结操作中，可单独地将侧边缘部附着到内电极的在片的宽度方向上的暴露表面。
然而，在上述方法的情况下，在形成侧边缘部的操作中，会在陶瓷主体和侧边缘部彼此接触的界面处产生大量的孔隙，并且大量的孔隙会使可靠性劣化。
此外，由于所述孔隙，可能因外部部分的烧结致密度下降而导致防潮可靠性劣化。
因此，需要进行可防止在超小尺寸和高电容的产品中防潮可靠性劣化的研究。
发明内容
本公开的一方面在于提供一种能够改善可靠性的多层陶瓷电容器以及制造所述多层陶瓷电容器的方法。
根据本公开的一方面，一种多层陶瓷电容器包括陶瓷主体，所述陶瓷主体包括介电层，并且包括彼此相对的第一表面和第二表面、连接所述第一表面和所述第二表面且彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面且彼此相对的第五表面和第六表面。多个内电极设置在所述陶瓷主体中，均暴露于所述第一表面和所述第二表面，并且各自暴露于所述第三表面或所述第四表面。第一侧边缘部和第二侧边缘部分别布置在所述陶瓷主体的所述第一表面和所述第二表面上。所述第一侧边缘部和所述第二侧边缘部各自包括与相应的侧边缘部的面向外的侧表面相邻的第一区域以及与暴露于所述陶瓷主体的所述第一表面和所述第二表面的所述内电极相邻的第二区域。所述第二区域中包括的介电晶粒的平均尺寸大于所述第一区域中包括的介电晶粒的平均尺寸。
根据本公开的另一方面，一种制造多层陶瓷电容器的方法包括：制备均具有以预定间隔形成的多个第一内电极图案的多个第一陶瓷生片和均具有以预定间隔形成的多个第二内电极图案的多个第二陶瓷生片。通过将所述第一陶瓷生片和所述第二陶瓷生片交替地堆叠为使所述第一内电极图案和所述第二内电极图案在厚度方向上交替地布置而形成陶瓷生片堆叠体。切割所述陶瓷生片堆叠体，以使所述第一内电极图案和所述第二内电极图案暴露于在宽度方向上的侧表面。在具有暴露的所述第一内电极图案和暴露的所述第二内电极图案的所述侧表面上形成第一侧边缘部和第二侧边缘部，以提供切割堆叠体，烧结所述切割堆叠体，以提供包括介电层以及内电极的陶瓷主体。所述第一侧边缘部和所述第二侧边缘部各自包括与相应侧边缘部的面向外的表面相邻的第一区域以及与在所述宽度方向上具有暴露的内电极的所述侧表面相邻的第二区域。所述第二区域中包括的介电晶粒的平均尺寸大于所述第一区域中包括的介电晶粒的平均尺寸。
根据本公开的另一方面，一种多层陶瓷电容器包括：陶瓷主体，包括彼此交替地堆叠的第一内电极和第二内电极，并且所述第一内电极与所述第二内电极之间设置有介电层；以及第一侧边缘部和第二侧边缘部，分别设置在所述陶瓷主体的相对的第一侧表面和第二侧表面上。所述第一内电极和所述第二内电极延伸到所述陶瓷主体的所述第一侧表面和所述第二侧表面中的每者。所述第一侧边缘部和所述第二侧边缘部各自包括面向所述陶瓷主体的相应的所述第一侧表面或所述第二侧表面并且沿着相应的所述第一侧表面或所述第二侧表面延伸的第二区域以及背离所述陶瓷主体的第一区域，并且所述第一侧边缘部和所述第二侧边缘部中的每者的所述第一区域的镁(Mg)的含量不同于所述第一侧边缘部和所述第二侧边缘部中的相应一者的所述第二区域的镁(Mg)的含量。
根据本公开的又一方面，一种多层陶瓷电容器包括：陶瓷主体，包括彼此交替地堆叠的第一内电极和第二内电极，并且所述第一内电极与所述第二内电极之间设置有介电层；以及第一侧边缘部和第二侧边缘部，分别设置在所述陶瓷主体的相对的第一侧表面和第二侧表面上。所述陶瓷主体包括：有效部，在所述有效部中，所述第一内电极和所述第二内电极交替地堆叠且所述介电层设置在所述第一内电极和所述第二内电极之间；以及上覆盖部和下覆盖部，包括电介质并且分别形成在所述陶瓷主体中的最上面的内电极上方和最下面的内电极下方，并且所述上覆盖部和所述下覆盖部各自包括面向所述有效部的相应的所述最上面的内电极或所述最下面的内电极并且沿着所述有效部的相应的所述最上面的内电极或所述最下面的内电极延伸的第二区域以及背离所述有效部的第一区域。所述上覆盖部和所述下覆盖部中的每者的所述第一区域中的介电晶粒的平均尺寸不同于所述上覆盖部和所述下覆盖部中的相应一者的所述第二区域中的介电晶粒的平均尺寸。
附图说明
通过下面结合附图进行的详细描述，将更加清楚地理解本公开的以上和其他方面、特征和优点，在附图中：
图1是示出根据本公开的实施例的多层陶瓷电容器的示意性透视图。
图2是示出图1的陶瓷主体和侧边缘部的透视图。
图3是示出图2的陶瓷主体的在烧结操作之前的陶瓷生片堆叠体的透视图。
图4是在A方向上观察时图2的侧视图。
图5是图4的区域B的放大图。
图6是根据本公开的另一实施例的在A方向上观察时图2的侧视图。
图7A至图7G是示意性地示出根据本公开的另一实施例的制造多层陶瓷电容器的方法的步骤的截面图和透视图。
图8是比较根据本公开的发明示例和比较示例的防潮可靠性测试的结果的一组曲线图。
具体实施方式
在下文中，将参照附图描述本公开的优选实施例。本公开的实施例可被修改为各种其他形式，并且本公开的范围不限于下面描述的实施例。还可提供本公开的实施例，以向本领域技术人员更加充分地描述本公开。因此，为了清楚起见，可夸大附图中的元件的形状和尺寸，并且在附图中，由相同附图标记表示的元件是相同元件。
图1是示出根据本公开的实施例的多层陶瓷电容器的示意性透视图。
图2是示出图1的陶瓷主体和侧边缘部的透视图。
图3是示出图2的陶瓷主体的在烧结操作之前的陶瓷生片堆叠体的透视图。
图4是在A方向上观察时图2的侧视图。
参照图1至图4，根据本实施例的多层陶瓷电容器100可包括陶瓷主体110以及设置在陶瓷主体110的一个或更多个外表面上的外电极131和132，多个内电极121和122设置在陶瓷主体110中。
陶瓷主体110可具有彼此相对的第一表面1和第二表面2、连接第一表面和第二表面并且彼此相对的第三表面3和第四表面4以及可对应于陶瓷主体110的上表面和下表面的第五表面5和第六表面6。
第一表面1和第二表面2可定义为陶瓷主体110的在宽度方向上彼此相对的表面，第三表面3和第四表面4可定义为在纵向或长度方向上彼此相对的表面，第五表面5和第六表面6可定义为在厚度方向上彼此相对的表面。
陶瓷主体110的形状没有特别限制，但可以是如附图中所示的矩形平行六面体形状。
设置在陶瓷主体110中的多个内电极121和122各自可具有暴露于陶瓷主体的第三表面3和第四表面4中的相应一者的一端。
内电极121和122可包括具有不同极性并且成对设置的第一内电极121和第二内电极122。
第一内电极121中的每个的一端可暴露于第三表面3，第二内电极122中的每个的一端可暴露于第四表面4。
第一内电极121的另一端和第二内电极122的另一端可形成为以规则的间隔分别与第四表面4和第三表面3间隔开。
第一外电极131可形成在陶瓷主体的第三表面3上，以电连接到第一内电极121。第二外电极132可形成在陶瓷主体的第四表面4上，以电连接到第二内电极122。
根据本公开的实施例的多层陶瓷电容器100可包括：多个内电极121和122，设置在陶瓷主体110中，暴露于第一表面1和第二表面2，并且各自具有暴露于第三表面3和第四表面4中的相应一者的一端；以及第一侧边缘部112和第二侧边缘部113，分别布置在陶瓷主体110的第一表面1和第二表面2上。
多个内电极121和122可形成在陶瓷主体110中。多个内电极121和122中的每者的端部可暴露于第一表面1和第二表面2(陶瓷主体110的在宽度方向上彼此相对的表面)，第一侧边缘部112和第二侧边缘部113可分别布置在第一表面1和第二表面2上以覆盖多个内电极121和122的暴露的端部。
第一侧边缘部112和第二侧边缘部113中的每者的平均厚度可大于或等于2μm且小于或等于15μm。
根据本公开的实施例，陶瓷主体110可包括其中堆叠有多个介电层111的堆叠体，第一侧边缘部112和第二侧边缘部113分别布置在堆叠体的两个侧表面上。多个介电层111可处于烧结状态，并且相邻介电层之间的边界可被一体化为不能够被辨认的程度。
陶瓷主体110的长度可对应于从陶瓷主体的第三表面3到第四表面4的距离。
介电层111的长度可对应于陶瓷主体的第三表面3与第四表面4之间的距离。
根据本公开的实施例，陶瓷主体的长度可为400μm至1400μm。具体地，陶瓷主体的长度可为400μm至800μm或600μm至1400μm。
内电极121和122可形成在介电层111上，并且内电极121和122可在单个介电层介于内电极121和122之间的情况下通过烧结工艺交替地堆叠在陶瓷主体110中。
参照图3，第一内电极121可形成在介电层111上。第一内电极121可不沿着介电层的整个纵向方向形成，或者可不沿着介电层的整个纵向方向延伸。例如，第一内电极121的一端可形成为与陶瓷主体110的第四表面4相距预定间隔，并且第一内电极121的另一端(与所述一端相对)可形成为延伸直到第三表面3并且暴露于第三表面3。
第一内电极121的暴露于陶瓷主体的第三表面3的端部可接触和连接到第一外电极131。
按照与第一内电极的方式不同的方式，第二内电极122的一端可形成为与第三表面3间隔开预定间隔，并且第二内电极122的另一端(与所述一端相对)可延伸到并暴露于第四表面4，以接触和连接到第二外电极132。
为了实现高电容多层陶瓷电容器，内电极121和122可交替地堆叠400层或更多层，但不限于此。
介电层111均可具有与第一内电极121的宽度相等的宽度。例如，第一内电极121可形成为延伸横跨介电层111的整个宽度方向。
根据本公开的实施例，介电层的宽度和内电极的宽度可为100μm至900μm，但不限于此。具体地，介电层的宽度和内电极的宽度可为100μm至500μm。
当陶瓷主体被小型化时，侧边缘部的厚度可能影响多层陶瓷电容器的电特性。根据本公开的实施例，侧边缘部的厚度可形成为15μm或更小，以改善小型化的多层陶瓷电容器的特性。
例如，由于侧边缘部可形成为具有15μm或更小的厚度，因此可通过最大程度地确保形成电容的内电极的叠置区域来实现高电容和小尺寸的多层陶瓷电容器。
陶瓷主体110可包括：有效部，用作对电容器的电容形成有贡献的部分；以及上覆盖部和下覆盖部，分别形成在有效部的上表面和下表面上，作为上边缘部和下边缘部。
有效部可通过重复地堆叠多个第一内电极121和多个第二内电极122且使介电层111介于第一内电极121与第二内电极122之间而形成。
除了上覆盖部和下覆盖部不包括内电极之外，上覆盖部和下覆盖部可具有与介电层111的材料和构造相同的材料和构造。
例如，上覆盖部和下覆盖部可包括陶瓷材料(例如，钛酸钡(BaTiO3)基陶瓷材料)，并且可分别设置在第一内电极121和第二内电极122中的最上面的内电极的上方和第一内电极121和第二内电极122中的最下面的内电极的下方。
上覆盖部和下覆盖部中的每者的厚度可为20μm或更小，但不限于此。
在本公开的实施例中，内电极和介电层可同时被切割，并且内电极的宽度和介电层的宽度可形成为相同。稍后将描述其更具体的细节。
介电层的宽度可形成为等于内电极的宽度。因此，内电极121和122的端部可从陶瓷主体110的在宽度方向上的第一表面1和第二表面2暴露。
第一侧边缘部112和第二侧边缘部113可分别形成在陶瓷主体110的两个侧表面上，内电极121和122的端部从所述两个侧表面暴露。
第一侧边缘部112和第二侧边缘部113中的每者的厚度可为15μm或更小。第一侧边缘部112和第二侧边缘部113中的每者的厚度越小，形成在陶瓷主体110中的内电极的叠置区域越大，并且由此获得的电容越高。
第一侧边缘部112的厚度和第二侧边缘部113的厚度没有特别限制，只要它们具有可防止从陶瓷主体110的侧表面暴露的内电极短路的厚度即可。例如，第一侧边缘部112和第二侧边缘部113中的每者的厚度可为2μm或更大。
当第一侧边缘部和第二侧边缘部中的每者的厚度小于2μm时，抵抗外部冲击的机械强度可能降低。当第一侧边缘部和第二侧边缘部中的每者的厚度超过15μm时，内电极的叠置区域可能相对减小，并且可能难以确保多层陶瓷电容器的高电容。
为了使多层陶瓷电容器的电容最大化，已考虑了使介电层纤薄化的方法、以相对高的密度堆叠纤薄化的介电层的方法、改善内电极的覆盖的方法等。
此外，已考虑了增大形成电容的内电极的叠置区域的方法。
为了增大内电极的叠置区域，可使没有形成内电极的边缘部的区域最小化。
具体地，当将多层陶瓷电容器小型化时，为了增大内电极的叠置区域，应使边缘部的区域最小化。
根据本实施例，其特征可在于：内电极在宽度方向上形成在整个介电层上，侧边缘部的厚度被设置为15μm或更小，并且内电极的叠置区域相对大。
通常，当介电层和内电极中的每者的厚度变得较薄时，介电层以相对高的密度堆叠。因此，可能频繁出现内电极短路的现象。此外，当内电极仅形成在介电层的一部分上时，可能出现由于陶瓷主体的不同部分中存在内电极和不存在内电极导致的台阶差，并且所述台阶差可能使绝缘电阻的寿命和可靠性劣化。
根据本实施例，即使当形成薄膜的内电极和介电层时，由于内电极可在宽度方向上形成在整个介电层上，因此内电极的叠置区域也变大，并且多层陶瓷电容器的电容也可增大。
此外，通过减小由于内电极导致的台阶差来提高绝缘电阻的寿命，能够提供具有改善的可靠性和优异的电容特性的多层陶瓷电容器。
图5是图4的区域B的放大图。
参照图5，第一侧边缘部112可被划分为与侧边缘部112的外侧表面相邻的第一区域112a以及与从陶瓷主体110的第一表面1暴露的内电极121和122相邻的第二区域112b，第二侧边缘部113可被划分为与侧边缘部113的外侧表面相邻的第一区域113a以及与从陶瓷主体110的第二表面2暴露的内电极121和122相邻的第二区域113b。第二区域112b和113b中包括的介电晶粒的尺寸d2可大于第一区域112a和113a中包括的介电晶粒的尺寸d1。
贯穿本说明书，对各个区域中的晶粒或颗粒的尺寸的提及可指的是晶粒或颗粒的平均尺寸。然而，更普遍地，对各个区域中的晶粒或颗粒的尺寸的提及可指的是各个区域中的晶粒或颗粒的中位数尺寸、晶粒或颗粒的最大尺寸或者晶粒或颗粒的最小尺寸。
布置在陶瓷主体110的第一表面1和第二表面2上的第一侧边缘部112和第二侧边缘部113可均被划分为具有不同尺寸的介电晶粒的两个区域。第二区域112b和113b中包括的介电晶粒的尺寸d2可调节为大于第一区域112a和113a中包括的介电晶粒的尺寸d1，以改善防潮可靠性。
具体地，侧边缘部的第二区域112b和113b(与从陶瓷主体110的第一表面1和第二表面2暴露的内电极121和122相邻)中包括的介电晶粒的尺寸d2可调节为大于第一区域112a和113a(与第一侧边缘部112的外侧表面和第二侧边缘部113的外侧表面相邻)中包括的介电晶粒的尺寸d1，以减少存在于侧边缘部的第二区域112b和113b(与从陶瓷主体110的第一表面1和第二表面2暴露的内电极121和122相邻)中的孔隙的数量或密度，并且改善防潮可靠性。
第一区域112a和113a中包括的介电晶粒的尺寸d1可调节为小于第二区域112b和113b中包括的介电晶粒的尺寸d2，以形成高韧性间隙片(high-toughness gap sheet)并且改善安装裂纹。
通常，在形成侧边缘部的操作中，可能在陶瓷主体和侧边缘部彼此接触的界面处产生大量或许多的孔隙，并且可导致可靠性的劣化。
此外，由于在陶瓷主体和侧边缘部彼此接触的界面处产生的孔隙，可能因外部的烧结致密度下降而导致防潮可靠性劣化。
根据本公开的实施例，侧边缘部的第二区域112b和113b(与暴露于陶瓷主体110的第一表面1和第二表面2的内电极121和122相邻)中包括的介电晶粒的尺寸d2可调节为大于第一区域112a和113a(与第一侧边缘部112的外侧表面和第二侧边缘部113的外侧表面相邻)中包括的介电晶粒的尺寸d1，以减少存在于侧边缘部的第二区域112b和113b(与暴露于陶瓷主体110的第一表面1和第二表面2的内电极121和122相邻)中的孔隙的数量或密度，并且改善防潮可靠性。
将侧边缘部的第二区域112b和113b(与暴露于陶瓷主体110的第一表面1和第二表面2的内电极121和122相邻)中包括的介电晶粒的尺寸d2调节为大于第一区域112a和113a(与第一侧边缘部112的外侧表面和第二侧边缘部113的外侧表面相邻)中包括的介电晶粒的尺寸d1的方法没有特别限制。例如，可通过调节将在形成第一区域112a和113a以及第二区域112b和113b的操作中引入的原料陶瓷粉末颗粒的尺寸来实现所述方法。
例如，可通过如下方式实现所述方法：将用作用于形成侧边缘部的与内电极121和122相邻的第二区域112b和113b的原材料的钛酸钡(BaTiO3)粉末颗粒的颗粒尺寸调节为大于用作用于形成与第一侧边缘部112的外侧表面和第二侧边缘部113的外侧表面相邻的第一区域112a和113a的原材料的钛酸钡(BaTiO3)粉末颗粒的颗粒尺寸。
尽管没有特别限制，但例如，作为用于形成侧边缘部的与内电极121和122相邻的第二区域112b和113b的原材料的钛酸钡(BaTiO3)粉末颗粒的颗粒尺寸可约为70nm，并且作为用于形成与第一侧边缘部112的外侧表面和第二侧边缘部113的外侧表面相邻的第一区域112a和113a的原材料的钛酸钡(BaTiO3)粉末颗粒的颗粒尺寸可约为40nm。
根据本公开的实施例，可控制将在形成第一区域112a和113a以及第二区域112b和113b的操作中引入的原料陶瓷粉末颗粒的尺寸。因此，在烧结操作之后，第一区域112a和113a中包括的介电晶粒的尺寸d1可大于或等于90nm且小于或等于410nm，并且/或者第二区域112b和113b中包括的介电晶粒的尺寸d2可大于或等于170nm且小于或等于700nm。
可通过测量从相应的区域中提取的介电晶粒的长轴和短轴上的长度来获得第一区域112a和113a以及第二区域112b和113b中包括的介电晶粒中的每个的尺寸，以计算介电晶粒的平均尺寸。
当假设介电晶粒的形状为椭圆形时，介电晶粒的长轴上的长度可对应于在作为介电晶粒的尺寸测量的各点之中具有最长距离的点处的介电晶粒的颗粒尺寸，并且介电晶粒的短轴上的长度可对应于在作为介电晶粒的尺寸测量的各点之中具有最短距离的点处的介电晶粒的颗粒尺寸。
可选地，本公开特征在于：可通过计算从第二区域112b和113b以及第一区域112a和113a中的每个区域中提取的介电晶粒中的每个的最大长度和最小长度、以及每个区域中的介电晶粒尺寸的平均值，来确认第二区域112b和113b中包括的介电晶粒的尺寸d2被调节为大于第一区域112a和113a中包括的介电晶粒的尺寸d1。
在下面的表1中，报告了多个晶粒中的每个的长轴长度、短轴长度以及长轴长度和短轴长度的平均值，并且报告了每个区域中的介电晶粒尺寸的最大值、最小值和平均值。针对每个区域单独地提供报告的长度，并且报告的长度可对应于第一区域112a和113a(外侧)中包括的介电晶粒的尺寸d1以及第二区域112b和113b(内侧)中包括的介电晶粒的尺寸d2。
[表1]
Figure BDA0002530737480000101
Figure BDA0002530737480000111
根据本公开的实施例，分别设置在陶瓷主体110的相对侧表面上的第一侧边缘部112和第二侧边缘部113可分别被划分为具有不同成分的两个区域，并且可使第一侧边缘部112的不同区域中包括的镁(Mg)的含量不同、第二侧边缘部113的不同区域中包括的镁(Mg)的含量不同，以改善第一侧边缘部112和第二侧边缘部113的致密度，并且改善防潮性。应理解的是，在本发明中，在相同基准下(例如，基于相同体积或者基于两者各自的主成分)比较两者的含量。
具体地，第一侧边缘部112和第二侧边缘部113的第二区域112b和113b的镁(Mg)的含量可大于第一侧边缘部112和第二侧边缘部113的第一区域112a和113a的镁(Mg)的含量。因此，可提高第一侧边缘部112和第二侧边缘部113的第二区域112b和113b的致密度，以改善防潮性。
具体地，可降低第一侧边缘部112的与第一侧边缘部112的外侧表面相邻的第一区域112a和第二侧边缘部113的与第二侧边缘部113的外侧表面相邻的第一区域113a的镁(Mg)的含量，以改善安装裂纹的缺陷。
在制造多层陶瓷电容器100的工艺中，可通过使用不同介电成分形成侧边缘部的第一区域和第二区域，来执行将第二区域112b和113b中包括的镁(Mg)的含量调节为大于第一区域112a和113a中包括的镁(Mg)的含量的方法。
例如，在用于形成第一侧边缘部和第二侧边缘部的介电成分中，可增大用于形成第二区域的介电成分中包括的镁(Mg)的含量，以将第二区域112b和113b中包括的镁(Mg)的含量调节为大于第一区域112a和113a中包括的镁(Mg)的含量。
因此，可提高侧边缘部112和113的第二区域112b和113b的致密度，以改善防潮性，可减弱集中在内电极端部中的电场，并且可防止可作为多层陶瓷电容器的主要缺陷之一的绝缘击穿，以改善多层陶瓷电容器的可靠性。
根据本公开的实施例，第一侧边缘部的第二区域112b和第二侧边缘部的第二区域113b中包括的镁(Mg)的含量可基于第二区域112b和113b中包括的100mol的钛(Ti)为大于或等于10mol且小于或等于30mol。
第一侧边缘部的第二区域112b和第二侧边缘部的第二区域113b中包括的镁(Mg)的含量可控制为基于第二区域112b和113b中包括的100mol的钛(Ti)为大于或等于10mol且小于或等于30mol，以提高击穿电压(BDV)并且改善防潮性。
当第一侧边缘部的第二区域112b和第二侧边缘部的第二区域113b中包括的镁(Mg)的含量基于第二区域112b和113b中包括的100mol的钛(Ti)为小于10mol时，在陶瓷主体和侧边缘部彼此接触的界面处产生的孔隙中的氧化物层的形成可能不足，从而使击穿电压(BDV)降低，并且使短路故障增多。
当第一侧边缘部的第二区域112b和第二侧边缘部的第二区域113b中包括的镁(Mg)的含量基于第二区域112b和113b中包括的100mol的钛(Ti)超过30mol时，烧结特性可能会劣化，从而导致可靠性劣化的问题。
根据本公开的实施例，非常小的多层陶瓷电容器的特征可在于：介电层111的厚度为0.4μm或更小，并且内电极121和122中的每个的厚度可为0.4μm或更小。
如在本公开的实施例中，当应用介电层111的厚度为0.4μm或更小并且内电极121和122中的每个的厚度为0.4μm或更小的薄膜时，器件的可靠性会受到在陶瓷主体和侧边缘部彼此接触的界面处产生的孔隙的显著影响。
例如，在常规多层陶瓷电容器的情况下，即使当不调节多层陶瓷电容器中包括的侧边缘部中的每者的介电晶粒的尺寸时，也不会存在很大的可靠性方面的问题。
在应用薄膜的介电层和内电极的产品中(如在本公开的实施例中)，应控制侧边缘部中的每者的各个区域中包括的介电晶粒的尺寸，以防止BDV和可靠性由于在陶瓷主体和侧边缘部彼此接触的界面处产生的孔隙而降低。
例如，在本公开的实施例中，在介电层111以及第一内电极121和第二内电极122中的每个的厚度为0.4μm或更小的薄膜的情况下，侧边缘部的第二区域112b和113b(与从陶瓷主体110的第一表面1和第二表面2暴露的内电极121和122相邻)中包括的介电晶粒的尺寸d2可调节为大于第一区域112a和113a(与第一侧边缘部112的外侧表面和第二侧边缘部113的外侧表面相邻)中包括的介电晶粒的尺寸d1，以减少存在于侧边缘部的第二区域112b和113b(与暴露于陶瓷主体110的第一表面1和第二表面2的内电极121和122相邻)中的孔隙的数量或密度(例如，使得第二区域112b和113b相较于第一区域112a和113a具有少的孔隙或低的孔隙密度)，并且改善防潮可靠性。
在这种情况下，可理解为以下概念：薄膜不仅限于其中介电层111以及第一内电极121和第二内电极122中的每个的厚度为0.4μm或更小的器件，而是更普遍地包括其中介电层和内电极比常规产品的介电层和内电极薄的器件。
第一区域112a和113a的厚度t1a可为12μm或更小，第二区域112b和113b的厚度t1b可为3μm或更小，但不限于此。此外，第二区域112b和113b的厚度t1b可为第一侧边缘部112或第二侧边缘部113的总厚度(t1＝t1a+t1b)的20％或更小。
参照图4，第一侧边缘部或第二侧边缘部的与多个内电极121和122之中的设置在最外围处的内电极(例如，最上面的内电极或最下面的内电极)的端部接触的区域的厚度t2相对于第一侧边缘部或第二侧边缘部的与多个内电极121和122之中的设置在中央部分(例如，堆叠方向上的中央部分)中的内电极的端部接触的区域的厚度t1的比可为1.0或更小。
第一侧边缘部或第二侧边缘部的与设置在最外围处的内电极的端部接触的区域的厚度t2相对于第一侧边缘部或第二侧边缘部的与设置在中央部分中的内电极的端部接触的区域的厚度t1的比的下限没有特别限制，但优选为0.9或更大。
根据本公开的实施例，与现有技术不同，由于第一侧边缘部或第二侧边缘部可通过将陶瓷生片附着到陶瓷主体的侧表面而形成，因此，无论第一侧边缘部或第二侧边缘部的位置如何，第一侧边缘部或第二侧边缘部的厚度都可保持恒定。
例如，在现有技术中，由于侧边缘部可通过涂覆或印刷陶瓷浆料来形成，因此侧边缘部的厚度可根据位置而变化很大。
具体地，在常规情况下，第一侧边缘部或第二侧边缘部的与设置在陶瓷主体的中央部分中的内电极的端部接触的区域的厚度可能形成为比靠近陶瓷主体的边缘的外周部分中的其他区域的厚度厚。
例如，在常规情况下，第一侧边缘部或第二侧边缘部的与设置在最外围处的内电极的端部接触的区域的厚度相对于第一侧边缘部或第二侧边缘部的与设置在中央部分中的内电极的端部接触的区域的厚度的比可能会小于0.9，并且可能会具有相对大的偏差。
在侧边缘部具有这样的相对大的厚度偏差(例如，所述两个区域的厚度的比小于0.9)的常规情况下，为了确保侧边缘部的最小厚度具有足够的厚度，可能需要侧边缘部是厚的。因此，在具有相同尺寸的多层陶瓷电容器中由侧边缘部占据的部分可能会相对大，因此可能会无法充分确保电容形成部的尺寸以确保相对高的电容。
在本公开的实施例中，由于第一侧边缘部112的平均厚度和第二侧边缘部113的平均厚度可大于或等于2μm且小于或等于15μm(例如，可大于或等于2μm且小于或等于10μm)，并且第一侧边缘部或第二侧边缘部的与多个内电极121和122之中的设置在最外围处的内电极的端部接触的区域的厚度t2相对于第一侧边缘部或第二侧边缘部的与多个内电极121和122之中的设置在中央部分中的内电极的端部接触的区域的厚度t1的比可大于或等于0.9且小于或等于1.0，因此侧边缘部的厚度可相对薄并且厚度偏差可相对小，以确保相对大尺寸的电容形成部。
结果，可实现高电容多层陶瓷电容器。
参照图4，第一侧边缘部或第二侧边缘部的与陶瓷主体110的边缘(例如，上边缘或下边缘)接触的区域的厚度t3相对于第一侧边缘部或第二侧边缘部的与多个内电极121和122之中的设置在中央部分中的内电极的端部接触的区域的厚度t1的比可为1.0或更小。
第一侧边缘部或第二侧边缘部的与陶瓷主体110的边缘接触的区域的厚度t3相对于第一侧边缘部或第二侧边缘部的与设置在中央部分中的内电极的端部接触的区域的厚度t1的比的下限优选为0.9或更大。
因为这种特征，所以侧边缘部在每个区域中的厚度偏差可相对小，以确保相对大尺寸的电容形成部。因此可实现高电容多层陶瓷电容器。
图6是根据本公开的另一实施例的在A方向上观察时图2的侧视图。
参照图6，在根据本公开的另一实施例的多层陶瓷电容器中，覆盖部114和115可被划分为与陶瓷主体110的第五表面5和第六表面6(例如，陶瓷主体110的外表面)相邻的第一区域114a和115a以及与内电极121和122相邻的第二区域114b和115b。在这种情况下，第二区域114b和115b中包括的介电晶粒的尺寸可大于第一区域114a和115a中包括的介电晶粒的尺寸。
覆盖部114和115可包括形成在有效部的上表面上的上覆盖部114和形成在有效部的下表面上的下覆盖部115。
上覆盖部114可被划分为与陶瓷主体110的第五表面5相邻的第一区域114a以及与包括第一内电极121和第二内电极122的有效部相邻的第二区域114b，下覆盖部115可被划分为与陶瓷主体110的第六表面6相邻的第一区域115a以及与包括第一内电极121和第二内电极122的有效部相邻的第二区域115b。
上覆盖部114和下覆盖部115可被划分为具有不同尺寸的介电晶粒的两个区域。可将第二区域114b和115b中包括的介电晶粒的尺寸调节为大于第一区域114a和115a中包括的介电晶粒的尺寸，以改善防潮可靠性。
具体地，与内电极121和122相邻的第二区域114b和115b中包括的介电晶粒的尺寸可调节为大于与陶瓷主体110的第五表面5和第六表面6相邻的第一区域114a和115a中包括的介电晶粒的尺寸，以减少存在于与内电极121和122相邻的第二区域114b和115b中的孔隙的数量或密度，并且改善防潮可靠性。
将与内电极121和122相邻的第二区域114b和115b中包括的介电晶粒的尺寸调节为大于与陶瓷主体110的第五表面5和第六表面6相邻的第一区域114a和115a中包括的介电晶粒的尺寸的方法没有特别限制。例如，可通过调节将在形成第一区域114a和115a以及第二区域114b和115b的操作中引入的原料陶瓷粉末颗粒的尺寸来实现所述方法。
例如，可通过如下方式实现所述方法：将用作用于形成与内电极121和122相邻的第二区域114b和115b的原材料的钛酸钡(BaTiO3)粉末颗粒的颗粒尺寸调节为大于用作用于形成与陶瓷主体110的第五表面5和第六表面6相邻的第一区域114a和115a的原材料的钛酸钡(BaTiO3)粉末颗粒的颗粒尺寸。
尽管没有特别限制，但例如，用作用于形成与内电极121和122相邻的第二区域114b和115b的原材料的钛酸钡(BaTiO3)粉末颗粒的颗粒尺寸可约为70nm，并且用作用于形成与陶瓷主体110的第五表面5和第六表面6相邻的第一区域114a和115a的原材料的钛酸钡(BaTiO3)粉末颗粒的颗粒尺寸可约为40nm。
根据本公开的实施例，可控制将在形成第一区域114a和115a以及第二区域114b和115b的操作中引入的原料陶瓷粉末颗粒的尺寸。因此，在烧结操作之后，第一区域114a和115a中包括的介电晶粒的尺寸可大于或等于90nm且小于或等于410nm，并且/或者第二区域114b和115b中包括的介电晶粒的尺寸可大于或等于170nm且小于或等于700nm。
介电晶粒的尺寸可按照与如上所述的用于测量侧边缘部中包括的介电晶粒的尺寸的方法相同的方式测量。
在上覆盖部114和下覆盖部115中，第二区域114b和115b中包括的镁(Mg)的含量可大于第一区域114a和115a中包括的镁(Mg)的含量。
陶瓷主体110的上覆盖部114和下覆盖部115可被划分为具有不同成分的两个区域，并且可使所述区域中包括的镁(Mg)含量彼此不同，以改善上覆盖部114和下覆盖部115的致密度，并且改善防潮性。
上覆盖部114和下覆盖部115的第二区域114b和115b的镁(Mg)的含量可大于上覆盖部114和下覆盖部115的第一区域114a和115a的镁(Mg)的含量。因此，可提高上覆盖部114的第二区域114b和下覆盖部115的第二区域115b的致密度，以改善防潮性。
上覆盖部114的第二区域114b和下覆盖部115的第二区域115b中的镁(Mg)的含量可基于上覆盖部114的第二区域114b和下覆盖部115的第二区域115b中包括的100mol的钛(Ti)大于或等于10mol且小于或等于30mol。
上覆盖部114的第二区域114b和下覆盖部115的第二区域115b中包括的镁(Mg)的含量可控制为基于上覆盖部114的第二区域114b和下覆盖部115的第二区域115b中包括的100mol的钛(Ti)大于或等于10mol且小于或等于30mol，以改善防潮性。
图7A至图7G是示意性地示出根据本公开的另一实施例的制造多层陶瓷电容器的方法的步骤的截面图和透视图。
根据本公开的另一实施例，一种制造多层陶瓷电容器的方法包括：制备均具有以预定间隔形成的多个第一内电极图案的多个第一陶瓷生片和均具有以预定间隔形成的多个第二内电极图案的多个第二陶瓷生片；通过将第一陶瓷生片和第二陶瓷生片交替地堆叠为使第一内电极图案和第二内电极图案叠置来形成陶瓷生片堆叠体；切割陶瓷生片堆叠体，以使第一内电极图案的端部和第二内电极图案的端部暴露于宽度方向上的侧表面；在第一内电极图案的暴露端部和第二内电极图案的暴露端部上形成第一侧边缘部和第二侧边缘部，以提供切割堆叠体；以及烧结切割堆叠体，以提供包括介电层以及第一内电极和第二内电极的陶瓷主体，其中，第一侧边缘部和第二侧边缘部均包括与所述第一侧边缘部和所述第二侧边缘部中的相应一者的外侧表面相邻的第一区域以及与内电极的暴露端部相邻的第二区域，其中，第二区域中包括的介电晶粒的平均尺寸大于第一区域中包括的介电晶粒的平均尺寸。
在下文中，将描述根据本公开的另一实施例的制造多层陶瓷电容器的方法。
如图7A中所示，可在陶瓷生片211上以预定间隔形成多个条形第一内电极图案221。多个条形第一内电极图案221可形成为彼此平行。通常，可形成多个这样的具有第一内电极图案221的陶瓷生片211。
陶瓷生片211可利用包括陶瓷粉末颗粒、有机溶剂和有机粘合剂的陶瓷膏形成。
陶瓷粉末颗粒可以是具有高介电常数的材料，但不限于此。其示例可包括钛酸钡(BaTiO3)基材料、铅复合钙钛矿基材料、钛酸锶(SrTiO3)基材料等，并且优选可使用钛酸钡(BaTiO3)基粉末颗粒。当烧结陶瓷生片211时，可形成构成陶瓷主体110的介电层111。
条形第一内电极图案221可通过包含导电金属的内电极膏形成。导电金属可以是镍(Ni)、铜(Cu)、钯(Pd)或它们的合金，但不限于此。
在陶瓷生片211上形成条形第一内电极图案221的方法没有特别限制，但可通过诸如丝网印刷法或凹版印刷法的印刷方法形成。
此外，尽管未示出，但可在另一陶瓷生片211上类似地以预定间隔形成多个条形第二内电极图案222。通常，可形成多个这样的具有第二内电极图案222的陶瓷生片211。
在下文中，其上形成有第一内电极图案221的陶瓷生片可被称作第一陶瓷生片，其上形成有第二内电极图案222的陶瓷生片可被称作第二陶瓷生片。
接着，如图7B中所示，可将多个第一陶瓷生片和多个第二陶瓷生片交替地堆叠为使条形第一内电极图案221和条形第二内电极图案222交替地堆叠。
条形第一内电极图案221可成为第一内电极121，条形第二内电极图案222可成为第二内电极122。
根据本公开的另一实施例，第一陶瓷生片和第二陶瓷生片中的每者的厚度td可为0.6μm或更小，并且第一内电极图案和第二内电极图案中的每者的厚度te可为0.5μm或更小。
由于本公开可被用于形成介电层的厚度为0.4μm或更小且内电极的厚度为0.4μm或更小的超小高电容多层陶瓷电容器，因此第一陶瓷生片和第二陶瓷生片中的每者的厚度td可为0.6μm或更小，并且第一内电极图案和第二内电极图案中的每者的厚度te可为0.5μm或更小。
图7C是示出根据本公开的实施例的交替地堆叠有第一陶瓷生片和第二陶瓷生片的陶瓷生片堆叠体220的截面图，图7D是示出交替地堆叠有第一陶瓷生片和第二陶瓷生片的陶瓷生片堆叠体220的透视图。
参照图7C和图7D，其上印刷有多个平行的条形第一内电极图案221的第一陶瓷生片和其上印刷有多个平行的条形第二内电极图案222的第二陶瓷生片可彼此交替地堆叠。
具体地，可将第一陶瓷生片和第二陶瓷生片堆叠为：使印刷在第一陶瓷生片上的条形第一内电极图案221的中央部分与印刷在第二陶瓷生片上的条形第二内电极图案222之间的空间(间隔)彼此叠置，并且使印刷在第一陶瓷生片上的条形第一内电极图案221之间的空间(间隔)与印刷在第二陶瓷生片上的条形第二内电极图案222的中央部分彼此叠置。
接着，如图7D中所示，可跨越多个条形第一内电极图案221和多个条形第二内电极图案222切割陶瓷生片堆叠体220。例如，可沿着彼此正交的切割线C1-C1和C2-C2切割陶瓷生片堆叠体220以形成多个堆叠体210。
具体地，条形第一内电极图案221和条形第二内电极图案222可被划分为在纵向方向上(沿着切割线C1-C1)被切割并且具有恒定宽度的多个内电极。在这种情况下，堆叠的陶瓷生片也可与内电极图案一起被切割。因此，介电层可形成为具有与内电极的宽度相同的宽度。
还可沿着切割线C2-C2按照单个陶瓷主体的尺寸进行切割。例如，可在形成第一侧边缘部和第二侧边缘部之前通过沿着切割线C2-C2将棒形堆叠体切割为单个陶瓷主体的尺寸来形成多个堆叠体210。
例如，通过沿着具有预定间隔、与第一内电极之间的间隔对齐并且与第二内电极的中央部分对齐的线C2-C2进行切割，可将棒形堆叠体切割以进行划分。因此，第一内电极中的每个的一端和第二内电极中的每个的一端可沿着堆叠体210的相对的端表面上的切割面暴露。
之后，可在堆叠体210的第一侧表面上形成第一侧边缘部，可在堆叠体210的第二侧表面上形成第二侧边缘部。
接着，如图7E中所示，可在堆叠体210的第一侧表面上形成第一侧边缘部的第二区域212b。
具体地，在形成第一侧边缘部的第二区域212b的方法中，可将用于侧表面的陶瓷生片设置在橡胶材料的冲压弹性材料300上。
接着，堆叠体210可旋转90度，使得堆叠体210的第一侧表面面向用于侧表面的陶瓷生片，然后，可将堆叠体210紧密地压靠在用于侧表面的陶瓷生片上。
当将堆叠体210压靠在用于侧表面的陶瓷生片上以将用于侧表面的陶瓷生片转印到堆叠体210时，由于利用橡胶材料形成的冲压弹性材料300的弹性，可将用于侧表面的陶瓷生片形成为直到堆叠体210的侧边缘部，并且可切割剩余部分。
因此，如图7F中所示，可在堆叠体210的第一侧表面上形成第一侧边缘部的第二区域212b。
之后，可旋转堆叠体210，以在堆叠体210的第二侧表面上形成第二侧边缘部的第二区域。
接着，如图7G中所示，可在堆叠体210的第一侧表面上形成第一侧边缘部的第一区域212a。
在堆叠体210的第一侧表面上形成第一侧边缘部的第一区域212a的方法可与如上所述的在堆叠体210的第一侧表面上形成第一侧边缘部的第二区域212b的方法相同。另外，虽然未示出，但在堆叠体210的第二侧表面上形成第二侧边缘部的第一区域和第二区域的方法可与如上所述的在堆叠体210的第一侧表面上形成第一侧边缘部的第二区域212b的方法相同。
接着，可焙烧和烧结在堆叠体210的两个侧表面上具有第一侧边缘部和第二侧边缘部的堆叠体，以形成包括介电层以及第一内电极和第二内电极的陶瓷主体。
之后，可在陶瓷主体的使第一内电极从其暴露的第三侧表面上和陶瓷主体的使第二内电极从其暴露的第四侧表面上分别形成外电极。
根据本公开的另一实施例，用于侧表面的陶瓷生片可相对薄并且厚度偏差可相对小，以确保相对大尺寸的电容形成部。
具体地，在烧结操作之后，由于第一侧边缘部112的平均厚度和第二侧边缘部113的平均厚度可大于或等于2μm且小于或等于15μm，因此第一侧边缘部112的厚度偏差和第二侧边缘部113的厚度偏差可相对小。
结果，可实现高电容多层陶瓷电容器。
为了避免重复，这里将省略与本公开的上述实施例的特征相同的特征的描述。
在下文中，将参照试验示例更详细地描述本公开，这样的试验示例可用于提供本公开的具体理解，并且本公开不受试验示例限制。
试验示例
根据本公开的实施例，提供了比较示例和发明示例，在比较示例中，形成常规侧边缘部，在发明示例中，形成包括具有不同尺寸的介电晶粒的第一区域和第二区域的侧边缘部。
如在以上发明示例和对比示例中，通过将用于侧表面的陶瓷生片分别附着到生片的使内电极在宽度方向上从其暴露的电极暴露部分以形成侧边缘部，来形成陶瓷生片堆叠体。
通过在使片的变形最小化的条件下对其施加恒定温度和恒定压力，将用于侧表面的陶瓷生片附着到陶瓷生片堆叠体的两个侧表面，来制备具有0603尺寸(长×宽×高：0.6mm×0.3mm×0.3mm)的多层陶瓷电容器生片。
使由此制备的多层陶瓷电容器生片在氮气气氛下且在400℃或更低的温度下经受焙烧处理，在1200℃或更低的烧结温度以及0.5％或更低的H2浓度的条件下进行烧结以制备多层陶瓷电容器样品，并且确认多层陶瓷电容器样品的与电特性有关的缺陷(诸如，绝缘电阻(IR))、防潮性以及外观缺陷等。
图8是比较根据本公开的发明示例和比较示例的防潮可靠性测试的结果的曲线图。
图8的(a)部分示出了使用常规多层陶瓷电容器结构的比较示例，在比较示例中，侧边缘部的不同区域中包括的介电晶粒的尺寸不存在差异，图8的(b)部分示出了发明示例，在发明示例中，在侧边缘部112和113中，第二区域112b和113b中包括的介电晶粒的尺寸d2大于第一区域112a和113a中包括的介电晶粒的尺寸d1。
可以看出，比较示例具有防潮可靠性的问题，并且发明示例具有优异的防潮可靠性。
根据本公开的实施例，第一侧边缘部和第二侧边缘部可被划分为与所述第一侧边缘部和所述第二侧边缘部中的每者的外侧表面相邻的第一区域以及与在陶瓷主体的第一表面和第二表面上暴露的内电极相邻的第二区域，其中，第二区域中包括的介电晶粒的尺寸大于第一区域中包括的介电晶粒的尺寸，从而改善防潮可靠性。
此外，由于可将第一区域中包括的介电晶粒的尺寸控制为小于第二区域中包括的介电晶粒的尺寸，因此可形成高韧性间隙片，并且可改善安装裂纹。
此外，可调节侧边缘部的与陶瓷主体的在宽度方向上的侧表面相邻的区域中包括的镁(Mg)的含量，以改善防潮可靠性。
覆盖部可被划分为与陶瓷主体的外表面相邻的第一区域以及与多个内电极之中的最上面的内电极或最下面的内电极相邻的第二区域，并且可调节第一区域和第二区域中包括的介电晶粒的尺寸和镁(Mg)的含量，以改善防潮可靠性。
虽然上面已经示出和描述了示例实施例，但是对于本领域技术人员将显而易见的是，在不脱离本公开的如由所附的权利要求限定的范围的情况下，可做出变型和改变。

Claims (29)

1.一种多层陶瓷电容器，包括：
陶瓷主体，包括介电层，并且包括彼此相对的第一表面和第二表面、连接所述第一表面和所述第二表面且彼此相对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面且彼此相对的第五表面和第六表面，所述陶瓷主体还包括设置在所述陶瓷主体中的多个内电极，所述多个内电极均暴露于所述第一表面和所述第二表面并且各自暴露于所述第三表面或所述第四表面；以及
第一侧边缘部和第二侧边缘部，分别布置在所述陶瓷主体的所述第一表面和所述第二表面上，
其中，所述第一侧边缘部和所述第二侧边缘部各自包括与相应的侧边缘部的面向外的侧表面相邻的第一区域以及与暴露于所述陶瓷主体的所述第一表面和所述第二表面的所述内电极相邻的第二区域，其中，所述第二区域中包括的介电晶粒的平均尺寸大于所述第一区域中包括的介电晶粒的平均尺寸。
2.根据权利要求1所述的多层陶瓷电容器，其中，所述第一区域中包括的介电晶粒的尺寸大于或等于90nm且小于或等于410nm，并且所述第二区域中包括的介电晶粒的尺寸大于或等于170nm且小于或等于700nm。
3.根据权利要求1所述的多层陶瓷电容器，其中，所述第一区域中包括的介电晶粒的尺寸大于或等于90nm且小于或等于410nm。
4.根据权利要求1所述的多层陶瓷电容器，其中，所述第二区域中包括的介电晶粒的尺寸大于或等于170nm且小于或等于700nm。
5.根据权利要求1所述的多层陶瓷电容器，其中，所述第二区域中包括的镁的含量大于所述第一区域中包括的镁的含量。
6.根据权利要求5所述的多层陶瓷电容器，其中，所述第一侧边缘部和所述第二侧边缘部中的每者的所述第二区域中包括的镁的含量基于相应所述第二区域中包括的100mol的钛为大于或等于10mol且小于或等于30mol。
7.根据权利要求1所述的多层陶瓷电容器，其中，所述陶瓷主体包括：有效部，在所述有效部中，所述多个内电极被布置为彼此面对且所述介电层介于所述内电极之间以形成电容；以及覆盖部，形成在所述陶瓷主体中的最上面的内电极上方和最下面的内电极下方，并且
所述覆盖部各自包括与所述陶瓷主体的所述第五表面或所述第六表面相邻的第一区域以及与所述最上面的内电极或所述最下面的内电极相邻的第二区域，其中，所述覆盖部中的每者的所述第二区域中包括的介电晶粒的平均尺寸大于所述覆盖部中的相应一者的所述第一区域中包括的介电晶粒的平均尺寸。
8.根据权利要求7所述的多层陶瓷电容器，其中，所述覆盖部中的每者的所述第二区域中包括的镁的含量大于所述覆盖部中的相应一者的所述第一区域中包括的镁的含量。
9.根据权利要求1所述的多层陶瓷电容器，其中，所述介电层中的每个介电层的厚度为0.4μm或更小，并且所述内电极中的每个内电极的厚度为0.4μm或更小。
10.根据权利要求1所述的多层陶瓷电容器，其中，所述第一区域的厚度为12μm或更小，并且所述第二区域的厚度为3μm或更小。
11.根据权利要求1所述的多层陶瓷电容器，其中，每个相应侧边缘部的所述第二区域的厚度是所述相应侧边缘部的总厚度的20％或更小。
12.根据权利要求1所述的多层陶瓷电容器，其中，所述第二区域中的孔隙的密度低于所述第一区域中的孔隙的密度。
13.一种制造多层陶瓷电容器的方法，包括：
制备均具有以预定间隔形成的多个第一内电极图案的多个第一陶瓷生片和均具有以预定间隔形成的多个第二内电极图案的多个第二陶瓷生片；
通过将所述第一陶瓷生片和所述第二陶瓷生片交替地堆叠为使所述第一内电极图案和所述第二内电极图案在厚度方向上交替地布置而形成陶瓷生片堆叠体；
切割所述陶瓷生片堆叠体，以使所述第一内电极图案和所述第二内电极图案暴露于在宽度方向上的侧表面；
在具有暴露的所述第一内电极图案和暴露的所述第二内电极图案的所述侧表面上形成第一侧边缘部和第二侧边缘部，以提供切割堆叠体；以及
烧结所述切割堆叠体，以提供包括介电层以及内电极的陶瓷主体，
其中，所述第一侧边缘部和所述第二侧边缘部各自包括与相应侧边缘部的面向外的表面相邻的第一区域以及与在所述宽度方向上具有暴露的内电极的所述侧表面相邻的第二区域，其中，所述第二区域中包括的介电晶粒的平均尺寸大于所述第一区域中包括的介电晶粒的平均尺寸。
14.根据权利要求13所述的方法，其中，所述第一区域中包括的介电晶粒的平均尺寸大于或等于90nm且小于或等于410nm，并且所述第二区域中包括的介电晶粒的平均尺寸大于或等于170nm且小于或等于700nm。
15.根据权利要求13所述的方法，其中，所述第二区域中包括的镁的含量大于所述第一区域中包括的镁的含量。
16.根据权利要求15所述的方法，其中，所述第一侧边缘部和所述第二侧边缘部中的每者的所述第二区域中包括的镁的含量基于相应所述第二区域中包括的100mol的钛为大于或等于10mol且小于或等于30mol。
17.根据权利要求13所述的方法，其中，所述陶瓷主体包括：有效部，在所述有效部中，多个所述内电极被布置为彼此面对且所述介电层介于所述内电极之间以形成电容；以及覆盖部，形成在所述陶瓷主体中的最上面的内电极上方和最下面的内电极下方，并且
所述覆盖部各自包括与所述陶瓷主体的上表面或下表面相邻的第一区域以及与所述最上面的内电极或所述最下面的内电极相邻的第二区域，其中，所述覆盖部中的每者的所述第二区域中包括的介电晶粒的平均尺寸大于所述覆盖部中的相应一者的所述第一区域中包括的介电晶粒的平均尺寸。
18.根据权利要求17所述的方法，其中，所述覆盖部中的每者的所述第二区域中包括的镁的含量大于所述覆盖部中的相应一者的所述第一区域中包括的镁的含量。
19.根据权利要求13所述的方法，其中，所述介电层中的每个介电层的厚度为0.4μm或更小，并且所述内电极中的每个内电极的厚度为0.4μm或更小。
20.根据权利要求13所述的方法，其中，所述第一区域的厚度为12μm或更小，并且所述第二区域的厚度为3μm或更小。
21.一种多层陶瓷电容器，包括：
陶瓷主体，包括彼此交替地堆叠的第一内电极和第二内电极，并且所述第一内电极与所述第二内电极之间设置有介电层；以及
第一侧边缘部和第二侧边缘部，分别设置在所述陶瓷主体的相对的第一侧表面和第二侧表面上，
其中，所述第一内电极和所述第二内电极延伸到所述陶瓷主体的所述第一侧表面和所述第二侧表面中的每者，
所述第一侧边缘部和所述第二侧边缘部各自包括面向所述陶瓷主体的相应的所述第一侧表面或所述第二侧表面并且沿着相应的所述第一侧表面或所述第二侧表面延伸的第二区域以及背离所述陶瓷主体的第一区域，并且
所述第二区域中包括的镁的含量大于所述第一区域中包括的镁的含量。
22.根据权利要求21所述的多层陶瓷电容器，其中，所述第二区域中包括的镁的含量基于所述第二区域中包括的100mol的钛为大于或等于10mol且小于或等于30mol。
23.根据权利要求21所述的多层陶瓷电容器，其中，所述第二区域中的介电晶粒的平均尺寸大于所述第一区域中的介电晶粒的平均尺寸。
24.根据权利要求21所述的多层陶瓷电容器，其中，比t2/t1大于或等于0.9且小于或等于1.0，其中，t2为在邻近最上面的内电极或最下面的内电极处与所述第一侧表面正交地测量的所述第一侧边缘部的所述第一区域和所述第二区域的总厚度，t1为在邻近中央内电极处与所述第一侧表面正交地测量的所述第一侧边缘部的所述第一区域和所述第二区域的总厚度。
25.根据权利要求24所述的多层陶瓷电容器，其中，所述第一区域的厚度为12μm或更小，并且所述第二区域的厚度为3μm或更小。
26.一种多层陶瓷电容器，包括：
陶瓷主体，包括彼此交替地堆叠的第一内电极和第二内电极，并且所述第一内电极与所述第二内电极之间设置有介电层；以及
第一侧边缘部和第二侧边缘部，分别设置在所述陶瓷主体的相对的第一侧表面和第二侧表面上，
其中，所述陶瓷主体包括：有效部，在所述有效部中，所述第一内电极和所述第二内电极交替地堆叠且所述介电层设置在所述第一内电极和所述第二内电极之间；以及上覆盖部和下覆盖部，包括电介质，并且分别形成在所述陶瓷主体中的最上面的内电极上方和最下面的内电极下方，
所述上覆盖部和所述下覆盖部各自包括面向所述有效部的相应的所述最上面的内电极或所述最下面的内电极并且沿着所述有效部的相应的所述最上面的内电极或所述最下面的内电极延伸的第二区域以及背离所述有效部的第一区域，并且
所述第二区域中包括的介电晶粒的平均尺寸大于所述第一区域中包括的介电晶粒的平均尺寸。
27.根据权利要求26所述的多层陶瓷电容器，其中，所述第二区域中包括的镁的含量大于所述第一区域中包括的镁的含量。
28.根据权利要求26所述的多层陶瓷电容器，其中，所述上覆盖部和所述下覆盖部中的每者的所述第一区域的镁的含量不同于所述上覆盖部和所述下覆盖部中的相应一者的所述第二区域的镁的含量。
29.根据权利要求28所述的多层陶瓷电容器，其中，所述第二区域中包括的镁的含量基于所述第二区域中包括的100mol的钛为大于或等于10mol且小于或等于30mol。
CN202010517722.XA 2019-06-21 2020-06-09 多层陶瓷电容器及制造多层陶瓷电容器的方法 Active CN112117126B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0073887 2019-06-21
KR1020190073887A KR20190116113A (ko) 2019-06-21 2019-06-21 적층 세라믹 커패시터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN112117126A true CN112117126A (zh) 2020-12-22
CN112117126B CN112117126B (zh) 2023-02-17

Family

ID=68171843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010517722.XA Active CN112117126B (zh) 2019-06-21 2020-06-09 多层陶瓷电容器及制造多层陶瓷电容器的方法

Country Status (4)

Country Link
US (2) US11610739B2 (zh)
JP (2) JP7176167B2 (zh)
KR (1) KR20190116113A (zh)
CN (1) CN112117126B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185698A (zh) * 2019-07-01 2021-01-05 三星电机株式会社 多层陶瓷电容器及制造多层陶瓷电容器的方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11276526B2 (en) * 2018-08-29 2022-03-15 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
KR20190116113A (ko) * 2019-06-21 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2021174821A (ja) * 2020-04-22 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174829A (ja) * 2020-04-22 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174838A (ja) 2020-04-23 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
KR20220059150A (ko) * 2020-11-02 2022-05-10 삼성전기주식회사 적층형 커패시터
KR20220067994A (ko) * 2020-11-18 2022-05-25 삼성전기주식회사 적층형 전자 부품
KR20220081633A (ko) * 2020-12-09 2022-06-16 삼성전기주식회사 적층형 전자 부품 및 유전체 조성물
US11961681B2 (en) * 2020-12-28 2024-04-16 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor including internal electrodes having pores on ends thereof and board having the same mounted thereon
JP2022114084A (ja) * 2021-01-26 2022-08-05 株式会社村田製作所 積層セラミックコンデンサ
JP2022125694A (ja) * 2021-02-17 2022-08-29 株式会社村田製作所 積層セラミックコンデンサ
KR20230090738A (ko) * 2021-12-15 2023-06-22 삼성전기주식회사 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751092A (zh) * 2011-04-18 2012-10-24 太阳诱电株式会社 叠层陶瓷电容器
CN103227049A (zh) * 2012-01-31 2013-07-31 三星电机株式会社 多层陶瓷电子元件及其制造方法
US20150340155A1 (en) * 2014-05-21 2015-11-26 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP2017147429A (ja) * 2016-02-18 2017-08-24 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
CN107799306A (zh) * 2016-08-30 2018-03-13 太阳诱电株式会社 层叠陶瓷电容器及其制造方法
CN108573811A (zh) * 2017-03-08 2018-09-25 太阳诱电株式会社 层叠陶瓷电容器及其制造方法
CN109326442A (zh) * 2017-07-26 2019-02-12 太阳诱电株式会社 多层陶瓷电容器及其制造方法
JP2019079977A (ja) * 2017-10-26 2019-05-23 太陽誘電株式会社 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2915796B1 (fr) 2007-05-03 2009-06-12 Siemens Vdo Automotive Sas Dispositif de suppression du phenomene d'interferences entre zones de detection capacitives d'un capteur
KR101120004B1 (ko) 2009-06-19 2012-02-22 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품
KR102145315B1 (ko) 2015-01-06 2020-08-18 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP6370744B2 (ja) 2015-06-24 2018-08-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6500801B2 (ja) 2016-02-18 2019-04-17 株式会社村田製作所 電子部品の製造方法
US10020117B2 (en) * 2016-02-18 2018-07-10 Taiyo Yuden Co., Ltd. Multi-layer ceramic capacitor and method of producing the same
JP7044465B2 (ja) 2016-12-26 2022-03-30 太陽誘電株式会社 積層セラミックコンデンサ
KR102141217B1 (ko) * 2018-07-26 2020-08-04 삼성전기주식회사 적층 세라믹 커패시터
KR102497972B1 (ko) * 2018-08-09 2023-02-09 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102543977B1 (ko) * 2018-08-09 2023-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102495669B1 (ko) * 2018-08-10 2023-02-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2020035788A (ja) 2018-08-27 2020-03-05 株式会社村田製作所 電子部品
KR102121580B1 (ko) * 2018-10-02 2020-06-10 삼성전기주식회사 적층 세라믹 커패시터
KR20190116113A (ko) * 2019-06-21 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190116119A (ko) * 2019-07-01 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20220063555A (ko) * 2020-11-10 2022-05-17 삼성전기주식회사 적층 세라믹 커패시터

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751092A (zh) * 2011-04-18 2012-10-24 太阳诱电株式会社 叠层陶瓷电容器
US20140376152A1 (en) * 2011-04-18 2014-12-25 Taiyo Yuden Co., Ltd. Laminated ceramic capacitor
CN103227049A (zh) * 2012-01-31 2013-07-31 三星电机株式会社 多层陶瓷电子元件及其制造方法
US20130194715A1 (en) * 2012-01-31 2013-08-01 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and method of manufacturing the same
US20150340155A1 (en) * 2014-05-21 2015-11-26 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP2017147429A (ja) * 2016-02-18 2017-08-24 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
CN107799306A (zh) * 2016-08-30 2018-03-13 太阳诱电株式会社 层叠陶瓷电容器及其制造方法
CN108573811A (zh) * 2017-03-08 2018-09-25 太阳诱电株式会社 层叠陶瓷电容器及其制造方法
CN109326442A (zh) * 2017-07-26 2019-02-12 太阳诱电株式会社 多层陶瓷电容器及其制造方法
JP2019079977A (ja) * 2017-10-26 2019-05-23 太陽誘電株式会社 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185698A (zh) * 2019-07-01 2021-01-05 三星电机株式会社 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN112185698B (zh) * 2019-07-01 2022-11-18 三星电机株式会社 多层陶瓷电容器及制造多层陶瓷电容器的方法

Also Published As

Publication number Publication date
JP7176167B2 (ja) 2022-11-22
US11610739B2 (en) 2023-03-21
US20200402717A1 (en) 2020-12-24
US20230170150A1 (en) 2023-06-01
JP2021002645A (ja) 2021-01-07
JP2022116273A (ja) 2022-08-09
CN112117126B (zh) 2023-02-17
KR20190116113A (ko) 2019-10-14
US11923149B2 (en) 2024-03-05

Similar Documents

Publication Publication Date Title
CN112117126B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN112185698B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
KR101474138B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
CN110828169B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN112563026B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
JP7283675B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR20230040972A (ko) 적층 세라믹 커패시터 및 그 제조 방법
US20150103468A1 (en) Multilayer ceramic electronic component and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant