JP2019079977A - 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 - Google Patents
積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 Download PDFInfo
- Publication number
- JP2019079977A JP2019079977A JP2017206830A JP2017206830A JP2019079977A JP 2019079977 A JP2019079977 A JP 2019079977A JP 2017206830 A JP2017206830 A JP 2017206830A JP 2017206830 A JP2017206830 A JP 2017206830A JP 2019079977 A JP2019079977 A JP 2019079977A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic capacitor
- ceramic
- multilayer ceramic
- laminated
- internal electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000919 ceramic Substances 0.000 claims abstract description 142
- 239000000463 material Substances 0.000 claims abstract description 24
- 239000010953 base metal Substances 0.000 claims abstract description 22
- 238000005520 cutting process Methods 0.000 claims description 32
- 239000012634 fragment Substances 0.000 claims description 28
- 238000010304 firing Methods 0.000 claims description 24
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 19
- 239000011777 magnesium Substances 0.000 claims description 10
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 9
- 229910052749 magnesium Inorganic materials 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000005336 cracking Methods 0.000 abstract description 9
- 230000000052 comparative effect Effects 0.000 description 14
- 238000000034 method Methods 0.000 description 13
- 238000005245 sintering Methods 0.000 description 7
- 238000003475 lamination Methods 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 238000003892 spreading Methods 0.000 description 4
- 229910010293 ceramic material Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- WEUCVIBPSSMHJG-UHFFFAOYSA-N calcium titanate Chemical compound [O-2].[O-2].[O-2].[Ca+2].[Ti+4] WEUCVIBPSSMHJG-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- DJOYTAUERRJRAT-UHFFFAOYSA-N 2-(n-methyl-4-nitroanilino)acetonitrile Chemical compound N#CCN(C)C1=CC=C([N+]([O-])=O)C=C1 DJOYTAUERRJRAT-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- DQBAOWPVHRWLJC-UHFFFAOYSA-N barium(2+);dioxido(oxo)zirconium Chemical compound [Ba+2].[O-][Zr]([O-])=O DQBAOWPVHRWLJC-UHFFFAOYSA-N 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 230000002706 hydrostatic effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
- H01G4/0085—Fried electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
【課題】サイドマージン部の接合界面でのクラックや剥離を防止することが可能な積層セラミックコンデンサ及びその製造方法を提供する。【解決手段】本発明の一形態に係る積層セラミックコンデンサは、積層部と、サイドマージン部と、接合部とを具備する。上記積層部は、第１方向に積層された複数のセラミック層と、卑金属材料を主成分とし上記複数のセラミック層の間に配置された複数の内部電極と、を有する。上記サイドマージン部は、セラミックを主成分とし、上記第１方向に直交する第２方向から上記積層部を覆う。上記接合部は、上記積層部と上記サイドマージン部との間に配置され、上記複数のセラミック層の上記第１方向の平均寸法の５０％以上となる上記第１方向の最大寸法を有し、上記卑金属材料を含む酸化物で構成される。【選択図】図４
Description
本発明は、サイドマージン部を備えた積層セラミックコンデンサに関する。
積層セラミックコンデンサの製造方法において内部電極の周囲を保護するサイドマージン部を設ける技術が知られている。例えば、特許文献１に記載の積層セラミックコンデンサでは、側面に内部電極が露出した積層部を作製し、この積層部の側面にサイドマージン部としてのセラミック側面層が設けられる。
特許文献１のように積層部の側面にサイドマージン部（セラミック側面層）を設ける場合、焼成中において、金属材料からなる内部電極とサイドマージン部で焼結挙動が異なり、積層部とサイドマージン部との間に相互に離間する方向の応力が発生する。このため、サイドマージン部の接合界面でクラックや剥離が発生しやすく、このような不具合を防止できる技術が求められる。
以上のような事情に鑑み、本発明の目的は、サイドマージン部の接合界面でのクラックや剥離を防止することが可能な積層セラミックコンデンサ及びその製造方法を提供することにある。
上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサは、積層部と、サイドマージン部と、接合部とを具備する。
上記積層部は、第１方向に積層された複数のセラミック層と、卑金属材料を主成分とし上記複数のセラミック層の間に配置された複数の内部電極と、を有する。
上記サイドマージン部は、セラミックを主成分とし、上記第１方向に直交する第２方向から上記積層部を覆う。
上記接合部は、上記積層部と上記サイドマージン部との間に配置され、上記複数のセラミック層の上記第１方向の平均寸法の５０％以上となる上記第１方向の最大寸法を有し、上記卑金属材料を含む酸化物で構成される。
上記積層部は、第１方向に積層された複数のセラミック層と、卑金属材料を主成分とし上記複数のセラミック層の間に配置された複数の内部電極と、を有する。
上記サイドマージン部は、セラミックを主成分とし、上記第１方向に直交する第２方向から上記積層部を覆う。
上記接合部は、上記積層部と上記サイドマージン部との間に配置され、上記複数のセラミック層の上記第１方向の平均寸法の５０％以上となる上記第１方向の最大寸法を有し、上記卑金属材料を含む酸化物で構成される。
積層セラミックコンデンサの焼成中、卑金属材料で形成された内部電極は数百℃で焼結し始め、それに伴って第２方向に収縮する。一方、数百℃の段階では、セラミックスで構成されたセラミック層とサイドマージン部は未焼結の状態であり、収縮は起こらない。このため、内部電極を有する積層部とサイドマージン部との間に相互に離間する方向の応力が発生する。
一方、接合部は、内部電極が焼結し始める数百℃で卑金属材料を含んだ酸化物として生成され始め、未焼成のセラミックスよりも高い強度を有する。そこで、積層部とサイドマージン部との間に上記接合部を設けることで、応力が発生するこれらの接合界面に強度の高い構成を配置することができ、応力に対して耐性を発揮することができる。
一方、接合部は、内部電極が焼結し始める数百℃で卑金属材料を含んだ酸化物として生成され始め、未焼成のセラミックスよりも高い強度を有する。そこで、積層部とサイドマージン部との間に上記接合部を設けることで、応力が発生するこれらの接合界面に強度の高い構成を配置することができ、応力に対して耐性を発揮することができる。
また、未焼結のセラミックス同士であるセラミック層とサイドマージン部との接合よりも、酸化物化した卑金属材料とセラミックスとの接合の方が接合強度が高い。このため、接合部により、積層部とサイドマージン部との間の接合強度を高めることができ、応力が発生した場合にも接合界面におけるクラックや剥離を防止することができる。
さらに、接合部は、複数のセラミック層の上記第１方向の平均寸法の５０％以上となる上記第１方向の最大寸法を有する。これにより、サイドマージン部の接合界面において、酸化物で構成された領域が第１方向に延びるように配置され、接合界面における酸化物領域の面積を十分に確保することができる。したがって、上述の作用効果を十分に発揮することができ、接合界面におけるクラックや剥離を効果的に防止することができる。
上記接合部は、上記酸化物で構成された複数の断片を含み、
上記複数の断片のうち少なくとも一つの断片の上記第１方向の最大寸法が、上記複数のセラミック層の上記第１方向の平均寸法の５０％以上であってもよい。
上記接合部が複数の断片を含むことで、サイドマージン部の接合界面における接合部の面積をより大きくすることができる。
上記複数の断片のうち少なくとも一つの断片の上記第１方向の最大寸法が、上記複数のセラミック層の上記第１方向の平均寸法の５０％以上であってもよい。
上記接合部が複数の断片を含むことで、サイドマージン部の接合界面における接合部の面積をより大きくすることができる。
上記接合部は、上記複数の内部電極のうち隣接する内部電極の少なくとも一方から離間して配置されてもよい。
これにより、接合部の酸化が十分でなかった場合にも、内部電極と接続することによるショートの発生を防止することができる。
これにより、接合部の酸化が十分でなかった場合にも、内部電極と接続することによるショートの発生を防止することができる。
上記複数のセラミック層の上記第１方向の平均寸法は、０．５μｍ以下であってもよい。
一般に、セラミック層の第１方向の寸法（厚さ）が薄くなるに従い、相対的に内部電極の厚さが厚くなり、焼成時により大きな応力が発生することとなる。この場合でも、上記接合部を設けることで、接合界面におけるクラックや剥離を効果的に防止することができる。
一般に、セラミック層の第１方向の寸法（厚さ）が薄くなるに従い、相対的に内部電極の厚さが厚くなり、焼成時により大きな応力が発生することとなる。この場合でも、上記接合部を設けることで、接合界面におけるクラックや剥離を効果的に防止することができる。
上記卑金属材料は、具体的にはニッケルであってもよい。
また、上記酸化物は、マグネシウムを含んでいてもよい。
これにより、より安定的に酸化物を形成することができ、接合部の絶縁性を高め、内部電極と接続することによるショートの発生を防止することができる。
これにより、より安定的に酸化物を形成することができ、接合部の絶縁性を高め、内部電極と接続することによるショートの発生を防止することができる。
さらに、上記内部電極は、上記第２方向の端部に形成され上記酸化物で構成された電極酸化領域を含んでいてもよい。
これにより、サイドマージン部の接合界面において、酸化物で構成された領域が第１方向と交差する第３方向にも延びる。したがって、酸化物領域の面積をより大きくすることができ、クラックや剥離の発生をより効果的に防止できる。
これにより、サイドマージン部の接合界面において、酸化物で構成された領域が第１方向と交差する第３方向にも延びる。したがって、酸化物領域の面積をより大きくすることができ、クラックや剥離の発生をより効果的に防止できる。
本発明の他の形態に係る積層セラミックコンデンサの製造方法では、第１方向に積層された複数のセラミックシートと、上記複数のセラミックシートの間に配置された複数の内部電極と、を有する積層シートが準備される。
上記積層シートを切断することにより、上記複数の内部電極の端部が露出する側面であって、上記複数の内部電極のうち少なくとも一つの内部電極の端部が上記第１方向に展延された展延部を含む上記側面を有する積層チップが作製される。
上記積層チップの上記側面にサイドマージン部を設けることによりセラミック素体が作製される。
上記セラミック素体を焼成し、かつ上記展延部を酸化させることで、上記複数のセラミックシートが焼成された複数のセラミック層の上記第１方向の平均寸法の５０％以上となる上記第１方向の最大寸法を有する接合部が形成される。
上記積層シートを切断することにより、上記複数の内部電極の端部が露出する側面であって、上記複数の内部電極のうち少なくとも一つの内部電極の端部が上記第１方向に展延された展延部を含む上記側面を有する積層チップが作製される。
上記積層チップの上記側面にサイドマージン部を設けることによりセラミック素体が作製される。
上記セラミック素体を焼成し、かつ上記展延部を酸化させることで、上記複数のセラミックシートが焼成された複数のセラミック層の上記第１方向の平均寸法の５０％以上となる上記第１方向の最大寸法を有する接合部が形成される。
上記構成では、切断工程において内部電極を展延させ、かつ焼成工程において上記展延部を酸化させることで、上記接合部を備えたセラミックコンデンサを容易に製造することができる。
以上のように、本発明によれば、サイドマージン部の接合界面でのクラックや剥離を防止することが可能な積層セラミックコンデンサ及びその製造方法を提供することができる。
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。
［積層セラミックコンデンサ１０の基本構成］
図１〜３は、本発明の一実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ−Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ−Ｂ'線に沿った断面図である。
図１〜３は、本発明の一実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ−Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ−Ｂ'線に沿った断面図である。
積層セラミックコンデンサ１０は、セラミック素体１１と、第１外部電極１４と、第２外部電極１５と、を具備する。セラミック素体１１は、典型的には、Ｘ軸方向を向いた２つの端面と、Ｙ軸方向を向いた２つの側面と、Ｚ軸方向を向いた２つの主面と、を有する。セラミック素体１１の各面を接続する稜部は面取りされている。
なお、セラミック素体１１の形状は、上記のものに限定されない。つまり、セラミック素体１１は、図１〜３に示すような直方体形状でなくてもよい。例えば、セラミック素体１１の各面は曲面であってもよく、セラミック素体１１は全体として丸みを帯びた形状であってもよい。
外部電極１４，１５は、セラミック素体１１のＸ軸方向両端面を覆い、Ｘ軸方向両端面に接続する４つの面（２つの主面及び２つの側面）に延出している。これにより、外部電極１４，１５のいずれにおいても、Ｘ−Ｚ平面に平行な断面及びＸ−Ｙ平面に平行な断面の形状がＵ字状となっている。
セラミック素体１１は、積層部１６と、サイドマージン部１７と、を有する。サイドマージン部１７は、積層部１６のＹ軸方向を向いた両側面の全領域をそれぞれ覆っている。
積層部１６は、容量形成部１９と、カバー部２０と、を有する。カバー部２０は、容量形成部１９のＺ軸方向上下面をそれぞれ覆っている。容量形成部１９は、複数のセラミック層２１と、複数の第１内部電極１２と、複数の第２内部電極１３と、を有する。カバー部２０には、内部電極１２，１３が設けられていない。
内部電極１２，１３は、Ｚ軸方向に積層された複数のセラミック層２１の間に、Ｚ軸方向に沿って交互に配置されている。第１内部電極１２は、第１外部電極１４に接続され、第２外部電極１５から離間している。第２内部電極１３は、第２外部電極１５に接続され、第１外部電極１４から離間している。
内部電極１２，１３は、卑金属を主成分として構成され、積層セラミックコンデンサ１０の内部電極として機能する。内部電極１２，１３を構成する卑金属としては、典型的にはニッケル（Ｎｉ）が挙げられ、それ以外に、銅（Ｃｕ）等が挙げられる。
このように、セラミック素体１１では、容量形成部１９における外部電極１４，１５が設けられたＸ軸方向両端面以外の面がサイドマージン部１７及びカバー部２０によって覆われている。サイドマージン部１７及びカバー部２０は、主に、容量形成部１９の周囲を保護し、内部電極１２，１３の絶縁性を確保する機能を有する。
容量形成部１９における内部電極１２，１３間のセラミック層２１は、誘電体セラミックスによって形成されている。積層セラミックコンデンサ１０では、容量形成部１９における容量を大きくするために、セラミック層２１を構成する誘電体セラミックスとして高誘電率のものが用いられる。
より具体的に、積層セラミックコンデンサ１０では、セラミック層２１を構成する高誘電率の誘電体セラミックスとして、チタン酸バリウム（ＢａＴｉＯ３）系材料の多結晶体、つまりバリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の多結晶体を用いる。これにより、積層セラミックコンデンサ１０では大容量が得られる。
なお、セラミック層２１は、チタン酸ストロンチウム（ＳｒＴｉＯ３）系、チタン酸カルシウム（ＣａＴｉＯ３）系、チタン酸マグネシウム（ＭｇＴｉＯ３）系、ジルコン酸カルシウム（ＣａＺｒＯ３）系、チタン酸ジルコン酸カルシウム（Ｃａ（Ｚｒ，Ｔｉ）Ｏ３）系、ジルコン酸バリウム（ＢａＺｒＯ３）系、酸化チタン（ＴｉＯ２）系などで構成してもよい。
サイドマージン部１７及びカバー部２０も、誘電体セラミックスによって形成されている。サイドマージン部１７及びカバー部２０を形成する材料は、絶縁性セラミックスであればよいが、セラミック層２１と同様の誘電体セラミックスを用いることによりセラミック素体１１における内部応力が抑制される。
上記の構成により、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間に電圧が印加されると、第１内部電極１２と第２内部電極１３との間の複数のセラミック層２１に電圧が加わる。これにより、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間の電圧に応じた電荷が蓄えられる。
なお、本実施形態に係る積層セラミックコンデンサ１０の基本構成は、図１〜３に示す構成に限定されず、適宜変更可能である。例えば、内部電極１２，１３の枚数やセラミック層２１の厚さは、積層セラミックコンデンサ１０に求められるサイズや性能に応じて、適宜決定可能である。
［積層セラミックコンデンサ１０の詳細構成］
積層セラミックコンデンサ１０のセラミック素体１１は、例えば未焼成の積層部１６の側面に未焼成のサイドマージン部１７が接合され、焼成されることで製造される。焼成工程において、内部電極１２，１３を構成する金属材料と誘電体セラミックスとの焼結温度が異なることから、積層部１６とサイドマージン部１７との間の接合界面で応力が集中し、クラックや剥離等の発生が懸念される。したがって、これらの間の接合強度の確保が非常に重要になる。
積層セラミックコンデンサ１０のセラミック素体１１は、例えば未焼成の積層部１６の側面に未焼成のサイドマージン部１７が接合され、焼成されることで製造される。焼成工程において、内部電極１２，１３を構成する金属材料と誘電体セラミックスとの焼結温度が異なることから、積層部１６とサイドマージン部１７との間の接合界面で応力が集中し、クラックや剥離等の発生が懸念される。したがって、これらの間の接合強度の確保が非常に重要になる。
そこで、積層セラミックコンデンサ１０は、積層部１６とサイドマージン部１７との間の接合強度を確保するため、接合部２２を備えることを特徴とする。以下、図４及び図５を用いて接合部２２の構成について説明する。
図４は、積層セラミックコンデンサ１０の図３の一点鎖線で囲んだ領域Ｓを拡大して示す部分断面図である。図５は、積層部１６のサイドマージン部１７と接合される側面（Ｙ軸方向側面）を拡大して模式的に示す部分断面図である。
図４及び図５に示すように、接合部２２は、積層部１６とサイドマージン部１７との間に配置される。接合部２２は、本実施形態において複数の断片２２ａを含む。本実施形態の断片２２ａは、Ｚ軸方向に略平行な直線上に並んで配置されている。各断片２２ａは、略同一の形状で構成されるが、異なる形状でもよい。
本実施形態において、接合部２２は、隣接する内部電極１２，１３の一方から離間して配置されており、各断片２２ａが、隣接する内部電極１２，１３の一方から延出して構成される。すなわち、断片２２ａの一方の端部２２１が内部電極１２，１３の一方の内部電極と接続され、当該内部電極のＹ軸方向先端部からＺ軸方向下方に延びるように構成される。接合部２２の他方の端部２２２は、内部電極と離間している。なお、全ての断片２２ａが隣接する内部電極１２，１３の一方から延出していなくてもよく、後述するように、いずれかの断片２２ａが隣接する内部電極１２，１３の双方から離間していてもよい。これにより、接合部２２の絶縁性が不十分な場合であっても、接合部２２による内部電極１２，１３間のショートの発生を防止することができる。
接合部２２の複数の断片２２ａのうち、少なくとも一つの断片２２ａは、Ｚ軸方向の最大寸法（最大長さＴ２）が複数のセラミック層２１のＺ軸方向の平均寸法（平均厚さＴ１）の５０％以上１００％未満で構成される。接合部２２の最大長さＴ２とは、各断片２２ａにおける端部２２１，２２２間のＺ軸方向の寸法のうち、最も大きい寸法をいう。つまり、最大長さＴ２は、複数の断片２２ａのうちＺ軸方向の寸法が最も長い断片２２ａの寸法である。本実施形態において、断片２２ａの一方の端部２２１は内部電極１２，１３と接続されているが、この場合の最大長さＴ２は、内部電極１２，１３のＹ軸方向端部におけるＺ軸方向下端から断片２２ａの他方の端部２２２までのＺ軸方向の寸法をいうものとする。
なお、セラミック層２１の平均厚さＴ１は、セラミック層２１の複数箇所において測定された厚さの平均値として求めることができる。セラミック層２１の厚さを測定する位置や数は任意に決定可能である。以下、図６を参照しながら、セラミック層２１の平均厚さＴの測定方法の一例について説明する。
図６は、走査型電子顕微鏡によって１２．６μｍ×８．３５μｍの視野で観察したセラミック素体１１の断面の微細組織を示す図である。この視野内の６層のセラミック層２１について、２μｍの等間隔の矢印で示された５箇所の厚さを測定する。そして、得られた３０箇所の厚さの平均値を平均厚さＴ１とすることができる。
積層セラミックコンデンサ１０では、セラミック層２１が薄く構成され、例えばセラミック層２１の平均厚さＴ１は０．５μｍ以下である。一般に、セラミック層が薄い積層セラミックコンデンサでは、積層セラミックコンデンサの大容量化や小型化、薄型化に有利になる一方で、サイドマージン部のクラックや剥離が発生しやすい。しかし、接合部２２を備えた積層セラミックコンデンサ１０では、セラミック層２１の平均厚さＴ１が０．５μｍ以下であっても、後述するようにクラックや剥離の発生を効果的に防止することができる。本実施形態によれば、積層セラミックコンデンサ１０の大容量化や小型化、薄型化と、歩留まり向上の効果とを両立させることができる。
接合部２２は、内部電極１２，１３の主成分であるニッケル等の卑金属材料の酸化物により構成され、絶縁性を有する。これにより、セラミック層２１の平均厚さＴ１が薄くなった場合でも、接合部２２によるショートの発生をより確実に抑制することができる。また接合部２２は、ニッケルに加えてマグネシウム（Ｍｇ）を含んでおり、マグネシウムを含むニッケル複合酸化物で構成されてもよい。
さらに、本実施形態の内部電極１２，１３は、積層部１６の側面近傍にあるＹ軸方向の端部に、導電性を有さない電極酸化領域１２ａ，１３ａを有する。電極酸化領域１２ａ，１３ａは、接合部２２と同一の材料で構成される。すなわち電極酸化領域１２ａ，１３ａは、内部電極１２，１３の主成分であるニッケル等の卑金属材料の酸化物により構成される。当該酸化物は、マグネシウムを含むニッケル複合酸化物でもよい。
この構成により、積層部１６とサイドマージン部１７との接合界面には、卑金属材料の酸化物で構成された接合部２２の各断片２２ａ及び電極酸化領域１２ａ，１３ａが配置される。すなわち、上記接合界面には、電極酸化領域１２ａ，１３ａが層状に配置されることに加え、Ｚ軸方向に延びる接合部２２が配置される。したがって、酸化物で構成された酸化領域が層状に限局化せず、ＺＸ平面内に広がって配置される。
つまり、接合部２２を設けることで、上記接合界面における酸化領域の面積を増加させることができ、積層セラミックコンデンサ１０の焼結過程において、積層部１６とサイドマージン部１７の接合強度を高めることができる。以下、「積層セラミックコンデンサ１０の製造方法」において詳細に説明する。
［積層セラミックコンデンサ１０の製造方法］
図７は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図８〜１４は、積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図７に沿って、図８〜１４を適宜参照しながら説明する。
図７は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図８〜１４は、積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図７に沿って、図８〜１４を適宜参照しながら説明する。
（ステップＳ０１：セラミックシート準備）
ステップＳ０１では、容量形成部１９を形成するための第１セラミックシート１０１及び第２セラミックシート１０２と、カバー部２０を形成するための第３セラミックシート１０３と、を準備する。セラミックシート１０１，１０２，１０３は、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。
ステップＳ０１では、容量形成部１９を形成するための第１セラミックシート１０１及び第２セラミックシート１０２と、カバー部２０を形成するための第３セラミックシート１０３と、を準備する。セラミックシート１０１，１０２，１０３は、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。
セラミックシート１０１，１０２，１０３は、例えば、ロールコーターやドクターブレードなどを用いてシート状に成形される。セラミックシート１０１，１０２の厚さは、焼成後の容量形成部１９におけるセラミック層２１の平均厚さＴ１が０．５μｍ以下となるように調整される。セラミックシート１０３の厚さは適宜調整可能である。
図８は、セラミックシート１０１，１０２，１０３の平面図である。この段階では、セラミックシート１０１，１０２，１０３が、個片化されていない大判のシートとして構成される。図８には、各積層セラミックコンデンサ１０ごとに個片化する際の切断線Ｌｘ，Ｌｙが示されている。切断線ＬｘはＸ軸に平行であり、切断線ＬｙはＹ軸に平行である。
図８に示すように、第１セラミックシート１０１には第１内部電極１２に対応する未焼成の第１内部電極１１２が形成され、第２セラミックシート１０２には第２内部電極１３に対応する未焼成の第２内部電極１１３が形成されている。なお、カバー部２０に対応する第３セラミックシート１０３には内部電極が形成されていない。
内部電極１１２，１１３は、任意の導電性ペーストをセラミックシート１０１，１０２に塗布することによって形成することができる。導電性ペーストの塗布方法は、公知の技術から任意に選択可能である。例えば、導電性ペーストの塗布には、スクリーン印刷法やグラビア印刷法を用いることができる。
内部電極１１２，１１３には、切断線Ｌｙに沿ったＸ軸方向の隙間が、切断線Ｌｙ１本置きに形成されている。第１内部電極１１２の隙間と第２内部電極１１３の隙間とはＸ軸方向に互い違いに配置されている。つまり、第１内部電極１１２の隙間を通る切断線Ｌｙと第２内部電極１１３の隙間を通る切断線Ｌｙとが交互に並んでいる。
（ステップＳ０２：積層）
ステップＳ０２では、ステップＳ０１で準備したセラミックシート１０１，１０２，１０３を、図９に示すように積層することにより積層シート１０４を作製する。積層シート１０４では、容量形成部１９に対応する第１セラミックシート１０１及び第２セラミックシート１０２がＺ軸方向に交互に積層されている。
ステップＳ０２では、ステップＳ０１で準備したセラミックシート１０１，１０２，１０３を、図９に示すように積層することにより積層シート１０４を作製する。積層シート１０４では、容量形成部１９に対応する第１セラミックシート１０１及び第２セラミックシート１０２がＺ軸方向に交互に積層されている。
また、積層シート１０４では、交互に積層されたセラミックシート１０１，１０２のＺ軸方向上下面にカバー部２０に対応する第３セラミックシート１０３が積層される。なお、図９に示す例では、第３セラミックシート１０３がそれぞれ３枚ずつ積層されているが、第３セラミックシート１０３の枚数は適宜変更可能である。
積層シート１０４は、セラミックシート１０１，１０２，１０３を圧着することにより一体化される。セラミックシート１０１，１０２，１０３の圧着には、例えば、静水圧加圧や一軸加圧などを用いることが好ましい。これにより、積層シート１０４を高密度化することが可能である。
（ステップＳ０３：切断）
ステップＳ０３では、ステップＳ０２で得られた積層シート１０４を、図１０に示すように切断線Ｌｘ，Ｌｙに沿って切断することにより、未焼成の積層チップ１１６を作製する。積層チップ１１６は、焼成後の積層部１６に対応する。積層シート１０４の切断には、例えば、押し切り刃や回転刃などを用いることができる。
ステップＳ０３では、ステップＳ０２で得られた積層シート１０４を、図１０に示すように切断線Ｌｘ，Ｌｙに沿って切断することにより、未焼成の積層チップ１１６を作製する。積層チップ１１６は、焼成後の積層部１６に対応する。積層シート１０４の切断には、例えば、押し切り刃や回転刃などを用いることができる。
より詳細に、積層シート１０４は、保持部材Ｃによって保持された状態で、切断線Ｌｘ，Ｌｙに沿って切断される。これにより、積層シート１０４が個片化され、積層チップ１１６が得られる。このとき、保持部材Ｃは切断されておらず、各積層チップ１１６は保持部材Ｃによって接続されている。
図１１は、ステップＳ０３のプロセスを示す積層シート１０４の断面図である。ここでは、押し切り刃Ｂを備える切断装置を用いて積層シート１０４を切断する例について説明する。
まず、図１１（Ａ）に示すように、Ｚ軸方向下方に向けられた押し切り刃Ｂを積層シート１０４のＺ軸方向上方に配置させる。
次に、図１１（Ｂ）に示すように、押し切り刃Ｂが保持部材Ｃに到達するまで、押し切り刃ＢをＺ軸方向下方に移動させて、積層シート１０４を切断する。このとき、保持部材Ｃには押し切り刃Ｂを貫通させず、保持部材Ｃが切断されないようにする。
そして、図１１（Ｃ）に示すように、押し切り刃ＢをＺ軸方向上方に移動させて、積層シート１０４から押し切り刃Ｂを引き抜く。
次に、図１１（Ｂ）に示すように、押し切り刃Ｂが保持部材Ｃに到達するまで、押し切り刃ＢをＺ軸方向下方に移動させて、積層シート１０４を切断する。このとき、保持部材Ｃには押し切り刃Ｂを貫通させず、保持部材Ｃが切断されないようにする。
そして、図１１（Ｃ）に示すように、押し切り刃ＢをＺ軸方向上方に移動させて、積層シート１０４から押し切り刃Ｂを引き抜く。
これにより、積層シート１０４が複数の積層チップ１１６に個片化される。このとき、保持部材Ｃは、切断されずに、各積層チップ１１６を接続している。これにより、以降のステップにおいて複数の積層チップ１１６を一括して扱うことが可能となり、製造効率が向上する。
図１２は、ステップＳ０３で得られる積層チップ１１６の斜視図である。積層チップ１１６には、容量形成部１１９及びカバー部１２０が形成されている。積層チップ１１６では、切断面である両側面Ｐ，Ｑに内部電極１１２，１１３の端部が露出している。内部電極１１２，１１３の間にはセラミック層１２１が形成されている。
図１３は、ステップＳ０３の直後の積層チップ１１６の側面Ｐ，Ｑを例示する拡大側面図である。
図１３に示す側面Ｐ，Ｑには、内部電極１１２，１１３の端部がステップＳ０３における押し切り刃Ｂの押し切り方向であるＺ軸方向に展延された展延部Ｒが形成されている。展延部Ｒは、例えば、切断面である側面Ｐ，Ｑに押し切り刃ＢからＺ軸方向下方への力が加わり、内部電極１１２，１１３の端部にＺ軸方向下側への変形が生じることで形成される。このとき押し切り刃Ｂの刃先の角度や形状を調整することで、展延部Ｒの形状を制御することができる。より具体的には、刃先の角度を大きくすることで展延部ＲのＺ軸方向の長さを長くしたり、刃先を凹凸の形状にすることで、展延部ＲのＺ軸方向の長さを部分的に異ならせることができる。
なお、展延部Ｒの形成方法はこれらに限定されず、切断後の側面Ｐ，Ｑに表面処理を行なって形成されてもよく、内部電極１１２，１１３を構成する卑金属材料を含む部材を付与するなどの方法で形成されてもよい。
展延部Ｒは、後述のステップＳ０５（焼成）において酸化され、接合部２２となる。これにより、積層部１６の側面における絶縁性が確保され、焼成後の内部電極１２，１３ではショートが発生しない。
（ステップＳ０４：サイドマージン部形成）
ステップＳ０４では、ステップＳ０３で得られた積層チップ１１６における内部電極１１２，１１３が露出した側面に未焼成のサイドマージン部１１７を設けることにより、図１４に示す未焼成のセラミック素体１１１を作製する。サイドマージン部１１７は、セラミックシートやセラミックスラリーから形成される。
ステップＳ０４では、ステップＳ０３で得られた積層チップ１１６における内部電極１１２，１１３が露出した側面に未焼成のサイドマージン部１１７を設けることにより、図１４に示す未焼成のセラミック素体１１１を作製する。サイドマージン部１１７は、セラミックシートやセラミックスラリーから形成される。
ステップＳ０４では、ステップＳ０３における積層チップ１１６の切断面である両側面Ｐ，Ｑにサイドマージン部１１７が設けられる。このため、ステップＳ０４では、予め保持部材Ｃから積層チップ１１６を剥がし、積層チップ１１６の向きを９０度回転させておくことが好ましい。
サイドマージン部１１７は、例えば、セラミックシートを積層チップ１１６の側面Ｐ，Ｑに貼り付けることにより形成することができる。また、サイドマージン部１１７は、積層チップ１１６の側面Ｐ，Ｑを、例えば塗布やディップなどによってセラミックスラリーでコーティングすることにより形成することもできる。
（ステップＳ０５：焼成）
ステップＳ０５では、ステップＳ０４で得られた未焼成のセラミック素体１１１を焼結させることにより、図１〜３に示す積層セラミックコンデンサ１０のセラミック素体１１を作製する。つまり、ステップＳ０５により、積層チップ１１６が積層部１６になり、サイドマージン部１１７がサイドマージン部１７になる。
ステップＳ０５では、ステップＳ０４で得られた未焼成のセラミック素体１１１を焼結させることにより、図１〜３に示す積層セラミックコンデンサ１０のセラミック素体１１を作製する。つまり、ステップＳ０５により、積層チップ１１６が積層部１６になり、サイドマージン部１１７がサイドマージン部１７になる。
ステップＳ０５における焼成温度は、セラミック素体１１１の焼結温度に基づいて決定可能である。例えば、誘電体セラミックスとしてチタン酸バリウム系材料を用いる場合には、焼成温度を１０００〜１３００℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
焼成時には、積層チップ１１６とサイドマージン部１１７とで焼結挙動が異なるため、サイドマージン部１１７から積層チップ１１６の側面Ｐ，Ｑに応力が加わる。より詳細には、まず卑金属材料で構成された内部電極１１２，１１３が数百℃で焼結し始める。この焼結に伴い、内部電極１１２，１１３はＹ軸方向の中央部に向かって収縮する。一方、焼結温度の高いセラミックで構成されたサイドマージン部１１７とセラミック層１２１は、数百℃では未焼結の状態であり、収縮しない。これにより、積層チップ１１６の側面Ｐ，Ｑとサイドマージン部１１７との間の接合界面では、Ｙ軸方向に相互に離間する方向の応力が発生する。
本実施形態の焼成工程では、セラミック素体１１１の外部から内部電極１１２，１１３のＹ軸方向の端部に酸素が供給される。これにより、展延部Ｒを含む内部電極１１２，１１３の端部に、内部電極１１２，１１３を構成する卑金属材料を含む酸化物が生成される。したがって、接合部２２及び電極酸化領域１２ａ，１３ａが形成される。接合部２２及び電極酸化領域１２ａ，１３ａは、内部電極が焼結し始める数百℃で卑金属材料を含んだ酸化物として生成され始める。
酸化物で構成された接合部２２及び電極酸化領域１２ａ，１３ａは、数百℃の状態において、未焼結のセラミック層１２１及びサイドマージン部１１７よりも高い強度を有する。すなわち、接合部２２及び電極酸化領域１２ａ，１３ａが応力に対して高い耐性を有するため、当該接合界面におけるクラックや剥離の発生を抑制できる。
さらに、上記接合界面では、電極酸化領域１２ａ，１３ａがＸ軸方向に延び、接合部２２がＺ軸方向に延びて配置される。接合部２２のＺ軸方向の最大長さＴ２が焼成後のセラミック層２１の平均厚さＴ１の５０％以上で構成されることで、高い強度を有する酸化領域の面積を十分に確保でき、上記接合界面におけるクラックや剥離の発生を効果的に抑制することができる。
焼成時の数百℃の状態において、未焼結のセラミック材料同士の接合強度よりも、酸化物化した卑金属材料と未焼結のセラミック材料との接合強度の方が高い。接合部２２のＺ軸方向の最大長さＴ２がセラミック層２１の平均厚さＴ１の５０％以上で構成されることで、クラックや剥離を十分に防止できる程度に未焼結のセラミック材料との接合強度を高めることができる。
また、セラミック層２１の平均厚さＴ１が０．５μｍ以下となるような構成では、積層チップ１１６のセラミック部分の厚みに対して相対的に内部電極１１２，１１３の厚みが大きくなり、焼成時に加わる応力が大きくなる。この場合にも、接合部２２を設けることで、応力に対して十分な耐性を確保でき、クラックや剥離の発生を効果的に防止できる。
さらに、焼成工程において安定的に接合部２２及び電極酸化領域１２ａ，１３ａを酸化させるため、サイドマージン部１１７、セラミック層１２１等がマグネシウムを含んでいてもよい。この構成では、サイドマージン部１１７等に含まれるマグネシウムが、焼成時に内部電極１１２，１１３のＹ軸方向の端部に供給される。これにより、内部電極１１２，１１３のＹ軸方向の端部では、ニッケルがマグネシウム及び酸素を取り込みながら接合部２２及び電極酸化領域１２ａ，１３ａが形成される。したがって、十分に酸化され絶縁性の高い接合部２２及び電極酸化領域１２ａ，１３ａを形成することができる。
（ステップＳ０６：外部電極形成）
ステップＳ０６では、ステップＳ０５で得られたセラミック素体１１に外部電極１４，１５を形成することにより、図１〜３に示す積層セラミックコンデンサ１０を作製する。ステップＳ０６では、例えば、セラミック素体１１のＸ軸方向端面に、外部電極１４，１５を構成する下地膜、中間膜、及び表面膜を形成する。
ステップＳ０６では、ステップＳ０５で得られたセラミック素体１１に外部電極１４，１５を形成することにより、図１〜３に示す積層セラミックコンデンサ１０を作製する。ステップＳ０６では、例えば、セラミック素体１１のＸ軸方向端面に、外部電極１４，１５を構成する下地膜、中間膜、及び表面膜を形成する。
より詳細に、ステップＳ０６では、まず、セラミック素体１１のＸ軸方向両端面を覆うように未焼成の電極材料を塗布する。塗布された未焼成の電極材料を、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において焼き付けを行うことにより、セラミック素体１１に外部電極１４，１５の下地膜が形成される。
そして、セラミック素体１１に焼き付けられた外部電極１４，１５の下地膜の上に、外部電極１４，１５の中間膜が形成され、さらに外部電極１４，１５の表面膜が形成される。外部電極１４，１５の中間膜及び下地膜の形成には、例えば、電解メッキなどのメッキ処理を用いることができる。
なお、上記のステップＳ０６における処理の一部を、ステップＳ０５の前に行ってもよい。例えば、ステップＳ０５の前に未焼成のセラミック素体１１１のＸ軸方向両端面に未焼成の電極材料を塗布してもよい。これにより、ステップＳ０５において、未焼成のセラミック素体１１１の焼成と電極材料の焼き付けとを同時に行うことができる。
［実施例及び比較例］
本実施形態の実施例及び比較例として、上記の製造方法に基づいて積層セラミックコンデンサ１０のサンプルを作製した。このサンプルでは、Ｘ軸方向の寸法を１ｍｍとし、Ｙ軸方向及びＺ軸方向の寸法を０．５ｍｍとした。
本実施形態の実施例及び比較例として、上記の製造方法に基づいて積層セラミックコンデンサ１０のサンプルを作製した。このサンプルでは、Ｘ軸方向の寸法を１ｍｍとし、Ｙ軸方向及びＺ軸方向の寸法を０．５ｍｍとした。
各サンプルでは、切断工程において押し切り刃の刃先の先端角度によって切断面の内部電極の展延状態を制御した。これにより、実施例１〜５として、セラミック層の平均厚さの５０％以上の最大長さを有する接合部を備えたサンプルを１０００個ずつ作製した。また比較例１〜５として、上記接合部を備えないサンプルを１０００個ずつ作製した。各実施例及び各比較例ではセラミック層の平均厚さを変化させ、実施例１及び比較例１では１．０μｍ、実施例２及び比較例２では０．８μｍ、実施例３及び比較例３では０．６μｍ、実施例４及び比較例４では０．５μｍ、実施例５及び比較例５では０．４μｍとした。
比較例のサンプルでは、サイドマージン部の接合界面において、Ｘ軸方向に延びる電極酸化領域が形成されており、酸化物で構成された領域が層状（線状）に配置されている。一方、実施例のサンプルでは、当該接合界面において、Ｘ軸方向に延びる電極酸化領域とＺ軸方向に延びる接合部とが形成されており、酸化物で構成された領域がＺＸ面内に広がって配置されている。
各サンプルのサイドマージン部の剥離率の評価を行った。剥離率の評価では、目視により、各サンプルのサイドマージン部に剥離があるか否か判定し、サンプル１０００個あたりの剥離のあるサンプルの数を各実施例及び比較例の剥離率として算出した。これらの結果を、表１及び図１５に示す。なお、図１５は、剥離率の評価結果を示すグラフであり、横軸がセラミック層の平均厚さ、縦軸が剥離率を示す。同グラフにおいて、黒丸は実施例、白丸は比較例の結果を示す。
表１及び図１５に示すように、実施例１〜５では、セラミック層の平均厚さによらず、いずれも剥離率は０．３％に収まっていた。一方で、比較例１〜５では、いずれも剥離率が１％以上であり、実施例１〜５よりも大幅に高かった。また、セラミック層の平均厚さが小さくなるに従い剥離率が高くなる傾向があり、セラミック層の平均厚さが０．５μｍ以下となる比較例４，５では剥離率が５％以上であった。この結果から、本実施例の構成では、セラミック層の平均厚さが０．５μｍ以下の構成において、特に剥離の防止効果が高いことが確認された。
［その他の実施形態］
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
接合部２２の断片２２ａは、一層の内部電極に対して１つ配置されていてもよいし、複数配置されていてもよい。また、各断片２２ａは、Ｚ軸方向に対して斜めに延びる直線上に配置されていてもよい。あるいは、各断片２２ａは、ランダムに配置されていてもよい。
接合部２２は、隣接する内部電極１２，１３の一方から離間している構成に限定されず、十分な絶縁性を有している場合には、隣接する内部電極１２，１３の双方に接続されていてもよい。この場合は、接合部２２の最大長さＴ２がセラミック層２１の平均厚さＴ１の１００％以上となり得る。
接合部２２は、複数の断片２２ａで構成される例に限定されず、１つの断片で構成されていてもよい。この場合、当該断片の最大長さＴ２がセラミック層２１の平均厚さＴ１の５０％以上で構成される。例えば接合部２２は、複数の内部電極１２，１３を跨いでＺ軸方向に延びる長い１つの断片で構成されていてもよい。
図１６は、他の実施形態に係る積層セラミックコンデンサ３０の構成を示す図であり、図４に対応する部分断面図である。積層セラミックコンデンサ３０は、上述の実施形態とは異なる接合部３２を有する。なお、積層セラミックコンデンサ３０の接合部３２以外の構成は上述の実施形態と同様であり、同一の符号を付して説明を省略する。
接合部３２は、複数の断片３２ａを有し、各断片３２ａが相互に対向する一対の端部３２１，３２２を含む。接合部３２は、隣接する内部電極１２，１３の双方から離間している。言い換えれば、各断片３２ａに含まれる端部３２１，３２２の双方が、内部電極１２，１３から離間して構成される。このような構成でも、複数の断片３２ａのうち少なくとも一つの断片３２ａの最大長さＴ２がセラミック層２１の平均厚さＴ１の５０％以上であれば、サイドマージン部１７の剥離や接合界面におけるクラックの発生を防止することができる。
例えば、積層セラミックコンデンサ１０では、容量形成部１９がＺ軸方向に複数に分割して設けられていてもよい。この場合、各容量形成部１９において内部電極１２，１３がＺ軸方向に沿って交互に配置されていればよく、容量形成部１９が切り替わる部分において第１内部電極１２又は第２内部電極１３が連続して配置されていてもよい。
１０，３０…積層セラミックコンデンサ
１１…セラミック素体
１２，１３…内部電極
１２ａ，１３ａ…電極酸化領域
１４，１５…外部電極
１６…積層部
１７…サイドマージン部
１９…容量形成部
２０…カバー部
２１…セラミック層
２２，３２…接合部
２２ａ，３２ａ・・・断片
１１…セラミック素体
１２，１３…内部電極
１２ａ，１３ａ…電極酸化領域
１４，１５…外部電極
１６…積層部
１７…サイドマージン部
１９…容量形成部
２０…カバー部
２１…セラミック層
２２，３２…接合部
２２ａ，３２ａ・・・断片
Claims (8)
- 第１方向に積層された複数のセラミック層と、卑金属材料を主成分とし前記複数のセラミック層の間に配置された複数の内部電極と、を有する積層部と、
セラミックを主成分とし、前記第１方向に直交する第２方向から前記積層部を覆うサイドマージン部と、
前記積層部と前記サイドマージン部との間に配置され、前記複数のセラミック層の前記第１方向の平均寸法の５０％以上となる前記第１方向の最大寸法を有し、前記卑金属材料を含む酸化物で構成された接合部と
を具備する積層セラミックコンデンサ。 - 請求項１に記載の積層セラミックコンデンサであって、
前記接合部は、前記酸化物で構成された複数の断片を含み、
前記複数の断片のうち少なくとも一つの断片の前記第１方向の最大寸法が、前記複数のセラミック層の前記第１方向の平均寸法の５０％以上である
積層セラミックコンデンサ。 - 請求項１又は２に記載の積層セラミックコンデンサであって、
前記接合部は、前記複数の内部電極のうち隣接する内部電極の少なくとも一方から離間して配置される
積層セラミックコンデンサ。 - 請求項１から３のいずれか１項に記載の積層セラミックコンデンサであって、
前記複数のセラミック層の前記第１方向の平均寸法は、０．５μｍ以下である
積層セラミックコンデンサ。 - 請求項１から４のいずれか１項に記載の積層セラミックコンデンサであって、
前記卑金属材料はニッケルである
積層セラミックコンデンサ。 - 請求項１から５のいずれか１項に記載の積層セラミックコンデンサであって、
前記酸化物はマグネシウムを含む
積層セラミックコンデンサ。 - 請求項１から６のいずれか１項に記載の積層セラミックコンデンサであって、
前記内部電極は、前記第２方向の端部に形成され前記酸化物で構成された電極酸化領域を含む
積層セラミックコンデンサ。 - 第１方向に積層された複数のセラミックシートと、前記複数のセラミックシートの間に配置され卑金属材料を主成分とする複数の内部電極と、を有する積層シートを準備し、
前記積層シートを切断することにより、前記複数の内部電極の端部が露出する側面であって、前記複数の内部電極のうち少なくとも一つの内部電極の端部が前記第１方向に展延された展延部を含む前記側面を有する積層チップを作製し、
前記積層チップの前記側面にサイドマージン部を設けることによりセラミック素体を作製し、
前記セラミック素体を焼成し、かつ前記展延部を酸化させることで、前記複数のセラミックシートが焼成された複数のセラミック層の前記第１方向の平均寸法の５０％以上となる前記第１方向の最大寸法を有する接合部を形成する
積層セラミックコンデンサの製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017206830A JP7019374B2 (ja) | 2017-10-26 | 2017-10-26 | 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 |
| US16/159,182 US10971307B2 (en) | 2017-10-26 | 2018-10-12 | Multi-layer ceramic capacitor and method of producing a multi-layer ceramic capacitor |
| TW107136324A TWI811250B (zh) | 2017-10-26 | 2018-10-16 | 積層陶瓷電容器及積層陶瓷電容器之製造方法 |
| KR1020180124931A KR102614537B1 (ko) | 2017-10-26 | 2018-10-19 | 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법 |
| CN201811256092.4A CN109712812B (zh) | 2017-10-26 | 2018-10-26 | 层叠陶瓷电容器和层叠陶瓷电容器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017206830A JP7019374B2 (ja) | 2017-10-26 | 2017-10-26 | 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019079977A true JP2019079977A (ja) | 2019-05-23 |
| JP7019374B2 JP7019374B2 (ja) | 2022-02-15 |
Family
ID=66244153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017206830A Active JP7019374B2 (ja) | 2017-10-26 | 2017-10-26 | 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10971307B2 (ja) |
| JP (1) | JP7019374B2 (ja) |
| KR (1) | KR102614537B1 (ja) |
| CN (1) | CN109712812B (ja) |
| TW (1) | TWI811250B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112117126A (zh) * | 2019-06-21 | 2020-12-22 | 三星电机株式会社 | 多层陶瓷电容器及制造多层陶瓷电容器的方法 |
| KR20210093164A (ko) | 2020-01-17 | 2021-07-27 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102284127B1 (ko) * | 2019-12-18 | 2021-07-30 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 이의 제조 방법 |
| JP7444008B2 (ja) * | 2020-09-24 | 2024-03-06 | 株式会社村田製作所 | 積層セラミックコンデンサ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012227354A (ja) * | 2011-04-20 | 2012-11-15 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサの製造方法 |
| JP2014096551A (ja) * | 2012-11-07 | 2014-05-22 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品 |
| JP2017183468A (ja) * | 2016-03-30 | 2017-10-05 | 太陽誘電株式会社 | 積層セラミック電子部品及びその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5532027B2 (ja) | 2010-09-28 | 2014-06-25 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
| JP6014581B2 (ja) * | 2013-02-18 | 2016-10-25 | 太陽誘電株式会社 | インターポーザ付き積層セラミックコンデンサと、積層セラミックコンデンサ用インターポーザ |
| KR101699389B1 (ko) * | 2013-04-25 | 2017-01-24 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서 및 그 제조방법 |
| JP6665438B2 (ja) * | 2015-07-17 | 2020-03-13 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP6416744B2 (ja) * | 2015-12-15 | 2018-10-31 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
| JP2018037492A (ja) * | 2016-08-30 | 2018-03-08 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
-
2017
- 2017-10-26 JP JP2017206830A patent/JP7019374B2/ja active Active
-
2018
- 2018-10-12 US US16/159,182 patent/US10971307B2/en active Active
- 2018-10-16 TW TW107136324A patent/TWI811250B/zh active
- 2018-10-19 KR KR1020180124931A patent/KR102614537B1/ko active IP Right Grant
- 2018-10-26 CN CN201811256092.4A patent/CN109712812B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012227354A (ja) * | 2011-04-20 | 2012-11-15 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサの製造方法 |
| JP2014096551A (ja) * | 2012-11-07 | 2014-05-22 | Samsung Electro-Mechanics Co Ltd | 積層セラミック電子部品 |
| JP2017183468A (ja) * | 2016-03-30 | 2017-10-05 | 太陽誘電株式会社 | 積層セラミック電子部品及びその製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112117126A (zh) * | 2019-06-21 | 2020-12-22 | 三星电机株式会社 | 多层陶瓷电容器及制造多层陶瓷电容器的方法 |
| CN112117126B (zh) * | 2019-06-21 | 2023-02-17 | 三星电机株式会社 | 多层陶瓷电容器及制造多层陶瓷电容器的方法 |
| US11610739B2 (en) | 2019-06-21 | 2023-03-21 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and method of manufacturing the same |
| US11923149B2 (en) | 2019-06-21 | 2024-03-05 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and method of manufacturing the same |
| KR20210093164A (ko) | 2020-01-17 | 2021-07-27 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서 |
| US11398353B2 (en) | 2020-01-17 | 2022-07-26 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
| KR20230088323A (ko) | 2020-01-17 | 2023-06-19 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109712812B (zh) | 2022-04-05 |
| US10971307B2 (en) | 2021-04-06 |
| CN109712812A (zh) | 2019-05-03 |
| TW201923798A (zh) | 2019-06-16 |
| KR20190046650A (ko) | 2019-05-07 |
| US20190131074A1 (en) | 2019-05-02 |
| JP7019374B2 (ja) | 2022-02-15 |
| KR102614537B1 (ko) | 2023-12-18 |
| TWI811250B (zh) | 2023-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7019781B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JP6745700B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| CN108573811B (zh) | 层叠陶瓷电容器及其制造方法 | |
| JP7167227B2 (ja) | 積層セラミックコンデンサ | |
| JP7028416B2 (ja) | 積層セラミック電子部品 | |
| JP2018107239A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JP6835561B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| US9136058B2 (en) | Laminated ceramic electronic component and manufacturing method therefor | |
| JP2018037492A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| CN109712812B (zh) | 层叠陶瓷电容器和层叠陶瓷电容器的制造方法 | |
| JP2024101063A (ja) | 積層セラミック電子部品 | |
| JP7428779B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JP7283357B2 (ja) | 積層セラミックコンデンサ | |
| JP2019161235A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JP2019096824A (ja) | 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 | |
| JP7238086B2 (ja) | 積層セラミックコンデンサ | |
| JP2023085559A (ja) | 積層セラミック電子部品の製造方法 | |
| JP2019145781A (ja) | 積層セラミック電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201013 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211001 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20211001 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220202 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7019374 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |