JP2019161235A - 積層セラミックコンデンサ及びその製造方法 - Google Patents
積層セラミックコンデンサ及びその製造方法 Download PDFInfo
- Publication number
- JP2019161235A JP2019161235A JP2019099212A JP2019099212A JP2019161235A JP 2019161235 A JP2019161235 A JP 2019161235A JP 2019099212 A JP2019099212 A JP 2019099212A JP 2019099212 A JP2019099212 A JP 2019099212A JP 2019161235 A JP2019161235 A JP 2019161235A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer ceramic
- ceramic capacitor
- internal electrodes
- side margin
- adjacent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】短絡不良の抑制と、容量の確保と、を両立可能な積層セラミックコンデンサ及びその製造方法を提供すること。【解決手段】積層セラミックコンデンサは、積層部と、サイドマージン部とを具備する。積層部は、第１の方向に積層された複数のセラミック層、及び複数のセラミック層の間に配置されニッケルを主成分とする複数の内部電極を有する容量形成部と、容量形成部を第１の方向から被覆するカバー部とを有する。サイドマージン部は、積層部を第１の方向に直交する第２の方向から被覆する。複数の内部電極は、サイドマージン部に隣接し、ニッケルと共に酸化物を形成する金属元素が偏在している酸化領域を有する。容量形成部は、カバー部に隣接する第１の部分と、第１の部分に第１の方向に隣接し、酸化領域の第２の方向の寸法が第１の部分よりも小さい第２の部分とから構成される。【選択図】図４
Description
本発明は、サイドマージン部が後付けされる積層セラミックコンデンサ及びその製造方法に関する。
近年、電子機器の小型化及び高性能化に伴い、電子機器に用いられる積層セラミックコンデンサに対する大容量化等の要望がますます強くなってきている。この要望に応えるためには、例えば、積層セラミックコンデンサの内部電極の交差面積を極力大きくすることが有効である。
内部電極の交差面積を大きくするためには、内部電極を側面に露出させた積層チップに、内部電極の周囲の絶縁性を確保するためのサイドマージン部を後付けする手法が有効である。これにより、サイドマージン部を薄く形成することが可能となり、内部電極の交差面積を相対的に大きくとることができる。
一方、積層チップの側面にサイドマージン部が後付けされた積層セラミックコンデンサでは、製造過程で積層チップの側面に内部電極由来の異物等が付着したりすることがある。これにより、積層チップの側面で、内部電極同士が互いに導通し合い、内部電極間の短絡不良が発生するおそれがある。
この問題に対処するためには、例えば特許文献１に記載の発明のように、内部電極の端部に導電性の低い酸化領域を形成することで、積層チップの側面における内部電極間の短絡不良を防止することができる。
積層セラミックコンデンサでは、積層チップの側面にサイドマージン部が後付けされる場合に限らず、焼成時の不均一な収縮挙動などにより内部電極が変形することがある。内部電極の変形は、内部電極の端部において発生しやすい。このような内部電極の変形により、隣接する内部電極の端部同士が接触する場合がある。
この場合、特許文献１に記載の発明のように、内部電極の端部に酸化領域を形成することで内部電極間の短絡不良を防止しようとすると、内部電極の端部における酸化領域を広く確保する必要がある。これにより、各内部電極における容量形成に寄与する領域の面積が小さくなるため、積層セラミックコンデンサの容量が低下する。
以上のような事情に鑑み、本発明の目的は、短絡不良の抑制と、容量の確保と、を両立可能な積層セラミックコンデンサ及びその製造方法を提供することにある。
上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサは、積層部と、サイドマージン部と、を具備する。
上記積層部は、第１の方向に積層された複数のセラミック層、及び上記複数のセラミック層の間に配置されニッケルを主成分とする複数の内部電極を有する容量形成部と、上記容量形成部を上記第１の方向から被覆するカバー部と、を有する。
上記サイドマージン部は、上記積層部を上記第１の方向に直交する第２の方向から被覆する。
上記複数の内部電極は、上記サイドマージン部に隣接し、ニッケルと共に酸化物を形成する金属元素が偏在している酸化領域を有する。
上記容量形成部は、上記カバー部に隣接する第１の部分と、上記第１の部分に上記第１の方向に隣接し、上記酸化領域の上記第２の方向の寸法が上記第１の部分よりも小さい第２の部分と、から構成される。
上記積層部は、第１の方向に積層された複数のセラミック層、及び上記複数のセラミック層の間に配置されニッケルを主成分とする複数の内部電極を有する容量形成部と、上記容量形成部を上記第１の方向から被覆するカバー部と、を有する。
上記サイドマージン部は、上記積層部を上記第１の方向に直交する第２の方向から被覆する。
上記複数の内部電極は、上記サイドマージン部に隣接し、ニッケルと共に酸化物を形成する金属元素が偏在している酸化領域を有する。
上記容量形成部は、上記カバー部に隣接する第１の部分と、上記第１の部分に上記第１の方向に隣接し、上記酸化領域の上記第２の方向の寸法が上記第１の部分よりも小さい第２の部分と、から構成される。
この構成によれば、複数の内部電極はサイドマージン部に隣接している酸化領域を有する。これにより、積層部の側面における異物等を介した内部電極同士の導通が抑制されるため、内部電極間の短絡不良が抑制される。
また、上記構成によれば、内部電極が変形しやすい第１の部分における酸化領域が広く、内部電極が変形しにくい第２の部分における酸化領域が狭くなっている。これにより、第１の部分において、隣接する内部電極同士が接触することによる内部電極同士の導通が効果的に抑制される。従って、積層セラミックコンデンサの短絡不良が抑制される。
この一方で、第２の部分における酸化領域が狭くなっていることから、第２の部分の容量損失が抑制される。これにより、積層セラミックコンデンサは容量を確保することもできる。
また、上記構成によれば、内部電極が変形しやすい第１の部分における酸化領域が広く、内部電極が変形しにくい第２の部分における酸化領域が狭くなっている。これにより、第１の部分において、隣接する内部電極同士が接触することによる内部電極同士の導通が効果的に抑制される。従って、積層セラミックコンデンサの短絡不良が抑制される。
この一方で、第２の部分における酸化領域が狭くなっていることから、第２の部分の容量損失が抑制される。これにより、積層セラミックコンデンサは容量を確保することもできる。
上記金属元素は、マグネシウム及びマンガンの少なくとも一方であってもよい。
本発明の一形態に係る積層セラミックコンデンサの製造方法では、第１の方向に積層された複数のセラミック層、及び上記複数のセラミック層の間に配置されニッケルを主成分とする複数の内部電極を有する容量形成部と、上記容量形成部を上記第１の方向から被覆し、上記第１の方向の厚みが１５μｍ以下であるカバー部と、上記第１の方向と直交する第２の方向を向き、上記複数の内部電極が露出する側面と、を有する未焼成の積層チップが作製される。
ニッケルと共に酸化物を形成する金属元素を含み、上記金属元素の濃度が上記カバー部の上記金属元素の濃度以下であり、上記第２の方向の厚みが１５μｍ以下であるサイドマージン部で、上記側面を上記第２の方向から被覆することにより、未焼成の素体が作製される。
上記未焼成の素体が焼成される。
ニッケルと共に酸化物を形成する金属元素を含み、上記金属元素の濃度が上記カバー部の上記金属元素の濃度以下であり、上記第２の方向の厚みが１５μｍ以下であるサイドマージン部で、上記側面を上記第２の方向から被覆することにより、未焼成の素体が作製される。
上記未焼成の素体が焼成される。
上記製造方法によれば、カバー部の第１の方向の厚みが１５μｍ以下であり、サイドマージン部の第２の方向の厚みが１５μｍ以下である。
また、カバー部のニッケルと共に酸化物を形成する金属元素の濃度は、サイドマージン部の当該金属元素の濃度以上である。
また、カバー部のニッケルと共に酸化物を形成する金属元素の濃度は、サイドマージン部の当該金属元素の濃度以上である。
これにより、未焼成の素体の焼成時において、容量形成部の稜部付近の内部電極の端部に他の内部電極の端部よりも、ニッケルと共に酸化物を形成する金属元素と、酸素が多く供給される。
従って、容量形成部の稜部付近の内部電極の端部に、他の内部電極の端部よりも金属元素を含む複合酸化物が多く形成するため、酸化領域が広くなる。よって、焼成後の容量形成部の稜部付近において、隣接する内部電極の端部同士が接触することによる内部電極同士の導通が効果的に抑制される。従って、積層セラミックコンデンサの短絡不良が抑制される。
従って、容量形成部の稜部付近の内部電極の端部に、他の内部電極の端部よりも金属元素を含む複合酸化物が多く形成するため、酸化領域が広くなる。よって、焼成後の容量形成部の稜部付近において、隣接する内部電極の端部同士が接触することによる内部電極同士の導通が効果的に抑制される。従って、積層セラミックコンデンサの短絡不良が抑制される。
この一方で、未焼成の素体の焼成時において、容量形成部の稜部付近の内部電極の端部に他の内部電極の端部よりも金属元素が多く供給されることから、容量形成部の中央付近に位置する内部電極の端部における金属元素の供給量が相対的に少ない。
これにより、容量形成部の中央付近に位置する内部電極の端部に形成される酸化領域が狭くなるため、容量形成部の中央付近における容量損失が抑制される。従って、積層セラミックコンデンサは容量を確保することもできる。
これにより、容量形成部の中央付近に位置する内部電極の端部に形成される酸化領域が狭くなるため、容量形成部の中央付近における容量損失が抑制される。従って、積層セラミックコンデンサは容量を確保することもできる。
上記未焼成の素体を焼成することにより、上記複数の内部電極に、上記サイドマージン部に隣接し、上記金属元素が偏在する酸化領域が形成されてもよい。
上記容量形成部において、上記カバー部に隣接する第１の部分では、上記第１の部分に上記第１の方向に隣接する第２の部分よりも、上記酸化領域の上記第２の方向の寸法を大きくしてもよい。
上記容量形成部において、上記カバー部に隣接する第１の部分では、上記第１の部分に上記第１の方向に隣接する第２の部分よりも、上記酸化領域の上記第２の方向の寸法を大きくしてもよい。
上記金属元素は、マグネシウム及びマンガンの少なくとも一方であってもよい。
短絡不良の抑制と、容量の確保と、を両立可能な積層セラミックコンデンサ及びその製造方法を提供することができる。
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。
［積層セラミックコンデンサ１０の全体構成］
図１〜３は、本発明の一実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ−Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ−Ｂ'線に沿った断面図である。
図１〜３は、本発明の一実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ−Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ−Ｂ'線に沿った断面図である。
積層セラミックコンデンサ１０は、素体１１と、第１外部電極１４と、第２外部電極１５と、を具備する。
素体１１は、典型的には、Ｙ軸方向を向いた２つの側面と、Ｚ軸方向を向いた２つの主面と、を有する。素体１１の各面を接続する稜部は面取りされている。なお、素体１１の形状はこのような形状に限定されない。例えば、素体１１の各面は曲面であってもよく、素体１１は全体として丸みを帯びた形状であってもよい。
第１及び第２外部電極１４，１５は、素体１１のＸ軸方向両端面を覆い、Ｘ軸方向両端面に接続する４つの面に延出している。これにより、第１及び第２外部電極１４，１５のいずれにおいても、Ｘ−Ｚ平面に平行な断面及びＸ−Ｙ軸に平行な断面の形状がＵ字状となっている。
素体１１は、典型的には、Ｙ軸方向を向いた２つの側面と、Ｚ軸方向を向いた２つの主面と、を有する。素体１１の各面を接続する稜部は面取りされている。なお、素体１１の形状はこのような形状に限定されない。例えば、素体１１の各面は曲面であってもよく、素体１１は全体として丸みを帯びた形状であってもよい。
第１及び第２外部電極１４，１５は、素体１１のＸ軸方向両端面を覆い、Ｘ軸方向両端面に接続する４つの面に延出している。これにより、第１及び第２外部電極１４，１５のいずれにおいても、Ｘ−Ｚ平面に平行な断面及びＸ−Ｙ軸に平行な断面の形状がＵ字状となっている。
素体１１は、積層部１６と、サイドマージン部１７と、を有する。
積層部１６は、Ｘ−Ｙ平面に沿って延びる平板状の複数のセラミック層がＺ軸方向に積層された構成を有する。
積層部１６は、Ｘ−Ｙ平面に沿って延びる平板状の複数のセラミック層がＺ軸方向に積層された構成を有する。
積層部１６は、容量形成部１８と、カバー部１９と、を有する。
容量形成部１８は、複数の第１内部電極１２と、複数の第２内部電極１３と、を有する。第１及び第２内部電極１２，１３は、複数のセラミック層の間に、Ｚ軸方向に沿って交互に配置されている。第１内部電極１２は、第１外部電極１４に接続され、第２外部電極１５から絶縁されている。第２内部電極１３は、第２外部電極１５に接続され、第１外部電極１４から絶縁されている。
容量形成部１８は、複数の第１内部電極１２と、複数の第２内部電極１３と、を有する。第１及び第２内部電極１２，１３は、複数のセラミック層の間に、Ｚ軸方向に沿って交互に配置されている。第１内部電極１２は、第１外部電極１４に接続され、第２外部電極１５から絶縁されている。第２内部電極１３は、第２外部電極１５に接続され、第１外部電極１４から絶縁されている。
第１及び第２内部電極１２，１３は、それぞれ導電性材料からなり、積層セラミックコンデンサ１０の内部電極として機能する。当該導電性材料としては、ニッケル（Ｎｉ）を主成分とする金属材料が採用される。
容量形成部１８は、図２及び図３に示すように、カバー部１９に隣接する第１の部分１８ａと、第１の部分１８ａにＺ軸方向に隣接する第２の部分１８ｂと、から構成される。つまり、第１の部分１８ａは容量形成部１８のＺ軸方向両端部を構成し、第２の部分１８ｂは容量形成部１８のＺ軸方向中央部を構成する。
第１の部分１８ａは、図３に示すようにＺ軸方向からカバー部１９に被覆され、Ｙ軸方向からサイドマージン部１７に被覆される。第２の部分１８ｂは、同図に示すようにＺ軸方向から第１の部分１８ａに被覆され、Ｙ軸方向からサイドマージン部１７に被覆される。
容量形成部１８は、セラミックスによって形成されている。容量形成部１８では、第１内部電極１２と第２内部電極１３との間の各セラミック層の容量を大きくするため、セラミック層を構成する材料として高誘電率の材料が用いられる。容量形成部１８を構成する材料としては、例えば、チタン酸バリウム（ＢａＴｉＯ３）系材料の多結晶体、つまりバリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の多結晶体を用いることができる。
また、容量形成部１８を構成する材料は、チタン酸バリウム（ＢａＴｉＯ３）系以外にも、チタン酸ストロンチウム（ＳｒＴｉＯ３）系、チタン酸カルシウム（ＣａＴｉＯ３）系、チタン酸マグネシウム（ＭｇＴｉＯ３）系、ジルコン酸カルシウム（ＣａＺｒＯ３）系、チタン酸ジルコン酸カルシウム（Ｃａ（Ｚｒ，Ｔｉ）Ｏ３）系、ジルコン酸バリウム（ＢａＺｒＯ３）系又は酸化チタン（ＴｉＯ２）系材料等の多結晶体であってもよい。
カバー部１９は、Ｘ−Ｙ平面に沿って延びる平板状であり、容量形成部１８のＺ軸方向上下面をそれぞれ覆っている。カバー部１９には、第１及び第２内部電極１２，１３が設けられていない。
サイドマージン部１７は、図３に示すように、容量形成部１８及びカバー部１９のＹ軸方向を向いた両側面Ｓ１，Ｓ２に形成されている。
このように、素体１１において、容量形成部１８の第１及び第２外部電極１４，１５が設けられたＸ軸方向両端面以外の面がサイドマージン部１７及びカバー部１９によって覆われている。サイドマージン部１７及びカバー部１９は、主に、容量形成部１８の周囲を保護し、第１及び第２内部電極１２，１３の絶縁性を確保する機能を有する。
サイドマージン部１７及びカバー部１９も、セラミックスによって形成されている。サイドマージン部１７及びカバー部１９を形成する材料は絶縁性セラミックスであり、容量形成部１８と同種の組成系の誘電体を用いることにより素体１１における内部応力が抑制される。
サイドマージン部１７、カバー部１９及び容量形成部１８は、例えば、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、アルミニウム（Ａｌ）、カルシウム（Ｃａ）、バナジウム（Ｖ）、クロム（Ｃｒ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ケイ素（Ｓｉ）、ホウ素（Ｂ）、イットリウム（Ｙ）、ユーロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、イッテルビウム（Ｙｂ）、リチウム（Ｌｉ）、カリウム（Ｋ）、ナトリウム（Ｎａ）などの金属元素を更に含有してもよい。
上記の構成により、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間に電圧が印加されると、第１内部電極１２と第２内部電極１３との間の複数のセラミック層に電圧が加わる。これにより、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間の電圧に応じた電荷が蓄えられる。
なお、本実施形態に係る積層セラミックコンデンサ１０は、積層部１６及びサイドマージン部１７を備えていればよく、その他の構成について適宜変更可能である。例えば、第１及び第２内部電極１２，１３の枚数は、積層セラミックコンデンサ１０に求められるサイズや性能に応じて、適宜決定可能である。
また、図２，３では、第１及び第２内部電極１２，１３の対向状態を見やすくするために、第１及び第２内部電極１２，１３の枚数をそれぞれ４枚に留めている。しかし、実際には、積層セラミックコンデンサ１０の容量を確保するために、より多くの第１及び第２内部電極１２，１３が設けられている。
また、図２，３では、第１及び第２内部電極１２，１３の対向状態を見やすくするために、第１及び第２内部電極１２，１３の枚数をそれぞれ４枚に留めている。しかし、実際には、積層セラミックコンデンサ１０の容量を確保するために、より多くの第１及び第２内部電極１２，１３が設けられている。
［酸化領域Ｅ１，Ｅ２］
図４は、図３に示した領域Ｐを拡大して示す模式図であり、第１及び第２の部分１８ａ，１８ｂにある内部電極１２，１３の端部を拡大して示す図である。
図４は、図３に示した領域Ｐを拡大して示す模式図であり、第１及び第２の部分１８ａ，１８ｂにある内部電極１２，１３の端部を拡大して示す図である。
第１及び第２内部電極１２，１３は図４に示すように、積層部１６の側面Ｓ１，Ｓ２に露出した端部に、酸化により導電性が低下した領域である酸化領域Ｅ１，Ｅ２が形成されている。酸化領域Ｅ１，Ｅ２は図４に示すようにサイドマージン部１７に隣接している。
ここで、第１の部分１８ａ内の内部電極１２，１３の端部に形成されている酸化領域Ｅ１のＹ軸方向の寸法Ｄ１は、図４に示すように、第２の部分１８ｂ内の内部電極１２，１３の端部に形成されている酸化領域Ｅ２のＹ軸方向の寸法Ｄ２より長い。
なお、図４では、説明の便宜上、複数の酸化領域Ｅ１の寸法Ｄ１を等しく示し、複数の酸化領域Ｅ２の寸法Ｄ２を等しく示している。しかし、各酸化領域Ｅ１ごとに寸法Ｄ１が異なり、各酸化領域Ｅ２ごとに寸法Ｄ２が異なっていてもよい。この場合、寸法Ｄ１，Ｄ２は、すべての酸化領域Ｅ１，Ｅ２の平均値とすることができる。
酸化領域Ｅ１は第１の部分１８ａ内の内部電極１２，１３の端部の全てに形成されていることが好ましいが、一部に形成されていなくてもよい。酸化領域Ｅ２も同様に、第２の部分１８ｂ内の内部電極１２，１３の端部の全てに形成されていることが好ましいが、一部に形成されていなくてもよい。
本実施形態に係る素体１１では、ニッケル（Ｎｉ）と共に複合酸化物を形成する金属元素が酸化領域Ｅ１，Ｅ２に偏在している特徴的な組成分布が見られる。このような金属元素としては、例えば、マグネシウム（Ｍｇ）やマンガン（Ｍｎ）などが挙げられる。酸化領域Ｅ１，Ｅ２は、この金属元素とニッケル（Ｎｉ）とを含む複合酸化物を主成分として構成されている。
酸化領域Ｅ１，Ｅ２を構成する複合酸化物は、典型的にはマグネシウム（Ｍｇ）又はマンガン（Ｍｎ）と、ニッケル（Ｎｉ）とを含む３元系酸化物である。しかし、複合酸化物は、マグネシウム（Ｍｇ）及びマンガン（Ｍｎ）の両方を含んでいてもよく、上記で列挙した他の金属元素を含んでいてもよい。
酸化領域Ｅ１，Ｅ２の寸法Ｄ１，Ｄ２は、例えば、数百〜数千ｎｍ程度の範囲内とすることができる。
図５は、従来の積層セラミックコンデンサ２１０の素体２１１を拡大して示す部分断面図である。図５を参照して、本実施形態に係る酸化領域Ｅ１，Ｅ２の作用について、従来の積層セラミックコンデンサ２１０と比較して説明する。積層セラミックコンデンサ２１０の素体２１１は、同図に示すように、容量形成部２１８と、容量形成部２１８をＺ軸方向から被覆するカバー部２１９と、容量形成部２１８とカバー部２１９をＹ軸方向から被覆するサイドマージン部２１７と、を有する。
容量形成部２１８は、図５に示すように、カバー部２１９近傍の内部電極２１２ａと、容量形成部２１８の中央付近に位置する内部電極２１２ｂと、を有する。
従来の積層セラミックコンデンサ２１０は、製造過程で未焼成の容量形成部の側面に、内部電極由来の異物等が付着することがある。これにより、焼成後の容量形成部２１８の側面Ｓ３で、異物を介して内部電極２１２ａ，２１２ｂ同士が互いに導通し合い、内部電極２１２ａ，２１２ｂ間の短絡不良が発生するおそれがある。
また、積層セラミックコンデンサ２１０は、サイドマージン部２１７、容量形成部２１８及びカバー部２１９の焼成時の収縮挙動がそれぞれ異なることにより、未焼成の素体の焼成時に、容量形成部２１８のＸ軸方向に延びる稜部Ｒ付近に応力が集中しやすい。
このため、焼成後の素体２１１において、図５に示すように容量形成部２１８の稜部Ｒ付近にある内部電極２１２ａのＹ軸方向の端部が変形することがある。
このため、焼成後の素体２１１において、図５に示すように容量形成部２１８の稜部Ｒ付近にある内部電極２１２ａのＹ軸方向の端部が変形することがある。
さらに、積層セラミックコンデンサ２１０では、製造過程で、後述の押し切り刃を用いた切断（後述のステップＳ０３参照）によっても、稜部Ｒ付近にある内部電極２１２ａのＹ軸方向の端部が変形することがある。
積層セラミックコンデンサ２１０は、容量形成部２１８の稜部Ｒ付近の内部電極２１２ａが変形することにより、図５に示すように、内部電極２１２ａの端部同士が接触し、短絡不良を引き起こすことがある。
これに対し、本実施形態に係る積層セラミックコンデンサ１０は、図４に示すように、内部電極１２，１３の端部に酸化領域Ｅ１，Ｅ２が形成されている。これにより、製造過程で未焼成の積層チップの側面に異物等が付着していても、焼成後の積層部１６の側面Ｓ１，Ｓ２における異物等を介した内部電極１２，１３同士の導通が抑制される。よって、内部電極１２，１３間の短絡不良が抑制される。
さらに、本実施形態では図４に示すように、内部電極１２，１３が変形しやすいカバー部１９近傍の第１の部分１８ａにおける酸化領域Ｅ１が広く、内部電極１２，１３が変形しにくい容量形成部１８の中央付近に位置する第２の部分１８ｂにおける酸化領域Ｅ２が狭くなっている。
これにより、第１の部分１８ａにおいて、隣接する内部電極１２，１３の端部同士が接触することによる内部電極１２，１３同士の導通が効果的に抑制される。従って、積層セラミックコンデンサ１０の短絡不良が抑制される。
この一方で、第２の部分１８ｂにおける酸化領域Ｅ２が狭くなっていることから、第２の部分１８ｂの容量損失が抑制されている。これにより、積層セラミックコンデンサ１０は容量を確保することもできる。
これにより、第１の部分１８ａにおいて、隣接する内部電極１２，１３の端部同士が接触することによる内部電極１２，１３同士の導通が効果的に抑制される。従って、積層セラミックコンデンサ１０の短絡不良が抑制される。
この一方で、第２の部分１８ｂにおける酸化領域Ｅ２が狭くなっていることから、第２の部分１８ｂの容量損失が抑制されている。これにより、積層セラミックコンデンサ１０は容量を確保することもできる。
［積層セラミックコンデンサ１０の製造方法］
図６は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図７〜１２は積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図６に沿って、図７〜１２を適宜参照しながら説明する。
図６は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図７〜１２は積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図６に沿って、図７〜１２を適宜参照しながら説明する。
（ステップＳ０１：セラミックシート準備工程）
ステップＳ０１では、容量形成部１８を形成するための第１セラミックシート１０１及び第２セラミックシート１０２と、カバー部１９を形成するための第３セラミックシート１０３と、を準備する。
ステップＳ０１では、容量形成部１８を形成するための第１セラミックシート１０１及び第２セラミックシート１０２と、カバー部１９を形成するための第３セラミックシート１０３と、を準備する。
セラミックシート１０３は、ニッケル（Ｎｉ）と共に複合酸化物を形成する金属元素を含むセラミックシートである。本実施形態では、このような金属元素として、マグネシウム（Ｍｇ）を利用する。しかし、マンガン（Ｍｎ）などの他の金属元素を利用する場合や、二種類以上の金属元素を利用する場合にも、下記の説明と同様の作用が得られる。
セラミックシート１０３は、上記のような金属元素に加え、例えば、アルミニウム（Ａｌ）、カルシウム（Ｃａ）、バナジウム（Ｖ）、クロム（Ｃｒ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ケイ素（Ｓｉ）、ホウ素（Ｂ）、イットリウム（Ｙ）、ユーロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、イッテルビウム（Ｙｂ）、リチウム（Ｌｉ）、カリウム（Ｋ）、ナトリウム（Ｎａ）などの金属元素を更に含有してもよい。
セラミックシート１０１，１０２も同様に、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、アルミニウム（Ａｌ）、カルシウム（Ｃａ）、バナジウム（Ｖ）、クロム（Ｃｒ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ケイ素（Ｓｉ）、ホウ素（Ｂ）、イットリウム（Ｙ）、ユーロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、イッテルビウム（Ｙｂ）、リチウム（Ｌｉ）、カリウム（Ｋ）、ナトリウム（Ｎａ）などの金属元素を含有してもよい。
セラミックシート１０１，１０２，１０３は、未焼成の誘電体グリーンシートとして構成され、例えば、ロールコーターやドクターブレードを用いてシート状に成形される。
図７は、セラミックシート１０１，１０２，１０３の平面図である。この段階では、セラミックシート１０１，１０２，１０３は各積層セラミックコンデンサ１０ごとに切り分けられていない。図７には、各積層セラミックコンデンサ１０ごとに切り分ける際の切断線Ｌｘ，Ｌｙが示されている。切断線ＬｘはＸ軸に平行であり、切断線ＬｙはＹ軸に平行である。
図７に示すように、第１セラミックシート１０１には第１内部電極１２に対応する未焼成の第１内部電極１１２が形成され、第２セラミックシート１０２には第２内部電極１３に対応する未焼成の第２内部電極１１３が形成されている。なお、カバー部１９に対応する第３セラミックシート１０３には内部電極が形成されていない。
第１及び第２内部電極１１２，１１３は、例えば、ニッケル（Ｎｉ）を含む導電性ペーストを用いて形成することができる。導電性ペーストによる第１及び第２内部電極１１２，１１３の形成には、例えば、スクリーン印刷法やグラビア印刷法を用いることができる。
第１及び第２内部電極１１２，１１３は、切断線Ｌｙによって仕切られたＸ軸方向に隣接する２つの領域にわたって配置され、Ｙ軸方向に帯状に延びている。第１内部電極１１２と第２内部電極１１３とでは、切断線Ｌｙによって仕切られた領域１列ずつＸ軸方向にずらされている。つまり、第１内部電極１１２の中央を通る切断線Ｌｙが第２内部電極１１３の間の領域を通り、第２内部電極１１３の中央を通る切断線Ｌｙが第１内部電極１１２の間の領域を通っている。
（ステップＳ０２：積層工程）
ステップＳ０２では、ステップＳ０１で準備したセラミックシート１０１，１０２，１０３を積層することにより積層シート１０４を作製する。
ステップＳ０２では、ステップＳ０１で準備したセラミックシート１０１，１０２，１０３を積層することにより積層シート１０４を作製する。
図８は、ステップＳ０２で得られる積層シート１０４の斜視図である。図８では、説明の便宜上、セラミックシート１０１，１０２，１０３を分解して示している。しかし、実際の積層シート１０４では、セラミックシート１０１，１０２，１０３が静水圧加圧や一軸加圧などにより圧着されて一体化される。これにより、高密度の積層シート１０４が得られる。
積層シート１０４では、容量形成部１８に対応する第１セラミックシート１０１及び第２セラミックシート１０２がＺ軸方向に交互に積層されている。
また、積層シート１０４では、交互に積層された第１及び第２セラミックシート１０１，１０２のＺ軸方向上下面にカバー部１９に対応する第３セラミックシート１０３が積層される。
第３セラミックシート１０３は、Ｚ軸方向の全体の厚みが１５μｍ以下となる範囲内において、複数枚積層される。なお、図８に示す例では、第３セラミックシート１０３がそれぞれ３枚ずつ積層されているが、第３セラミックシート１０３の枚数は適宜変更可能である。
また、積層シート１０４では、交互に積層された第１及び第２セラミックシート１０１，１０２のＺ軸方向上下面にカバー部１９に対応する第３セラミックシート１０３が積層される。
第３セラミックシート１０３は、Ｚ軸方向の全体の厚みが１５μｍ以下となる範囲内において、複数枚積層される。なお、図８に示す例では、第３セラミックシート１０３がそれぞれ３枚ずつ積層されているが、第３セラミックシート１０３の枚数は適宜変更可能である。
（ステップＳ０３：切断工程）
ステップＳ０３では、ステップＳ０２で得られた積層シート１０４を回転刃や押し切り刃などによって切断することにより未焼成の積層チップ１１６を作製する。
ステップＳ０３では、ステップＳ０２で得られた積層シート１０４を回転刃や押し切り刃などによって切断することにより未焼成の積層チップ１１６を作製する。
図９は、ステップＳ０３の後の積層シート１０４の平面図である。積層シート１０４は、保持部材Ｃに固定された状態で、切断線Ｌｘ，Ｌｙに沿って切断される。これにより、積層シート１０４が個片化され、積層チップ１１６が得られる。このとき、保持部材Ｃは切断されておらず、各積層チップ１１６は保持部材Ｃによって接続されている。
図１０は積層シート１０４が切断されている状態を示す図である。図１０では、説明の便宜上、内部電極１１２，１１３の枚数を合計で４枚とし、セラミックシート１０１，１０２，１０３の枚数を合計で５枚としている。しかし、実際には、より多くの内部電極１１２，１１３とセラミックシート１０１，１０２が設けられている。
積層シート１０４は、押し切り刃等の切断刃Ｆにより切断される際に、積層シート１０４を切断中の切断刃Ｆが内部電極１１２，１１３を引き摺り、内部電極１１２，１１３の端部が図１０に示すようにＺ軸方向に引き延ばされる場合がある。これにより、積層チップ１１６の側面において、引き延ばされた内部電極を介して内部電極１１２，１１３同士が接触し、短絡不良を引き起こすおそれがある。
積層シート１０４は、押し切り刃等の切断刃Ｆにより切断される際に、積層シート１０４を切断中の切断刃Ｆが内部電極１１２，１１３を引き摺り、内部電極１１２，１１３の端部が図１０に示すようにＺ軸方向に引き延ばされる場合がある。これにより、積層チップ１１６の側面において、引き延ばされた内部電極を介して内部電極１１２，１１３同士が接触し、短絡不良を引き起こすおそれがある。
しかしながら、本実施形態に係る内部電極１１２，１１３は後述する焼成工程により、図４に示すように、端部に酸化領域Ｅ１，Ｅ２が良好に形成される。従って、積層シート１０４の切断時に内部電極１１２，１１３が引き摺られ、引き摺られた内部電極を介して内部電極１１２，１１３の端部同士が接触していたとしても内部電極１１２，１１３間の短絡不良が抑制される。
図１１は、ステップＳ０３で得られる積層チップ１１６の斜視図である。積層チップ１１６には、未焼成の容量形成部１１８及びカバー部１１９が形成されている。積層チップ１１６では、切断面であるＹ軸方向を向いた両側面Ｓ４，Ｓ５に未焼成の第１及び第２内部電極１１２，１１３が露出している。
（ステップＳ０４：サイドマージン部形成工程）
ステップＳ０４では、ステップＳ０３で得られた積層チップ１１６の側面Ｓ４，Ｓ５に未焼成のサイドマージン部１１７を設けることにより、未焼成の素体１１１を作製する。
ステップＳ０４では、ステップＳ０３で得られた積層チップ１１６の側面Ｓ４，Ｓ５に未焼成のサイドマージン部１１７を設けることにより、未焼成の素体１１１を作製する。
ステップＳ０４では、積層チップ１１６の両側面Ｓ４，Ｓ５にサイドマージン部１１７を設けるために、テープなどの保持部材の貼り替えなどにより積層チップ１１６の向きが適宜変更される。
特に、ステップＳ０４では、ステップＳ０３における積層チップ１１６の切断面であるＹ軸方向を向いた両側面Ｓ４，Ｓ５にサイドマージン部１１７が設けられる。このため、ステップＳ０４では、予め保持部材Ｃから積層チップ１１６を剥がし、積層チップ１１６の向きを９０度回転させておくことが好ましい。
特に、ステップＳ０４では、ステップＳ０３における積層チップ１１６の切断面であるＹ軸方向を向いた両側面Ｓ４，Ｓ５にサイドマージン部１１７が設けられる。このため、ステップＳ０４では、予め保持部材Ｃから積層チップ１１６を剥がし、積層チップ１１６の向きを９０度回転させておくことが好ましい。
図１２は、ステップＳ０４によって得られる未焼成の素体１１１の斜視図である。
サイドマージン部１１７は、ニッケル（Ｎｉ）と共に複合酸化物を形成する金属元素としてマグネシウム（Ｍｇ）を含むセラミックシートとして用意される。このセラミックシートに用いる金属元素も、セラミックシート１０３と同様に、マグネシウム（Ｍｇ）以外のマンガン（Ｍｎ）などであってもよい。
次いで、サイドマージン部１１７が積層チップ１１６の側面Ｓ４，Ｓ５に貼り付けられる。
サイドマージン部１１７は、ニッケル（Ｎｉ）と共に複合酸化物を形成する金属元素としてマグネシウム（Ｍｇ）を含むセラミックシートとして用意される。このセラミックシートに用いる金属元素も、セラミックシート１０３と同様に、マグネシウム（Ｍｇ）以外のマンガン（Ｍｎ）などであってもよい。
次いで、サイドマージン部１１７が積層チップ１１６の側面Ｓ４，Ｓ５に貼り付けられる。
サイドマージン部１１７は、上記のような金属元素に加え、例えば、マンガン（Ｍｎ）、アルミニウム（Ａｌ）、カルシウム（Ｃａ）、バナジウム（Ｖ）、クロム（Ｃｒ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ケイ素（Ｓｉ）、ホウ素（Ｂ）、イットリウム（Ｙ）、ユーロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、イッテルビウム（Ｙｂ）、リチウム（Ｌｉ）、カリウム（Ｋ）、ナトリウム（Ｎａ）などの金属元素を更に含有してもよい。
本実施形態に係るサイドマージン部１１７のマグネシウム（Ｍｇ）の濃度は、第３セラミックシート１０３のマグネシウム（Ｍｇ）の濃度以下である。
サイドマージン部１１７は、１５μｍ以下となるように、Ｙ軸方向の厚みが調整される。
ステップＳ０４では、サイドマージン部１１７をシート状に成形せずに、マグネシウム（Ｍｇ）を含むセラミックスからなるペースト材に、積層チップ１１６の各側面Ｓ４，Ｓ５を浸漬させて、引き上げることにより形成してもよい。
（ステップＳ０５：焼成工程）
ステップＳ０５では、ステップＳ０４で得られた未焼成の素体１１１を焼成することにより、図１〜３に示す積層セラミックコンデンサ１０の素体１１を作製する。
つまり、ステップＳ０５により第１及び第２内部電極１１２，１１３が第１及び第２内部電極１２，１３になり、積層チップ１１６が積層部１６になり、サイドマージン部１１７がサイドマージン部１７になる。
ステップＳ０５では、ステップＳ０４で得られた未焼成の素体１１１を焼成することにより、図１〜３に示す積層セラミックコンデンサ１０の素体１１を作製する。
つまり、ステップＳ０５により第１及び第２内部電極１１２，１１３が第１及び第２内部電極１２，１３になり、積層チップ１１６が積層部１６になり、サイドマージン部１１７がサイドマージン部１７になる。
ステップＳ０５における素体１１１の焼成温度は、積層チップ１１６及びサイドマージン部１１７の焼結温度に基づいて決定することができる。例えば、セラミックスとしてチタン酸バリウム（ＢａＴｉＯ３）系材料を用いる場合には、素体１１１の焼成温度は１０００〜１３００℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
ここで、本実施形態に係る素体１１１は、カバー部１１９及びサイドマージン部１１７の厚みが１５μｍ以下となるように調整されている。これにより、焼成時において、内部電極１１２，１１３に酸素が供給されやすくなり、内部電極１１２，１１３の端部に酸化領域Ｅ１，Ｅ２が良好に形成される。
従って、製造過程で、内部電極１１２，１１３の端部が露出した積層チップ１１６の側面Ｓ４，Ｓ５に異物等が付着したとしても、焼成後の素体１１の側面Ｓ１，Ｓ２おける異物等を介した内部電極１２，１３同士の導通が抑制される。よって、内部電極１２，１３間の短絡不良が抑制される。
従って、製造過程で、内部電極１１２，１１３の端部が露出した積層チップ１１６の側面Ｓ４，Ｓ５に異物等が付着したとしても、焼成後の素体１１の側面Ｓ１，Ｓ２おける異物等を介した内部電極１２，１３同士の導通が抑制される。よって、内部電極１２，１３間の短絡不良が抑制される。
また、本実施形態では、上述のとおりカバー部１１９及びサイドマージン部１１７の厚みが１５μｍ以下となるように調整されている。このため、容量形成部１１８の稜部付近には、サイドマージン部１１７側のみならずカバー部１１９側からも酸素が供給される。
さらに、カバー部１１９のマグネシウム（Ｍｇ）の濃度は、サイドマージン部１１７のマグネシウム（Ｍｇ）の濃度以上である。このため、容量形成部１１８の稜部付近には、サイドマージン部１１７のみならずカバー部１１９からもマグネシウム（Ｍｇ）が供給される。
さらに、カバー部１１９のマグネシウム（Ｍｇ）の濃度は、サイドマージン部１１７のマグネシウム（Ｍｇ）の濃度以上である。このため、容量形成部１１８の稜部付近には、サイドマージン部１１７のみならずカバー部１１９からもマグネシウム（Ｍｇ）が供給される。
従って、未焼成の素体１１１の焼成時において、容量形成部１１８の稜部付近にある内部電極１１２，１１３の端部に他の内部電極１１２，１１３の端部よりも、マグネシウム（Ｍｇ）及び酸素が多く供給される。
これにより、容量形成部１１８の稜部付近の内部電極１１２，１１３の端部に、他の内部電極１１２，１１３の端部よりもマグネシウム（Ｍｇ）を含む複合酸化物が多く形成する。よって、変形しやすい容量形成部１１８の稜部付近の内部電極１１２，１１３の端部に形成される酸化領域Ｅ１が広くなる。
従って、焼成後の容量形成部１８の稜部付近において、隣接する内部電極１２，１３の端部同士が接触することによる内部電極１２，１３同士の導通が効果的に抑制される。これにより、積層セラミックコンデンサ１０の短絡不良が抑制される。
この一方で、未焼成の素体１１１の焼成時において、容量形成部１１８の稜部付近の内部電極１１２，１１３の端部に他の内部電極１１２，１１３の端部よりもマグネシウム（Ｍｇ）が多く供給されることから、容量形成部１１８の中央付近に位置する内部電極１１２，１１３の端部におけるマグネシウム（Ｍｇ）の供給量が相対的に少ない。
これにより、焼成後の容量形成部１８の中央付近に位置する内部電極１２，１３の端部に形成される酸化領域Ｅ２が狭くなるため、容量形成部１８の中央付近における容量損失が抑制される。従って、積層セラミックコンデンサ１０は容量を確保することもできる。
これにより、焼成後の容量形成部１８の中央付近に位置する内部電極１２，１３の端部に形成される酸化領域Ｅ２が狭くなるため、容量形成部１８の中央付近における容量損失が抑制される。従って、積層セラミックコンデンサ１０は容量を確保することもできる。
（ステップＳ０６：外部電極形成工程）
ステップＳ０６では、ステップＳ０５で得られた素体１１に第１及び第２外部電極１４，１５を形成することにより、図１〜３に示す積層セラミックコンデンサ１０を作製する。
ステップＳ０６では、ステップＳ０５で得られた素体１１に第１及び第２外部電極１４，１５を形成することにより、図１〜３に示す積層セラミックコンデンサ１０を作製する。
ステップＳ０６では、まず、素体１１の一方のＸ軸方向端面を覆うように未焼成の電極材料を塗布し、素体１１の他方のＸ軸方向端面を覆うように未焼成の電極材料を塗布する。塗布された未焼成の電極材料を、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において焼き付け処理を行って、素体１１に下地膜を形成する。そして、素体１１に焼き付けられた下地膜の上に、中間膜及び表面膜を電解メッキなどのメッキ処理で形成して、第１及び第２外部電極１４，１５が完成する。
なお、上記のステップＳ０６における処理の一部を、ステップ０５の前に行ってもよい。例えば、ステップＳ０５の前に未焼成の素体１１１のＸ軸方向両端面に未焼成の電極材料を塗布し、ステップＳ０５において、未焼成の素体１１１を焼結させると同時に、未焼成の電極材料を焼き付けて第１及び第２外部電極１４，１５の下地膜を形成してもよい。
以下、本発明の実施例について説明する。
［積層セラミックコンデンサの製造］
（未焼成の素体の作製）
実施例１〜６及び比較例１〜４に係る未焼成の素体のサンプルを、上記の製造方法にしたがって作製した。実施例１〜６及び比較例１〜４に係るサンプルは、カバー部及びサイドマージン部の厚みと、カバー部及びサイドマージン部のマンガンや、マグネシウムの濃度がそれぞれ異なり、これ以外の製造条件についは共通する。
（未焼成の素体の作製）
実施例１〜６及び比較例１〜４に係る未焼成の素体のサンプルを、上記の製造方法にしたがって作製した。実施例１〜６及び比較例１〜４に係るサンプルは、カバー部及びサイドマージン部の厚みと、カバー部及びサイドマージン部のマンガンや、マグネシウムの濃度がそれぞれ異なり、これ以外の製造条件についは共通する。
（実施例１）
実施例１に係るサンプルは、カバー部１１９とサイドマージン部１１７の厚みが共に１５μｍである。また、カバー部１１９とサイドマージン部１１７を構成するチタン酸バリウム（ＢａＴｉＯ３）を１００ｍｏｌ％とした場合に、カバー部１１９とサイドマージン部１１７のマグネシウムの濃度が共に０．４８ｍｏｌ％である。
実施例１に係るサンプルは、カバー部１１９とサイドマージン部１１７の厚みが共に１５μｍである。また、カバー部１１９とサイドマージン部１１７を構成するチタン酸バリウム（ＢａＴｉＯ３）を１００ｍｏｌ％とした場合に、カバー部１１９とサイドマージン部１１７のマグネシウムの濃度が共に０．４８ｍｏｌ％である。
（実施例２）
実施例２に係るサンプルは、カバー部１１９とサイドマージン部１１７の厚みが共に１５μｍである。また、カバー部１１９とサイドマージン部１１７を構成するチタン酸バリウム（ＢａＴｉＯ３）を１００ｍｏｌ％とした場合に、カバー部１１９のマグネシウムの濃度が０．９６ｍｏｌ％であり、サイドマージン部１１７のマグネシウムの濃度が０．４８ｍｏｌ％である。
実施例２に係るサンプルは、カバー部１１９とサイドマージン部１１７の厚みが共に１５μｍである。また、カバー部１１９とサイドマージン部１１７を構成するチタン酸バリウム（ＢａＴｉＯ３）を１００ｍｏｌ％とした場合に、カバー部１１９のマグネシウムの濃度が０．９６ｍｏｌ％であり、サイドマージン部１１７のマグネシウムの濃度が０．４８ｍｏｌ％である。
（実施例３）
実施例３に係るサンプルは、カバー部１１９とサイドマージン部１１７の厚みが共に１０μｍである。また、カバー部１１９とサイドマージン部１１７を構成するチタン酸バリウム（ＢａＴｉＯ３）を１００ｍｏｌ％とした場合に、カバー部１１９とサイドマージン部１１７のマグネシウムの濃度が共に０．４８ｍｏｌ％である。
実施例３に係るサンプルは、カバー部１１９とサイドマージン部１１７の厚みが共に１０μｍである。また、カバー部１１９とサイドマージン部１１７を構成するチタン酸バリウム（ＢａＴｉＯ３）を１００ｍｏｌ％とした場合に、カバー部１１９とサイドマージン部１１７のマグネシウムの濃度が共に０．４８ｍｏｌ％である。
（実施例４）
実施例４に係るサンプルは、カバー部１１９とサイドマージン部１１７の厚みが共に１５μｍである。また、カバー部１１９とサイドマージン部１１７を構成するチタン酸バリウム（ＢａＴｉＯ３）を１００ｍｏｌ％とした場合に、カバー部１１９とサイドマージン部１１７のマンガンの濃度が共に０．４８ｍｏｌ％である。
実施例４に係るサンプルは、カバー部１１９とサイドマージン部１１７の厚みが共に１５μｍである。また、カバー部１１９とサイドマージン部１１７を構成するチタン酸バリウム（ＢａＴｉＯ３）を１００ｍｏｌ％とした場合に、カバー部１１９とサイドマージン部１１７のマンガンの濃度が共に０．４８ｍｏｌ％である。
（実施例５）
実施例５に係るサンプルは、カバー部１１９とサイドマージン部１１７の厚みが共に１５μｍである。また、カバー部１１９とサイドマージン部１１７を構成するチタン酸バリウム（ＢａＴｉＯ３）を１００ｍｏｌ％とした場合に、カバー部１１９のマンガンの濃度が０．９６ｍｏｌ％であり、サイドマージン部１１７のマンガンの濃度が０．４８ｍｏｌ％である。
実施例５に係るサンプルは、カバー部１１９とサイドマージン部１１７の厚みが共に１５μｍである。また、カバー部１１９とサイドマージン部１１７を構成するチタン酸バリウム（ＢａＴｉＯ３）を１００ｍｏｌ％とした場合に、カバー部１１９のマンガンの濃度が０．９６ｍｏｌ％であり、サイドマージン部１１７のマンガンの濃度が０．４８ｍｏｌ％である。
（実施例６）
実施例６に係るサンプルは、カバー部１１９とサイドマージン部１１７の厚みが共に１０μｍである。また、カバー部１１９とサイドマージン部１１７を構成するチタン酸バリウム（ＢａＴｉＯ３）を１００ｍｏｌ％とした場合に、カバー部１１９とサイドマージン部１１７のマンガンの濃度が共に０．４８ｍｏｌ％である。
実施例６に係るサンプルは、カバー部１１９とサイドマージン部１１７の厚みが共に１０μｍである。また、カバー部１１９とサイドマージン部１１７を構成するチタン酸バリウム（ＢａＴｉＯ３）を１００ｍｏｌ％とした場合に、カバー部１１９とサイドマージン部１１７のマンガンの濃度が共に０．４８ｍｏｌ％である。
（比較例１）
比較例１に係るサンプルは、カバー部とサイドマージン部の厚みが共に２０μｍである。また、カバー部とサイドマージン部を構成するチタン酸バリウム（ＢａＴｉＯ３）を１００ｍｏｌ％とした場合に、カバー部とサイドマージン部のマグネシウムの濃度が共に０．４８ｍｏｌ％である。
比較例１に係るサンプルは、カバー部とサイドマージン部の厚みが共に２０μｍである。また、カバー部とサイドマージン部を構成するチタン酸バリウム（ＢａＴｉＯ３）を１００ｍｏｌ％とした場合に、カバー部とサイドマージン部のマグネシウムの濃度が共に０．４８ｍｏｌ％である。
（比較例２）
比較例２に係るサンプルは、カバー部とサイドマージン部の厚みが共に１５μｍである。また、カバー部とサイドマージン部を構成するチタン酸バリウム（ＢａＴｉＯ３）を１００ｍｏｌ％とした場合に、カバー部のマグネシウムの濃度が０．４８ｍｏｌ％であり、サイドマージン部のマグネシウムの濃度が０．９６ｍｏｌ％である。
比較例２に係るサンプルは、カバー部とサイドマージン部の厚みが共に１５μｍである。また、カバー部とサイドマージン部を構成するチタン酸バリウム（ＢａＴｉＯ３）を１００ｍｏｌ％とした場合に、カバー部のマグネシウムの濃度が０．４８ｍｏｌ％であり、サイドマージン部のマグネシウムの濃度が０．９６ｍｏｌ％である。
（比較例３）
比較例３に係るサンプルは、カバー部とサイドマージン部の厚みが共に２０μｍである。また、カバー部とサイドマージン部を構成するチタン酸バリウム（ＢａＴｉＯ３）を１００ｍｏｌ％とした場合に、カバー部とサイドマージン部のマンガンの濃度が共に０．４８ｍｏｌ％である。
比較例３に係るサンプルは、カバー部とサイドマージン部の厚みが共に２０μｍである。また、カバー部とサイドマージン部を構成するチタン酸バリウム（ＢａＴｉＯ３）を１００ｍｏｌ％とした場合に、カバー部とサイドマージン部のマンガンの濃度が共に０．４８ｍｏｌ％である。
（比較例４）
比較例４に係るサンプルは、カバー部とサイドマージン部の厚みが共に１５μｍである。また、カバー部とサイドマージン部を構成するチタン酸バリウム（ＢａＴｉＯ３）を１００ｍｏｌ％とした場合に、カバー部のマンガンの濃度が０．４８ｍｏｌ％であり、サイドマージン部のマンガンの濃度が０．９６ｍｏｌ％である。
比較例４に係るサンプルは、カバー部とサイドマージン部の厚みが共に１５μｍである。また、カバー部とサイドマージン部を構成するチタン酸バリウム（ＢａＴｉＯ３）を１００ｍｏｌ％とした場合に、カバー部のマンガンの濃度が０．４８ｍｏｌ％であり、サイドマージン部のマンガンの濃度が０．９６ｍｏｌ％である。
（積層セラミックコンデンサの作製）
実施例１〜６及び比較例１〜４に係る未焼成の素体を用いて、上記製造方法にしたがい、実施例１〜６及び比較例１〜４に係る積層セラミックコンデンサを作製した。
表１は、実施例１〜６及び比較例１〜４に係る未焼成の素体のカバー部及びサイドマージン部の厚みと、未焼成の素体のカバー部及びサイドマージン部のマグネシウム（Ｍｇ）や、マンガン（Ｍｎ）の濃度と、実施例１〜６及び比較例１〜４に係る積層セラミックコンデンサの酸化領域の寸法をまとめた表である。
実施例１〜６及び比較例１〜４に係る未焼成の素体を用いて、上記製造方法にしたがい、実施例１〜６及び比較例１〜４に係る積層セラミックコンデンサを作製した。
表１は、実施例１〜６及び比較例１〜４に係る未焼成の素体のカバー部及びサイドマージン部の厚みと、未焼成の素体のカバー部及びサイドマージン部のマグネシウム（Ｍｇ）や、マンガン（Ｍｎ）の濃度と、実施例１〜６及び比較例１〜４に係る積層セラミックコンデンサの酸化領域の寸法をまとめた表である。
表１に示すように、比較例１〜４に係る積層セラミックコンデンサは、カバー部近傍における酸化領域の寸法と、容量形成部の中央付近における酸化領域の寸法が同等であるのに対し、実施例１〜６に係る積層セラミックコンデンサ１０はいずれも、カバー部近傍における酸化領域の寸法が、容量形成部の中央付近における酸化領域の寸法より大きい。
［積層セラミックコンデンサの評価］
実施例１〜６及び比較例１〜４に係る積層セラミックコンデンサの容量損失率とショート率を算出した。この際、容量損失率が１．５％以下、ショート率が１０％未満のものを合格と判定した。表２はこの結果をまとめた表である。
実施例１〜６及び比較例１〜４に係る積層セラミックコンデンサの容量損失率とショート率を算出した。この際、容量損失率が１．５％以下、ショート率が１０％未満のものを合格と判定した。表２はこの結果をまとめた表である。
表２に示す容量損失率は、実施例１〜６及び比較例１〜４に係る積層セラミックコンデンサの実測容量値が、設計容量値と比較してどの程度低下しているのかを示す低下率である。設計容量値は、各コンデンサの誘電体の厚み、誘電率及び内部電極の交差面積から算出された値である。
また、表２に示すショート率は、Ｏｓｃ（Oscillation level）が０．５Ｖであり、周波数が１ｋＨｚの電圧を印加する条件下で、実施例１〜６及び比較例１〜４に係る２００個のコンデンサのうち短絡不良が発生したコンデンサの割合を示している。なお、コンデンサに短絡不良が発生しているか否かはＬＣＲメータを用いて判定した。
また、表２に示すショート率は、Ｏｓｃ（Oscillation level）が０．５Ｖであり、周波数が１ｋＨｚの電圧を印加する条件下で、実施例１〜６及び比較例１〜４に係る２００個のコンデンサのうち短絡不良が発生したコンデンサの割合を示している。なお、コンデンサに短絡不良が発生しているか否かはＬＣＲメータを用いて判定した。
表２を参照すると、比較例１及び３に係る積層セラミックコンデンサは、容量損失率が１．５％以下であったが、ショート率が１０％であった。これは、未焼成の素体のカバー部とサイドマージン部の厚みが１５μｍより厚いことにより、内部電極の酸化が促進されず、内部電極の端部に酸化領域が十分に形成されなかったためにショート率が大きくなってしまったものと推察される。
また、比較例２及び４に係る積層セラミックコンデンサは、ショート率は１０％未満であったが、容量損失率が１．５％より大きかった。これは、マグネシウム（Ｍｇ）や、マンガン（Ｍｎ）の濃度が、カバー部よりサイドマージン部のほうが高いことにより、サイドマージン部に隣接する内部電極の端部が過剰に酸化されたことで容量損失率が大きくなってしまったものと推察される。
一方、実施例１〜６に係る積層セラミックコンデンサ１０はいずれも容量損失率が１．５％以下、ショート率が１０％未満であった。これにより、実施例１〜６に係る積層セラミックコンデンサ１０は短絡不良の抑制と、容量の確保と、を両立できていることが確認された。
以上のことから、上記製造方法に従って作製された本実施形態に係る積層セラミックコンデンサ１０は、短絡不良の抑制と、容量の確保と、を両立可能な構成であることが実験的に確認された。
［その他の実施形態］
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
例えば、積層セラミックコンデンサ１０では、容量形成部１８がＺ軸方向に複数に分割して設けられていてもよい。この場合、各容量形成部１８において第１及び第２内部電極１２，１３がＺ軸方向に沿って交互に配置されていればよく、容量形成部１８が切り替わる部分において第１内部電極１２又は第２内部電極１３が連続して配置されていてもよい。
１０…積層セラミックコンデンサ
１１…素体
１２…第１内部電極
１３…第２内部電極
１４…第１外部電極
１５…第２外部電極
１６…積層部
１７…サイドマージン部
１８…容量形成部
１８ａ…第１の部分
１８ｂ…第２の部分
１９…カバー部
１１１…未焼成の素体
１１６…未焼成の積層チップ
Ｅ１，Ｅ２…酸化領域
１１…素体
１２…第１内部電極
１３…第２内部電極
１４…第１外部電極
１５…第２外部電極
１６…積層部
１７…サイドマージン部
１８…容量形成部
１８ａ…第１の部分
１８ｂ…第２の部分
１９…カバー部
１１１…未焼成の素体
１１６…未焼成の積層チップ
Ｅ１，Ｅ２…酸化領域
Claims (6)
- 第１の方向に積層された複数のセラミック層、及び前記複数のセラミック層の間に配置されニッケルを主成分とする複数の内部電極を有する容量形成部と、前記容量形成部を前記第１の方向から被覆するカバー部と、を有する積層部と、
前記積層部を前記第１の方向に直交する第２の方向から被覆する一対のサイドマージン部と、
を具備し、
前記複数の内部電極は、前記一対のサイドマージン部に隣接し、ニッケルと共に酸化物を形成する金属元素が偏在している一対の酸化領域を有し、
前記容量形成部は、前記カバー部に隣接する第１の部分と、前記第１の部分に前記第１の方向に隣接し、前記一対の酸化領域の前記第２の方向の寸法が前記第１の部分よりも小さい第２の部分と、から構成される
積層セラミックコンデンサ。 - 請求項１に記載の積層セラミックコンデンサであって、
前記金属元素は、マグネシウム及びマンガンの少なくとも一方である
積層セラミックコンデンサ。 - 請求項１又は２に記載の積層セラミックコンデンサであって、
前記サイドマージン部の前記金属元素の濃度が、前記カバー部の前記金属元素の濃度以下である
積層セラミックコンデンサ。 - 第１の方向に積層された複数のセラミック層、及び前記複数のセラミック層の間に配置されニッケルを主成分とする複数の内部電極を有する容量形成部と、前記容量形成部を前記第１の方向から被覆し、前記第１の方向の厚みが１５μｍ以下であるカバー部と、前記第１の方向と直交する第２の方向を向き、前記複数の内部電極が露出する側面と、を有する未焼成の積層チップを作製し、
ニッケルと共に酸化物を形成する金属元素を含み、前記金属元素の濃度が前記カバー部の前記金属元素の濃度以下であり、前記第２の方向の厚みが１５μｍ以下であるサイドマージン部で、前記側面を前記第２の方向から被覆することにより、未焼成の素体を作製し、
前記未焼成の素体を焼成する
積層セラミックコンデンサの製造方法。 - 請求項４に記載の積層セラミックコンデンサの製造方法であって、
前記未焼成の素体を焼成することにより、前記複数の内部電極に、前記サイドマージン部に隣接し、前記金属元素が偏在する酸化領域を形成し、
前記容量形成部において、前記カバー部に隣接する第１の部分では、前記第１の部分に前記第１の方向に隣接する第２の部分よりも、前記酸化領域の前記第２の方向の寸法が大きい
積層セラミックコンデンサの製造方法。 - 請求項４又は５に記載の積層セラミックコンデンサの製造方法であって、
前記金属元素は、マグネシウム及びマンガンの少なくとも一方である
積層セラミックコンデンサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019099212A JP6975200B2 (ja) | 2016-08-30 | 2019-05-28 | 積層セラミックコンデンサ及びその製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016168334A JP2018037492A (ja) | 2016-08-30 | 2016-08-30 | 積層セラミックコンデンサ及びその製造方法 |
| JP2019099212A JP6975200B2 (ja) | 2016-08-30 | 2019-05-28 | 積層セラミックコンデンサ及びその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016168334A Division JP2018037492A (ja) | 2016-08-30 | 2016-08-30 | 積層セラミックコンデンサ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019161235A true JP2019161235A (ja) | 2019-09-19 |
| JP6975200B2 JP6975200B2 (ja) | 2021-12-01 |
Family
ID=67993720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019099212A Active JP6975200B2 (ja) | 2016-08-30 | 2019-05-28 | 積層セラミックコンデンサ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6975200B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220044142A (ko) * | 2020-09-30 | 2022-04-06 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서 |
| JP2022057846A (ja) * | 2020-09-30 | 2022-04-11 | 株式会社村田製作所 | 積層セラミックコンデンサ |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006135138A (ja) * | 2004-11-08 | 2006-05-25 | Matsushita Electric Ind Co Ltd | 積層セラミックコンデンサ |
| JP2010050263A (ja) * | 2008-08-21 | 2010-03-04 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| JP2012124458A (ja) * | 2010-12-08 | 2012-06-28 | Samsung Electro-Mechanics Co Ltd | 積層セラミックコンデンサ及びその製造方法 |
| JP2014146669A (ja) * | 2013-01-29 | 2014-08-14 | Murata Mfg Co Ltd | 積層型セラミック電子部品 |
| JP2014204113A (ja) * | 2013-04-08 | 2014-10-27 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミックキャパシタ及びその製造方法 |
-
2019
- 2019-05-28 JP JP2019099212A patent/JP6975200B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006135138A (ja) * | 2004-11-08 | 2006-05-25 | Matsushita Electric Ind Co Ltd | 積層セラミックコンデンサ |
| JP2010050263A (ja) * | 2008-08-21 | 2010-03-04 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| JP2012124458A (ja) * | 2010-12-08 | 2012-06-28 | Samsung Electro-Mechanics Co Ltd | 積層セラミックコンデンサ及びその製造方法 |
| JP2014146669A (ja) * | 2013-01-29 | 2014-08-14 | Murata Mfg Co Ltd | 積層型セラミック電子部品 |
| JP2014204113A (ja) * | 2013-04-08 | 2014-10-27 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層セラミックキャパシタ及びその製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220044142A (ko) * | 2020-09-30 | 2022-04-06 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서 |
| JP2022057846A (ja) * | 2020-09-30 | 2022-04-11 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP2022057923A (ja) * | 2020-09-30 | 2022-04-11 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| CN114334449A (zh) * | 2020-09-30 | 2022-04-12 | 株式会社村田制作所 | 层叠陶瓷电容器 |
| JP7276296B2 (ja) | 2020-09-30 | 2023-05-18 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP7351279B2 (ja) | 2020-09-30 | 2023-09-27 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| US11810725B2 (en) | 2020-09-30 | 2023-11-07 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
| KR102708778B1 (ko) * | 2020-09-30 | 2024-09-23 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6975200B2 (ja) | 2021-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11335507B2 (en) | Multi-layer ceramic capacitor and method of producing the same | |
| CN107958782B (zh) | 层叠陶瓷电容器及其制造方法 | |
| JP7273093B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JP6835561B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JP7167227B2 (ja) | 積層セラミックコンデンサ | |
| JP2019204931A (ja) | 積層セラミック電子部品 | |
| JP2017199859A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| JP6487364B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2023015365A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JP2018046086A (ja) | 積層セラミックコンデンサ | |
| JP6975200B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JP2019079977A (ja) | 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 | |
| JP2018073909A (ja) | 積層セラミックコンデンサ | |
| JP2019176127A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP7162690B2 (ja) | 積層セラミックコンデンサ | |
| JP7221704B2 (ja) | 積層セラミックコンデンサ | |
| JP2018056292A (ja) | 積層型電子部品 | |
| JP7171796B2 (ja) | 積層セラミックコンデンサ | |
| JP7307827B2 (ja) | 積層セラミック電子部品 | |
| JP6117557B2 (ja) | 積層型電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200721 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200910 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210324 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210825 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20210825 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20210825 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20210901 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20210907 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211105 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6975200 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |