JP7162690B2 - 積層セラミックコンデンサ - Google Patents
積層セラミックコンデンサ Download PDFInfo
- Publication number
- JP7162690B2 JP7162690B2 JP2021048370A JP2021048370A JP7162690B2 JP 7162690 B2 JP7162690 B2 JP 7162690B2 JP 2021048370 A JP2021048370 A JP 2021048370A JP 2021048370 A JP2021048370 A JP 2021048370A JP 7162690 B2 JP7162690 B2 JP 7162690B2
- Authority
- JP
- Japan
- Prior art keywords
- side margin
- laminated
- ceramic capacitor
- internal electrodes
- dimension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
上記積層部は、第1の方向に積層された複数のセラミック層と、上記複数のセラミック層の間に配置された複数の内部電極と、を有する。
上記サイドマージン部は、上記積層部を上記第1の方向と直交する第2の方向から覆い、ポア率が1%以下である。
従って、本発明により、サイドマージン部の厚みを薄くしても、耐湿性が確保される積層セラミックコンデンサを製造することが可能となる。
これにより、積層セラミックコンデンサの耐湿性をより向上させることが可能となる。
酸化領域の第2の方向の寸法を0.4μm以上とすることにより、積層セラミックコンデンサにおける内部電極間の短絡不良やIR不良を抑制することができる。
これにより、積層セラミックコンデンサの耐湿性が確保される。
これにより、積層部からサイドマージン部が剥離しているか否かを、光学顕微鏡等を使用することによって、積層セラミックコンデンサを破壊することなく検出することができる。
絶縁性セラミックスからなるサイドマージン部で、上記第1の方向と直交する第2の方向から上記積層チップを覆うことにより、未焼成の素体が作製され、
上記未焼成の素体を焼成することにより、焼成後の上記サイドマージン部のポア率が1%以下である素体が作製される。
これにより、外界から積層チップへ水分等が侵入しにくくなり、積層セラミックコンデンサの耐湿性の低下を抑制することができる。
従って、製造過程で、内部電極の端部が露出した積層チップの側面に異物等が付着したとしても、焼成後の素体の側面おける異物等を介した内部電極同士の導通が抑制される。よって、内部電極間の短絡不良やIR不良等が効果的に抑制される。
脱バインダ処理が施された上記サイドマージン部にセラミックスを堆積させてもよい。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
図1~3は、本発明の一実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA-A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB-B'線に沿った断面図である。
素体11は、典型的には、Y軸方向を向いた2つの側面と、Z軸方向を向いた2つの主面と、を有する。素体11の各面を接続する稜部は面取りされている。なお、素体11の形状はこのような形状に限定されない。例えば、素体11の各面は曲面であってもよく、素体11は全体として丸みを帯びた形状であってもよい。
第1及び第2外部電極14,15は、素体11のX軸方向両端面を覆い、X軸方向両端面に接続する4つの面に延出している。これにより、第1及び第2外部電極14,15のいずれにおいても、X-Z平面に平行な断面及びX-Y軸に平行な断面の形状がU字状となっている。
積層部16は、X-Y平面に沿って延びる平板状の複数のセラミック層がZ軸方向に積層された構成を有する。
容量形成部18は、複数の第1内部電極12と、複数の第2内部電極13と、を有する。第1及び第2内部電極12,13は、複数のセラミック層の間に、Z軸方向に沿って交互に配置されている。第1内部電極12は、第1外部電極14に接続され、第2外部電極15から絶縁されている。第2内部電極13は、第2外部電極15に接続され、第1外部電極14から絶縁されている。
しかしながら、積層セラミックコンデンサ10の耐湿性を確保する観点から、寸法D1は5μm以上であることが好ましい。
従って、積層部16とサイドマージン部17との間の隙間を、積層セラミックコンデンサ10の断面を観察せずに検出することができる。
即ち、積層部16からサイドマージン部17が剥離しているか否かを、光学顕微鏡等を使用することによって、積層セラミックコンデンサ10を破壊することなく検出することができる。
また、図2,3では、第1及び第2内部電極12,13の対向状態を見やすくするために、第1及び第2内部電極12,13の枚数をそれぞれ4枚に留めている。しかし、実際には、積層セラミックコンデンサ10の容量を確保するために、より多くの第1及び第2内部電極12,13が設けられている。
図5は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図6~16は積層セラミックコンデンサの製造過程を示す図である。以下、積層セラミックコンデンサの製造方法について、図5に沿って、図6~16を適宜参照しながら説明する。
ステップS01では、容量形成部18を形成するための第1セラミックシート101及び第2セラミックシート102と、カバー部19を形成するための第3セラミックシート103と、を準備する。セラミックシート101,102,103は、絶縁性セラミックスを主成分とし、未焼成の誘電体グリーンシートとして構成される。セラミックシート101,102,103は、例えば、ロールコーターやドクターブレードを用いてシート状に成形される。
ステップS02では、ステップS01で準備したセラミックシート101,102,103を積層することにより積層シート104を作製する。
また、積層シート104では、交互に積層された第1及び第2セラミックシート101,102のZ軸方向上下面にカバー部19に対応する第3セラミックシート103が積層される。なお、図7に示す例では、第3セラミックシート103がそれぞれ3枚ずつ積層されているが、第3セラミックシート103の枚数は適宜変更可能である。
ステップS03では、ステップS02で得られた積層シート104を回転刃や押し切り刃などによって切断することにより未焼成の積層チップ116を作製する。
積層シート104は、押し切り刃等の切断刃Fにより切断される際に、積層シート104を切断中の切断刃Fが内部電極112,113を引き摺り、内部電極112,113の端部が図9に示すようにZ軸方向に引き延ばされる場合がある。これにより、積層チップ116の側面S3,S4において、引き延ばされた部分を介して内部電極112,113同士が接触することがある。
ステップS04では、積層チップ116の側面S3,S4に未焼成のサイドマージン部117を設けることにより、未焼成の素体111を作製する。
特に、ステップS04では、ステップS03における積層チップ116の切断面であるY軸方向を向いた両側面S3,S4にサイドマージン部117が設けられる。このため、ステップS04では、予め保持部材Cから積層チップ116を剥がし、積層チップ116の向きを90度回転させておくことが好ましい。
サイドマージンシート117sは、例えばロールコーターやドクターブレードが用いられることによりシート状に成形される。また、サイドマージンシート117sは、Y軸方向の厚みが薄くなるように調整される。
これにより、弾性体400からサイドマージンシート117sにせん断力が加わり、側面S4とY軸方向に対向するサイドマージンシート117sが切り離される。そして、このサイドマージンシート117sが側面S4に貼り付く。
具体的には、積層チップ116がサイドマージンシート117sを打ち抜く際のスピードや、積層チップ116がサイドマージンシート117sにかける打ち抜き圧力が調整されることで、焼成工程後のサイドマージン部17のセラミックスの緻密性を向上させることが可能である。
これにより、積層チップ116の両側面S3,S4に、サイドマージン部117が形成された未焼成の素体111が得られる。本実施形態では、未焼成の素体111に静水圧加圧等を施すことによっても、焼成後のサイドマージン部17のセラミックスの緻密性が向上する。
未焼成の素体111は、側面S3,S4に露出している内部電極112,113の端部がサイドマージン部117に覆われ、内部電極112,113のX軸方向の端部がX軸方向端面S5に露出する構成をとる。
これにより、サイドマージンシートの打ち抜きによってサイドマージン部317が形成された積層チップ316の側面S7において、図15に示すように内部電極312の端部312aが露出することがある。
また、サイドマージン部317が内部電極312の端部312aを被覆していないことから、端部312aが水分等から保護されにくくなるため、焼成後の積層セラミックコンデンサの耐湿性が低下するおそれもある。
従って、側面S3,S4に内部電極112,113の端部が露出することに起因する積層セラミックコンデンサ10の短絡不良と耐湿性の低下が抑制される。
例えば、予め切断されているサイドマージンシート117sを積層チップ116の両側面S3,S4に貼り付けることによって、サイドマージン部117を形成してもよい。
あるいは、セラミックスからなるペースト材に積層チップ116の両側面S3,S4を浸漬させて、引き上げるディップ法によって、積層チップ116の両側面S3,S4にサイドマージン部117を形成してもよい。
ステップS05では、ステップS04で得られた未焼成の素体111にバレル研磨を施すことにより、素体111を面取りする。
このため、サイドマージン部の過剰に薄くなった箇所を介して、外界から積層チップへ水分等が侵入しやくなり、積層セラミックコンデンサの耐湿性が低下するおそれがある。
これにより、容量形成部18の稜部R付近のサイドマージン部17を介して、外界から積層チップ16へ水分等が侵入しにくくなり、積層セラミックコンデンサ10の耐湿性の低下を抑制することができる。
ステップS06では、ステップS05で得られた未焼成の素体111を焼成することにより、図1~3に示す積層セラミックコンデンサ10の素体11を作製する。
つまり、ステップS06により第1及び第2内部電極112,113が第1及び第2内部電極12,13になり、積層チップ116が積層部16になり、サイドマージン部117がサイドマージン部17になる。
従って、製造過程で、内部電極112,113の端部が露出した積層チップ116の側面S3,S4に異物等が付着したとしても、焼成後の素体11の側面S1,S2おける異物等を介した内部電極12,13同士の導通が抑制される。よって、内部電極12,13間の短絡不良やIR不良が効果的に抑制される。
ステップS07では、ステップS06で得られた素体11に第1及び第2外部電極14,15を形成することにより、図1~3に示す積層セラミックコンデンサ10を作製する。
積層セラミックコンデンサ10の製造方法は、上述の製造方法に限定されず、製造工程の変更や追加等が適宜行われてもよい。
例えば、焼成前の素体111に脱バインダ処理を施すことにより、素体111からバインダ成分や溶剤成分を除去してもよい。
脱バインダ処理が施されたサイドマージン部117に堆積させるセラミックスとしては、典型的には、サイドマージンシート117sの主成分である絶縁性セラミックスと同様の組成系のセラミックスが採用される。
実施例1~8及び比較例1~6に係る未焼成の素体のサンプルを、上記製造方法にしたがってそれぞれ200個作製した。実施例1~8及び比較例1~6に係るサンプルは、サイドマージン部の厚みと、サイドマージン部を構成するセラミックスの緻密性がそれぞれ異なるが、これ以外は共通する製造条件により作製した。
実施例1に係るサンプルは、サイドマージン部117の厚みが2μmである。
実施例2に係るサンプルは、サイドマージン部117の厚みが5μmである。
実施例3に係るサンプルは、厚みが9μmであるサイドマージンシート117sを用いることにより、サイドマージン部117が形成されたサンプルである。
実施例4に係るサンプルは、サイドマージン部117の厚みが10μmである。
実施例5に係るサンプルは、サイドマージン部117の厚みが15μmである。
実施例6に係るサンプルは、厚みが19μmであるサイドマージンシート117sを用いることにより、サイドマージン部117が形成されたサンプルである。
実施例7に係るサンプルは、サイドマージン部117の厚みが20μmである。
実施例8に係るサンプルは、サイドマージン部117の厚みが25μmである。
比較例1に係るサンプルは、サイドマージン部の厚みが2μmである。
比較例2に係るサンプルは、サイドマージン部の厚みが5μmである。
比較例3に係るサンプルは、サイドマージン部の厚みが10μmである。
比較例4に係るサンプルは、サイドマージン部の厚みが15μmである。
比較例5に係るサンプルは、サイドマージン部の厚みが20μmである。
比較例6に係るサンプルは、サイドマージン部の厚みが25μmである。
(サイドマージン部が剥離しているサンプルの検出)
実施例2,4,5,7,8に係る200個のサンプルにおいて、光学顕微鏡を使用して、積層チップ116からサイドマージン部117が剥離しているサンプルを検出可能か否か評価した。表1はこの結果をまとめた表である。
表1に示す「剥離長」とは、積層チップ116とサイドマージン部117との間の隙間の寸法である。
このことから、未焼成の素体111におけるサイドマージン部の厚みを10μm以下とすることにより、積層チップ116とサイドマージン部117との間に隙間が発生しているサンプルを剥離長に関係なく検出可能であることが実験的に確認された。
実施例3,6に係る200個のサンプルから20個選択し、選択された20個のサンプルの素体露出幅をそれぞれ測定した。図17はこの結果をまとめたグラフである。
なお、図17に示す「端面側領域の素体露出幅」とは、サイドマージン部117が形成されている積層チップ116の側面S3,S4において、サイドマージン部117と、X軸方向端面S5との間の領域におけるX軸方向の寸法である。
また、「主面側領域の素体露出幅」とは、サイドマージン部117が形成されている積層チップ116の側面S3,S4において、サイドマージン部117と、Z軸方向主面S6との間の領域におけるZ軸方向の寸法である(図14参照)。
実施例1,2,4,5,7,8及び比較例1~6に係る未焼成の素体を用いて、上記製造方法にしたがい、実施例1,2,4,5,7,8及び比較例1~6に係る積層セラミックコンデンサのサンプルを作製した。
(耐湿性の評価)
実施例1,2,4,5,7,8及び比較例1~6に係る積層セラミックコンデンサのサンプルについて、耐湿性の評価を行った。
具体的には、実施例1,2,4,5,7,8及び比較例1~6について200個のサンプルを、温度45℃、湿度95%、10Vの定格電圧を印加した状態で保持する吸湿性試験を行った。そして、吸湿性試験後の各サンプルについて電気抵抗値を測定し、電気抵抗値が10MΩ未満のサンプルを故障と判断した。表2は、各サンプルについて、サイドマージン部の厚みと、ポア率と、故障数をまとめた表である。
実施例1,2,4,5,7,8に係るサンプルのIR不良率を算出した。この際、IR不良率が10%以下のサンプルを合格と判定した。
表3及び図18は、実施例1,2,4,5,7,8に係る未焼成の素体111のサンプルのサイドマージン部117の厚みと、実施例1,2,4,5,7,8に係る積層セラミックコンデンサ10のサンプルの酸化領域Eの寸法D2と、IR不良率をまとめた表及びグラフである。
また、表3及び図18に示すIR不良率とは、実施例1,2,4,5,7,8に係る200個のサンプルのうちIR不良が発生したサンプルの割合を示している。前述のIR不良が発生しているサンプルとは、6Vの定格電圧を印加する条件下において、CR積が1MΩ未満となるサンプルである。
実施例8に係るサンプルのIR不良率が10%より大きい要因としては、未焼成の素体111のサイドマージン部117の厚みが20μmより厚いことにより、内部電極112,113の端部の酸化が促進されず、内部電極112,113の端部に酸化領域Eが十分に形成されなかったために、内部電極112,113間の絶縁抵抗が低下したことにあると推察される。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
11…素体
12…第1内部電極
13…第2内部電極
14…第1外部電極
15…第2外部電極
16…積層部
17…サイドマージン部
18…容量形成部
19…カバー部
111…未焼成の素体
116…未焼成の積層チップ
E…酸化領域
Claims (4)
- 第1の方向に積層された複数のセラミック層、並びに前記複数のセラミック層の間に配置された複数の第1内部電極及び複数の第2内部電極を含む容量形成部と、前記容量形成部を前記第1の方向から覆うカバー部と、前記第1の方向に直交する第2の方向を向いた側面と、を有する積層部と、
前記側面を覆い、ポア率が1%以下であるサイドマージン部と、
前記複数の第1内部電極が引き出され前記第1の方向及び前記第2の方向に直交する第3の方向に向いた第1端面と、
前記複数の第2内部電極が引き出され前記第3の方向に向いた第2端面と、
を有するセラミック素体と、
前記セラミック素体の前記第1端面を覆う第1外部電極と、
前記セラミック素体の前記第2端面を覆う第2外部電極と、
を具備し、
前記サイドマージン部は、前記第2の方向の寸法が15μm以下である平坦部と、前記平坦部の前記第1の方向の外側に位置し、前記第2の方向の寸法が前記平坦部よりも小さい曲面部と、を有し、
前記カバー部の前記第1の方向の寸法が前記サイドマージン部の前記平坦部の前記第2の方向の寸法以上であり、
前記サイドマージン部における前記平坦部と前記曲面部との境界部が、前記積層部における前記容量形成部と前記カバー部との境界部よりも前記第1の方向の内側に位置する
積層セラミックコンデンサ。 - 請求項1に記載の積層セラミックコンデンサであって、
前記サイドマージン部の前記平坦部は、前記第2の方向の寸法が5μm以上である
積層セラミックコンデンサ。 - 請求項1又は2に記載の積層セラミックコンデンサであって、
前記サイドマージン部の前記平坦部は、前記第2の方向の寸法が10μm以下である
積層セラミックコンデンサ。 - 請求項1から3のいずれか一項に記載の積層セラミックコンデンサであって、
前記複数の第1内部電極及び前記複数の第2内部電極は、前記サイドマージン部に隣接し、前記第2の方向の寸法が0.4μm以上である酸化領域を有する
積層セラミックコンデンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021048370A JP7162690B2 (ja) | 2019-04-26 | 2021-03-23 | 積層セラミックコンデンサ |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019084934A JP6858217B2 (ja) | 2019-04-26 | 2019-04-26 | 積層セラミックコンデンサの製造方法 |
JP2021048370A JP7162690B2 (ja) | 2019-04-26 | 2021-03-23 | 積層セラミックコンデンサ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019084934A Division JP6858217B2 (ja) | 2019-04-26 | 2019-04-26 | 積層セラミックコンデンサの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021097246A JP2021097246A (ja) | 2021-06-24 |
JP7162690B2 true JP7162690B2 (ja) | 2022-10-28 |
Family
ID=67772686
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019084934A Active JP6858217B2 (ja) | 2019-04-26 | 2019-04-26 | 積層セラミックコンデンサの製造方法 |
JP2021048370A Active JP7162690B2 (ja) | 2019-04-26 | 2021-03-23 | 積層セラミックコンデンサ |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019084934A Active JP6858217B2 (ja) | 2019-04-26 | 2019-04-26 | 積層セラミックコンデンサの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP6858217B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024070607A1 (ja) * | 2022-09-30 | 2024-04-04 | 京セラ株式会社 | 積層セラミック電子部品の製造方法および積層セラミック電子部品 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007066997A (ja) | 2005-08-29 | 2007-03-15 | Kyocera Corp | 薄膜コンデンサとその製造方法、配線基板 |
JP2012209539A (ja) | 2011-03-14 | 2012-10-25 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
JP2012227260A (ja) | 2011-04-18 | 2012-11-15 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ |
JP2014187216A (ja) | 2013-03-23 | 2014-10-02 | Kyocera Corp | 積層セラミックコンデンサの製造方法 |
JP2014204114A (ja) | 2013-04-08 | 2014-10-27 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 積層セラミックキャパシタ及びその製造方法 |
JP2014204113A (ja) | 2013-04-08 | 2014-10-27 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 積層セラミックキャパシタ及びその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008192696A (ja) * | 2007-02-01 | 2008-08-21 | Tdk Corp | 積層型電子部品の製造方法 |
DE102007007113A1 (de) * | 2007-02-13 | 2008-08-28 | Epcos Ag | Vielschicht-Bauelement |
JP2011003847A (ja) * | 2009-06-22 | 2011-01-06 | Murata Mfg Co Ltd | セラミック電子部品の製造方法 |
JP6439551B2 (ja) * | 2014-05-21 | 2018-12-19 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP6665438B2 (ja) * | 2015-07-17 | 2020-03-13 | 株式会社村田製作所 | 積層セラミックコンデンサ |
-
2019
- 2019-04-26 JP JP2019084934A patent/JP6858217B2/ja active Active
-
2021
- 2021-03-23 JP JP2021048370A patent/JP7162690B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007066997A (ja) | 2005-08-29 | 2007-03-15 | Kyocera Corp | 薄膜コンデンサとその製造方法、配線基板 |
JP2012209539A (ja) | 2011-03-14 | 2012-10-25 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
JP2012227260A (ja) | 2011-04-18 | 2012-11-15 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ |
JP2014187216A (ja) | 2013-03-23 | 2014-10-02 | Kyocera Corp | 積層セラミックコンデンサの製造方法 |
JP2014204114A (ja) | 2013-04-08 | 2014-10-27 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 積層セラミックキャパシタ及びその製造方法 |
JP2014204113A (ja) | 2013-04-08 | 2014-10-27 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 積層セラミックキャパシタ及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6858217B2 (ja) | 2021-04-14 |
JP2019145834A (ja) | 2019-08-29 |
JP2021097246A (ja) | 2021-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107958782B (zh) | 层叠陶瓷电容器及其制造方法 | |
US11335507B2 (en) | Multi-layer ceramic capacitor and method of producing the same | |
JP7273093B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JP7167227B2 (ja) | 積層セラミックコンデンサ | |
JP6933326B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
US20200258689A1 (en) | Multi-layer ceramic capacitor and method of producing the same | |
JP2019204931A (ja) | 積層セラミック電子部品 | |
JP2018098346A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
US10460876B2 (en) | Multi-layer ceramic capacitor | |
JP7162690B2 (ja) | 積層セラミックコンデンサ | |
JP6975200B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JP7116520B2 (ja) | 積層セラミック電子部品の製造方法 | |
US11508523B2 (en) | Multi-layer ceramic electronic component | |
JP7171796B2 (ja) | 積層セラミックコンデンサ | |
WO2024070428A1 (ja) | セラミック電子部品、およびセラミック電子部品の製造方法 | |
JP2023085559A (ja) | 積層セラミック電子部品の製造方法 | |
JP2023079253A (ja) | 積層セラミック電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220530 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20220530 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20220707 |
|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20220715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221018 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7162690 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |