JP2011003847A - セラミック電子部品の製造方法 - Google Patents

Abstract

【課題】有効面積比率が高い電子部品を製造し得る電子部品の製造方法を提供する。
【解決手段】第１の内部電極１４が第１の端面１３ｃと第１及び第２の側面１３ｅ、１３ｆとに露出するように形成されていると共に、第２の内部電極１５が第２の端面１３ｄと第１及び第２の側面１３ｅ、１３ｆとに露出するように形成されている直方体状のセラミック部材１３を用意する。セラミック部材１３の第１及び第２の側面１３ｅ、１３ｆのそれぞれの上に、蒸着によりセラミック層２７ａ、２７ｂを形成することにより、セラミック部材１３とセラミック層２７ａ、２７ｂとからなる電子部品本体４３を形成する。
【選択図】図１

Description

本発明は、セラミック電子部品の製造方法に関し、より詳細には、セラミック層を介して対向する第１及び第２の内部電極が形成されているセラミック電子部品の製造方法に関する。

近年、携帯電話機や、携帯音楽プレイヤーなどをはじめとする電子機器の小型化が進むにつれて、電子機器に搭載される実装基板の小型化が進んできている。それに伴い、実装基板の実装面積も狭くなってきている。このため、実装基板に実装されるセラミック電子部品に対する小型化の要求が強まってきている。また、セラミック電子部品には、小型化の要求と共に、高性能化の要求も高まってきている。例えば、セラミック電子部品の一種である積層セラミックコンデンサに対しては、小型化の要求と共に、高容量化の要求も高まってきている。

セラミック電子部品において、小型化と高性能化とを両立させるためには、セラミック電子部品のうち、第１及び第２の内部電極が対向している部分が占める割合である有効面積比率を高めることが有効である。言い換えれば、セラミック電子部品のうち、第１及び第２の内部電極が対向しておらず、セラミック電子部品の機能発現に寄与していないマージン部分の占める割合を小さくすることが有効である。

例えば、下記の特許文献１には、高い有効面積比率を有する積層セラミックコンデンサを製造し得る方法として、以下のような積層セラミックコンデンサの製造方法が記載されている。特許文献１に記載の積層セラミックコンデンサの製造方法は、複数の誘電体層が積層された直方体状のセラミック焼結体と、このセラミック焼結体の内部に誘電体層を挟んで対向するように形成された複数の内部電極と、この内部電極に接続されており、セラミック焼結体の両端面に形成された一対の外部電極を備えた積層セラミックコンデンサを製造するための方法である。まず、セラミック成分と有機バインダ成分を含むセラミック生シートを準備する。後の工程において切断分離されて個々の内部電極となる帯状パターンの導体層を形成する。セラミック生シートと帯状パターンの導体層とを導体層がセラミック生シートを挟んで対向するように複数層積層して積層体を得る。積層体のセラミック焼結体の側面に対応する部分に切断溝を形成して帯状パターンの導体層を分離する。切断溝に粉体を含む洗浄液を吹き付けて洗浄する。洗浄した切断溝にセラミック成分と有機バインダ成分と溶媒とを含むセラミックペーストを埋め込み、乾燥する。その後に積層体を所定の形状の個片に切断し、分離する。個片を脱脂、焼成してセラミック焼結体を得る。最後に、セラミック焼結体の両端面に一対の外部電極を形成することにより、積層セラミックコンデンサを完成させる。

特許文献１には、上記製造方法では、積層体に切断溝を形成した工程の後に、切断溝に粉体を含む洗浄液を吹き付けて洗浄するため、焼結体の側面のマージン部分の幅が小さく、小型で内部電極の有効面積比率が大きく、かつ内部電極間の短絡の少ない積層セラミックコンデンサを生産性良く製造することができる旨が記載されている。

特開２００６−３５１８２０号公報 特開平９−１５３４３３号公報

しかしながら、積層体を切断して分断する工程において、切断位置の精度を高めることは困難である。このため、特許文献１に記載の積層セラミックコンデンサの製造方法では、十分にマージン部分の幅を小さくすることができず、有効面積比率が十分に高い積層セラミックコンデンサを製造することは困難であった。

本発明は、かかる点に鑑みてなされたものであり、その目的は、有効面積比率が高い電子部品を製造し得る電子部品の製造方法を提供することにある。

なお、上記の特許文献２には、両側面に内部電極が露出したセラミック電子部品の側面を絶縁材でコーティングすることが記載されている。しかしながら、特許文献２には、絶縁材の具体的なコーティング方法については記載されていない。

本発明に係る電子部品の製造方法は、長さ方向及び幅方向に沿って延びる第１及び第２の主面と、長さ方向及び高さ方向に沿って延びる第１及び第２の側面と、幅方向及び高さ方向に沿って延びる第１及び第２の端面とを有し、セラミックからなる直方体状の電子部品本体と、第１の端面において露出するように、第１の主面に対して平行に電子部品本体内に形成されている第１の内部電極と、第２の端面において露出するように、第１の主面に対して平行に電子部品本体内に形成されている第２の内部電極とを有する電子部品の製造方法に関する。本発明に係る電子部品の製造方法は、第１の内部電極が第１の端面と第１及び第２の側面とに露出するように形成されていると共に、第２の内部電極が第２の端面と第１及び第２の側面とに露出するように形成されている直方体状のセラミック部材を用意する工程と、セラミック部材の第１及び第２の側面のそれぞれの上に、蒸着によりセラミック層を形成することにより、セラミック部材とセラミック層とからなる電子部品本体を形成する形成工程とを備えている。

本発明に係る電子部品の製造方法のある特定の局面では、セラミック層を、スパッタ法または化学気相蒸着法により形成する。

本発明に係る電子部品の製造方法の他の特定の局面では、セラミック部材を用意する工程は、セラミックグリーンシートを用意する工程と、セラミックグリーンシート上に、第１の方向に沿って延びる帯状の導電パターンを形成する工程と、導電パターンが形成されたセラミックグリーンシートを、第１の方向と直交する第２の方向の一方側と他方側とに交互にずらして複数積層することにより積層体を形成する工程と、積層体を第１及び第２の方向の内少なくとも一方に沿って切断した後に、焼成することによりセラミック部材を複数形成する工程とを含む。

本発明に係る電子部品の製造方法の別の特定の局面では、形成工程は、第１の側面が露出するように、セラミック部材を複数密着して整列させた状態で、第１の側面の上にセラミック層を形成する工程と、第２の側面が露出するように、セラミック部材を複数密着して整列させた状態で、第２の側面の上にセラミック層を形成する工程とを含む。これによれば、第１及び第２の主面や第１及び第２の端面にセラミック層が形成されることを抑制することができる。

本発明に係る電子部品の製造方法のさらに他の特定の局面では、第１の側面上へのセラミック層の形成は、セラミック部材を複数密着して整列させた集合体と同じ形状の挿入穴を有する枠体の挿入穴内に、第１の側面が露出するように集合体をはめ込んだ状態で行い、第２の側面上へのセラミック層の形成は、枠体の挿入穴内に、第２の側面が露出するように集合体をはめ込んだ状態で行う。これによれば、第１及び第２の主面や第１及び第２の端面にセラミック層が形成されることを抑制することができる。
本発明に係る電子部品の製造方法のさらに別の特定の局面では、形成工程は、セラミック層を形成した後に、集合体を個々のセラミック部材に分断する分断工程をさらに含む。

本発明に係る電子部品の製造方法のまた他の特定の局面では、分断工程は、ローラにより集合体の表面を押圧することにより行う。

本発明に係る電子部品の製造方法のまた別の特定の局面では、形成工程は、セラミック部材が挿入される挿入穴が複数形成されている枠体の複数の挿入穴のそれぞれに、第１の側面が露出するように、セラミック部材を挿入した状態で、第１の側面の上にセラミック層を形成する工程と、枠体の複数の挿入穴のそれぞれに、第２の側面が露出するように、セラミック部材を挿入した状態で、第２の側面の上にセラミック層を形成する工程とを含む。これによれば、第１及び第２の主面や第１及び第２の端面にセラミック層が形成されることを抑制することができる。

本発明では、第１及び第２の側面に、セラミック部材の第１及び第２の側面の上に蒸着によりセラミック層を形成するため、薄く、かつ厚みの均一なセラミック層を形成することができる。従って、有効面積比率を高めることができ、小型でありつつ、高い性能を有する電子部品を製造することができる。

第１の実施形態に係る電子部品の製造方法を表すフローチャートである。 セラミックグリーンシート上に導体パターンを形成する工程を表す略図的斜視図である。 積層体を形成する工程を表す略図的正面図である。 セラミック部材の略図的斜視図である。 図４におけるＶ−Ｖ矢視図である。 図５におけるＶＩ−ＶＩ矢視図である。 セラミック部材を整列させる工程を表す模式図である。 セラミック部材を整列させる工程を表す模式図である。 セラミック部材を整列させる工程を表す模式図である。 枠体内にセラミック部材の集合体をはめ込んだ状態を表す略図的斜視図である。 セラミック層を形成するためのスパッタ装置の模式図である。 セラミック部材の集合体を裏返す工程を表す模式図である。 セラミック部材の集合体を裏返す工程を表す模式図である。 セラミック部材の集合体を裏返す工程を表す模式図である。 セラミック部材の集合体の分断工程を表す模式図である。 セラミック部材の集合体の分断工程を表す模式図である。 セラミック電子部品の略図的斜視図である。 図１７におけるＸＶＩＩＩ−ＸＶＩＩＩ矢視図である。 図１７におけるＸＩＸ−ＸＩＸ矢視図である。 図１７におけるＸＸ−ＸＸ矢視図である。 第２の実施形態における、セラミック部材が挿入された枠体の略図的斜視図である。

以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。

（第１の実施形態）
図１は、第１の実施形態に係る電子部品の製造方法を表すフローチャートである。まず、図１に示すように、ステップＳ１において、図２に示すセラミックグリーンシート１０を用意する。セラミックグリーンシート１０の種類は、特に限定されず、製造しようとする電子部品の特性に応じて適宜選択することができる。

例えば、製造しようとする電子部品が、コンデンサである場合は、誘電体セラミックを含むセラミックグリーンシート１０を用いることができる。誘電体セラミックの具体例としては、例えば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、ＣａＺｒＯ_３などが挙げられる。セラミックグリーンシート１０には、例えば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を適宜添加してもよい。

また、例えば製造しようとする電子部品が、セラミック圧電素子である場合には、圧電セラミックを含むセラミックグリーンシート１０を用いることができる。圧電セラミックの具体例としては、例えば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミックなどが挙げられる。

また、例えば製造しようとする電子部品が、サーミスタ素子である場合には、半導体セラミックを含むセラミックグリーンシート１０を用いることができる。半導体セラミックの具体例としては、例えば、スピネル系セラミックなどが挙げられる。

また、例えば製造しようとする電子部品が、インダクタ素子である場合には、磁性体セラミックを含むセラミックグリーンシート１０を用いることができる。磁性体セラミックの具体例としては、例えば、フェライトセラミックなどが挙げられる。

なお、セラミックグリーンシート１０の形成方法は特に限定されない。例えば、ダイコーター法、グラビアコーター法、マイクログラビアコーター法などを用いてセラミックグリーンシート１０を形成することができる。また、セラミックグリーンシート１０の厚みも特に限定されない。セラミックグリーンシート１０の厚みは、例えば、３μｍ以下とすることができる。

次に、図１に示すステップＳ２において、図２に示すように、セラミックグリーンシート１０上に、第１の方向ｘに沿って互いに平行に延びる複数の帯状の導体パターン１１を形成する。この導体パターン１１は、後述する第１及び第２の内部電極を形成するためのものである。

導体パターン１１の形成方法は特に限定されず、導体パターン１１は、例えば、スクリーン印刷法、インクジェット法、グラビア印刷法等により形成することができる。導体パターン１１の厚みも特に限定されず、例えば、１．５μｍ以下とすることができる。

次に、図１に示すステップＳ３において、図３に示すように、積層体１２を形成する。具体的には、まず、導体パターン１１を形成していないセラミックグリーンシート１０を複数枚積層した後に、導体パターン１１が形成されているセラミックグリーンシート１０を、第１の方向ｘと直交する第２の方向ｙの一方側ｙ１と他方側ｙ２とに交互にずらして複数枚積層する。さらに、その上に、導体パターン１１を形成していないセラミックグリーンシート１０を複数枚積層し積層体１２を完成させる。

次に、図１に示すステップＳ４において、得られた積層体１２を静水圧プレス法などにより積層方向ｚにプレスする。

次に、ステップＳ５において、プレス後の積層体１２を第１の方向ｘ及び第２の方向ｙに沿って切断し、さらにステップＳ６において焼成することにより、図４に示すセラミック部材１３を複数形成する。なお、積層体１２の切断は、ダイシングや押切りにより行うことができる。また、レーザーを用いて積層体１２を切断してもよい。また、ステップＳ６における焼成温度や焼成時間などの焼成条件は、使用するセラミックグリーンシート１０の種類などに応じて適宜設定することができる。なお、セラミック部材１３を、第１の方向ｘに沿っては切断せず、第２の方向ｙに沿ってのみ切断し、棒状に形成してもよい。

図４に示すように、セラミック部材１３は、長さ方向Ｌ及び幅方向Ｗに沿って延びる第１及び第２の主面１３ａ、１３ｂと、長さ方向Ｌ及び高さ方向Ｈに沿って延びる第１及び第２の側面１３ｃ、１３ｄと、幅方向Ｗ及び高さ方向Ｈに沿って延びる第１及び第２の端面１３ｅ、１３ｆとを備えている。セラミック部材１３の内部には、それぞれ第１の主面１３ａと平行な第１及び第２の内部電極１４，１５が形成されている。第１及び第２の内部電極１４，１５は、セラミック層１６を介して対向している。図４及び図５に示すように、第１の内部電極１４は、第１及び第２の側面１３ｃ、１３ｄと、第１の端面１３ｅとに露出しており、第２の端面１３ｆには露出していない。一方、図４及び図６に示すように、第２の内部電極１５は、第１及び第２の側面１３ｃ、１３ｄと、第２の端面１３ｆとに露出しており、第１の端面１３ｅには露出していない。なお、セラミック部材１３が棒状である場合、第１の内部電極１４と第２の内部電極１５は、第１及び第２の側面１３ｃ，１３ｄに露出している。

次に、図１に示すステップＳ７において、図１０に示す枠体２１の挿入穴２１ｃ内に整列させる。具体的には、まず、複数のセラミック部材１３が複数マトリクス状に配列された状態で、セラミック部材１３の第２の主面１３ｂ側に粘着テープ１７（図７を参照）を貼り付ける。

そして、図７に示すように、粘着テープ１７をローラで剥がしながら、一列ずつ吸引板２０により吸引保持する。次に、図８に示すように、吸引板２０を移動させることにより、吸引保持していたセラミック部材１３を枠体２１の基板２１ａ上に配置する。その後、図９に示すように、吸引板２０による吸引保持を解除し、押し当て棒２３を用いてセラミック部材１３を隙間なく並べていく。これらの作業を繰り返すことにより、図１０に示すように、枠体２１の挿入穴２１ｃ内に、第１の側面１３ｃが上を向くように、複数のセラミック部材１３が密着して整列した集合体９をはめ込む。

なお、本実施形態では、挿入穴２１ｃは、集合体９と同じ形状を有している。このため、挿入穴２１ｃの深さは、集合体９の幅、すなわち、第１の側面１３ｃと第２の側面１３ｄとの間の距離と等しくされている。従って、枠体２１にはめ込まれた状態では、集合体９を構成するセラミック部材１３の第１の側面１３ｃのみが露出しており、それ以外の表面は露出していない。

なお、本実施形態では、枠体２１が、基板２１ａと、４分割可能な側壁部２１ｂとにより構成されている例について説明するが、枠体２１は、一体に形成されていてもよい。

次に、図１に示すステップＳ８において、セラミック部材１３の第１の側面１３ｃ上に、スパッタ法やＣＶＤ法などを用いて、蒸着によりセラミック層を形成する。

セラミック層は、セラミックグリーンシート１０に含まれるセラミックと同じ種類のセラミックからなるものであってもよいし、異なる種類のセラミックからなるものであってもよい。

蒸着を行う時間は、第１の側面１３ｃの上に形成しようとするセラミック層の厚さによって適宜設定することができ例えば、１分〜１０分程度とすることができる。

なお、セラミック層を形成するための装置は特に限定されないが、例えば、図１１に示すようなスパッタ装置によりセラミック層を形成することができる。図１１に示すように、スパッタ装置２２は、スパッタ部２２ａを備えている。スパッタ部２２ａ内には、スパッタを行うためのチャンバが形成されている。スパッタ部２２ａには、スパッタ部２２ａ内に搬送された枠体２１を搬送する搬送ベルト２２ｂと、１または複数のスパッタ機構２２ｃとが設けられている。スパッタ機構２２ｃは、セラミック層の原料となるターゲット２２ｄと、ターゲット２２ｄにプラズマを付与するプラズマ発生機構２２ｅとを備えている。

スパッタ部２２ａには、取り入れ部２２ｆと、取り出し部２２ｇとが接続されている。スパッタ部２２ａと、取り入れ部２２ｆ及び取り出し部２２ｇとの間には、開閉可能なゲート２２ｈ、２２ｉが設けられている。取り入れ部２２ｆには、セラミック部材１３が挿入された枠体２１が複数配置されている。取り入れ部２２ｆ内の枠体２１は、取り入れ部２２ｆ内に設けられたチャック２２ｊによってスパッタ部２２ａの搬送ベルト２２ｂ上に順次搬送される。取り出し部２２ｇにも、チャック２２ｋが設けられており、スパッタ部２２ａを搬送された枠体２１は、このチャック２２ｋによって搬送ベルト２２ｂ上から取り出し部２２ｇに搬送される。

なお、スパッタ部２２ａ、取り入れ部２２ｆ及び取り出し部２２ｇのそれぞれには、アルゴンガスや窒素ガスなどの不活性ガスの排気及び供給を行うガスポンプ２２ｌが接続されている。

次に、図１に示すステップＳ９において、セラミック部材１３の集合体９を裏返す。集合体９の裏返し方法は特に限定されないが、例えば、以下のような方法で集合体９を裏返すことができる。まず、図１２に示すように、枠体２１の上に、基板２１ｄを配置する。その状態で、枠体２１をひっくり返す。そして、図１３に示すように、基板２１ａを取り除く。そうすることにより、図１４に示すように基板２１ｄと側壁部２１ｂとからなる枠体２１内に、第２の側面１３ｄが露出した状態で、セラミック部材１３の集合体９がはめ込まれる。

次に、図１に示すステップＳ１０において、第２の側面１３ｄ上に、蒸着によりセラミック層を形成する。このステップＳ１０は、上述のステップＳ８と実質的に同様の手順により行われる。このため、ステップＳ８の説明を援用することとし、ステップＳ１０の詳細な説明を省略する。なお、セラミック部材１３が棒状である場合は、第１の方向ｘに沿って切断し、個々のチップに分割する。

次に、ステップＳ１１において、集合体９を個々のセラミック部材１３に分断することにより、図１７〜図２０に示す直方体状のセラミック電子部品４１を完成させる。なお、さらに、第１及び第２の端面４１ｅ、４１ｆ上に第１及び第２の外部電極を形成してもよい。

分断の方法は、特に限定されず、例えば、ローラーブレイク方式により分断してもよい。すなわち、図１５に示すように、集合体９の表面をローラ１９により押圧することにより集合体９を分断してもよい。また、図１６に示すように、ローラ１９による押圧を行う前に、剛体ブレード１８を用いて、分断位置に予め筋をつけておいてもよい。そうすることにより、集合体９の分断時に、欠けやバリが生じることを効果的に抑制することができる。

次に、得られたセラミック電子部品４１の構成について、図１７〜図２０を参照して詳細に説明する。図１７〜図２０に示すように、セラミック電子部品４１は、直方体状の電子部品本体４３を備えている。電子部品本体４３は、長さ方向Ｌ及び幅方向Ｗに沿って延びる第１及び第２の主面４１ａ、４１ｂと、長さ方向Ｌ及び高さ方向Ｈに沿って延びる第１及び第２の側面４１ｃ、４１ｄと、幅方向Ｗ及び高さ方向Ｈに沿って延びる第１及び第２の端面４１ｅ、４１ｆとを有する。電子部品本体４３は、セラミック部材１３と、第１及び第２のセラミック層２７ａ、２７ｂとを備えている。電子部品本体４３の内部には、第１及び第２の内部電極１４，１５が形成されている。第１の内部電極１４と、第２の内部電極１５とは、図２０に示すように、高さ方向Ｈにおいて、セラミック層４３ａを介して対向している。第１の内部電極１４は、第１の端面４１ｅにおいて露出している。第２の内部電極１５は、第２の端面４１ｆにおいて露出している。第１及び第２の内部電極１４，１５は、第１及び第２の側面４１ｃ、４１ｄには露出していない。

以上説明したように、本実施形態では、蒸着によりセラミック層２７ａ、２７ｂを形成する。このため、セラミック層２７ａ、２７ｂを薄く、かつ、均一な厚みで形成することができる。例えば、１μｍ以下の厚さのセラミック層２７ａ、２７ｂを形成することも可能である。よって、第１及び第２の内部電極１４，１５の幅方向Ｗ端部からセラミック電子部品４１の幅方向Ｗ端部までの距離（以下、「Ｗギャップ」とする。）Ｗ１（図１８，図１９を参照）を小さくすることができる。従って、有効面積比率が高いセラミック電子部品４１を製造することができる。

また、ＷギャップＷ１は、蒸着時間を調節することにより容易に調節することができる。従って、ＷギャップＷ１の制御が容易である。

また、本実施形態では、セラミック層２７ａ、２７ｂの形成にセラミックペーストを用いないため、セラミック部材１３の膨潤や溶解を抑制することができる。従って、ショートやＩＲ不良（初期絶縁抵抗不良率）の発生を抑制することができる。

また、本実施形態では、セラミックグリーンシート１０の焼成後にセラミック層２７ａ、２７ｂを形成するため、例えば焼成前にセラミック層２７ａ、２７ｂを形成する場合とは異なり、焼成時において、セラミック部材１３のセラミック層２７ａ、２７ｂ側の表層に応力がかかりにくい。従って、構造欠陥の発生を抑制することができる。また、焼成時に構造欠陥が生じた場合であっても、セラミック層２７ａ、２７ｂを蒸着により形成する際に構造欠陥が修復されるため、セラミック電子部品４１に構造欠陥が生じることを効果的に抑制することができる。

また、本実施形態では、上述のように、蒸着によるセラミック層２７ａ、２７ｂの形成が行われる際に、複数のセラミック部材１３が密着して整列されており、かつ、枠体２１内にはめ込まれている。そして、枠体２１の深さがセラミック部材１３の幅と等しくされている。このため、側面１３ｃ、１３ｄ以外の部分にセラミック層が形成されることを効果的に抑制することができる。

以下、本発明を実施した好ましい形態の他の例について説明する。但し、以下の説明において、上記第１の実施形態と実質的に共通の機能を有する部材を共通の符号で参照し、説明を省略する。

（第２の実施形態）
上記第１の実施形態では、セラミック部材１３の集合体９を形成した状態で蒸着を行う例について説明した。但し、本発明は、この構成に限定されない。例えば、図２１に示すように、セラミック部材１３を挿入するための挿入穴５０ａが複数形成されている枠体５０の挿入穴５０ａのそれぞれにセラミック部材１３を挿入した状態で蒸着を行ってもよい。なお、本実施形態では、挿入穴５０ａは、枠体５０を高さ方向に貫通する貫通孔であるが、挿入穴５０ａは、枠体５０を高さ方向に貫通していない凹部であってもよい。

９…集合体
１０…セラミックグリーンシート
１１…導体パターン
１２…積層体
１３…セラミック部材
１３ａ…セラミック部材の第１の主面
１３ｂ…セラミック部材の第２の主面
１３ｃ…セラミック部材の第１の側面
１３ｄ…セラミック部材の第２の側面
１３ｅ…セラミック部材の第１の端面
１３ｆ…セラミック部材の第２の端面
１４…第１の内部電極
１５…第２の内部電極
１６…セラミック層
１７…粘着テープ
１８…剛体ブレード
１９…ローラ
２０…吸引板
２１…枠体
２１ａ…基板
２１ｂ…側壁部
２１ｃ…挿入穴
２１ｄ…基板
２２…スパッタ装置
２２ａ…スパッタ部
２２ｂ…搬送ベルト
２２ｃ…スパッタ機構
２２ｄ…ターゲット
２２ｅ…プラズマ発生機構
２２ｆ…取り入れ部
２２ｇ…取り出し部
２２ｈ、２２ｉ…ゲート
２２ｊ、２２ｋ…チャック
２２ｌ…ガスポンプ
２３…押し当て棒
２７ａ、２７ｂ…セラミック層
４１…セラミック電子部品
４１ａ…セラミック電子部品の第１の主面
４１ｂ…セラミック電子部品の第２の主面
４１ｃ…セラミック電子部品の第１の側面
４１ｄ…セラミック電子部品の第２の側面
４１ｅ…セラミック電子部品の第１の端面
４１ｆ…セラミック電子部品の第２の端面
４３…電子部品本体
４３ａ…セラミック層

Claims (8)

1. 長さ方向及び幅方向に沿って延びる第１及び第２の主面と、長さ方向及び高さ方向に沿って延びる第１及び第２の側面と、幅方向及び高さ方向に沿って延びる第１及び第２の端面とを有し、セラミックからなる直方体状の電子部品本体と、前記第１の端面において露出するように、前記第１の主面に対して平行に前記電子部品本体内に形成されている第１の内部電極と、前記第２の端面において露出するように、前記第１の主面に対して平行に前記電子部品本体内に形成されている第２の内部電極とを有する電子部品の製造方法であって、
   前記第１の内部電極が第１の端面と第１及び第２の側面とに露出するように形成されていると共に、前記第２の内部電極が第２の端面と第１及び第２の側面とに露出するように形成されている直方体状のセラミック部材を用意する工程と、
   前記セラミック部材の前記第１及び第２の側面のそれぞれの上に、蒸着によりセラミック層を形成することにより、前記セラミック部材と前記セラミック層とからなる前記電子部品本体を形成する形成工程とを備える、電子部品の製造方法。
2. 前記セラミック層を、スパッタ法または化学気相蒸着法により形成する、請求項１に記載の電子部品の製造方法。
3. 前記セラミック部材を用意する工程は、
   セラミックグリーンシートを用意する工程と、前記セラミックグリーンシート上に、第１の方向に沿って延びる帯状の導電パターンを形成する工程と、
   前記導電パターンが形成されたセラミックグリーンシートを、前記第１の方向と直交する第２の方向の一方側と他方側とに交互にずらして複数積層することにより積層体を形成する工程と、
   前記積層体を前記第１及び第２の方向の内少なくとも一方に沿って切断した後に、焼成することにより前記セラミック部材を複数形成する工程とを含む、請求項１または２に記載の電子部品の製造方法。
4. 前記形成工程は、前記第１の側面が露出するように、前記セラミック部材を複数密着して整列させた状態で、前記第１の側面の上に前記セラミック層を形成する工程と、前記第２の側面が露出するように、前記セラミック部材を複数密着して整列させた状態で、前記第２の側面の上に前記セラミック層を形成する工程とを含む、請求項１〜３のいずれか一項に記載の電子部品の製造方法。
5. 前記第１の側面上への前記セラミック層の形成は、前記セラミック部材を複数密着して整列させた集合体と同じ形状の挿入穴を有する枠体の前記挿入穴内に、前記第１の側面が露出するように前記集合体をはめ込んだ状態で行い、
   前記第２の側面上への前記セラミック層の形成は、前記枠体の前記挿入穴内に、前記第２の側面が露出するように前記集合体をはめ込んだ状態で行う、請求項４に記載の電子部品の製造方法。
6. 前記形成工程は、前記セラミック層を形成した後に、前記集合体を個々の前記セラミック部材に分断する分断工程をさらに含む、請求項４または５に記載の電子部品の製造方法。
7. 前記分断工程は、ローラにより前記集合体の表面を押圧することにより行う、請求項６に記載の電子部品の製造方法。
8. 前記形成工程は、前記セラミック部材が挿入される挿入穴が複数形成されている枠体の前記複数の挿入穴のそれぞれに、前記第１の側面が露出するように、前記セラミック部材を挿入した状態で、前記第１の側面の上に前記セラミック層を形成する工程と、前記枠体の前記複数の挿入穴のそれぞれに、前記第２の側面が露出するように、前記セラミック部材を挿入した状態で、前記第２の側面の上に前記セラミック層を形成する工程とを含む、請求項１〜３のいずれか一項に記載の電子部品の製造方法。

Images