JP2005019921A

JP2005019921A - 外部電極形成方法及び電子部品

Info

Publication number: JP2005019921A
Application number: JP2003186327A
Authority: JP
Inventors: Akira Sasaki; 昭佐々木; Shintaro Kin; 慎太郎金; Katsufumi Sato; 勝文佐藤
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2003-06-30
Filing date: 2003-06-30
Publication date: 2005-01-20

Abstract

【課題】比較的均一な厚みの外部電極を電子部品に形成する。
【解決手段】第１ペースト層３１にチップ素子１２の端部１４を浸漬して、電極膜Ｍをこのチップ素子１２に形成する。次に第１ペースト層３１より薄い第２ペースト層３２に、チップ素子１２の端部１４を浸漬し、第１ペースト層３１への浸漬時にチップ素子１２の端部１４に付着して厚くなり過ぎた電極膜Ｍの一部を取り除く。この後、第２ペースト層３２と同様の厚さで平面状に形成された第３ペースト層３３に、チップ素子１２の端部１４を再度浸漬し、電極膜Ｍの一部をさらに取り除く。第２ペースト層３２及び第３ペースト層３３の厚さを、第１ペースト層３１の厚さの１／１０以下とし、各ペースト層の粘度の範囲は、１０〜１００Ｐａ・ｓとされる。
【選択図】図３

Description

【０００１】
【発明の属する技術分野】
本発明は、比較的均一な厚みの外部電極を形成する外部電極形成方法及び電子部品に係り、特に端部に外部電極が形成された積層コンデンサやチップインダクタ等のような電子部品の外部電極の形成に好適なものである。
【０００２】
【従来の技術】
従来の一般的なチップ型の電子部品は、例えば内部電極とセラミック層とを交互に複数層積層して形成されたチップ素子の両端部に、これら内部電極と接続された外部電極をそれぞれ配置した構造となっている。そして、外部電極を有する電子部品を製造する際には、ペースト層にチップ素子を浸漬させることで、このチップ素子の端部に電極膜を形成し、この電極膜を焼成することによって、電子部品が完成されるような製造方法が、従来より採用されている。
【０００３】
【特許文献１】
特開平５−１４４６６１号公報
【０００４】
【発明が解決しようとする課題】
しかし、上記のような製造方法において問題となるのは、チップ素子に形成される電極膜の厚さや量にばらつきがあり、これに伴って、ペースト層への浸漬時にチップ素子の端部等に気泡が発生したりし、この結果として、接続不良等の電子部品の欠陥に繋がる虞を有すことである。
【０００５】
これらの問題点の改善の為に、チップ素子をペースト層に繰り返して浸漬させる方法や、ペースト層を形成していない平面上に、チップ素子の電極膜を接触させて不要なペーストを除去する方法を用いることで、電極膜の厚さや量のばらつきを調整することが考えられている。
【０００６】
さらには、平面上に薄いペースト層を形成し、このペースト層にチップ素子を浸漬させて電極膜を形成し、さらにより薄いペースト層に電極膜が形成されたチップ素子の端部を浸漬し、チップ素子の表面に付着した電極膜の厚さ及び量を制御する方法も、例えば特許文献１等で提案されている。
【０００７】
しかし、比較的大きな形状の電子部品であれば上記の各方法で対応できるが、近年要求されている小型形状の電子部品では、その電極膜の厚みも薄くなるのに伴い、ペースト層の粘度或いはペースト層からの引き上げ速度を調整する等の手段を用いても、均一な厚みの電極膜は得られなかった。
【０００８】
つまり、上記のような製造方法では、除去される電極ペーストの量の制御が困難で、均一な厚みの電極膜が得られなかった。そして最も問題になるのは、電子部品が小型化されると、余分なペーストを一度に除去しようとした場合、どうしても電極膜の厚みや量にばらつきが生じることであり、特に電子部品の端部のエッジ部で電極膜が薄くなる等の欠点が有り、これに起因した不良も発生する虞を有していた。
本発明は上記事実を考慮し、比較的均一な厚みの外部電極を形成する外部電極形成方法及び、このような外部電極を有した電子部品を提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１による外部電極形成方法は、平面状に形成された第１ペースト層にチップ素子の端部を浸漬して、外部電極となる電極膜を前記チップ素子に形成し、次に、第１ペースト層より薄く且つ平面状に形成された第２ペースト層に、前記電極膜が形成されたチップ素子の端部を浸漬し、
この後、第２ペースト層と同様の厚さで平面状に形成された第３ペースト層に、前記電極膜が形成されたチップ素子の端部を再度浸漬する外部電極形成方法であって、
第２ペースト層及び第３ペースト層の厚さが、第１ペースト層の厚さの１／１０以下とされ、各ペースト層の粘度が１０〜１００Ｐａ・ｓの範囲とされることを特徴とする。
【００１０】
請求項１に係る外部電極形成方法によれば、平面状に形成された第１ペースト層にチップ素子の端部を浸漬して、電極膜をこのチップ素子に形成する。この後、それぞれ平面状に形成された第２ペースト層及び第３ペースト層に、この電極膜が形成されたチップ素子の端部を順次浸漬することで、電極膜の厚みが薄く且つ安定化されつつ、外部電極となるこの電極膜がチップ素子の端部に形成される。
【００１１】
そしてこの際、第２ペースト層及び第３ペースト層の厚さが、第１ペースト層の厚さの１／１０以下とされるように薄くされるだけでなく、各ペースト層の粘度が１０〜１００Ｐａ・ｓの範囲とされている。
【００１２】
つまり、電子部品が小型になれば、外部電極となる電極膜を薄く形成しなければならないが、本請求項によれば、第１ペースト層の厚さの１／１０以下の厚さとされる第２ペースト層及び第３ペースト層に、第１ペースト層で電極膜が形成されたチップ素子の端部をそれぞれ浸漬して、余分なペーストを電極膜から除去するようにした。
【００１３】
この結果として、第２ペースト層だけでなく、第３ペースト層にもチップ素子の端部を浸漬することで、厚みや量にばらつきが生じることなく電極膜をより確実に薄くできるのに伴い、内部に気泡の抱き込みのない比較的均一な厚みの外部電極を形成できるようになった。さらに、電極膜の厚みが比較的均一で薄く形成できるのに伴って、ペーストの消費量が削減されて製造コストが低減されるようにもなった。
【００１４】
また、電極膜の厚みや量にばらつきが生じなくなるのに伴い、ペースト層が不必要な部分に付着しないようになるので、電子部品であるチップ素子の外部電極以外の部分が、ペースト層により汚れることもなくなるだけでなく、電子部品のエッジ部においては電極膜が必要以上に薄くならなくなった。
【００１５】
尚この際、第２ペースト層及び第３ペースト層の厚さを第１ペースト層の厚さの１／１０以下としたのは、第２ペースト層及び第３ペースト層は単に不要なペーストを取り除くだけなので、第１ペースト層の１／１０以下程度の厚さがあれば十分と考えられるからである。
【００１６】
一方、各ペースト層の粘度が１０Ｐａ・ｓ未満であれば、粘度が低くなりすぎてエッジ部における膜厚が確保できないので、電極膜がエッジ部で切れてしまう虞があり、また、１００Ｐａ・ｓを超えると、必要以上に電極膜が厚くなり過ぎて、製造コストが増大することになる。この為、本請求項においては、各ペースト層の粘度は１０〜１００Ｐａ・ｓの範囲とされている。
【００１７】
請求項２に係る外部電極形成方法によれば、請求項１の外部電極形成方法と同様の構成の他に、第１ペースト層の厚さが、チップ素子の長さの１／２未満とされるという構成を有する。
つまり、最も厚い第１ペースト層をチップ素子の長さの１／２未満の厚さとしたことで、チップ素子の両端部に電極膜をそれぞれ形成すべく、チップ素子の両端部をそれぞれペースト層に浸漬する場合において、最大限深くチップ素子を第１ペースト層に漬けても、チップ素子の両端部に形成される電極膜同士が繋がる虞が無くなる。この結果として、歩留りが向上して電子部品の製造コストが低減されるようになる。
【００１８】
請求項３に係る外部電極形成方法によれば、請求項１の外部電極形成方法と同様の構成の他に、前記電極膜が形成されたチップ素子の端部を、第２ペースト層と同様の厚さで平面状に形成されたペースト層にさらに浸漬するという構成を有する。つまり、第３ペースト層へのチップ素子の浸漬の後に、一回或いは二回以上さらにチップ素子の端部をペースト層に浸漬することで、厚みや量にばらつきが生じることなく電極膜をより一層確実に薄くできるようになった。
【００１９】
請求項４による電子部品は、平面状に形成された第１ペースト層に、端部が浸漬されて外部電極となる電極膜が形成され、
第１ペースト層より薄く且つ平面状に形成された第２ペースト層に、前記電極膜が形成された端部を浸漬し、
第２ペースト層と同様の厚さで平面状に形成された第３ペースト層に、前記電極膜が形成された端部を再度浸漬した電子部品であって、
第２ペースト層及び第３ペースト層の厚さが、第１ペースト層の厚さの１／１０以下とされ、各ペースト層の粘度が１０〜１００Ｐａ・ｓの範囲とされることを特徴とする。
【００２０】
請求項４に係る電子部品によれば、平面状に形成された第１ペースト層に端部が浸漬されることで、電極膜が形成される。それぞれ平面状に形成された第２ペースト層及び第３ペースト層に、この電極膜が形成された端部を順次浸漬することで、厚みが薄く且つ安定化されつつ電極膜がチップ素子の端部に形成される。この際、第２ペースト層及び第３ペースト層の厚さが、第１ペースト層の１／１０以下の厚さとされるように薄くされるだけでなく、各ペースト層の粘度が１０〜１００Ｐａ・ｓの範囲とされる。
【００２１】
従って、電子部品が小型になれば、外部電極となる電極膜を薄く形成しなければならないが、本請求項によれば請求項１と同様に、電極膜の厚みや量にばらつきが生じることなく電極膜を薄くできるのに伴い、内部に気泡の抱き込みのない比較的均一な厚みの外部電極を形成できるようになった。
【００２２】
また、電極膜の厚みや量にばらつきが生じなくなるのに伴い、電子部品の外部電極以外の部分がペースト層により汚れることがなくなるだけでなく、電子部品のエッジ部における電極膜が必要以上に薄くならなくなった。
【００２３】
請求項５に係る電子部品によれば、請求項４の電子部品と同様の構成の他に、第１ペースト層の厚さが、長さ寸法の１／２未満とされるという構成を有する。つまり、最も厚い第１ペースト層を長さ寸法の１／２未満の厚さとしたことで、最大限深くチップ素子を第１ペースト層に漬けても、請求項２と同様に、チップ素子の両端部に形成される電極膜同士が繋がる虞が無くなる。この結果として、請求項２と同様に、歩留りが向上して電子部品の製造コストが低減されるようになる。
【００２４】
請求項６に係る電子部品によれば、請求項４の電子部品と同様の構成の他に、前記電極膜が形成された端部を、第２ペースト層と同様の厚さで平面状に形成されたペースト層にさらに浸漬したという構成を有する。つまり、第３ペースト層へのチップ素子の浸漬の後に、請求項３と同様に、一回或いは二回以上さらにチップ素子の端部をペースト層に浸漬することで、厚みや量にばらつきが生じることなく、外部電極となる電極膜をより一層確実に薄くできるようになった。
【００２５】
【発明の実施の形態】
以下、本発明に係る外部電極形成方法及び電子部品の一実施の形態を図面に基づき説明する。
図１及び図２に示すように、誘電体シートであるセラミックグリーンシートを複数枚積層した積層体を切断すると共に焼成することで得られた直方体状の焼結体であるチップ素子１２を主要部として、本実施の形態に係るチップ型の例えば積層セラミックチップコンデンサである電子部品１０が構成されている。
【００２６】
図２に示すように、このチップ素子１２内には、セラミックグリーンシートが焼結されたものであるセラミック層１２Ａを介して、チップ素子１２の図２の長手方向に沿って延びる内部電極２１Ａ、２１Ｂが複数枚配置されている。具体的には、チップ素子１２の右側寄りに配置された内部電極２１Ａ及び、チップ素子１２の左側寄りに配置された内部電極２１Ｂの２種類により、構成されている。そして、これら内部電極２１Ａと内部電極２１Ｂとが交互にチップ素子１２内に配置され、これら内部電極２１Ａ、２１Ｂ間にそれぞれセラミック層１２Ａが存在する形となっている。
【００２７】
さらに、図１及び図２に示すように、このチップ素子１２の複数の内部電極２１Ａの右側端がそれぞれ接続されるように、外部電極２２がチップ素子１２の右側の端部１４に配置されており、また、これら複数の内部電極２１Ｂの左側端がそれぞれ接続されるように、外部電極２３がチップ素子１２の左側の端部１４に配置されている。
【００２８】
以上より、上下面である積層面等のチップ素子１２の側部１３に対して略垂直な平面として形成される端部１４に、外部電極２２、２３がそれぞれ設けられ、これら外部電極２２、２３にそれぞれ繋がる内部電極２１Ａ、２１Ｂがコンデンサの電極を構成する形とされている。尚、これら内部電極２１Ａ、２１Ｂは単に図２に示す層数だけでなく、さらに多数層配置しても良い。
【００２９】
尚ここで、図２に示すこの電子部品１０及びチップ素子１２の端部１４の縦寸法Ｈ及び横寸法Ｄはそれぞれ例えば１．２ｍｍとされ、長さ寸法Ｌは例えば２．０ｍｍとされている。つまり、本実施の形態の電子部品１０はＣ２０１２と呼ばれる積層セラミックチップコンデンサを形成することになる。
【００３０】
次に、本実施の形態に係る外部電極形成方法を用いた電子部品１０の製造を説明する。
予め、所定の厚みを有したセラミックグリーンシートの表面上に、内部電極２１Ａ、２１Ｂを複数個配置した形で、このセラミックグリーンシートを多数枚作製し、これらセラミックグリーンシートを複数積み重ねて圧力を加えることで、プレート状の積層体を作製する。この後、ダイサー等によりこの積層体を個々のチップ素子１２に切断することで、多数のチップ素子１２をそれぞれ形成し、さらにこのチップ素子１２を焼成するようにする。
【００３１】
この一方、チップ素子１２の長さ寸法Ｌの１／２未満となる０．５ｍｍ〜０．７５ｍｍの厚さを有して平面状に形成された図３に示す第１ペースト層３１を平面板３０上に設け、また、それぞれ０．０５ｍｍの厚さであって平面状に形成された第２ペースト層３２及び第３ペースト層３３を、平面板３０上に同じく設けておくことにする。
【００３２】
つまり、本実施の形態では、第２ペースト層３２及び第３ペースト層３３の厚さを、第１ペースト層３１の厚さの１／１０以下とした。尚、これら各ペースト層としては、例えば銀、ガラス材料及び溶剤を混合したものが用いられ、各ペースト層の粘度の範囲は、１０〜１００Ｐａ・ｓとされている。
【００３３】
そしてまず、図３（Ａ）に示す左から右に向かう手順のように、この第１ペースト層３１にチップ素子１２の端部１４を浸漬して、電極膜Ｍをこのチップ素子１２に形成する。
【００３４】
次に、図３（Ｂ）に示す左から右に向かう手順のように、第１ペースト層３１より薄い第２ペースト層３２に、電極膜Ｍが形成されたチップ素子１２の端部１４を浸漬することで、第１ペースト層３１への浸漬時にチップ素子１２の端部１４に多量に付着して厚くなり過ぎた電極膜Ｍの一部を取り除くようにする。
【００３５】
この後、図３（Ｃ）に示す左から右に向かう手順のように、第２ペースト層３２と同様の厚さで平面状に形成された第３ペースト層３３に、電極膜Ｍが形成されたチップ素子１２の端部１４を再度浸漬することで、電極膜Ｍの一部をさらに取り除くようにする。
【００３６】
この結果として、電子部品１０の外部電極２２、２３を形成することになる電極膜Ｍの各部の厚みや量にばらつきが生じることなく、電極膜Ｍを薄くできるようになった。つまり、図４に示すように、端部１４における厚みＴ１、端部１４と側部１３との間の稜線となるエッジ部１５における厚みＴ２及び、側部１３における厚みＴ３が、それぞれ薄く且つ比較的均一化されるようになる。
【００３７】
そして、外部電極２２、２３をチップ素子１２の両端部１４に取り付ける為に、このチップ素子１２の他方の端部１４を上記と同様に各ペースト層に順次漬けることで、図１及び図２に示す電子部品１０が完成される。
【００３８】
次に、本実施の形態に係る電子部品１０の作用を説明する。
本実施の形態に係る電子部品１０によれば、内部電極２１Ａ、２１Ｂを内蔵したチップ素子１２の両端部１４に、内部電極２１Ａと接続された外部電極２２及び、内部電極２１Ｂと接続された外部電極２３をそれぞれ配置した。
【００３９】
つまり、平面状に形成された第１ペースト層３１に端部１４が浸漬されることで、電極膜Ｍが形成される。さらに、それぞれ平面状に形成された第２ペースト層３２及び第３ペースト層３３に、この電極膜Ｍが形成された端部１４を順次浸漬することで、厚みが薄く且つ安定化されつつ電極膜Ｍがチップ素子１２の端部１４に形成され、この電極膜Ｍが最終的に電子部品１０の外部電極２２、２３となる。
【００４０】
この際、第２ペースト層３２及び第３ペースト層３３の厚さが、第１ペースト層３１の１／１０以下の厚さとされるように薄くされるだけでなく、各ペースト層の粘度が１０〜１００Ｐａ・ｓの範囲とされている。
【００４１】
つまり、電子部品が小型になれば、外部電極２２、２３となる電極膜Ｍを薄く形成しなければならないが、本実施の形態によれば、第１ペースト層３１の厚さの１／１０以下の厚さとされる第２ペースト層３２及び第３ペースト層３３に、第１ペースト層３１で電極膜Ｍが形成されたチップ素子１２の端部１４をそれぞれ浸漬して、余分なペーストを電極膜Ｍから除去するようにした。
【００４２】
この結果として、第２ペースト層３２だけでなく、第３ペースト層３３にもチップ素子１２の端部１４を浸漬することで、電極膜Ｍの厚みや量にばらつきが生じることなく、電極膜Ｍを薄くできるのに伴い、内部に気泡の抱き込みのない比較的均一な厚みの外部電極２２、２３を形成できるようになった。すなわち、第２ペースト層３２にだけチップ素子１２を浸漬した場合と比較して、第３ペースト層３３にもチップ素子１２を浸漬したことで、例えば電極膜Ｍの厚みＴ１が約４０％も薄くなった。そして、電極膜Ｍの厚みが比較的均一で薄く形成できるのに伴って、ペーストの消費量が削減されて電子部品１０の製造コストが低減されるようにもなった。
【００４３】
また、電極膜Ｍの各部分の厚みＴ１、Ｔ２、Ｔ３や量にばらつきが生じなくなるのに伴い、ペースト層が不必要な部分に付着しないようになるので、電子部品１０であるチップ素子１２がペースト層により汚れることもなるだけでなく、電子部品１０のエッジ部１５における電極膜Ｍの厚みＴ２が必要以上に薄くならなくなった。
【００４４】
尚この際、第２ペースト層３２及び第３ペースト層３３の厚さを第１ペースト層３１の厚さの１／１０以下としたのは、第２ペースト層３２及び第３ペースト層３３は単に不要なペーストを取り除くだけなので、第１ペースト層３１の１／１０以下程度の厚さがあれば十分と考えられるからである。
【００４５】
一他、各ペースト層の粘度が１０Ｐａ・ｓ未満であれば、粘度が低くなりすぎてエッジ部１５における膜厚が確保できないので、電極膜Ｍがエッジ部１５で切れてしまう虞があり、また、１００Ｐａ・ｓを超えると、必要以上に電極膜Ｍが厚くなり過ぎて、製造コストが増大することになる。この為、本実施の形態においては、各ペースト層の粘度は１０〜１００Ｐａ・ｓの範囲とされている。
【００４６】
この一方、本実施の形態では、第１ペースト層３１の厚さを、チップ素子１２の長さ寸法Ｌの１／２未満としたことで、チップ素子１２の両端部１４に電極膜Ｍをそれぞれ形成すべく、チップ素子１２の両端部１４をそれぞれペースト層に浸漬する場合において、最大限深くチップ素子１２を第１ペースト層３１に漬けても、チップ素子１２の両端部１４に形成される電極膜Ｍ同士が繋がる虞が無くなる。この結果として、歩留りが向上して電子部品１０の製造コストが低減されるようになる。
【００４７】
次に、電子部品１０及びチップ素子１２の端部１４の縦寸法Ｈ及び横寸法Ｄがそれぞれ例えば０．８ｍｍとされると共に、長さ寸法Ｌが例えば１．６ｍｍとされるＣ１６０８の場合についての各ペースト層の条件を以下に説明する。つまり、この場合には、各ペースト層の粘度を上記と同一とするものの、第１ペースト層３１の厚さを０．４ｍｍ〜０．６５ｍｍとし、第２ペースト層３２及び第３ペースト層３３の厚さを０．０１ｍｍとする。
【００４８】
次に、電子部品１０及びチップ素子１２の端部１４の縦寸法Ｈ及び横寸法Ｄがそれぞれ例えば０．５ｍｍとされると共に、長さ寸法Ｌが例えば１．０ｍｍとされるＣ１００５の場合についての各ペースト層の条件を以下に説明する。つまり、この場合には、各ペースト層の粘度を上記と同一とするものの、第１ペースト層３１の厚さを０．３ｍｍ〜０．４ｍｍとし、第２ペースト層３２及び第３ペースト層３３の厚さを０．０１ｍｍとする。
【００４９】
尚、上記実施の形態では、第１ペースト層３１に浸漬して電極膜Ｍをチップ素子１２の端部１４に形成するだけでなく、第２ペースト層３２及び第３ペースト層３３に、電極膜Ｍが形成されたこのチップ素子１２の端部１４をそれぞれ浸漬するようにしたが、第２ペースト層３２及び第３ペースト層３３と同様の厚さで平面状に形成されたペースト層に、電極膜Ｍが形成されたこのチップ素子１２の端部１４をこの後さらに、浸漬しても良い。
【００５０】
つまり、第３ペースト層３３への浸漬の後に、一回或いは二回以上さらにチップ素子１２の端部１４をペースト層に浸漬することで、厚みや量にばらつきが生じることなく、外部電極２２、２３となる電極膜Ｍをより一層確実に薄くできるようになる。
【００５１】
また、上記実施の形態に係る電子部品１０は、２種類で８枚の内部電極２１Ａ、２１Ｂを有する構造とされているものの、層数、内部電極の枚数はこれらの数に限定されず、さらに多数としても良く、また、電子部品１０の大きさも本実施の形態に限定されない。
【００５２】
そして、上記実施の形態では積層セラミックチップコンデンサを例として本発明を説明したが、他のチップ型の電子部品にも本発明は適用可能であり、例えば長さ寸法が０．６ｍｍ以下、幅寸法が０．３ｍｍ以下、厚み寸法が０．３ｍｍ以下といった極小サイズのチップ型の電子部品にも適用可能である。
【００５３】
【発明の効果】
本発明によれば、比較的均一な厚みの外部電極を形成する外部電極形成方法及び、このような外部電極を有した電子部品を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る電子部品を示す斜視図である。
【図２】本発明の一実施の形態に係る電子部品を示す断面図である。
【図３】外部電極の形成の手順を示す説明図であって、（Ａ）は第１ペースト層にチップ素子を浸漬する状態を示す図であり、（Ｂ）は第２ペースト層にチップ素子を浸漬する状態を示す図であり、（Ｃ）は第３ペースト層にチップ素子を浸漬する状態を示す図である。
【図４】本発明の一実施の形態に係る電子部品の外部電極の断面状態を示す拡大断面図である。
【符号の説明】
１０電子部品
１２チップ素子
１４端部
２２外部電極
２３外部電極
３１第１ペースト層
３２第２ペースト層
３３第３ペースト層
Ｍ電極膜

Claims

平面状に形成された第１ペースト層にチップ素子の端部を浸漬して、外部電極となる電極膜を前記チップ素子に形成し、
次に、第１ペースト層より薄く且つ平面状に形成された第２ペースト層に、前記電極膜が形成されたチップ素子の端部を浸漬し、
この後、第２ペースト層と同様の厚さで平面状に形成された第３ペースト層に、前記電極膜が形成されたチップ素子の端部を再度浸漬する外部電極形成方法であって、
第２ペースト層及び第３ペースト層の厚さが、第１ペースト層の厚さの１／１０以下とされ、各ペースト層の粘度が１０〜１００Ｐａ・ｓの範囲とされることを特徴とする外部電極形成方法。
第１ペースト層の厚さが、チップ素子の長さの１／２未満とされることを特徴とする請求項１記載の外部電極形成方法。
前記電極膜が形成されたチップ素子の端部を、第２ペースト層と同様の厚さで平面状に形成されたペースト層にさらに浸漬することを特徴とする請求項１記載の外部電極形成方法。
平面状に形成された第１ペースト層に、端部が浸漬されて外部電極となる電極膜が形成され、
第１ペースト層より薄く且つ平面状に形成された第２ペースト層に、前記電極膜が形成された端部を浸漬し、
第２ペースト層と同様の厚さで平面状に形成された第３ペースト層に、前記電極膜が形成された端部を再度浸漬した電子部品であって、
第２ペースト層及び第３ペースト層の厚さが、第１ペースト層の厚さの１／１０以下とされ、各ペースト層の粘度が１０〜１００Ｐａ・ｓの範囲とされることを特徴とする電子部品。
第１ペースト層の厚さが、長さ寸法の１／２未満とされることを特徴とする請求項４記載の電子部品。
前記電極膜が形成された端部を、第２ペースト層と同様の厚さで平面状に形成されたペースト層にさらに浸漬したことを特徴とする請求項４記載の電子部品。