JP2010267915A - 積層型セラミック電子部品の製造方法 - Google Patents

Abstract

【課題】未焼成の積層体チップ側面に露出している内部電極を覆うようにセラミックペーストを高精度にかつ容易に形成でき、材料の使用効率を高めることができるとともに、セラミックペースト層におけるひびや密度のばらつきが生じ難く、信頼性に優れた積層型セラミック電子部品の製造を可能とする方法を得る。
【解決手段】長さＬ方向、幅Ｗ方向及び厚みＴ方向を有し、複数の内部電極が第１，第２の側面に露出している複数の積層体チップ１１を用意し、該複数の積層体チップ１１の一方の側面が同一平面内に位置するように複数の積層体チップ１１を集合させて集合体を形成し、前記集合体中の一面にセラミックペーストを塗布する、各工程を備える、積層型セラミック電子部品の製造方法。
【選択図】図６

Description

本発明は、例えば積層コンデンサのような積層型セラミック電子部品の製造方法に関し、より詳細には、セラミックペーストの塗布により、内部電極側方のギャップ領域が形成される工程を備えた積層型セラミック電子部品の製造方法に関する。

積層コンデンサなどのセラミック電子部品では、より一層の小型化及び高容量化が求められている。図１６（ａ）及び（ｂ）は、一般的な積層セラミックコンデンサにおける内部電極形状を説明するための各模式的平面断面図である。積層セラミックコンデンサ１００１では、セラミック焼結体１００２内に、内部電極１００３，１００４が形成されている。内部電極１００３と内部電極１００４とはセラミック層を介して交互に積層されている。

小型化及び高容量化を図るには、内部電極１００３，１００４の対向面積を大きくする必要がある。そのため、図１６（ａ）に示すように、内部電極１００３の先端の外側に位置しているギャップ領域の寸法Ｌ−Ｇａｐを狭くし、かつ内部電極１００３の幅方向両側におけるギャップの領域の寸法領域の寸法Ｗ−Ｇａｐを小さくすることが必要である。

しかしながら、Ｌ−Ｇａｐを小さくすると、内部電極１００３，１００４が他方電位に接続される外部電極と短絡するおそれがある。

そこで、下記の特許文献１では、図１７（ａ）に斜視図で示すように、複数の積層コンデンサを得るためのマザーの積層体に溝１０１１を形成する。溝１０１１の両側には、それぞれ、複数の積層コンデンサを得るための第２のマザーの積層体１０１２，１０１２が配置されることになる。第２のマザーの積層体１０１２の溝１０１１に露出している面には、内部電極１０１３，１０１４が露出している。

次に、図１７（ｂ）に示すように溝１０１１にセラミックペースト１０１５を充填する。それによって、内部電極１０１３，１０１４を覆い隠す。しかる後、セラミックペースト１０１５が形成されている部分をセラミックペースト１０１５よりも細い幅の切断刃で切断する。この方法によれば、上記セラミックペースト１０１５の切断により得られたセラミック部分により、上記ギャップ領域が形成され、Ｗ−Ｇａｐの寸法を小さくすることができる。

また、下記の特許文献２には、同様に、内部電極が露出している積層体側面にセラミックペーストを塗布し、それによって、Ｗ−Ｇａｐを小さくする方法が記載されている。もっとも、特許文献２では、塗布方法については具体的には記載されていない。

特開２００６−３５１８２０号公報 特開平９−１５３４３３号公報

特許文献１に記載の方法では、マザーの積層体に複数本の溝１０１１を形成し、溝１０１１に設けられている部分の材料を除去しなければならなかった。そのため、材料の使用効率が低下し、コストが高くなっていた。

加えて、溝１０１１にペーストを充填し、乾燥する際に、セラミックペースト１０１５が収縮し、ひびが入ることがあった。また、充填されたセラミックペースト１０１５の収縮が均一でないため、第２のマザーの積層体を個々の積層セラミックコンデンサ単位の積層体に切断する工程において、積層体が歪み、切断位置がずれることがあった。

材料の使用効率を高め、さらに小型化及び高容量化を図るには、溝１０１１を細くしなければならない。その場合、幅の細い溝１０１１にセラミックペーストを確実に充填することは非常に困難であった。すなわち、比較的高い圧力をかけねばならず、その場合には、セラミック積層体に歪みが生じ、上記切断位置のずれが生じたり、密度ばらつきが生じたりし、信頼性に優れた積層コンデンサを得ることはできなかった。

本発明の目的は、上述してきた従来技術の現状に鑑み、内部電極が露出しているセラミック積層体側面にセラミックペーストを高い精度でかつ容易に塗布することができ、材料の使用効率の悪化を防止することができ、さらにセラミックペーストの乾燥に際してのひびや歪み等が生じ難く、信頼性に優れた積層型セラミック電子部品を得ることを可能とする製造方法を提供することにある。

本願の第１の発明によれば、長さ方向に沿う辺と、幅方向に沿う辺とを有する矩形の上面及び下面と、前記長さ方向と、厚み方向を含む平面内に位置している第１，第２の側面と、前記幅方向と厚み方向とを含む平面内に位置している第３，第４の側面とを有する直方体状の形状を有する積層体チップであって、直方体状の未焼成のセラミック積層体と、該未焼成のセラミック焼結体内に形成されており、前記第１，第２の側面または第３，第４の側面に幅方向端縁が露出している複数の内部電極とを有する積層体チップを用意する工程と、前記積層体チップの内部電極の幅方向端縁が露出している側面が同一平面内に位置するように複数の積層体チップを集合させて集合体を形成する工程と、複数の積層体チップの内部電極が露出している側面からなる前記集合体の一面にスキージを用いセラミックペーストを塗布する工程と、前記セラミックペーストが塗布された積層体チップを焼成し、セラミック焼結体を得る工程とを備える、積層型セラミック電子部品の製造方法が提供される。

第１の発明のある特定の局面では、前記セラミックペーストが塗布される側面が、前記長さ方向と前記厚み方向に沿う前記第１または第２の側面である。この場合には、長さ方向と厚み方向に沿う第１または第２の側面にセラミックペーストが塗布され、内部電極側方のギャップ領域の寸法Ｗ−Ｇａｐの小さい積層型セラミック電子部品を確実に得ることができる。

第１の発明の製造方法の他の特定の局面では、前記集合体を形成するにあたり、前記積層体チップの幅方向寸法よりも厚いブロック材により前記集合体を囲み積層体チップ同士を密接させる。この場合には、ブロック材により、複数の積層体チップを確実に密着させて集合体を形成することができる。

第１の発明のさらに別の特定の局面では、前記セラミックペーストを塗布した後に、前記集合体を分割する工程がさらに備えられる。この場合には、分割により、個々の積層型セラミック電子部品単位の積層体チップを容易にかつ効率良く得ることができる。好ましくは、前記集合体を分割する工程が、前記集合体の前記セラミックペーストが塗布された面にローラーを圧接することにより行われる。この場合には、集合体にローラーを圧接するだけで、簡単に集合体を分割することができる。

本願の第２の発明によれば、長さ方向に沿う辺と、幅方向に沿う辺とを有する矩形の上面及び下面と、前記長さ方向と、厚み方向を含む平面内に位置している第１，第２の側面と、前記幅方向と厚み方向とを含む平面内に位置している第３，第４の側面とを有する直方体状の形状を有する積層体チップであって、直方体状の未焼成のセラミック焼結体と、該未焼成のセラミック焼結体内に形成されており、前記第１，第２の側面に幅方向端縁が露出している複数の内部電極とを有する積層体チップを用意する工程と、前記積層体チップが挿入される凹部を有する治具を用意する工程と、前記積層体チップの前記第１，第２の側面または第３，第４の側面が凹部から突出した状態で露出するように、前記積層体チップを前記凹部に挿入する工程と、前記積層体チップの内部電極が露出している側面に、スキージによりセラミックペーストを塗布する工程と、前記セラミックペーストが塗布された積層体チップを焼成し、セラミック焼結体を得る工程とを備える、積層型セラミック電子部品の製造方法が提供される。

第２の発明のある特定の局面では、前記凹部が、前記積層体チップの厚み方向寸法よりも深くされている。この場合には、凹部に積層体チップを容易に振り込むことができる。

好ましくは、前記治具の前記凹部が、弾性体で被覆されている。この場合には、積層体チップを弾力的に挟持させることができ、それによって積層体チップの姿整特性を安定化することができる。

第２の発明の別の特定の局面では、前記凹部が貫通孔であり、前記凹部に前記積層体チップを挿入する工程において、該貫通孔から前記第１の側面もしくは第２の側面または第３の側面もしくは第４の側面が露出するように、前記積層体チップを前記貫通孔に挿入される。この場合には、貫通孔から第１の側面もしくは第２の側面または第３の側面もしくは第４の側面が露出するように積層体チップを貫通孔に送り込むだけで第１の側面もしくは第２の側面または第３の側面もしくは第４の側面にセラミックペーストを容易に塗布することができる。

第１，第２の発明（以下、本発明と適宜総称する。）の他の特定の局面では、前記積層体チップを用意する工程が、セラミックグリーンシートを準備する工程と、前記セラミックグリーンシート上に複数本の帯状のマザーの内部電極を形成する工程と、前記帯状のマザーの内部電極が形成されたセラミックグリーンシートを前記内部電極の幅方向にずらせて積層し、マザーの積層体を得る工程と、前記マザーの積層体を厚み方向に切断することにより、前記帯状のマザーの内部電極の長さ方向が長さ方向とされており、前記帯状のマザーの内部電極の幅方向が幅方向とされており、前記マザーの積層体の厚み方向が厚み方向とされている前記積層体生チップを得ることにより行われる。

本発明のさらに他の特定の局面では、前記セラミックペーストの２０℃における粘度が５０〜５０００Ｐａ・ｓの範囲にある。この場合に、セラミックペーストの粘度が適度な値であるため、上記積層体チップの外表面にセラミックペーストを容易にかつ高精度に塗布することができる。粘度が５０Ｐａ・ｓを下回ると、セラミックペーストが流れてしまうので、厚みを制御することが難しく、Ｗ−Ｇａｐが形成しにくい。また、５０００Ｐａ・ｓを上回ると、塗布時にかすれたり、セラミックペーストが糸引きしたりするのでＷ−Ｇａｐが形成しにくい。

第１の発明に係る積層型セラミック電子部品の製造方法では、積層体チップの内部電極が露出している１つの側面が同一平面内に位置するように複数の積層体チップが集合されて集合体が形成されるが、この状態で、スキージを用いてセラミックペーストを高精度にかつ容易に塗布することができる。従って、セラミックペーストが塗布された積層体生チップを焼成することにより、内部電極の外側のギャップ領域の寸法が小さいセラミック焼結体を得ることができる。

よって、積層型セラミック電子部品の小型化及び高容量化などを果たすことができる。

しかも、上記セラミックペーストの塗布に際し、材料を除去する溝加工等を必要としないので、使用する材料の使用効率を高めることができ、コストを低めることができる。さらに、セラミックペーストの乾燥に伴うひびや歪み等も生じ難いため、信頼性に優れた積層型セラミック電子部品を提供することができる。

本願の第２の発明においても、治具の凹部に積層体チップの内部電極が露出している側面が露出するように、積層体チップを凹部に送り込んだ状態で、積層体チップの内部電極が露出している側面にスキージによりセラミックペーストを塗布するので、スキージを用いてセラミックペーストを高精度にかつ容易に塗布することができる。従って、セラミックペーストが塗布された積層体生チップを焼成することにより、内部電極の外側のギャップ領域の寸法が小さいセラミック焼結体を得ることができる。

よって、積層型セラミック電子部品の小型化及び高容量化などを果たすことができる。

しかも、上記セラミックペーストの塗布に際し、材料を除去する溝加工等を必要としないので、使用する材料の使用効率を高めることができ、コストを低めることができる。さらに、セラミックペーストの乾燥に伴うひびや歪み等も生じ難いため、信頼性に優れた積層型セラミック電子部品を提供することができる。

（ａ）は第１の実施形態において積層される第１，第２のマザーのセラミックグリーンシートとマザーの内部電極の形状を説明するための斜視図であり、（ｂ）はマザーの積層体を示す斜視図である。 （ａ）は第１の実施形態で用意される積層体チップを示す斜視図であり、（ｂ）及び（ｃ）は、それぞれ、積層体チップ内の第１及び第２の内部電極の形状を説明するための各模式的平面断面図である。 （ａ）は積層体チップの上面をハッチングで示す模式的斜視図であり、（ｂ）は積層体チップを集合してなる集合体を示す斜視図である。 第１の実施形態において、積層体チップをピックアップする工程を説明するための模式的正面図である。 （ａ）及び（ｂ）は、第１の実施形態において、積層体チップをピックアップし、集合する工程を説明するための各模式的正面図である。 第１の実施形態において、集合体を形成する工程を説明するための斜視図である。 （ａ）は第１の実施形態において、集合体の片面にセラミックペースト層を形成した状態を示す斜視図であり、（ｂ）はセラミックペースト層を分割する工程を説明するための斜視図であり、（ｃ）は集合体に形成されたセラミックペースト層が分割された状態を示す斜視図である。 第１の実施形態の変形例において、セラミックペースト層を分割する方法の他の例を説明するための斜視図である。 （ａ）〜（ｃ）は、第１の実施形態の製造方法において、集合体にセラミックペースト層を形成した後に、反対側の面にセラミックペーストを塗布する工程を説明するための模式的正面断面図である。 本発明の第２の実施形態の製造方法において用意される振込治具を示す斜視図である。 第２の実施形態において、振込治具の下方に整列治具を配置した状態を示す正面断面図である。 第２の実施形態において、振込治具から整列治具に積層体チップを落下させた状態を示す正面断面図である。 （ａ）は整列治具内において積層体チップを移動させた状態を示す正面断面図であり、（ｂ）は整列治具からペースト塗布用治具に積層体チップを移し替える工程を説明するための正面断面図である。 第２の実施形態において、ペースト塗布用治具に積層体チップが保持されている状態を示す正面断面図である。 第２の実施形態において、ペースト塗布用治具に保持されている積層体チップにセラミックペーストを塗布する工程を説明するための斜視図である。 （ａ）及び（ｂ）は、従来の積層コンデンサの内部電極側方のギャップ領域を説明するための模式的平面断面図である。 （ａ）及び（ｂ）は、従来の積層コンデンサの製造方法を説明するための各斜視図である。

以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。

〔第１の実施形態〕
第１の実施形態では、矩形のマザーのセラミックグリーンシートを用意する。マザーのセラミックグリーンシートの厚みは特に限定されないが、３μｍ以下程度とされる。

上記セラミックグリーンシートを構成するセラミック材料については、例えばチタン酸バリウム系誘電体セラミック粉末を含有するセラミックスラリーを用いて形成することができる。なお、使用するセラミック粉末は特に限定されるものではない。

次に、マザーのセラミックグリーンシートの片面に、導電ペーストをスクリーン印刷することにより、複数本の帯状のマザーの内部電極を形成する。電極形成方法については、スクリーン印刷法に限らず、インクジェット法やグラビア印刷法などの他の方法を用いてもよい。上記マザーの内部電極の厚みは、特に限定されないが、１．５μｍ以下程度とされる。

マザーの内部電極を構成する材料については特に限定されず、Ａｇ、Ａｇ−Ｐｄ、Ｎｉ、Ｃｕなどの適宜の金属もしくは合金からなる導電性粉末を含有する導電ペーストを用いることができる。

次に、複数本の帯状のマザーの内部電極が形成されたセラミックグリーンシートを複数枚積層する。図１は、この積層工程を説明するための斜視図である。ここで、下方の第１のマザーのセラミックグリーンシート１上において、複数本の帯状のマザーの内部電極２が互いに平行に形成されている。帯状のマザーの内部電極２の長さ方向を以下、Ｘ方向、幅方向をＹ方向とする。

第１のマザーのセラミックグリーンシート１上に、同じく上面に複数本の帯状のマザーの内部電極２が互いに平行に形成されている第２のマザーのセラミックグリーンシート３を用意する。

第１のマザーのセラミックグリーンシート１上のマザーの内部電極２に対し、第２のマザーのセラミックグリーンシート３上のマザーの内部電極２がＹ方向においてずれるようにして、マザーのセラミックグリーンシート３をマザーのセラミックグリーンシート１に積層する。このようにして、第１のマザーのセラミックグリーンシート１と第２のマザーのセラミックグリーンシート３を交互に複数枚積層し、上下に無地のマザーのセラミックグリーンシートを積層する。それによって、図１（ｂ）に斜視図で示す第１のマザーの積層体４を得る。第１のマザーの積層体４は、上記Ｘ方向に沿う辺と、上記Ｙ方向に沿う辺と、厚み方向であるＴ方向に沿う辺とを有する矩形板状の形状を有する。上記マザーの積層体４を厚み方向に切断し、それによって、個々の積層体チップを得る。

図２（ａ）に示す積層体チップ１１は、直方体状の形状を有する。すなわち、積層体チップ１１は、Ｌで示す長さを有する長さ方向と、幅Ｗの方向に沿う幅方向と、厚みＴの方向に沿う厚み方向とを有する。以下、長さ方向をＬ方向、幅方向をＷ方向及び厚み方向をＴ方向とする。この積層体チップ１１は、マザーの積層体４を図１（ｂ）のＸ方向及びＹ方向に沿って順に切断することにより得られる。

積層体チップ１１は、矩形の上面１１ａと、矩形の下面１１ｂと、Ｌ方向及びＴ方向に沿う第１，第２の側面１１ｃ，１１ｄと、Ｗ方向及びＴ方向に沿う第３，第４の側面１１ｅ，１１ｆとを有する。

図２（ｂ）及び（ｃ）は、上記内部電極１２，１３が形成されている部分の各模式的平面断面図である。積層体チップ１１内においては、複数の第１の内部電極１２と複数の第２の内部電極１３とが厚み方向において交互に配置されており、隣り合う内部電極１２，１３がセラミック層を介して重なり合っている。また、複数の第１の内部電極１２は、第３の側面１１ｅに露出しており、第４の側面１１ｆとの間にはギャップ領域が形成されている。第２の内部電極１３は第４の側面１１ｆに露出しており、第３の側面１１ｅとの間にはギャップ領域が形成されている。さらに、複数の内部電極１２，１３は、いずれも、その幅方向端縁が積層体チップ１１の第１，第２の側面１１ｃ，１１ｄに露出している。

これは、上記マザーの積層体４をＸ方向及びＹ方向に切断することにより積層体チップ１１が得られているため、切断面である第１，第２の側面１１ｃ，１１ｄに、内部電極１２，１３が露出していることによる。

次に、上記複数個の積層体チップ１１を図３（ｂ）に示すように集合する。以下においては、複数の積層体チップ１１の集合状態における各積層体チップ１１の向きを明瞭とするために、図３（ａ）に示すように、上面１１ａに、場合によってはクロスのハッチングを付して上面１１ａであることを明確にすることとする。

図３（ｂ）に示すように、本実施形態では、複数の積層体チップ１１を、上記下面１１ｂが手前側の側面となるように、従って第２の側面１１ｄが上方において水平方向に位置するように集合されている。このようにして、複数個の積層体チップ１１がマトリクス状に集合されて、集合体１４が構成される。

集合体１４を得るにあたっては、適宜の方法を用いることができる。例えば、図４に示すように、粘着剤層１５ａを有する長尺状の粘着テープ１５を用意する。この粘着テープ１５上に複数の上記積層体チップ１１を貼り付けておく。粘着剤層１５ａの粘着力はさほど強くないため、粘着テープ１５を矢印方向に搬送しつつ、真空吸引チャック１６を用いて搬送されてきた積層体チップ１１を順次ピックアップする。しかる後、図５（ａ）に示すように、吸引チャック１６によりピックアップされた積層体チップ１１を集合ステージ１７上に、移送する。図５（ｂ）に示すように、吸引チャック１６による吸引を解除し、吸引チャック１６を積層体チップ１１から分離する。

次に、押動部材１７ａにより集合ステージ１７上に載置された積層体チップ１１を横方向に移動させる。このようにして、先に集合ステージ１７上に載置されていた積層体チップ１１に、新たにピックアップされてきた積層体チップ１１を密接させることができる。

さらに、図６に示すように、集合ステージ１７上に、図示の矢印で示す方向にスライドし得る複数のブロック材１８ａ〜１８ｄを集合ステージ１７上で矢印方向にスライドさせる。このようにして、複数の積層体チップ同士が密着された平面形状が矩形の集合体１４を得ることができる。集合体１４では、複数の積層体チップ１１が図３（ｂ）に示したようにマトリクス状に配置されている。

なお、本実施形態では、上記ブロック材１８ａ〜１８ｄは、セラミックペーストを塗布する場合の金型としても用いられるものである。そのため、ブロック材１８ａ〜１８ｄの集合体１４側に位置している面は、集合ステージ１７の上面に対して垂直方向に延びる面であり、かつその高さである厚みは、積層体チップ１１の幅方向寸法Ｗよりも大きくされている。すなわち、ブロック材１８ａ〜１８ｄの厚みをＴ１とした場合、Ｔ１＞Ｗとされている。このＴ１とＷとの差であるＴ１−Ｗは、塗布されるセラミックペーストの厚みと等しくされている。

従って、図６に示す状態で、スキージ１９を用いてセラミックペースト２０を塗布することにより、集合体１４の上面に上記Ｔ１−Ｗの厚みのセラミックペースト層を形成することができる。セラミックペーストの２０℃における粘度が５０〜５０００Ｐａ・ｓの範囲にあることが好ましい。この場合に、セラミックペーストの粘度が適度な値であるため、上記積層体チップの外表面にセラミックペーストを容易にかつ高精度に塗布することができる。粘度が５０Ｐａ・ｓを下回ると、セラミックペーストが流れてしまうので、厚みを制御することが難しく、Ｗ−Ｇａｐが形成しにくい。また、５０００Ｐａ・ｓを上回ると、塗布時にかすれたり、セラミックペーストが糸引きしたりするのでＷ−Ｇａｐが形成しにくい。

セラミックペーストはスキージ１９を用いて塗布されるものであるため、各積層体チップ１１の第２の側面１１ｄに非常に薄いセラミックペースト層を高精度に形成することができる。

図７（ａ）は、このようにして集合体１４の上面にセラミックペースト層２０Ａが形成されている状態を示す模式的斜視図である。ここでは、複数個の積層体チップ１１の第２の側面１１ｄにまたがるようにセラミックペースト層２０Ａが形成されている。従って、集合体１４の上面には、各積層体チップ１１を区画する境界線は表れていない。次に、セラミックペースト層２０Ａを乾燥させる。

しかる後に、図７（ｂ）に示すように、ローラー２２を集合体１４の上面から圧接させ、矢印で示すように走行させる。それによって、セラミックペースト層２０Ａが積層体チップ１１毎に分割される。このようにして、図７（ｃ）に示すように、個々の積層体チップ１１の側面１１ｄ上にセラミックペースト層２０Ａを分割してなるセラミックペースト層２０ａが形成されることになる。

なお、上記実施形態では、ローラー２２を圧接させたが、例えば図９に斜視図で示すように、金属などの剛体からなるブレード２４を用い、集合体１４を個々の積層体チップ１１に分割してもよい。ここでは、直線状に延びる刃先を有するブレード２４が、集合体１４の上面のセラミックペースト層２０Ａを分割するラインに沿って押し当てられる。それによって、セラミックペースト層２０Ａが分割される。なお、図８では、積層体チップ１１のＷ方向に沿うようにブレード２４が配置されていたが、この後に、前述したＬ方向に沿うようにブレード２４を集合体１４の上面に当接させればよい。

上記のようにして、集合体１４の各積層体チップ１１の第２の側面１１ｄ上にセラミックペースト層を形成することができる。なお、ここまでの工程は、上記集合ステージ１７上で行われる。

次に、図９（ａ）に示すように、集合ステージ１７上に配置されている集合体１４上に、移替治具２５を配置する。ここで、集合体１４の側方には、前述したブロック材１８ａ〜１８ｄからなる金型１８が配置されている。

そして、上記移替治具２５は、金型１８の上面に載置されているが、上記集合体１４が配置されている部分の上方において、下方に開いた凹部２５ａを有する。

凹部２５ａの深さは、前述したセラミックペースト層２０ａの厚みとほぼ等しくされている。

次に、図９（ｂ）に示すように、図９（ａ）に示した構造を反転させる。その結果、移替治具２５の凹部２５ａ内に、上記集合体１４がはまり込み、セラミックペースト層２０ａが、上記凹部２５ａ内に位置することとなる。従って、集合体１４のセラミックペースト層２０ａが形成されている側とは反対側の面と集合ステージ１７との間に隙間Ｓが形成される。この隙間Ｓの厚みは、セラミックペースト層２０ａの厚み、すなわち凹部２５ａの深さと等しくなることとなる。

よって、図９（ｃ）に示すように、集合ステージ１７を取り除いた状態で、スキージを用い、金型１８の上面からセラミックペーストを塗布することにより、集合体１４の反対側の面にもセラミックペースト層を容易にかつ高精度に形成することができる。

しかる後、図７（ａ）〜（ｃ）に示した方法等を用い、集合体１４の反対側の面に形成されたセラミックペースト層を分割することにより、集合体１４を再度分割できる。それによって、個々の積層体チップ１１の第１，第２の側面１１ｃ，１１ｄの双方にセラミックペースト層を形成することができる。

このようにして得られた積層体チップ１１を焼成することにより、セラミック焼結体を得ることができる。次に、第１の内部電極及び第２の内部電極にそれぞれ電気的に接続されるように、積層体チップ１１の第３，第４の側面１１ｅ，１１ｆに相当するセラミック焼結体の第３，第４の側面に導電ペーストを塗布し、焼き付ける。このようにして、第１，第２の外部電極を形成し、積層セラミックコンデンサを得ることができる。なお、外部電極形成工程は、積層体チップ１１の焼成に先立ち導電ペーストを塗布し、焼成に際しセラミックスの焼成と導電ペーストの焼き付けによる外部電極の形成とを同時に行なってもよい。

また、外部電極形成方法は、導電ペーストの焼き付け法に限定されるものではない。

本実施形態は、上記のように、集合体１４を形成し、スキージによりセラミックペーストを集合体１４の一方面及び他方面に順次塗布することにより厚みの薄いセラミックペースト層を容易にかつ高精度に形成することができる。しかも、集合体１４はあとで分割すればよいだけであるため、特許文献１に記載の方法のように、溝の形成のために余分な材料を消費することもない。加えて、溝内にセラミックペーストを充填し、乾燥する方法では、充填されたセラミックペーストの乾燥に際しての歪みにより、ひびが生じたり、密度のばらつきが生じていたのに対し、本実施形態では、このようなひびの発生や密度のばらつきも生じ難い。

従って、信頼性に優れた積層型のセラミックコンデンサを提供することができる。

〔第２の実施形態〕
第１の実施形態では、個々の積層体チップ１１を集合させ集合体１４を形成していたが、第２の実施形態においては、積層体チップ１１を、図１１に示す振込治具３１の貫通孔３１ａに挿入する。ここで、振込治具３１においては、上面３１ｂに複数の貫通孔３１ａが開口している。複数の貫通孔３１ａは、図示のようにマトリクス状に配置されている。各貫通孔３１ａの開口部は矩形の形状を有する。貫通孔３１ａに代えて、有底の凹部を形成してもよい。本実施形態では、凹部を形成している貫通孔３１ａは、上記積層体チップ１１が容易に振り込まれ得る大きさとされている。なお、積層体チップ１１のＷ，Ｔ寸法が異なる場合は、容易にＬＴ面を上に向けて振り込むことが可能であるが、Ｗ，Ｔ寸法が同じである場合はさらに移し替えが必要となり、第２実施例はこの場合に好適に用いられる。

図１１に示すように、振込治具３１の下方に、下方プレート３４と上方プレート３３とを積層してなる整列治具３２が配置されている。整列治具３２の上方プレート３３には、上述した貫通孔３１ａよりも大きな貫通孔３３ａが形成されている。そして、貫通孔３３ａと同じ大きさの開口部を有する凹部３４ａが、貫通孔３３ａに連なるように下方プレート３４に形成されている。この凹部３４ａは、開口部分よりも下方に段差３４ｂを有する。この段差３４ｂよりも下方において、開口面積が相対的に小さくされている。そして、凹部３４ａは、底面３４ｃを有する。底面３４ｃの中央に、下方プレート３４の下面に連なる細い貫通孔３５が形成されている。

整列治具３２を用いて、複数の積層体チップ１１のセラミックペースト塗布面を整列させる。より具体的には、図１２に示すように、整列治具３２の上方プレート３３上に、振込治具３１を載置し、振込治具３１の貫通孔３１ａに、それぞれ、積層体チップ１１を挿入する。この場合、貫通孔３１ａは、上記積層体チップ１１の横断面形状と等しい開口形状を有する。従って、図１１に示すように、上面１１ａが上下方向に延びるように、積層体チップ１１が貫通孔３１ａ内に振り込まれる。ここでは、貫通孔３１ａは、下方の整列治具３２の貫通孔３３ａとずらされている。従って、貫通孔３１ａに振り込まれた積層体チップ１１は、貫通孔３３ａ内に進入していない。

次に、図１１の矢印で示すように、振込治具３１を図１１の右方に移動させ、貫通孔３３ａの上方に貫通孔３１ａを位置させる。その結果、図１２に示すように、貫通孔３１ａ内の積層体チップ１１が下方の貫通孔３３ａに落下する。しかる後、振動を与えることにより、大きな貫通孔３３ａお凹部３４ａ内において、上記積層体チップ１１が移動し、回転する。その結果、図１３（ａ）に示すように、凹部３４ａ内に積層体チップ１１がはまり込む。この場合、段差３４ｂの下方部分では、底面３４ｃの開口部の形状は、積層体チップ１１の第１または第２の側面１１ｃ，１１ｄの形状とほぼ同じとされている。従って、積層体チップ１１は、第１の側面１１ｃまたは第２の側面１１ｄが凹部３４ａの底面３４ｃに接触し、第２の側面１１ｄまたは第１の側面１１ｃが上方を向くようにして整列治具３２内において位置決めされる。

しかる後、図１３（ａ）に示すように、振込治具３１を取り除く。さらに、整列治具３２の上方プレート３３を取り除き、代わりに下方プレート３４上にペースト塗布用治具３６を配置する。ペースト塗布用治具３６は、図１５に示すように、マトリクス状に配置された貫通孔３６ａを有する。また、ペースト塗布用治具３６は、貫通孔３６ａの内周面が少なくともゴムなどの弾性体により形成されている。本実施形態で、ペースト塗布用治具３６の全体がゴムからなるが、貫通孔３６ａの内周面に弾性体層を形成してもよい。

上記貫通孔３６ａの寸法は、積層体チップ１１が図１３（ｂ）及び図１４に示すように圧入された場合、積層体チップ１１が弾力保持される大きさとされている。この場合、積層体チップ１１の上面が手前側を向いており、貫通孔３６ａ内においては、上方に第２の側面１１ｄが位置する向きとなるように積層体チップ１１が貫通孔３６ａに挿入される。

挿入に際しては、図１３（ｂ）に示すように、下方に、上面に突き上げピン３７が形成された突き上げ部材３８を配置し、突き上げピン３７を上方に移動させ、他方、ペースト塗布用治具３６を矢印で示すように下方に移動させる。なお、突き上げピン３７のみを上方に移動させてもよく、あるいは突き上げピン３７の位置は固定し、ペースト塗布用治具３６を下方に移動させてもよい。いずれにしても、突き上げピン３７で突き上げられて、積層体チップ１１がペースト塗布用治具３６の貫通孔３６ａ内に圧入される。

このようにして、図１４に示すように、ペースト塗布用治具３６の貫通孔３６ａ内に積層体チップ１１が挿入され、弾力保持される。この状態において、積層体チップ１１の第１の側面１１ｃ及び第２の側面１１ｄが上面及び下面に露出している。従って、図１５に示すように、ペースト塗布用治具３６の上面において、スキージ１９を走行させ、セラミックペースト２０を塗布することにより、各積層体チップ１１の第１の側面１１ｃにセラミックペースト層を形成することができる。次に、ペースト塗布用治具３６を反転させ、同じくスキージを用いてセラミックペーストを塗布すればよい。このようにして、積層体チップ１１の第２の側面１１ｄにもセラミックペーストを塗布することができる。

第２の実施形態においても、上記のように積層体チップ１１の第１，第２の側面１１ｃ，１１ｄにセラミックペースト層を形成した後、第１の実施形態と同様の工程によりセラミック焼結体を得、外部電極を形成すればよい。

第２の実施形態においても、セラミックペースト層の形成を容易にかつ高精度に行い得る。また、特許文献１に記載の先行技術では、溝の形成が必要であり、溝の形成に際し、セラミックスや電極材料が除去されていたため、コストが高くついていたのに対し、本実施形態においても、材料の使用効率を高めることができる。従って、製造コストを低めることができる。

加えて、セラミックペーストの溝への充填及び乾燥といった工程を必要としないので、セラミックペースト層においてひびが生じ難く、密度のばらつきも生じ難い。よって、第２の実施形態においても信頼性に優れた積層セラミックコンデンサを提供することができる。

なお、第１，第２の実施形態及び上記各変形例は、積層型のセラミックコンデンサの製造に限らず、複数の内部電極が設けられている適宜の積層型セラミック電子部品の製造に一般的に適用することができる。

１…セラミックグリーンシート
２…内部電極
３…セラミックグリーンシート
４…積層体
１１…積層体チップ
１１ａ…上面
１１ｂ…下面
１１ｃ，１１ｄ，１１ｅ，１１ｆ…第１〜第４の側面
１２，１３…第１，第２の内部電極
１４…集合体
１５…粘着テープ
１５ａ…粘着剤層
１６…吸引チャック
１７…集合ステージ
１７ａ…押動部材
１８…金型
１８ａ〜１８ｄ…ブロック材
１９…スキージ
２０…セラミックペースト
２０Ａ…セラミックペースト層
２０ａ…セラミックペースト層
２２…ローラー
２４…ブレード
２５…移替治具
２５ａ…凹部
３１…振込治具
３１ａ…貫通孔
３１ｂ…上面
３２…整列治具
３３…上方プレート
３３ａ…貫通孔
３４…下方プレート
３４ａ…凹部
３４ｂ…段差
３４ｃ…底面
３５…貫通孔
３６…ペースト塗布用治具
３６ａ…貫通孔
３７…突き上げピン
３８…突き上げ部材

Claims (11)

1. 長さ方向に沿う辺と、幅方向に沿う辺とを有する矩形の上面及び下面と、前記長さ方向と、厚み方向を含む平面内に位置している第１，第２の側面と、前記幅方向と厚み方向とを含む平面内に位置している第３，第４の側面とを有する直方体状の形状を有する積層体チップであって、直方体状の未焼成のセラミック積層体と、該未焼成のセラミック積層体内に形成されており、前記第１，第２の側面または第３，第４の側面に幅方向端縁が露出している複数の内部電極とを有する積層体チップを用意する工程と、
   前記積層体チップの内部電極の幅方向端縁が露出している側面が同一平面内に位置するように複数の積層体チップを集合させて集合体を形成する工程と、
   複数の積層体チップの内部電極が露出している側面からなる前記集合体の一面にスキージを用いセラミックペーストを塗布する工程と、
   前記セラミックペーストが塗布された積層体チップを焼成し、セラミック焼結体を得る工程とを備える、積層型セラミック電子部品の製造方法。
2. 前記セラミックペーストが塗布される側面が、前記長さ方向と前記厚み方向に沿う前記第１または第２の側面である、請求項１に記載の積層型セラミック電子部品の製造方法。
3. 前記集合体を形成するにあたり、前記積層体チップの幅方向寸法よりも厚いブロック材により前記集合体を囲み、積層体チップ同士を密接させる、請求項１または２に記載の積層型セラミック電子部品の製造方法。
4. 前記セラミックペーストを塗布した後に、前記集合体を分割する工程をさらに備える、請求項１〜３のいずれか１項に記載の積層型セラミック電子部品の製造方法。
5. 前記集合体を分割する工程が、前記集合体の前記セラミックペーストが塗布された面にローラーを圧接することにより行う、請求項４に記載の積層型セラミック電子部品の製造方法。
6. 長さ方向に沿う辺と、幅方向に沿う辺とを有する矩形の上面及び下面と、前記長さ方向と、厚み方向を含む平面内に位置している第１，第２の側面と、前記幅方向と厚み方向とを含む平面内に位置している第３，第４の側面とを有する直方体状の形状を有する積層体チップであって、直方体状の未焼成のセラミック積層体と、該未焼成のセラミック積層体内に形成されており、前記第１，第２の側面に幅方向端縁が露出している複数の内部電極とを有する積層体チップを用意する工程と、
   前記積層体チップが挿入される凹部を有する治具を用意する工程と、
   前記積層体チップの前記第１，第２の側面または第３，第４の側面が凹部から突出した状態で露出するように、前記積層体チップを前記凹部に挿入する工程と、
   前記積層体チップの内部電極が露出している側面に、スキージによりセラミックペーストを塗布する工程と、
   前記セラミックペーストが塗布された積層体チップを焼成し、セラミック焼結体を得る工程とを備える、積層型セラミック電子部品の製造方法。
7. 前記凹部が、前記積層体チップの厚み方向寸法よりも深い、請求項６に記載の積層型セラミック電子部品の製造方法。
8. 前記治具の前記凹部が、弾性体で被覆されている、請求項６または７に記載の積層型セラミック電子部品の製造方法。
9. 前記凹部が貫通孔であり、前記凹部に前記積層体チップを挿入する工程において、該貫通孔から前記第１の側面もしくは第２の側面または第３の側面もしくは第４の側面が露出するように、前記積層体チップを前記貫通孔に挿入する、請求項８に記載の積層型セラミック電子部品の製造方法。
10. 前記積層体チップを用意する工程が、セラミックグリーンシートを準備する工程と、
    前記セラミックグリーンシート上に複数本の帯状のマザーの内部電極を形成する工程と、
    前記帯状のマザーの内部電極が形成されたセラミックグリーンシートを前記内部電極の幅方向にずらせて積層し、マザーの積層体を得る工程と、
    前記マザーの積層体を厚み方向に切断することにより、前記帯状のマザーの内部電極の長さ方向が長さ方向とされており、前記帯状のマザーの内部電極の幅方向が幅方向とされており、前記マザーの積層体の厚み方向が厚み方向とされている前記積層体生チップを得る、請求項１〜９のいずれか１項に記載の積層型セラミック電子部品の製造方法。
11. 前記セラミックペーストの２０℃における粘度が５０〜５０００Ｐａ・ｓの範囲にある、請求項１〜１０のいずれか１項に記載の積層型セラミック電子部品の製造方法。
    
    

Images