JP2009111394A - 多層セラミック基板の製造方法 - Google Patents

多層セラミック基板の製造方法 Download PDF

Info

Publication number
JP2009111394A
JP2009111394A JP2008281445A JP2008281445A JP2009111394A JP 2009111394 A JP2009111394 A JP 2009111394A JP 2008281445 A JP2008281445 A JP 2008281445A JP 2008281445 A JP2008281445 A JP 2008281445A JP 2009111394 A JP2009111394 A JP 2009111394A
Authority
JP
Japan
Prior art keywords
ceramic
cavity
ceramic substrate
laminate
slurry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008281445A
Other languages
English (en)
Inventor
Soo Hyun Lyoo
ヒョン リョー、ソー
Jong Myeon Lee
ミョン リー、ジョン
Eun Tae Park
テ パク、ウン
Hyoung Ho Kim
ホ キム、ヒョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2009111394A publication Critical patent/JP2009111394A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/34—Oxidic
    • C04B2237/345—Refractory metal oxides
    • C04B2237/346—Titania or titanates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/56—Using constraining layers before or during sintering
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/62—Forming laminates or joined articles comprising holes, channels or other types of openings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】多層セラミック基板の製造方法を提供する。
【解決手段】本発明の多層セラミック基板の製造方法は、キャビティの形成された未焼結セラミック積層体を用意するステップと、前記キャビティにチップ素子を実装するステップと、前記チップ素子の実装されたキャビティにセラミックスラリーを充填させるステップと、前記セラミック積層体の上面及び下面のうち、少なくとも一面に拘束層を付着するステップと、前記セラミック積層体を焼成するステップとを含む。これにより、セラミック積層体の焼成時にキャビティの変形を防止して、多層セラミック基板の寸法精度及び信頼性を向上させることができる。
【選択図】図２Ｅ

Description

本発明は、多層セラミック基板の製造方法に関し、さらに詳細には、セラミック積層体に形成されたキャビティにチップ素子を実装した後、セラミックスラリーを充填して焼成する多層セラミック基板の製造方法に関する。
一般に、ガラス−セラミックを利用した多層セラミック基板は、３次元構造の層間回路の具現化及び空洞（ｃａｖｉｔｙ）の形成が可能なので、高い設計柔軟性を有し、多様な機能の素子を内蔵することができる。これによって、小型化、高機能化する高周波部品の市場において、多層セラミック基板の活用度は次第に高まっている。
初期の多層セラミック基板は、セラミックグリーンシートに導体ペーストを利用して内部回路パターン及びビアを形成し、設計によって所望の厚さに整列積層した後、焼成して製造された。この過程で多層セラミック基板は、約３５〜５０％程度に体積が収縮され、特に横方向収縮は、均一に制御し難いので、製作次数別にはもちろんで、同一製作次数内でも０．５％程度の寸法誤差が発生した。
最近では、拘束層を利用してセラミック基板の横方向に対する収縮を抑制させるための無収縮工法が開発されている。無収縮工法を利用することによって、横方向収縮を抑制してセラミック基板の収縮時に寸法精度が向上するようになる。
図１Ａ及び図１Ｂは、従来の技術による多層セラミック基板の垂直断面図である。図１Ａに示すように、セラミック基板１は、複数のグリーンシート１ａ、１ｂ、１ｃ、１ｄ、１ｅを積層して形成される。この場合、セラミック基板１内にチップ素子３を内蔵するために、一部グリーンシートにキャビティ２を形成する。
この後、表面実装技術の一種であるソルダー−フロー（ｓｏｌｄｅｒ−ｆｌｏｗ）方式を利用して、チップ素子３を実装することができる。具体的に、キャビティ２のうち、チップ素子３が実装される領域にソルダーペースト４をハンダ付けする。そして、ソルダーペースト４にチップ素子３を載せる方式により、チップ素子３を実装することができるようになる。
セラミック基板１にチップ素子３が内蔵されると、セラミック基板１の上部及び下部上に焼成時に横方向の収縮を抑制するための拘束層５ａ、５ｂを積層する。この場合、拘束層５ａ、５ｂは、セラミック基板１の焼成温度で収縮せず、かつ収縮制御が容易な無機材料で製造されうる。
拘束層５ａ、５ｂが積層されると、セラミック基板１を７００〜１０００℃の温度で焼成する。この場合、焼成によりセラミック基板１の体積が収縮される過程で、上部拘束層５ａと接合されないセラミック基板１のキャビティ２領域は、不規則な収縮結果を示す。
図１Ｂは、図１Ａに示す多層セラミック基板の焼成結果を示した垂直断面図である。先に説明した通り、セラミック基板１のうち、キャビティ２の形成された領域は、拘束層により収縮が抑制されないから、縦方向及び横方向に不規則な収縮が起きるのを確認することができる。これにより、セラミック基板１の寸法精度が低下するという問題があった。また、セラミック基板１のうち、キャビティ２の形成された領域が不規則に収縮されることによって、キャビティ２に実装されていたチップ素子３がソルダーペースト４から分離されるという現象が発生する。これにより、セラミック基板１及びチップ素子３の信頼性が低下するという問題があった。
そこで、本発明は、上述した問題点を解決するためのものであって、本発明の目的は、セラミック積層体に形成されたキャビティにチップ素子を実装した後、キャビティにセラミックスラリーを充填させて焼成することにより、多層セラミック基板及びチップ素子の信頼性を向上させることができるセラミック基板の製造方法を提供することにある。
上記の目的を達成すべく、本発明の一実施の形態による多層セラミック基板の製造方法は、キャビティの形成された未焼結セラミック積層体を用意するステップと、前記キャビティにチップ素子を実装するステップと、前記チップ素子の実装されたキャビティにセラミックスラリーを充填させるステップと、前記セラミック積層体の上面及び下面のうち、少なくとも一面に拘束層を付着するステップと、前記セラミック積層体を焼成するステップとを含む。
この場合、前記セラミックスラリーを充填させるステップは、スクリーン印刷方式を利用して、前記キャビティの形成された領域にのみ行われることができる。
又は、前記セラミックスラリーを充填させるステップは、前記セラミック積層体及び前記キャビティの全面に行われることもできる。
また、前記セラミックスラリーを充填させるステップは、前記キャビティに前記セラミックスラリーを塗布し乾燥する工程が繰り返し的に行われることが好ましい。
本発明において、前記セラミックスラリーは、焼成温度が前記セラミック積層体の焼成温度と±１００℃以内の差を有する無機材料から製造されることが好ましい。
また、前記セラミックスラリーは、焼成時に収縮率が前記セラミック積層体の収縮率と±１０％以内の差を有する無機材料から製造されたことが好ましい。
前記チップ素子は、積層セラミックコンデンサ（ＭＬＣＣ（Ｍｕｌｔｉ−Ｌａｙｒｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）でありうる。
又は、前記チップ素子は、前記セラミック積層体の焼成温度より高い温度で既に焼結された素子であることが好ましい。
本発明によれば、セラミック基板に形成されたキャビティにチップ素子を実装した後、キャビティにセラミックスラリーを充填させて焼成することにより、セラミックスラリーにより焼成する時にセラミック基板が変形するのを防止することができる。これにより、セラミック基板の寸法精度を向上させることができるようになり、キャビティ内に実装されたチップ素子の実装環境を改善させると共に、製品の信頼性を向上させることができるようになる。
以下では、添付された図面を参照して、本発明をさらに詳細に説明する。
図２Ａ〜図２Ｅは、本発明の一実施の形態による多層セラミック基板の製造方法を説明するための垂直断面図である。まず、図２Ａに示すように、複数のグリーンシート１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅを積層して、キャビティの形成されたセラミック積層体１０を用意する。具体的に、ガラス−セラミック粉末に有機バインダー、分散剤及びトルエンとエタノールの混合溶媒を添加してスラリーを製造する。このスラリーをドクターブレード法を利用して塗布した後、５０μｍ厚のグリーンシートを製造する。このような方法で、複数のグリーンシート１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅを製造する。この場合、グリーンシートを製造する時に、ビアホール（図示せず）及び内部電極（図示せず）を形成して、内部印刷パターンを形成することができる。
一方、一部グリーンシートの所定位置をパンチングして、グリーンシートの積層時にパンチング領域がキャビティ２０を形成するようにする。図２Ａでは、一部グリーンシート１０ｃ、１０ｄ、１０ｅの中央領域をパンチングして、複数のグリーンシート１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅを積層することによって、キャビティ２０が形成されることができるようにした。この後、セラミック積層体１０のキャビティ２０のうち、チップ素子を実装する領域にソルダーペースト３０をハンダ付けする。
図２Ｂは、セラミック積層体１０にチップ素子４０を内蔵する過程を示すものであって、キャビティ２０のうち、ソルダーペースト３０のソルダーリングされた領域にチップ素子４０を実装する。この場合、チップ素子４０としては、セラミック積層体１０の焼成温度より高い温度で既に焼結された素子であって、セラミック積層体１０の焼成温度では、損傷又は変形しない素子が利用されることができる。代表的な例として、酸化チタン（ＴｉＯ２）又はチタン酸バリウム（ＢａＴｉＯ３）などのようなセラミック誘電体を多層化して製造されるＭＬＣＣ（Ｍｕｌｔｉ−Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）素子が利用されることができる。ＭＬＣＣ素子は、良好な温度特性を有する素子であって、セラミック積層体１０の内部に内蔵して焼成するとしても、損傷又は変形が最小化されることができる。また、ＭＬＣＣ素子の他にも、セラミック積層体１０の焼成温度に影響を受けない素子の場合、セラミック積層体１０の内部に内蔵できる。
図２Ｃは、キャビティ２０にセラミックスラリー５０を充填させる過程を示すものである。本発明においてセラミックスラリー５０は、焼成時に、セラミック積層体１０と共に収縮される。したがって、セラミックスラリー５０は、セラミック積層体１０と焼成温度及び収縮率が類似又は同じであることが好ましい。具体的に、セラミック積層体１０は、７００〜１０００℃の範囲の焼成温度を有するものであって、焼成温度の範囲内で焼結が開始される。したがって、セラミック積層体１０との同時焼成のために、セラミックスラリー５０は、焼成温度がセラミック積層体１０の焼成温度と±１００℃以内の差を有する無機材料で製造されうる。
また、セラミックスラリー５０は、セラミック積層体１０と類似又は同じ収縮率を有する無機材料で製造されることができ、１００〜１００００００Ｃｐｓの範囲の粘度を有するように製造されうる。焼成時に、セラミック積層体１０は、約３５〜５０％の範囲の収縮率を有するものであって、セラミックスラリー５０は、収縮率がセラミック積層体１０と約±１０％の差を有する無機材料で製造されることが好ましい。
最も好ましくは、セラミック積層体１０と同じ無機材料でセラミックスラリー５０を製造でき、その他のガラス成分、有機バインダー、分散剤及び添加剤も、セラミック積層体１０と同じ材料を利用することができる。この場合、セラミックスラリー５０は、セラミック積層体１０と同じ焼結形態を有することができるので、焼成時にキャビティ２０が変形するのを最小化することができる。
セラミックスラリー５０が製造されると、セラミック積層体１０のキャビティ２０に充填させる。この場合、セラミックスラリー５０の充填は、２種類の実施の形態で行われることができる。一実施の形態では、図２Ｃに示すように、セラミック積層体１０の上部面のうち、キャビティ２０を除いた残りの領域にスクリーンを配置して、キャビティ２０にのみセラミックスラリー５０を充填させることができる。また、他の実施形態では、セラミック積層体１０の上部全面にセラミックスラリー５０を充填させることができる。
一方、セラミックスラリー５０をキャビティ２０に充填させる過程において、適切な量を調節して一部塗布した後、乾燥する過程を経る。そして、以前に塗布したセラミックスラリーが乾燥されると、セラミックスラリーを再度一部塗布した後、乾燥させる。このように、セラミックスラリーの塗布及び乾燥過程を繰り返し実行して、キャビティ２０を充填させることができる。セラミックスラリー５０がキャビティ２０に充填されると、キャビティ２０に実装されているチップ素子４０が外部に露出しなくなる。
図２Ｄは、セラミック積層体１０に拘束層６０ａ、６０ｂを積層する過程を示すものである。セラミック積層体１０の横方向に対する収縮を抑制させるために、セラミック積層体１０の上部面及び下部面に拘束層６０ａ、６０ｂを積層する。この場合、拘束層６０ａ、６０ｂは、セラミックスラリー５０の上部面に接合されて、セラミックスラリー５０の上部面収縮を抑制させることができる。
一方、拘束層６０ａ、６０ｂがセラミック積層体１０及びセラミックスラリー５０上に積層されると、セラミック積層体１０の焼成温度で焼成を行う。この場合、セラミック積層体１０の焼成温度は、約６００〜１１００℃になることができ、好ましくは、７００〜１０００℃になることができる。焼成によりセラミック積層体１０及びセラミックスラリー５０は、縦方向に収縮する。この過程で、セラミックスラリー５０がチップ素子４０を保護し、キャビティ２０の変形を防止することができるようになる。すなわち、図１Ｂに示すように、焼成によりチップ素子３がソルダーペースト４と分離されるか、又はキャビティ２が変形するのを防止できるようになる。したがって、セラミック基板１０とチップ素子４０との信頼性を向上させることができるようになる。
本発明において拘束層６０ａ、６０ｂは、セラミック積層体１０の焼成温度で収縮されず、かつ収縮制御が容易な無機材料で製造されうる。また、図２Ｄでは、示していないが、セラミック積層体１０の上部面又は下部面にダミー層をさらに積層した後、拘束層６０ａ、６０ｂを積層することもできる。この場合、ダミー層は、必要に応じて選択的に追加されることができる。
図２Ｅによれば、焼成によりセラミック積層体１０が収縮されると、拘束層６０ａ、６０ｂを除去する。拘束層６０ａ、６０ｂは、平板研磨、バフ研磨及びサンドブラストのように通常の技術を利用して除去できる。この後、セラミック積層体１０の上部及び下部に導体ペーストをスクリーン印刷して、外部電極７０を形成する。この場合、セラミック積層体１０と外部電極７０の固着のために焼成を行うことができる。
一方、図２Ｅでは、セラミック積層体１０を焼成した後、外部電極７０を形成することと示したが、セラミック積層体１０上に外部電極７０をまず形成し、セラミック積層体１０と外部電極７０とを同時に焼成することもできる。
このような方法で製造された多層セラミック基板１００は、キャビティ２０内にチップ素子４０を実装した後、セラミックスラリー５０でキャビティ２０を充填することによって、チップ素子４０が外部に露出しなくなる。また、セラミックスラリー５０によりチップ素子４０及びソルダーペースト３０が固定されているから、チップ素子４０が分離されるのを防止できるようになる。それだけでなく、焼成時に、セラミックスラリー５０がセラミック積層体１０と共に厚さ方向に収縮されることによって、キャビティ２０の変形を防止できるようになる。結果的に、多層セラミック基板１００の寸法精度及び信頼性が向上する。
以上では、本発明の好ましい実施の形態に対して図示し説明したが、本発明は、上述した特定の実施の形態に限定されず、特許請求の範囲で請求する本発明の要旨から逸脱せずに当該発明の属する技術分野における通常の知識を有した者により多様な変形実施が可能であることはもちろんで、このような変形実施は、本発明の技術的思想又は展望から個別的に理解されてはならない。
従来の技術による多層セラミック基板の垂直断面図である。 従来の技術による多層セラミック基板の垂直断面図である。 本発明の一実施の形態による多層セラミック基板の製造方法を説明するための垂直断面図である。 本発明の一実施の形態による多層セラミック基板の製造方法を説明するための垂直断面図である。 本発明の一実施の形態による多層セラミック基板の製造方法を説明するための垂直断面図である。 本発明の一実施の形態による多層セラミック基板の製造方法を説明するための垂直断面図である。 本発明の一実施の形態による多層セラミック基板の製造方法を説明するための垂直断面図である。
符号の説明
１０ セラミック積層体
２０ キャビティ
３０ ソルダーペースト
４０ チップ素子
５０ セラミックスラリー
６０ａ、６０ｂ 拘束層
７０ 外部電極
１００ 多層セラミック基板

Claims (8)

  1. キャビティの形成された未焼結セラミック積層体を用意するステップと、
    前記キャビティにチップ素子を実装するステップと、
    前記チップ素子の実装されたキャビティにセラミックスラリーを充填させるステップと、
    前記セラミック積層体の上面及び下面のうち、少なくとも一面に拘束層を付着するステップと、
    前記セラミック積層体を焼成するステップとを含む多層セラミック基板の製造方法。
  2. 前記セラミックスラリーを充填させるステップは、
    スクリーン印刷方式を利用して、前記キャビティの形成された領域にのみ行われることを特徴とする請求項１に記載の多層セラミック基板の製造方法。
  3. 前記セラミックスラリーを充填させるステップは、
    前記セラミック積層体及び前記キャビティの全面に行われることを特徴とする請求項１に記載の多層セラミック基板の製造方法。
  4. 前記セラミックスラリーを充填させるステップは、
    前記キャビティに前記セラミックスラリーを塗布し乾燥する工程が繰り返し的に行われることを特徴とする請求項１乃至３のうちの何れか１項に記載の多層セラミック基板の製造方法。
  5. 前記セラミックスラリーは、
    焼成温度が前記セラミック積層体の焼成温度と±１００℃以内の差を有する無機材料から製造されたことを特徴とする請求項１から請求項４の何れかに記載の多層セラミック基板の製造方法。
  6. 前記セラミックスラリーは、
    焼成時に収縮率が前記セラミック積層体の収縮率と±１０％以内の差を有する無機材料から製造されたことを特徴とする請求項１から請求項５の何れかに記載の多層セラミック基板の製造方法。
  7. 前記チップ素子は、
    積層セラミックコンデンサであることを特徴とする請求項１から請求項６の何れかに記載の多層セラミック基板の製造方法。
  8. 前記チップ素子は、
    前記セラミック積層体の焼成温度より高い温度で既に焼結された素子であることを特徴とする請求項１から請求項７の何れかに記載の多層セラミック基板の製造方法。
JP2008281445A 2007-10-31 2008-10-31 多層セラミック基板の製造方法 Pending JP2009111394A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070110096A KR100896609B1 (ko) 2007-10-31 2007-10-31 다층 세라믹 기판의 제조 방법

Publications (1)

Publication Number Publication Date
JP2009111394A true JP2009111394A (ja) 2009-05-21

Family

ID=40581316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008281445A Pending JP2009111394A (ja) 2007-10-31 2008-10-31 多層セラミック基板の製造方法

Country Status (3)

Country Link
US (1) US20090107616A1 (ja)
JP (1) JP2009111394A (ja)
KR (1) KR100896609B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112738994A (zh) * 2020-11-24 2021-04-30 鹤山市世拓电子科技有限公司 一种内嵌功率器件的印刷电路板

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101179386B1 (ko) 2010-04-08 2012-09-03 성균관대학교산학협력단 패키지 기판의 제조방법
KR102042033B1 (ko) * 2012-10-30 2019-11-08 엘지이노텍 주식회사 칩 실장형 인쇄회로기판 및 그 제조방법
CN110996553B (zh) * 2019-12-17 2021-06-04 中国电子科技集团公司第五十八研究所 一种适用于深腔型印制板的焊膏分配方法
DE102020205043B4 (de) 2020-04-21 2024-07-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zur Herstellung einer Leistungshalbleiterbauelementanordnung oder Leistungshalbleiterbauelementeinhausung

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297322A (ja) * 1994-04-22 1995-11-10 Shinko Electric Ind Co Ltd 複合セラミック基板及びその製造方法
JPH11340634A (ja) * 1998-05-29 1999-12-10 Kyocera Corp 積層体およびその製造方法
JP2001216839A (ja) * 2000-01-31 2001-08-10 Kyocera Corp 導電性ペースト及び多層基板の製法
JP2002232142A (ja) * 2001-01-30 2002-08-16 Kyocera Corp 多層配線基板およびその製造方法
JP2004063728A (ja) * 2002-07-29 2004-02-26 Fujitsu Ltd 受動素子内蔵セラミック・モジュール基板及びその製造方法
JP2005057109A (ja) * 2003-08-06 2005-03-03 Cmk Corp スルーホールの封止方法
WO2006027876A1 (ja) * 2004-09-03 2006-03-16 Murata Manufacturing Co., Ltd. チップ型電子部品を搭載したセラミック基板及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
US5811879A (en) * 1996-06-26 1998-09-22 Micron Technology, Inc. Stacked leads-over-chip multi-chip module
JP3711883B2 (ja) * 2001-03-23 2005-11-02 株式会社村田製作所 多層セラミック基板の製造方法
US6998533B2 (en) * 2002-04-11 2006-02-14 Koninklijke Philips Electronics N.V. Electronic device and method of manufacturing same
JP2005136303A (ja) * 2003-10-31 2005-05-26 Hitachi Metals Ltd 多層セラミック基板の製造方法
KR100626330B1 (ko) * 2004-06-01 2006-09-20 정기석 양면 실장형 세라믹 패키지 및 그 제조 방법
US7547978B2 (en) * 2004-06-14 2009-06-16 Micron Technology, Inc. Underfill and encapsulation of semiconductor assemblies with materials having differing properties
JP4310467B2 (ja) * 2004-10-22 2009-08-12 株式会社村田製作所 複合多層基板及びその製造方法
EP1806958A4 (en) * 2004-10-29 2008-12-31 Murata Manufacturing Co CERAMIC MULTILAYER SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297322A (ja) * 1994-04-22 1995-11-10 Shinko Electric Ind Co Ltd 複合セラミック基板及びその製造方法
JPH11340634A (ja) * 1998-05-29 1999-12-10 Kyocera Corp 積層体およびその製造方法
JP2001216839A (ja) * 2000-01-31 2001-08-10 Kyocera Corp 導電性ペースト及び多層基板の製法
JP2002232142A (ja) * 2001-01-30 2002-08-16 Kyocera Corp 多層配線基板およびその製造方法
JP2004063728A (ja) * 2002-07-29 2004-02-26 Fujitsu Ltd 受動素子内蔵セラミック・モジュール基板及びその製造方法
JP2005057109A (ja) * 2003-08-06 2005-03-03 Cmk Corp スルーホールの封止方法
WO2006027876A1 (ja) * 2004-09-03 2006-03-16 Murata Manufacturing Co., Ltd. チップ型電子部品を搭載したセラミック基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112738994A (zh) * 2020-11-24 2021-04-30 鹤山市世拓电子科技有限公司 一种内嵌功率器件的印刷电路板

Also Published As

Publication number Publication date
US20090107616A1 (en) 2009-04-30
KR20090044146A (ko) 2009-05-07
KR100896609B1 (ko) 2009-05-08

Similar Documents

Publication Publication Date Title
JP2001060767A (ja) セラミック基板の製造方法および未焼成セラミック基板
JP2014123707A (ja) 基板内蔵用積層セラミック電子部品及びその製造方法、並びに基板内蔵用積層セラミック電子部品を備えるプリント基板
JP4518885B2 (ja) セラミック電子部品及びその製造方法
JP2009111394A (ja) 多層セラミック基板の製造方法
KR20090050664A (ko) 다층 세라믹 콘덴서의 제조 방법
JP4099756B2 (ja) 積層基板
JP2005159056A (ja) 積層セラミック電子部品
KR101805074B1 (ko) 세라믹 다층회로 기판의 제조방법
JP2007053294A (ja) 積層型セラミック電子部品の製造方法
WO2018030192A1 (ja) セラミック電子部品
KR100916475B1 (ko) 적층형 세라믹 캐패시터 및 그 제조방법
JP5356434B2 (ja) セラミック基板の製造方法
JP4697755B2 (ja) 多層セラミック基板の製造方法
JP2004179568A (ja) 積層セラミック部品の製造方法
JP2004200679A (ja) 多層回路基板の製造方法
JP2006173240A (ja) セラミック基板の製造方法
JP2008135523A (ja) 多層基板およびその製造方法
KR100900636B1 (ko) 무수축 세라믹 기판의 제조 방법
JP2001257473A (ja) 多層セラミック基板およびその製造方法
KR20090090718A (ko) 무수축 세라믹 기판 및 그 제조 방법
JP2006100498A (ja) セラミック電子部品の製造方法
JP2004235374A (ja) コンデンサ内蔵基板及びチップ状コンデンサ
KR100872297B1 (ko) 다층 세라믹 기판의 제조 방법
KR100818461B1 (ko) 다층 세라믹 기판 및 그 제조 방법
KR101046142B1 (ko) 무수축 세라믹 기판의 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110329