KR100916475B1 - 적층형 세라믹 캐패시터 및 그 제조방법 - Google Patents

적층형 세라믹 캐패시터 및 그 제조방법 Download PDF

Info

Publication number
KR100916475B1
KR100916475B1 KR1020070113360A KR20070113360A KR100916475B1 KR 100916475 B1 KR100916475 B1 KR 100916475B1 KR 1020070113360 A KR1020070113360 A KR 1020070113360A KR 20070113360 A KR20070113360 A KR 20070113360A KR 100916475 B1 KR100916475 B1 KR 100916475B1
Authority
KR
South Korea
Prior art keywords
dielectric
ceramic capacitor
multilayer ceramic
concave grooves
dielectric layer
Prior art date
Application number
KR1020070113360A
Other languages
English (en)
Other versions
KR20090047281A (ko
Inventor
김형호
박은태
유수현
이종면
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070113360A priority Critical patent/KR100916475B1/ko
Publication of KR20090047281A publication Critical patent/KR20090047281A/ko
Application granted granted Critical
Publication of KR100916475B1 publication Critical patent/KR100916475B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은, 순차적으로 적층되며, 적어도 일면에 복수의 오목 홈이 형성된 복수의 유전체층, 및 상기 복수의 오목 홈을 덮도록 상기 복수의 유전체층 각각의 적어도 일면에 형성된 내부전극을 포함하며, 상기 내부전극은, 하나의 유전체층을 사이에 두고 서로 다른 극성을 갖는 제1 내부전극 및 제2 내부전극이 쌍을 이루는 것을 특징으로 하는 적층형 세라믹 캐패시터 및 적층형 세라믹 캐패시터 제조방법을 제공할 수 있다.
적층형 세라믹 캐패시터(multi-layer ceramic capacitor), 오목홈(depressed groove), 내부전극(inner electrode)

Description

적층형 세라믹 캐패시터 및 그 제조방법{MULTI-LAYER CERAMIC CAPACITOR AND METHOD OF MANUFACTURING THE SAME}
본 발명은, 적층 세라믹 캐패시터 및 그 제조방법에 관한 것으로서, 보다 상세하게는 적층 세라믹 캐패시터의 외형적인 크기의 변화 없이 캐패시턴스를 높일 수 있는 적층 세라믹 캐패시터 및 이를 제조하는 방법에 관한 것이다.
일반적으로, 적층형 세라믹 캐패시터(Multi Layer Ceramic Capacitor : MLCC)는 복수개의 유전체층 사이에 내부전극이 삽입된 구조를 갖는다. 이러한 MLCC는 소형화가 가능하면서도 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 다양한 전자장치의 부품으로서 널리 사용된다.
최근에는 적층형 캐패시터는 전체 패키지 크기의 소형화와 성능을 개선하기 위해, 메모리카드, PC 메인보드 및 각종 RF 모듈에서 인쇄회로 기판 등에 내장된 형태로 사용되고 있다.
종래기술에 따른 적층형 세라믹 커패시터는 유전체층을 사이에 두고 이종 극 성의 내부 전극이 반복하여 적층된 구조를 갖는다.
이러한 종래기술에 따른 적층형 세라믹 캐패시터의 구조에서는, 캐패시턴스를 증가시키기 위해서 유전체층을 구성하는 슬러리의 조성에서 무기파우더의 비율을 줄이고 유기물을 다량 첨가하거나, 내부전극의 두께를 최대한 얇게 형성하는 등의 노력이 계속되고 있다.
또한, 유전체 시트의 두께를 최대한 얇게 하여 내부전극 사이의 캐패시턴스를 줄일 수 있다. 그러나, 유전체 시트의 두께를 줄이는 데에는 물리적인 한계가 있다.
상기한 문제점을 해결하기 위해서, 본 발명은 적층 세라믹 캐패시터의 내부전극의 형태를 변경하여 내부전극 사이의 캐패시턴스를 증가시킬 수 있는 적층 세라믹 캐패시터의 구조 및 이의 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 일측면은, 순차적으로 적층되며, 적어도 일면에 복수의 오목 홈이 형성된 복수의 유전체층, 및 상기 복수의 오목 홈을 덮도록 상기 복수의 유전체층 각각의 적어도 일면에 형성된 내부전극을 포함하며, 상기 내부전극은, 하나의 유전체층을 사이에 두고 서로 다른 극성을 갖는 제1 내부전극 및 제2 내부전극이 쌍을 이루는 것을 특징으로 하는 적층형 세라믹 캐패시터를 제공할 수 있다.
상기 복수의 유전체층 각각에 형성되는 오목 홈은, 유전체층의 일면에만 형성될 수 있다.
상기 복수의 유전체층 각각에 형성되는 오목홈은, 적층된 유전체층의 일정 방향으로 형성되는 것일 수 있다.
본 발명의 다른 일측면은, 유전체 시트의 적어도 일면에 오목 홈을 형성하는 단계와, 상기 오목 홈을 덮도록 상기 유전체 시트의 적어도 일면에 내부전극을 형성하는 단계와, 상기 내부전극이 형성된 유전체 시트를 복수 개 적층하여 적층체를 형성하는 단계, 및 상기 적층체를 소성하는 단계를 포함하는 적층형 세라믹 캐패시터 제조방법을 제공할 수 있다.
상기 오목 홈을 형성하는 단계는, 레이저 펀칭공정을 이용하는 것일 수 있다.
상기 유전체 시트의 적어도 일면에 형성되는 오목 홈은, 유전체 시트의 일면에만 형성되는 것일 수 있다.
상기 적층체를 형성하는 단계는, 적층된 유전체 시트의 일정 방향에 오목 홈이 형성되도록 하는 것일 수 있다.
본 발명에 따르면, 적층 세라믹 캐패시터에서 내부 전극 사이의 캐패시턴스를 증가시킬 수 있는 구조 및 그 제조방법을 얻을 수 있다.
이하, 도면을 참조하여 본 발명을 상세히 설명하겠다.
도 1은, 본 발명의 일실시 형태에 따른 적층형 세라믹 캐패시터의 단면도이다.
도 1을 참조하면, 본 실시형태에 다른 적층형 세라믹 캐패시터(10)는, 오목홈(12a, 12b, 12c, 12d)이 형성된 복수개의 유전체층(11a, 11b, 11c, 11d), 상기 유전체 층을 사이에 두고 서로 다른 극성을 갖도록 형성된 내부전극(13a, 13b, 13c, 13d)을 포함할 수 있다.
상기 복수개의 유전체층(11a, 11b, 11c, 11d)은 소정의 유전율을 갖는 세라믹층일 수 있다. 상기 복수개의 유전체층을 형성하기 위해서 세라믹 분말과 유기 바인더, 및 용제를 혼합하여 유전체 슬러리를 형성하고, 이를 유전체 시트로 성형할 수 있다. 상기 복수개의 유전체 시트를 적층시켜 소성하면 상기 유전체층이 형성될 수 있다.
상기 복수개의 유전체층(11a, 11b, 11c, 11d)에는 각각 복수개의 오목홈(12a, 12b, 12c, 12d)이 형성될 수 있다.
본 실시형태에서는, 레이저 펀칭 공정을 사용하여 세라믹 슬러리 상에 상기 오목홈을 형성할 수 있다.
상기 복수개의 유전체층에는 각각의 유전체층을 관통하는 비아홀(14a, 14b)이 형성될 수 있다. 상기 비아홀(14a, 14b)은 도전성 물질로 채워져, 상기 각각의 유전체층 상에 형성되는 내부전극을 외부전극에 연결하여 서로 다른 극성을 갖는 내부전극이 교대로 형성될 수 있도록 할 수 있다.
상기 내부전극(13a, 13b, 13c, 13d)은, 하나의 유전체층을 사이에 두고 서로 다른 극성을 갖도록 형성될 수 있다.
즉, 제1 내부전극(13a)과 제2 내부전극(13b)은 제1 유전체층(11a)을 사이에 두고, 상기 제1 내부전극(13a)과 제2 내부전극(13b)은 각각 서로 다른 극성을 갖는 제1 외부전극(15a) 및 제2 외부전극(15b)에 각각 연결되어 캐패시터를 형성할 수 있다.
제2 내부전극(13b)과 제3 내부전극(13c), 및 제3 내부전극(13c)과 제4 내부전극(13d)도 마찬가지로 유전체층을 사이에 두고 서로 다른 극성을 갖는 외부전극에 연결됨으로서 캐패시터를 형성할 수 있다.
유전체층을 사이에 둔 이종 전극 사이에 형성되는 캐패시턴스는,
Figure 112007080025859-pat00001
으로 표현될 수 있다. 여기서 ,ε0는 유전체층의 비유전율, A는 전극의 단면적, t는 전극 사이의 거리이다.
따라서, 전극 사이의 거리가 가까울수록, 전극의 면적이 넓을수록 상기 이종 전극 사이의 캐패시턴스 값은 증가될 수 있다.
적층형 세라믹 캐패시터에서 캐패시턴스를 증가시키기 위해서는 내부전극 사 이에 형성된 유전체층의 두께를 최대한 줄일 수 있는 것이 바람직하나 상기 유전체층을 형성하기 위해 유전체 슬러리를 사용하는 공정상 그 두께를 줄이는 데에는 한계가 있다.
따라서, 본 실시형태에서는 상기 유전체층에 오목홈을 형성하고 상기 오목홈에 내부전극 물질을 채워 넣음으로서 내부전극 사이의 거리를 줄인 효과를 얻을 수 있다. 이러한 경우 종래기술에 따른 적층형 세라믹 캐패시터와 동일한 크기를 갖지만 캐패시턴스 값을 증가시킬 수 있다.
도 2의 (a) 및 (b)는, 본 발명의 일실시 형태에 따른 적층형 세라믹 캐패시터에 사용되는 일 유전체층의 평면도 및 단면도이다.
도 2의 (a)를 참조하면, 유전체층(21)에는 복수개의 오목홈(22)이 형성될 수 있다.
상기 오목홈(22)은 소정의 배열을 갖도록 형성될 수 있다. 상기 오목홈의 개수 및 배열은 다양한 형태로 구현될 수 있다. 상기 오목홈(22)에 내부전극을 형성하는 도전 물질이 채워져서 유전체층을 사이에 두고 형성되는 내부전극 사이의 거리를 줄이는 효과를 얻을 수 있다.
상기 유전체층(21)의 일면에는 내부전극(23)이 형성될 수 있다.
상기 내부전극(23)은 극성을 갖는 외부전극에 연결될 수 있다. 상기 내부전극(23)은 일정한 패턴을 갖도록 형성될 수도 있다. 상기 내부전극은 도전성 페이스트 또는 도전성 잉크를 사용하여 프린트될 수 있다.
상기 유전체층(21)에는, 상기 유전체층(21)을 관통하는 비아홀(24a, 24b)이형성될 수 있다.
상기 비아홀(24a, 24b)에 도전성 페이스트가 채워져 도전성 비아를 형성할 수 있다. 상기 도전성 비아는 상기 유전체층을 사이에 두고 형성되는 내부전극을 전기적으로 연결시킬 수 있다. 본 실시형태에서 제1 비아홀(24a)은 상기 유전체층 상에 형성되는 내부전극(23)을 다른 유전체층 상에 형성되는 내부전극과 연결시킬 수 있고, 또한 제1 극성을 갖는 외부전극에 연결시킬 수 있다. 제2 비아홀(24b)은 상기 제1 극성과 다른 극성을 갖는 외부전극에 연결되고 다른 유전체층 상에 형성되는 내부전극을 연결시킬 수 있다.
도 2의 (b)를 참조하면, 유전체층(21)에 형성된 오목홈(22)은 소정의 깊이(t1)를 가질 수 있다. 상기 오목홈은 상기 유전체층의 두께(t0)의 약 1/2의 깊이를 갖도록 형성될 수 있다. 상기 오목홈의 두께를 깊게 하면 상기 내부전극의 실질적인 단면적이 증가되고 내부전극 사이의 거리를 줄일 수 있으나 너무 깊게 하면 내부전극 사이에 쇼트가 발생될 염려가 있다. 본 실시형태에서는, 상기 오목홈을 형성할 때 레이저 펀칭 공정을 이용하므로 상기 오목홈은 타원형의 곡면을 가질 수 있다.
상기 유전체층(21) 상에 오목홈(22)을 형성하는 단계에서는 상기 유전체층이 소성되기 전인 유전체 시트 상태일 수 있다. 상기 오목홈(22)을 형성하는 방법으로 는 레이저 펀칭 공정이 이용될 수 있다. 기계적인 펀칭을 사용하는 경우보다 레이저 펀칭 공정을 사용하면, 상기 오목홈의 깊이를 조절하기가 용이할 수 있다.
도 3의 (a) 내지 (d)는, 본 발명의 일실시 형태에 따른 적층형 세라믹 캐패시터의 제조방법에 대한 공정 순서도이다.
도 3의 (a)는 유전체 시트(31) 상에 오목홈(32)을 형성하는 단계이다.
상기 유전체 시트(31)는, 세라믹 분말과 유기 바인더, 및 용제를 혼합하여 유전체 슬러리를 형성하고, 이를 베이스 필름에 도포하고, 건조시켜 준비할 수 있다.
상기 유전체 시트 상에 오목홈을 형성하기 위해서 레이저(38)를 사용하는 레이저 펀칭 공정을 이용할 수 있다. 레이저 펀칭 공정을 이용함으로서 상기 유전체 시트를 관통하지 않고 소정 깊이의 오목홈을 형성할 수 있다.
본 공정에서 상기 유전체 시트를 관통하는 비아홀(34a, 34b)을 형성할 수도 있다.
상기 비아홀을 형성하는 공정도 레이저 펀칭 공정을 이용할 수 있다.
이와 같이 레이저 펀칭 공정에 의하면, 레이저의 세기를 조절하여 관통 비아홀 및 오목 홈을 동일한 공정내에서 형성할 수 있으므로 제조공정을 단순화시킬 수 있다.
도 3의 (b)는 상기 오목홈을 덮도록 상기 유전체 시트 상에 내부전극을 형성 하는 단계이다.
본 단계에서는 먼저 도전성 페이스트를 사용하여 상기 오목홈(32)을 채울 수 있다. 또한, 관통 비아홀(34a, 34b)을 도전성 페이스트로 채워 도전성 비아를 형성할 수 있다.
상기 유전체 시트(31) 상에 형성되는 내부전극(33)은 소정의 패턴을 갖도록 형성될 수 있다.
상기 오목홈, 관통 비아홀을 채우거나 상기 내부전극을 형성하는 공정은 도전성 잉크 또는 도전성 페이스트를 이용하는 프린팅 공정을 사용할 수 있다
도 3의 (c)는, 복수개의 유전체 시트를 적층하여 적층체를 형성하는 단계이다.
본 실시형태에서는 일면에 복수개의 오목홈이 형성되고 상기 오목홈을 덮는 내부전극이 형성된 복수개의 유전체 시트(31a, 31b, 31c, 31d)를 적층할 수 있다. 상기 유전체시트의 상층 및 하층에는 다른 유전체 시트(31e, 31f)가 적층될 수 있다.
본 실시형태에서는 각각의 유전체 시트의 일면에만 상기 오목홈을 형성하고, 적층시에도 상기 오목홈의 방향을 일정하게 유지할 수 있다. 따라서, 인접한 유전체층 상에 형성된 내부전극 사이의 캐패시턴스를 일정하게 할 수 있다.
도 3의 (d)는, 상기 적층체를 기설정 온도로 소성하여 적층형 세라믹 캐패시 터(30)를 형성하는 단계이다.
상기 소성단계에 의해 상기 적층된 유전체 시트는 소성체로 변형되어 유전체층이 될 수 있다.
상기 적층된 유전체층을 사이에 두고 형성되는 내부전극은 각각 서로 다른 극성을 갖는 외부전극에 연결되어 캐패시터를 형성할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
도 1은 본 발명의 일실시 형태에 따른 적층형 세라믹 캐패시터의 단면도이다.
도 2의 (a) 및 (b)는, 본 발명의 일실시 형태에 따른 적층형 세라믹 캐패시터에 사용되는 일 유전체층의 평면도 및 단면도이다.
도 3의 (a) 내지 (d)는, 본 발명의 일실시 형태에 따른 적층형 세라믹 캐패시터의 제조방법에 대한 공정 순서도이다.
<도면의 주요 부분에 대한 부호 설명>
11a, 11b, 11c, 11d, 11e, 11f : 유전체층
12a, 12b, 12c, 12d : 오목홈 13a, 13b, 13c, 13d : 내부전극
14a, 14b : 도전성 비아 15a, 15b : 외부전극

Claims (7)

  1. 순차적으로 적층되며, 적어도 일면에 복수의 오목 홈이 형성된 복수의 유전체층; 및
    상기 복수의 오목 홈을 덮도록 상기 복수의 유전체층 각각의 적어도 일면에 형성된 내부전극을 포함하며,
    상기 내부전극은 하나의 유전체층을 사이에 두고 서로 다른 극성을 갖는 제1 내부전극 및 제2 내부전극으로 이루어져 쌍을 이루고,
    상기 복수의 유전체층상에서 제1내부전극이 형성된 복수의 오목 홈과 상기 복수의 유전체층상에서 제2내부전극이 형성된 복수의 오목 홈이 서로 어긋나게 배치되는 것을 특징으로 하는 적층형 세라믹 캐패시터.
  2. 제1항에 있어서,
    상기 복수의 유전체층 각각에 형성되는 오목 홈은,
    유전체층의 일면에만 형성되는 것을 특징으로 하는 적층형 세라믹 캐패시터.
  3. 제2항에 있어서,
    상기 복수의 유전체층 각각에 형성되는 오목홈은,
    적층된 유전체층의 일정 방향으로 형성되는 것을 특징으로 하는 적층형 세라믹 캐패시터.
  4. 유전체 시트의 적어도 일면에 오목 홈을 형성하는 단계;
    상기 오목 홈을 덮도록 상기 유전체 시트의 적어도 일면에 내부전극을 형성하는 단계;
    상기 내부전극이 형성된 유전체 시트를 복수 개 적층하여 적층체를 형성하는 단계; 및
    상기 적층체를 소성하는 단계를 포함하고,
    상기 오목 홈을 형성하는 단계는 레이저 펀칭공정을 이용하는 것을 특징으로 하는 적층형 세라믹 캐패시터 제조방법.
  5. 삭제
  6. 제4항에 있어서,
    상기 유전체 시트의 적어도 일면에 형성되는 오목 홈은,
    유전체 시트의 일면에만 형성되는 것을 특징으로 하는 적층형 세라믹 캐패시터 제조방법.
  7. 제6항에 있어서,
    상기 적층체를 형성하는 단계는,
    적층된 유전체 시트의 일정 방향에 오목 홈이 형성되도록 하는 것을 특징으로 하는 적층형 세라믹 캐패시터 제조방법.
KR1020070113360A 2007-11-07 2007-11-07 적층형 세라믹 캐패시터 및 그 제조방법 KR100916475B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070113360A KR100916475B1 (ko) 2007-11-07 2007-11-07 적층형 세라믹 캐패시터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070113360A KR100916475B1 (ko) 2007-11-07 2007-11-07 적층형 세라믹 캐패시터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090047281A KR20090047281A (ko) 2009-05-12
KR100916475B1 true KR100916475B1 (ko) 2009-09-08

Family

ID=40856792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070113360A KR100916475B1 (ko) 2007-11-07 2007-11-07 적층형 세라믹 캐패시터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100916475B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018182039A (ja) * 2017-04-12 2018-11-15 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
KR20230095590A (ko) 2021-12-22 2023-06-29 삼성전기주식회사 적층형 커패시터
WO2024105975A1 (ja) * 2022-11-16 2024-05-23 太陽誘電株式会社 積層セラミック電子部品及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166667A (ja) * 1991-12-19 1993-07-02 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサの製造方法
JPH09260200A (ja) * 1996-03-26 1997-10-03 Taiyo Yuden Co Ltd 積層コンデンサ
JP2004095687A (ja) * 2002-08-29 2004-03-25 Kyocera Corp 積層セラミックコンデンサ及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166667A (ja) * 1991-12-19 1993-07-02 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサの製造方法
JPH09260200A (ja) * 1996-03-26 1997-10-03 Taiyo Yuden Co Ltd 積層コンデンサ
JP2004095687A (ja) * 2002-08-29 2004-03-25 Kyocera Corp 積層セラミックコンデンサ及びその製造方法

Also Published As

Publication number Publication date
KR20090047281A (ko) 2009-05-12

Similar Documents

Publication Publication Date Title
KR101141402B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101141342B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
TWI479520B (zh) 多層陶瓷電容
KR101645399B1 (ko) 적층 세라믹 콘덴서
US10784047B2 (en) Multilayer ceramic electronic component
KR101762032B1 (ko) 적층 세라믹 전자부품 및 그 제조 방법
KR102319596B1 (ko) 적층형 커패시터 및 그 실장 기판
KR20160084614A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR20120103057A (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101499715B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP2014216643A (ja) 積層セラミック電子部品及びその実装基板
CN109427485B (zh) 多层陶瓷电容器及其制造方法
KR20090050664A (ko) 다층 세라믹 콘덴서의 제조 방법
KR102061505B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
US20180233286A1 (en) Capacitor component and method of manufacturing the same
JP2015154044A (ja) 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
KR102550172B1 (ko) 전자부품
KR100916475B1 (ko) 적층형 세라믹 캐패시터 및 그 제조방법
US20140290993A1 (en) Multilayer ceramic capacitor, manufacturing method thereof, and circuit board for mounting electronic component
KR100896609B1 (ko) 다층 세라믹 기판의 제조 방법
KR101240804B1 (ko) 적층 세라믹 커패시터
JP6024353B2 (ja) 積層型電子部品
KR102505445B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법
KR102500107B1 (ko) 적층 세라믹 전자부품
JP2009027044A (ja) 積層コンデンサ及びコンデンサ内蔵配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee