JP2004095687A - 積層セラミックコンデンサ及びその製造方法 - Google Patents
積層セラミックコンデンサ及びその製造方法 Download PDFInfo
- Publication number
- JP2004095687A JP2004095687A JP2002252143A JP2002252143A JP2004095687A JP 2004095687 A JP2004095687 A JP 2004095687A JP 2002252143 A JP2002252143 A JP 2002252143A JP 2002252143 A JP2002252143 A JP 2002252143A JP 2004095687 A JP2004095687 A JP 2004095687A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- ceramic green
- ceramic capacitor
- electrode layers
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】焼成時のデラミネーションを抑制しつつ、静電容量の大幅な増大が可能であり、且つ電気的特性の低下を低減した積層セラミックコンデンサ及びその製造方法を提供することにある。
【解決手段】複数の誘電体層2と内部電極層3、4が積層してなる積層セラミックコンデンサ10において、内部電極層3、4の表面は厚み方向に凹凸を有しているとともに、積層方向に隣接する内部電極層3、4間の誘電体層2の厚みtが一定であり、且つこのt値が1層の内部電極層3、4の凹凸の高低差距離Tより小さいことを特徴とする。
【選択図】図1
【解決手段】複数の誘電体層2と内部電極層3、4が積層してなる積層セラミックコンデンサ10において、内部電極層3、4の表面は厚み方向に凹凸を有しているとともに、積層方向に隣接する内部電極層3、4間の誘電体層2の厚みtが一定であり、且つこのt値が1層の内部電極層3、4の凹凸の高低差距離Tより小さいことを特徴とする。
【選択図】図1
Description
【0001】
【発明の属する技術分野】
本発明は、積層セラミックコンデンサ及びその製造方法に関するものである。
【0002】
【従来の技術】
通常、積層セラミックコンデンサは、複数の誘電体層と内部電極層とが交互に積層されてなる積層体と、その積層体の両端面に形成した一対の外部電極とから構成され、積層方向に隣接しあう各内部電極層は、各々異なる外部電極に接続されている。
【0003】
ここで、誘電体層と内部電極層は、化学的反応ではなく、誘電体層となるセラミックグリーンシートの微細な凹凸の中に内部電極層となる導体膜の金属が入り込むという物理的密着のみで密着している。このため、セラミックグリーンシートと導体膜の密着強度が不十分であると、焼成時にデラミネーションが発生するという問題点があった。
【0004】
そこで、セラミックグリーンシートあるいは導体膜を凹凸を有する支持体上に形成することにより、セラミックグリーンシートあるいは導体膜に凹凸を形成し、これらの密着面積を増大させることにより、上記密着強度を増大させる積層セラミックコンデンサの製造方法が提案されている。
【0005】
しかしながら、上記製造方法によれば、セラミックグリーンシートの一方表面のみを凹凸形状に加工していた。このため、他方の面には凹凸が形成されず、凹凸が形成されていない面における密着強度が改善されないという問題点があった。
【0006】
そこで、従来は、図3(a)(b)に示すように、セラミックグリーンシート32a、32bの一方の面に凹凸を形成し、2枚のこのようなセラミックグリーンシート32a、32bの凹凸が形成されていない面同士を貼り合わせ、1枚のセラミックグリーンシート32として用いる積層セラミックコンデンサの製造方法が特許第3006518号公報、特許第3197266号公報に開示されている。図3において、(a)は2枚のセラミックグリーンシート32a、32aを貼り合わせている状態、(b)は内部電極層となる導体膜33が形成されたセラミックグリーンシート32を積層している状態である。
【0007】
【発明が解決しようとする課題】
しかしながら、図3のセラミックグリーンシートの製造方法によれば、2枚のセラミックグリーンシート32a、32bを貼り合わせて1枚のセラミックグリーンシート32として用いるため、誘電体層の厚みを小さくするには限界があり、静電容量を大きくできないという問題点があった。また、2枚のセラミックグリーンシート32a、32bの例えば凹部どうしが重なった場合、1枚のセラミックグリーンシート32において厚みが部分的に小さくなってしまい、絶縁不良が発生するという問題点があった。
【0008】
また、セラミックグリーンシート32a、32bの一方の面に凹凸を形成した後貼り合わせる方法では、凹凸の大きさをセラミックグリーンシート32a、32bの厚みより大きくすることはできないため、このことによっても静電容量を大きくするには限界があった。
【0009】
さらに、セラミックグリーンシート32の凹凸が形成された面に導体膜33、を塗布するため、にじみやかすれが発生してしまい、静電容量のバラツキ、容量抜けなどが発生して、等価直列抵抗の増大など電気的特性の低下の原因となっていた。
【0010】
本発明は、上述の課題に鑑みて案出されたものであり、その目的は、その目的は、焼成時のデラミネーションを抑制しつつ、静電容量の大幅な増大が可能であり、且つ絶縁不良の発生や電気的特性の低下を低減した積層セラミックコンデンサ及びその製造方法を提供することにある。
【0011】
【課題を解決するための手段】
本発明の積層セラミックコンデンサは、複数の誘電体層と内部電極層が積層して成る積層体を有する積層セラミックコンデンサにおいて、
前記内部電極層は厚み方向に凹凸を有しているとともに、該凹凸の高低差をT、内部電極層間の誘電体層の厚みをtとした時、前記凹凸の高低差Tと前記誘電体層の厚みtとの関係をt<Tとしたものである。
【0012】
また、その積層セラミックコンデンサの製造方法は、複数の素子領域を有し、且つ誘電体層となる大型セラミックグリーンシートを用意する工程と、
前記大型セラミックグリーンシートの各素子領域に内部電極層となる導体膜を形成する工程と、
前記導体膜を形成した大型セラミックグリーンシートを、加圧面が凹凸形状の一対のプレス金型を用いて順次積層して大型積層体を形成する工程と、
前記大型積層体を各素子領域に切断処理するとともに、焼成処理する工程とを有するものである。要は、内部電極層の凹凸は、セラミックグリーンシート上に形成された導体膜を、セラミックグリーンシートとともに、積層時の一対のプレス金型の加圧面形状で凹凸としている。
【0013】
【作用】
本発明の積層セラミックコンデンサによれば、内部電極層の表面は厚み方向に凹凸を有しているとともに、積層方向に隣接する内部電極層の凹部間の距離、即ち、内部電極層間の誘電体層の厚みをt、一層の内部電極層の凹凸高低差距離Tとしたとき、その関係がt<Tであるため、隣接しあう内部電極層の対向面積を大幅に増大できる。また、誘電体層と内部電極層との密着面積も増大し、且つ密着性も良好になり、焼成時のデラミネーションを低減できる。
【0014】
また、凹部間の距離、内部電極層間の誘電体層の厚みtが一定であるため、絶縁不良が発生することはない。
【0015】
本発明の積層セラミックコンデンサの製造方法によれば、主面に素子領域に対応して内部電極層となる導体膜が形成された誘電体層となるセラミックグリーンシートを加圧面且つ凹凸となる一対のプレス金型を用いて積層処理するため、上記積層方向に隣接する内部電極層の凹部間の距離を誘電体層の厚みtで一定とすることができる。また、1層の内部電極層の凹凸高低差Tは、セラミックグリーンシート上に形成された導体膜を、セラミックグリーンシートとともに、積層時の一対のプレス金型の加圧面形状で凹凸で決定されるため、また、各内部電極層の凹凸位置を同期させることが簡単にできるため、表面が凹凸の内部電極層を確実に且つ簡単に形成できることになる。
【0016】
また、平坦な誘電体層となるセラミックグリーンシート上に内部電極層となる導体膜を形成した後、上記凹凸を形成するため、誘電体層の厚みを小さくできることにより静電容量を大幅に増大できるとともに、平坦なセラミックグリーンシート上に内部電極となる導体膜を形成できるため、印刷、にじみ、かすれのない安定した導体膜が得られ、静電容量のバラツキ、等価直列抵抗の増大など電気的特性の低下を防ぐことができる。
【0017】
【発明の実施の形態】
以下、本発明の積層セラミックコンデンサを図面に基づいて説明する。
【0018】
図1は、本発明の積層セラミックコンデンサを示す図であり、(a)は外観斜視図、(b)は断面図である。
【0019】
図において、10は積層セラミックコンデンサ、1は積層体、2は誘電体層、3、4は内部電極層、5、6は外部電極である。
【0020】
誘電体層2は、チタン酸バリウム(BaTiO3)等を主成分とする非還元性誘電体材料からなり、その厚みは高容量化のために1〜5μmとしている。この誘電体層2は、その形状は2.0mm×1.2mm等であり、図上、上方向に積層して積層体1が構成される。なお、誘電体層2の形状、厚み、積層数は容量値によって任意に変更することができる。
【0021】
内部電極層3、4は、単一の金属成分であるNiまたはCuを主成分とする材料から構成され、その厚みは0.5〜2μmとしている。そして、誘電体層2の積層方向に隣接しあう2つの内部電極層3、4は、互いに積層体1の異なる端面側に延出し、各々異なる外部電極5、6に接続されている。
【0022】
外部電極5、6は、それぞれ積層体1側から、卑金属成分及びガラス成分からなる下地導体膜と、表面メッキ層(図示せず)とを順次積層して構成される。表面メッキ層は、Niメッキ、Snメッキ、半田メッキ等が例示できる。
【0023】
本発明の積層セラミックコンデンサの特徴的なことは、積層体2内に配置された内部電極層3、4は厚み方向が凹凸を有しており、積層方向に隣接する内部電極層3、4の凹部間の距離、即ち、内部電極層3と4との間に配置された誘電体層2の厚みをt、1層の内部電極層3、4の凹凸の高低差距離、即ち凸部の頂点と凹部の底部との差をTとした時、t<Tとしている。
【0024】
このような積層セラミックコンデンサ10は、以下のようにして作成される。なお、各符号については、焼成の前後で区別しないこととする。
【0025】
図2(a)はセラミックグリーンシートを加圧ヘッドを用いて積層する工程を示す模式図、(b)は一対のプレス金型の一方を構成する加圧ヘッドの表面形状を示す部分断面図、(c)は一対のプレス金型の他方を構成する積層支持台の表面形状を示す部分断面図である。
【0026】
まず、誘電体粉末、樹脂、可塑剤、及び溶剤を混合・分散した塗布液を調整してスラリーを形成し、このスラリーをドクターブレード法などにより、誘電体層となる大型セラミックグリーンシート2を形成する。
【0027】
次に、大型セラミックグリーンシート2の所定の領域に、内部電極層となる導体膜3、4を、導電ペーストをスクリーン印刷により塗布・乾燥することにより形成する。
【0028】
次に、積層支持台22上に内部電極層が形成されていないセラミックグリーンシートを搬送、載置し、積層圧着する。
【0029】
次に、このように積層されたセラミックグリーンシート上に、内部電極層となる導体膜3が形成されたセラミックグリーンシート2を載置し、加圧ヘッド21により積層加圧する。その後、内部電極層となる導体膜4が形成されたセラミックグリーンシート2を積層し、加圧ヘッド21により積層加圧する。これを必要な積層数分だけ繰り返し、最後に、マージン部となるセラミックグリーンシート(内部電極層となる導体膜3、4が形成されていない)を複数層積層する。
【0030】
このとき、一対のプレス金型である加圧ヘッド21と、積層支持台22の加圧面には、図2(b)、(c)に示すように、セラミックグリーンシート2及び導体膜3、4の凹凸を形成すべく、その表面に凹凸となっている。
【0031】
また、導体膜3、4は厚み方向に凹凸が形成されるが、この凹凸の位置及び最大値は、積層方向に隣接する導体膜3、4で同じとなるようにするため、加圧ヘッド21と積層支持台22の凹凸の形状、凹凸周期を同一にしておく必要がある。
【0032】
さらに、隣接し合う導体膜3、4の凹部間の距離、即ち、焼き上がりの誘電体層の厚みtとなるセラミックグリーンシート2が1〜5μmであるのに対し、1層の導体膜3、4に形成される凸部の頂点間距離(凹部の底部間距離)Dを50〜100μmとするように一対のプレス金型の表面形状を制御する。
【0033】
そして、積層支持台22上に積層された未焼成状態の大型積層体(図示せず)を得る。
【0034】
次に、大型積層体を、各素子領域毎に切断後、焼成し、積層体1を得る。このとき、積層体1の一対の端面には、内部電極層3、4が露出している。
【0035】
次に、上記積層体1の両端面に外部電極5、6を形成する。具体的には、まず積層体1の表面に、卑金属材料及びガラス成分を主成分とする下地導体膜を導電性ペーストの塗布・焼き付けにより形成する。その後、Niメッキ層、Snメッキ層、半田メッキ層等の表面メッキ層を電解メッキ法等により形成する。
【0036】
このようにして、図1に示すような積層セラミックコンデンサ10が得られる。
【0037】
かくして、本発明の積層セラミックコンデンサ10によれば、内部電極層3、4の表面は厚み方向に凹凸を有しているとともに、積層方向に隣接する内部電極層3、4の凹部間の距離、即ち、その間に配置される誘電体層の厚みtが一定であり、距離tが1層の内部電極層3、4の凹凸の高低差距離Tより小さいため、誘電体層2と内部電極層3、4の対向面積を大幅に増大できることから、誘電体層2と内部電極層3、4の密着性が良好になり、焼成時のデラミネーションを低減できるとともに、積層セラミックコンデンサ10の静電容量を大幅に増大させることができる。また、凹部間の距離tが一定であるため、絶縁不良が発生することはない。
【0038】
本発明の積層セラミックコンデンサ10の製造方法によれば、主面に素子領域に対応して内部電極層3、4となる導体膜が形成された誘電体層2となるセラミックグリーンシートを加圧面が凹凸形状の一対のプレス金型を用いて積層処理するため、上記積層方向に隣接する内部電極層3、4の凹部間の距離tが一定であり、且つ1層の内部電極層3、4の凹凸の高低差距離Tを厚みtより大きくすることが簡単にできる。
【0039】
また、平坦な誘電体層2となるセラミックグリーンシート上に内部電極層3、4となる導体膜を形成した後、上記凹凸を形成するため、誘電体層2の厚みを小さくできることにより静電容量を大幅に増大できるとともに、平坦なセラミックグリーンシート上に内部電極層3、4となる導体膜を形成できるため、印刷、にじみ、かすれのない安定した導体膜が得られ、静電容量のバラツキ、等価直列抵抗の増大など電気的特性の低下を防ぐことができる。
【0040】
なお、本発明は以上の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更・改良を加えることは何ら差し支えない。
【0041】
例えば、上側の金型である加圧ヘッド20に複数の吸引孔を形成し、セラミックグリーンシート2の吸引により凹凸を形成しても構わない。
【0042】
また、内部電極層3、4を薄層化して積層数を増加した場合にも、内部電極層3、4の厚みによる段差を無くし、積層体1の変形を抑えるために、誘電体層となるセラミックグリーンシート2上の内部電極層となる導体膜3、4の周辺に、導体膜3、4と略同一厚みのセラミックペーストを塗布するようにしても良い。
【0043】
本発明者らは、図2に示す本発明の製造方法と、図3に示す従来の製造方法を用いて、積層セラミックコンデンサを作製した。得られた試料について、デラミネーション、静電容量バラツキ(CV値)、等価直列抵抗(ESR)を測定した。
【0044】
デラミネーションは、試料50個を研磨し、金属顕微鏡で観察して発生率を調べた。
【0045】
静電容量バラツキ(CV値)は、試料32個の静電容量(Cap)をLCRメータにより測定し、式:(CV値)=(標準偏差×100)/(Cap平均値)により算出した。
【0046】
等価直列抵抗(ESR)は、試料4個についての最大値とした。
【0047】
測定の結果、図2に示す本発明の製造方法を用いて作製した積層セラミックコンデンサは、デラミネーションの発生率が0%、容量バラツキ(CV値)が1.8%、等価直列抵抗(ESR)が300mΩとなった。
【0048】
これに対し、図3に示す従来の製造方法を用いて作製した積層セラミックコンデンサは、デラミネーションの発生率が1%、容量バラツキ(CV値)が3.2%、等価直列抵抗(ESR)が800mΩとなった。
【0049】
また、2012形の積層セラミックコンデンサを作製する場合、セラミックグリーンシートの厚みを3μm、導体膜の厚みを1μmとした場合、本発明の製造方法では、内部電極層3、4を200層積層できたが、従来の製造方法では、内部電極層3、4を80層しか積層できず、取得容量も1/3以下となった。
【0050】
さらに、本発明の製造方法を用いて作製した積層セラミックコンデンサは、凹部間の距離tが1層の内部電極層の凹凸の高低差Tより小さくなったが、従来の製造方法を用いて作製した積層セラミックコンデンサでは、凹部間の距離tが1層の内部電極層の凹凸の最大値Tより大きくなることが確認できた。
【0051】
これらの結果から、本発明の積層セラミックコンデンサ10及びその製造方法によれば、焼成時のデラミネーションを低減できるとともに、積層セラミックコンデンサ10の静電容量を大幅に増大させることができ、且つ静電容量のバラツキ、等価直列抵抗の増大を防ぐことができるがわかった。
【0052】
【発明の効果】
以上の通り、本発明の積層セラミックコンデンサによれば、内部電極層の表面が凹凸を有しているとともに、積層方向に隣接する内部電極層の凹部間の距離(その間の誘電体層の厚み)tが一定であり、且つ距離tが1層の内部電極層の凹凸の高低差距離Tより小さいため、誘電体層と内部電極層の対向面積を大幅に増大できることから、誘電体層と内部電極層の密着性が良好になり、焼成時のデラミネーションを低減できるとともに、積層セラミックコンデンサの静電容量を大幅に増大させることができる。また、凹部間の距離tが一定であるため、絶縁不良が発生することはない。
【0053】
積層セラミックコンデンサの製造方法によれば、主面に素子領域に対応して内部電極層となる導体膜が形成された誘電体層となるセラミックグリーンシートを加圧面且つ凹凸となる一対のプレス金型を用いて積層処理するため、上記積層方向に隣接する内部電極層の凹部間の距離tが一定であり、且つ凹部間の距離tが1層の内部電極層の凹凸の高低差距離Tより小さい積層セラミックコンデンサを精度良く製造することができる。
【0054】
また、平坦な誘電体層となるセラミックグリーンシート上に内部電極層となる導体膜を形成した後、上記凹凸を形成するため、誘電体層の厚みを小さくできることにより静電容量を大幅に増大できるとともに、平坦なセラミックグリーンシート上に内部電極層となる導体膜を形成できるため、印刷、にじみ、かすれのない安定した導体膜が得られ、静電容量のバラツキ、等価直列抵抗の増大など電気的特性の低下を防ぐことができる。
【図面の簡単な説明】
【図1】本発明の積層セラミックコンデンサを示す図であり、(a)は外観斜視図、(b)は断面図である。
【図2】本発明の積層セラミックコンデンサの製造方法を説明する図であり、(a)はセラミックグリーンシートをプレス金型を用いて積層する工程を示す模式図、(b)は加圧ヘッドの表面形状を示す部分断面図、(c)は積層支持台の表面形状を示す部分断面図である。
【図3】従来の積層セラミックコンデンサの製造方法を示す断面図であり、(a)は2枚のセラミックグリーンシートを貼り合わせている状態、(b)は導体膜が形成されたセラミックグリーンシートを積層している状態である。
【符号の説明】
10 積層セラミックコンデンサ
1 積層体
2 誘電体層
3、4 内部電極層
5、6 外部電極
21 加圧ヘッド
22 積層支持台
【発明の属する技術分野】
本発明は、積層セラミックコンデンサ及びその製造方法に関するものである。
【0002】
【従来の技術】
通常、積層セラミックコンデンサは、複数の誘電体層と内部電極層とが交互に積層されてなる積層体と、その積層体の両端面に形成した一対の外部電極とから構成され、積層方向に隣接しあう各内部電極層は、各々異なる外部電極に接続されている。
【0003】
ここで、誘電体層と内部電極層は、化学的反応ではなく、誘電体層となるセラミックグリーンシートの微細な凹凸の中に内部電極層となる導体膜の金属が入り込むという物理的密着のみで密着している。このため、セラミックグリーンシートと導体膜の密着強度が不十分であると、焼成時にデラミネーションが発生するという問題点があった。
【0004】
そこで、セラミックグリーンシートあるいは導体膜を凹凸を有する支持体上に形成することにより、セラミックグリーンシートあるいは導体膜に凹凸を形成し、これらの密着面積を増大させることにより、上記密着強度を増大させる積層セラミックコンデンサの製造方法が提案されている。
【0005】
しかしながら、上記製造方法によれば、セラミックグリーンシートの一方表面のみを凹凸形状に加工していた。このため、他方の面には凹凸が形成されず、凹凸が形成されていない面における密着強度が改善されないという問題点があった。
【0006】
そこで、従来は、図3(a)(b)に示すように、セラミックグリーンシート32a、32bの一方の面に凹凸を形成し、2枚のこのようなセラミックグリーンシート32a、32bの凹凸が形成されていない面同士を貼り合わせ、1枚のセラミックグリーンシート32として用いる積層セラミックコンデンサの製造方法が特許第3006518号公報、特許第3197266号公報に開示されている。図3において、(a)は2枚のセラミックグリーンシート32a、32aを貼り合わせている状態、(b)は内部電極層となる導体膜33が形成されたセラミックグリーンシート32を積層している状態である。
【0007】
【発明が解決しようとする課題】
しかしながら、図3のセラミックグリーンシートの製造方法によれば、2枚のセラミックグリーンシート32a、32bを貼り合わせて1枚のセラミックグリーンシート32として用いるため、誘電体層の厚みを小さくするには限界があり、静電容量を大きくできないという問題点があった。また、2枚のセラミックグリーンシート32a、32bの例えば凹部どうしが重なった場合、1枚のセラミックグリーンシート32において厚みが部分的に小さくなってしまい、絶縁不良が発生するという問題点があった。
【0008】
また、セラミックグリーンシート32a、32bの一方の面に凹凸を形成した後貼り合わせる方法では、凹凸の大きさをセラミックグリーンシート32a、32bの厚みより大きくすることはできないため、このことによっても静電容量を大きくするには限界があった。
【0009】
さらに、セラミックグリーンシート32の凹凸が形成された面に導体膜33、を塗布するため、にじみやかすれが発生してしまい、静電容量のバラツキ、容量抜けなどが発生して、等価直列抵抗の増大など電気的特性の低下の原因となっていた。
【0010】
本発明は、上述の課題に鑑みて案出されたものであり、その目的は、その目的は、焼成時のデラミネーションを抑制しつつ、静電容量の大幅な増大が可能であり、且つ絶縁不良の発生や電気的特性の低下を低減した積層セラミックコンデンサ及びその製造方法を提供することにある。
【0011】
【課題を解決するための手段】
本発明の積層セラミックコンデンサは、複数の誘電体層と内部電極層が積層して成る積層体を有する積層セラミックコンデンサにおいて、
前記内部電極層は厚み方向に凹凸を有しているとともに、該凹凸の高低差をT、内部電極層間の誘電体層の厚みをtとした時、前記凹凸の高低差Tと前記誘電体層の厚みtとの関係をt<Tとしたものである。
【0012】
また、その積層セラミックコンデンサの製造方法は、複数の素子領域を有し、且つ誘電体層となる大型セラミックグリーンシートを用意する工程と、
前記大型セラミックグリーンシートの各素子領域に内部電極層となる導体膜を形成する工程と、
前記導体膜を形成した大型セラミックグリーンシートを、加圧面が凹凸形状の一対のプレス金型を用いて順次積層して大型積層体を形成する工程と、
前記大型積層体を各素子領域に切断処理するとともに、焼成処理する工程とを有するものである。要は、内部電極層の凹凸は、セラミックグリーンシート上に形成された導体膜を、セラミックグリーンシートとともに、積層時の一対のプレス金型の加圧面形状で凹凸としている。
【0013】
【作用】
本発明の積層セラミックコンデンサによれば、内部電極層の表面は厚み方向に凹凸を有しているとともに、積層方向に隣接する内部電極層の凹部間の距離、即ち、内部電極層間の誘電体層の厚みをt、一層の内部電極層の凹凸高低差距離Tとしたとき、その関係がt<Tであるため、隣接しあう内部電極層の対向面積を大幅に増大できる。また、誘電体層と内部電極層との密着面積も増大し、且つ密着性も良好になり、焼成時のデラミネーションを低減できる。
【0014】
また、凹部間の距離、内部電極層間の誘電体層の厚みtが一定であるため、絶縁不良が発生することはない。
【0015】
本発明の積層セラミックコンデンサの製造方法によれば、主面に素子領域に対応して内部電極層となる導体膜が形成された誘電体層となるセラミックグリーンシートを加圧面且つ凹凸となる一対のプレス金型を用いて積層処理するため、上記積層方向に隣接する内部電極層の凹部間の距離を誘電体層の厚みtで一定とすることができる。また、1層の内部電極層の凹凸高低差Tは、セラミックグリーンシート上に形成された導体膜を、セラミックグリーンシートとともに、積層時の一対のプレス金型の加圧面形状で凹凸で決定されるため、また、各内部電極層の凹凸位置を同期させることが簡単にできるため、表面が凹凸の内部電極層を確実に且つ簡単に形成できることになる。
【0016】
また、平坦な誘電体層となるセラミックグリーンシート上に内部電極層となる導体膜を形成した後、上記凹凸を形成するため、誘電体層の厚みを小さくできることにより静電容量を大幅に増大できるとともに、平坦なセラミックグリーンシート上に内部電極となる導体膜を形成できるため、印刷、にじみ、かすれのない安定した導体膜が得られ、静電容量のバラツキ、等価直列抵抗の増大など電気的特性の低下を防ぐことができる。
【0017】
【発明の実施の形態】
以下、本発明の積層セラミックコンデンサを図面に基づいて説明する。
【0018】
図1は、本発明の積層セラミックコンデンサを示す図であり、(a)は外観斜視図、(b)は断面図である。
【0019】
図において、10は積層セラミックコンデンサ、1は積層体、2は誘電体層、3、4は内部電極層、5、6は外部電極である。
【0020】
誘電体層2は、チタン酸バリウム(BaTiO3)等を主成分とする非還元性誘電体材料からなり、その厚みは高容量化のために1〜5μmとしている。この誘電体層2は、その形状は2.0mm×1.2mm等であり、図上、上方向に積層して積層体1が構成される。なお、誘電体層2の形状、厚み、積層数は容量値によって任意に変更することができる。
【0021】
内部電極層3、4は、単一の金属成分であるNiまたはCuを主成分とする材料から構成され、その厚みは0.5〜2μmとしている。そして、誘電体層2の積層方向に隣接しあう2つの内部電極層3、4は、互いに積層体1の異なる端面側に延出し、各々異なる外部電極5、6に接続されている。
【0022】
外部電極5、6は、それぞれ積層体1側から、卑金属成分及びガラス成分からなる下地導体膜と、表面メッキ層(図示せず)とを順次積層して構成される。表面メッキ層は、Niメッキ、Snメッキ、半田メッキ等が例示できる。
【0023】
本発明の積層セラミックコンデンサの特徴的なことは、積層体2内に配置された内部電極層3、4は厚み方向が凹凸を有しており、積層方向に隣接する内部電極層3、4の凹部間の距離、即ち、内部電極層3と4との間に配置された誘電体層2の厚みをt、1層の内部電極層3、4の凹凸の高低差距離、即ち凸部の頂点と凹部の底部との差をTとした時、t<Tとしている。
【0024】
このような積層セラミックコンデンサ10は、以下のようにして作成される。なお、各符号については、焼成の前後で区別しないこととする。
【0025】
図2(a)はセラミックグリーンシートを加圧ヘッドを用いて積層する工程を示す模式図、(b)は一対のプレス金型の一方を構成する加圧ヘッドの表面形状を示す部分断面図、(c)は一対のプレス金型の他方を構成する積層支持台の表面形状を示す部分断面図である。
【0026】
まず、誘電体粉末、樹脂、可塑剤、及び溶剤を混合・分散した塗布液を調整してスラリーを形成し、このスラリーをドクターブレード法などにより、誘電体層となる大型セラミックグリーンシート2を形成する。
【0027】
次に、大型セラミックグリーンシート2の所定の領域に、内部電極層となる導体膜3、4を、導電ペーストをスクリーン印刷により塗布・乾燥することにより形成する。
【0028】
次に、積層支持台22上に内部電極層が形成されていないセラミックグリーンシートを搬送、載置し、積層圧着する。
【0029】
次に、このように積層されたセラミックグリーンシート上に、内部電極層となる導体膜3が形成されたセラミックグリーンシート2を載置し、加圧ヘッド21により積層加圧する。その後、内部電極層となる導体膜4が形成されたセラミックグリーンシート2を積層し、加圧ヘッド21により積層加圧する。これを必要な積層数分だけ繰り返し、最後に、マージン部となるセラミックグリーンシート(内部電極層となる導体膜3、4が形成されていない)を複数層積層する。
【0030】
このとき、一対のプレス金型である加圧ヘッド21と、積層支持台22の加圧面には、図2(b)、(c)に示すように、セラミックグリーンシート2及び導体膜3、4の凹凸を形成すべく、その表面に凹凸となっている。
【0031】
また、導体膜3、4は厚み方向に凹凸が形成されるが、この凹凸の位置及び最大値は、積層方向に隣接する導体膜3、4で同じとなるようにするため、加圧ヘッド21と積層支持台22の凹凸の形状、凹凸周期を同一にしておく必要がある。
【0032】
さらに、隣接し合う導体膜3、4の凹部間の距離、即ち、焼き上がりの誘電体層の厚みtとなるセラミックグリーンシート2が1〜5μmであるのに対し、1層の導体膜3、4に形成される凸部の頂点間距離(凹部の底部間距離)Dを50〜100μmとするように一対のプレス金型の表面形状を制御する。
【0033】
そして、積層支持台22上に積層された未焼成状態の大型積層体(図示せず)を得る。
【0034】
次に、大型積層体を、各素子領域毎に切断後、焼成し、積層体1を得る。このとき、積層体1の一対の端面には、内部電極層3、4が露出している。
【0035】
次に、上記積層体1の両端面に外部電極5、6を形成する。具体的には、まず積層体1の表面に、卑金属材料及びガラス成分を主成分とする下地導体膜を導電性ペーストの塗布・焼き付けにより形成する。その後、Niメッキ層、Snメッキ層、半田メッキ層等の表面メッキ層を電解メッキ法等により形成する。
【0036】
このようにして、図1に示すような積層セラミックコンデンサ10が得られる。
【0037】
かくして、本発明の積層セラミックコンデンサ10によれば、内部電極層3、4の表面は厚み方向に凹凸を有しているとともに、積層方向に隣接する内部電極層3、4の凹部間の距離、即ち、その間に配置される誘電体層の厚みtが一定であり、距離tが1層の内部電極層3、4の凹凸の高低差距離Tより小さいため、誘電体層2と内部電極層3、4の対向面積を大幅に増大できることから、誘電体層2と内部電極層3、4の密着性が良好になり、焼成時のデラミネーションを低減できるとともに、積層セラミックコンデンサ10の静電容量を大幅に増大させることができる。また、凹部間の距離tが一定であるため、絶縁不良が発生することはない。
【0038】
本発明の積層セラミックコンデンサ10の製造方法によれば、主面に素子領域に対応して内部電極層3、4となる導体膜が形成された誘電体層2となるセラミックグリーンシートを加圧面が凹凸形状の一対のプレス金型を用いて積層処理するため、上記積層方向に隣接する内部電極層3、4の凹部間の距離tが一定であり、且つ1層の内部電極層3、4の凹凸の高低差距離Tを厚みtより大きくすることが簡単にできる。
【0039】
また、平坦な誘電体層2となるセラミックグリーンシート上に内部電極層3、4となる導体膜を形成した後、上記凹凸を形成するため、誘電体層2の厚みを小さくできることにより静電容量を大幅に増大できるとともに、平坦なセラミックグリーンシート上に内部電極層3、4となる導体膜を形成できるため、印刷、にじみ、かすれのない安定した導体膜が得られ、静電容量のバラツキ、等価直列抵抗の増大など電気的特性の低下を防ぐことができる。
【0040】
なお、本発明は以上の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更・改良を加えることは何ら差し支えない。
【0041】
例えば、上側の金型である加圧ヘッド20に複数の吸引孔を形成し、セラミックグリーンシート2の吸引により凹凸を形成しても構わない。
【0042】
また、内部電極層3、4を薄層化して積層数を増加した場合にも、内部電極層3、4の厚みによる段差を無くし、積層体1の変形を抑えるために、誘電体層となるセラミックグリーンシート2上の内部電極層となる導体膜3、4の周辺に、導体膜3、4と略同一厚みのセラミックペーストを塗布するようにしても良い。
【0043】
本発明者らは、図2に示す本発明の製造方法と、図3に示す従来の製造方法を用いて、積層セラミックコンデンサを作製した。得られた試料について、デラミネーション、静電容量バラツキ(CV値)、等価直列抵抗(ESR)を測定した。
【0044】
デラミネーションは、試料50個を研磨し、金属顕微鏡で観察して発生率を調べた。
【0045】
静電容量バラツキ(CV値)は、試料32個の静電容量(Cap)をLCRメータにより測定し、式:(CV値)=(標準偏差×100)/(Cap平均値)により算出した。
【0046】
等価直列抵抗(ESR)は、試料4個についての最大値とした。
【0047】
測定の結果、図2に示す本発明の製造方法を用いて作製した積層セラミックコンデンサは、デラミネーションの発生率が0%、容量バラツキ(CV値)が1.8%、等価直列抵抗(ESR)が300mΩとなった。
【0048】
これに対し、図3に示す従来の製造方法を用いて作製した積層セラミックコンデンサは、デラミネーションの発生率が1%、容量バラツキ(CV値)が3.2%、等価直列抵抗(ESR)が800mΩとなった。
【0049】
また、2012形の積層セラミックコンデンサを作製する場合、セラミックグリーンシートの厚みを3μm、導体膜の厚みを1μmとした場合、本発明の製造方法では、内部電極層3、4を200層積層できたが、従来の製造方法では、内部電極層3、4を80層しか積層できず、取得容量も1/3以下となった。
【0050】
さらに、本発明の製造方法を用いて作製した積層セラミックコンデンサは、凹部間の距離tが1層の内部電極層の凹凸の高低差Tより小さくなったが、従来の製造方法を用いて作製した積層セラミックコンデンサでは、凹部間の距離tが1層の内部電極層の凹凸の最大値Tより大きくなることが確認できた。
【0051】
これらの結果から、本発明の積層セラミックコンデンサ10及びその製造方法によれば、焼成時のデラミネーションを低減できるとともに、積層セラミックコンデンサ10の静電容量を大幅に増大させることができ、且つ静電容量のバラツキ、等価直列抵抗の増大を防ぐことができるがわかった。
【0052】
【発明の効果】
以上の通り、本発明の積層セラミックコンデンサによれば、内部電極層の表面が凹凸を有しているとともに、積層方向に隣接する内部電極層の凹部間の距離(その間の誘電体層の厚み)tが一定であり、且つ距離tが1層の内部電極層の凹凸の高低差距離Tより小さいため、誘電体層と内部電極層の対向面積を大幅に増大できることから、誘電体層と内部電極層の密着性が良好になり、焼成時のデラミネーションを低減できるとともに、積層セラミックコンデンサの静電容量を大幅に増大させることができる。また、凹部間の距離tが一定であるため、絶縁不良が発生することはない。
【0053】
積層セラミックコンデンサの製造方法によれば、主面に素子領域に対応して内部電極層となる導体膜が形成された誘電体層となるセラミックグリーンシートを加圧面且つ凹凸となる一対のプレス金型を用いて積層処理するため、上記積層方向に隣接する内部電極層の凹部間の距離tが一定であり、且つ凹部間の距離tが1層の内部電極層の凹凸の高低差距離Tより小さい積層セラミックコンデンサを精度良く製造することができる。
【0054】
また、平坦な誘電体層となるセラミックグリーンシート上に内部電極層となる導体膜を形成した後、上記凹凸を形成するため、誘電体層の厚みを小さくできることにより静電容量を大幅に増大できるとともに、平坦なセラミックグリーンシート上に内部電極層となる導体膜を形成できるため、印刷、にじみ、かすれのない安定した導体膜が得られ、静電容量のバラツキ、等価直列抵抗の増大など電気的特性の低下を防ぐことができる。
【図面の簡単な説明】
【図1】本発明の積層セラミックコンデンサを示す図であり、(a)は外観斜視図、(b)は断面図である。
【図2】本発明の積層セラミックコンデンサの製造方法を説明する図であり、(a)はセラミックグリーンシートをプレス金型を用いて積層する工程を示す模式図、(b)は加圧ヘッドの表面形状を示す部分断面図、(c)は積層支持台の表面形状を示す部分断面図である。
【図3】従来の積層セラミックコンデンサの製造方法を示す断面図であり、(a)は2枚のセラミックグリーンシートを貼り合わせている状態、(b)は導体膜が形成されたセラミックグリーンシートを積層している状態である。
【符号の説明】
10 積層セラミックコンデンサ
1 積層体
2 誘電体層
3、4 内部電極層
5、6 外部電極
21 加圧ヘッド
22 積層支持台
Claims (2)
- 複数の誘電体層と内部電極層が積層して成る積層体を有する積層セラミックコンデンサにおいて、
前記内部電極層は厚み方向に凹凸を有しているとともに、該凹凸の高低差をT、内部電極層間の誘電体層の厚みをtとした時、前記凹凸の高低差Tと前記誘電体層の厚みtとの関係をt<Tとしたことを特徴とする積層セラミックコンデンサ。 - 複数の素子領域を有し、且つ誘電体層となる大型セラミックグリーンシートを用意する工程と、
前記大型セラミックグリーンシートの各素子領域に内部電極層となる導体膜を形成する工程と、
前記導体膜を形成した大型セラミックグリーンシートを、加圧面が凹凸形状の一対のプレス金型を用いて順次積層して大型積層体を形成する工程と、
前記大型積層体を各素子領域に切断処理するとともに、焼成処理する工程とを有することを特徴とする積層セラミックコンデンサの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002252143A JP2004095687A (ja) | 2002-08-29 | 2002-08-29 | 積層セラミックコンデンサ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002252143A JP2004095687A (ja) | 2002-08-29 | 2002-08-29 | 積層セラミックコンデンサ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004095687A true JP2004095687A (ja) | 2004-03-25 |
Family
ID=32058493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002252143A Pending JP2004095687A (ja) | 2002-08-29 | 2002-08-29 | 積層セラミックコンデンサ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004095687A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100916475B1 (ko) * | 2007-11-07 | 2009-09-08 | 삼성전기주식회사 | 적층형 세라믹 캐패시터 및 그 제조방법 |
JP2013045808A (ja) * | 2011-08-22 | 2013-03-04 | Tdk Corp | 積層貫通コンデンサ |
WO2013175945A1 (ja) * | 2012-05-24 | 2013-11-28 | 株式会社村田製作所 | 積層セラミック電子部品 |
KR20170019845A (ko) * | 2015-08-13 | 2017-02-22 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 제조 방법 |
US11476046B2 (en) | 2019-11-29 | 2022-10-18 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
-
2002
- 2002-08-29 JP JP2002252143A patent/JP2004095687A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100916475B1 (ko) * | 2007-11-07 | 2009-09-08 | 삼성전기주식회사 | 적층형 세라믹 캐패시터 및 그 제조방법 |
JP2013045808A (ja) * | 2011-08-22 | 2013-03-04 | Tdk Corp | 積層貫通コンデンサ |
WO2013175945A1 (ja) * | 2012-05-24 | 2013-11-28 | 株式会社村田製作所 | 積層セラミック電子部品 |
JPWO2013175945A1 (ja) * | 2012-05-24 | 2016-01-12 | 株式会社村田製作所 | 積層セラミック電子部品 |
US9478357B2 (en) | 2012-05-24 | 2016-10-25 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
KR20170019845A (ko) * | 2015-08-13 | 2017-02-22 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 제조 방법 |
KR102184563B1 (ko) * | 2015-08-13 | 2020-12-01 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 제조 방법 |
US11476046B2 (en) | 2019-11-29 | 2022-10-18 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6852253B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
JP6439551B2 (ja) | 積層セラミックコンデンサ | |
KR20170108833A (ko) | 전자부품 및 전자부품의 제조 방법 | |
JP2012253338A (ja) | 積層セラミック電子部品 | |
US20130208398A1 (en) | Method of manufacturing multilayer ceramic capacitor and multilayer ceramic capacitor | |
JP2001185437A (ja) | 積層セラミックコンデンサ | |
JP2018046086A (ja) | 積層セラミックコンデンサ | |
JP2018174336A (ja) | 積層セラミックコンデンサ | |
KR101153686B1 (ko) | 적층 세라믹 전자부품 제조방법 및 그 제조방법에 의한 적층 세라믹 전자부품 | |
JP5332480B2 (ja) | 積層セラミックコンデンサおよびその製造方法 | |
JP2005159056A (ja) | 積層セラミック電子部品 | |
JP2004095687A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JP2002353068A (ja) | 積層コンデンサおよびその製造方法 | |
JPH05166667A (ja) | 積層セラミックコンデンサの製造方法 | |
JP2003045740A (ja) | 積層型電子部品 | |
JP2000243650A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
JP4591151B2 (ja) | 内部電極パターンの形成方法とこれを用いた積層セラミック電子部品の製造方法 | |
JP6317119B2 (ja) | 積層型電子部品 | |
JP2018113300A (ja) | 積層電子部品の製造方法 | |
JP4702972B2 (ja) | 積層型電子部品およびその製法 | |
JP4696410B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP2004014668A (ja) | 積層セラミック電子部品の製造方法 | |
US20230114992A1 (en) | Method for compressing laminate and method for manufacturing ceramic electronic component including laminate | |
JP3523548B2 (ja) | 積層型電子部品およびその製法 | |
JPH1126279A (ja) | 積層セラミック電子部品の製造方法 |