KR101153686B1 - 적층 세라믹 전자부품 제조방법 및 그 제조방법에 의한 적층 세라믹 전자부품 - Google Patents

적층 세라믹 전자부품 제조방법 및 그 제조방법에 의한 적층 세라믹 전자부품 Download PDF

Info

Publication number
KR101153686B1
KR101153686B1 KR1020100131697A KR20100131697A KR101153686B1 KR 101153686 B1 KR101153686 B1 KR 101153686B1 KR 1020100131697 A KR1020100131697 A KR 1020100131697A KR 20100131697 A KR20100131697 A KR 20100131697A KR 101153686 B1 KR101153686 B1 KR 101153686B1
Authority
KR
South Korea
Prior art keywords
internal electrode
electrode pattern
length
ceramic electronic
electronic component
Prior art date
Application number
KR1020100131697A
Other languages
English (en)
Inventor
정선구
김효정
임진형
김두영
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100131697A priority Critical patent/KR101153686B1/ko
Priority to US13/091,797 priority patent/US20120151763A1/en
Application granted granted Critical
Publication of KR101153686B1 publication Critical patent/KR101153686B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

본 발명은 적층 세라믹 전자부품 및 그 방법에 의해 제조된 적층 세라믹 전자부품에 관한 것으로, 본 발명의 일 실시예에 따른 적층 세라믹 전자부품은 제조방법은 제1 측면, 제2 측면, 제3 측면 및 제4 측면을 포함하는 복수 개의 세라믹층을 마련하는 단계; 세라믹층에 제1 측면 또는 제3 측면으로 인출되고, 제2 측면 및 제4 측면 방향에 오목부가 형성된 제1 내부 전극 패턴 및 제2 내부 전극 패턴을 인쇄하는 단계; 및 제1 내부 전극 패턴 및 제2 내부 전극 패턴이 인쇄된 복수 개의 세라믹 층을 적층 및 압착하는 단계를 포함한다.

Description

적층 세라믹 전자부품 제조방법 및 그 제조방법에 의한 적층 세라믹 전자부품{FABRICATING METHOD FOR MULTI LAYER CERAMIC ELECTRONIC DEVICE AND MULTI LAYER CERAMIC ELECTRONIC DEVICE USING THEREOF}
본 발명은 적층 세라믹 전자부품 제조방법 및 그 제조방법에 의한 적층 세라믹 전자부품에 관한 것으로서, 보다 구체적으로는 단차를 제거하여 신뢰성 높은 칩을 제조하면서도 고용량 칩을 구현할 수 있는 적층 세라믹 전자부품 제조방법 및 그 제조방법에 의한 적층 세라믹 전자부품에 관한 것이다.
적층 세라믹 전자부품을 제조하기 위하여, 세라믹 파우더, 유기 바인더 및 유기 용제를 혼합하여 세라믹 슬러리를 제조한다. 세라믹 슬러리를 캐리어 필름과 같은 기재 위에 도포 및 건조하여 수 마이크로 미터의 두께로 세라믹 그린시트를 제조한다.
상기 세라믹 그린시트 위에 도전성 페이스트를 인쇄하여 내부전극을 형성하고, 세라믹 그린시트를 기재에서 분리하여 겹쳐 쌓아 올려 수십 수백층까지 적층하여 적층 본체를 만든다.
이러한 적층 본체를 고온 고압으로 압착하여 딱딱한 적층체를 제조하고, 절단 공정을 거쳐 그린 칩을 제조하고, 소성, 연마 및 도금 공정을 거쳐 적층 세라믹 전자부품이 완성된다.
이러한 적층 세라믹 전자부품의 제조과정에 있어서, 도전성 내부전극이 인쇄된 성형 시트를 원하는 층수만큼 쌓아올려 적층 본체를 형성할 수 있다. 특히, 적층수와 도전성 내부전극의 두께의 곱에 해당하는 값만큼 누적 단차가 형성될 수 있는데, 이때 인쇄되는 도전성 내부전극의 패턴 형상에 따라 적층체의 구조 및 누적 단차양이 달라지게 된다.
누적 단차가 커질수록 적층 세라믹 전자부품의 변형 및 크랙을 유도할 수 있수 있으므로 이러한 누적 단차를 제거하기 위한 다양한 시도가 이루어지고 있다.
본 발명의 목적은 내부 전극 패턴이 과도하게 연신되어 제품의 구조적 불량을 야기하는 것을 방지하고, 그에 따라 신뢰도가 높은 적층 세라믹 전자제품 제조방법 및 그 방법에 따른 적층 세라믹 전자부품을 제공하는 것이다.
본 발명의 일 실시예에 따른 적층 세라믹 전자부품은 제조방법은 제1 측면, 제2 측면, 제3 측면 및 제4 측면을 포함하는 복수 개의 세라믹층을 마련하는 단계; 세라믹층에 상기 제1 측면 또는 상기 제3 측면으로 인출되고, 상기 제2 측면 및 제4 측면 방향으로 오목한 형상의 측면이 형성된 제1 내부 전극 패턴 및 제2 내부 전극 패턴을 인쇄하는 단계; 및 제1 내부 전극 패턴 및 제2 내부 전극 패턴이 인쇄된 복수 개의 세라믹 층을 적층 및 압착하는 단계를 포함한다.
상기 제1 내부 전극 패턴 또는 제2 내부 전극 패턴에서의 제1 측면 또는 제3 측면에 노출된 길이에 대한 제1 측면에서 제3 측면 사이의 가운데 지점에서의 길이비가 75 내지 95%가 되게 인쇄할 수 있다.
상기 제1 내부 전극 패턴 또는 제2 내부 전극 패턴이 인쇄된 제1 측면 및 제3 측면에 각각 제1 외부 전극 및 제2 외부 전극을 형성하는 단계;를 더 포함할 수 있다.
상기 적층 본체의 제1 측면 또는 제3 측면을 조사하여 내부 전극 패턴의 형상 불량을 검사하는 단계;를 더 포함할 수 있다.
상기 복수개의 세라믹층을 상기 제1 내부 전극 패턴 또는 제2 내부 전극 패턴에서의 제1 측면 또는 제3 측면에 노출된 길이에 대한 제1 측면에서 제3 측면 사이의 1/2 지점에서의 길이비가 100 내지 110%가 되게 적층 및 압착할 수 있다.
제1 측면과 제3 측면 사이의 가운데 지점에서의 제1 내부 전극 패턴 또는 제2 내부 전극 패턴의 길이와 제1 측면 또는 제3 측면으로 인출되는 제1 내부 전극 패턴 및 제2 내부 전극 패턴의 길이의 차가 5㎛ 이하가 되게 할 수 있다.
상기 적층 본체의 제2 측면 및 제4 측면에 형성되는 마진(margin)부의 길이가 편차가 5㎛ 이하가 되게 할 수 있다.
본 발명의 다른 실시예에 따른 적층 세라믹 전자부품은 복수 개의 세라믹층이 적층되고, 제1 측면, 제2 측면, 제3 측면 및 제4 측면을 포함하는 적층 본체; 및 복수 개의 세라믹층에 제1 측면 또는 제3 측면으로 인출되도록 인쇄되고, 제1 측면 또는 제3 측면에 노출된 길이에 대한 제1 측면에서 제3 측면 사이의 1/2 지점에서의 길이비가 100 내지 110%인 제1 내부 전극 패턴 및 제2 내부 전극 패턴;을 포함한다.
제1 측면과 제3 측면 사이의 가운데 지점에서의 제1 내부 전극 패턴 또는 제2 내부 전극 패턴의 길이와 제1 측면 또는 제3 측면으로 인출되는 제1 내부 전극 패턴 및 제2 내부 전극 패턴의 길이의 차가 5㎛ 이하일 수 있다.
상기 적층 본체의 제2 측면 및 제4 측면에 형성되는 마진(margin)부의 길이가 편차가 5㎛ 이하일 수 있다.
상기 적층 본체의 제1 측면 또는 제3 측면에 형성되어 제1 내부 전극 패턴 또는 제2 내부 전극 패턴에 전기적으로 연결되는 제1 외부 전극 및 제2 외부 전극;을 포함할 수 있다.
본 발명의 일 실시예에 따르면 내부 전극 패턴이 변형되어 적층 세라믹 전자부품 내부에서 발생하는 구조적 결함이 발생하는 것을 방지할 수 있다.
그에 따라 적층 세라믹 전자부품의 전기적 특성이 향상될 수 있으며, 특히 복수개의 내부 전극 패턴이 균일한 형상을 갖게 되어 용량 편차를 감소시킬 수 있다.
그리고, 적층 세라믹 전자부품을 테스트가 쉬워지기 때문에 제품의 불량률을 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 적층 세라믹 전자부품의 사시도이다.
도 2는 본 발명의 일 실시예에 따라 세라믹 그린시트에 인쇄된 복수개의 내부 전극 패턴을 나타내는 평면도이다.
도 3은 본 발명의 일 실시예에 따른 내부 전극 패턴이 인쇄된 세라믹 그린시트를 나타내는 평면도이다.
도 4(a)는 도 3에 따른 세라믹 그린시트가 적층된 적층체의 단면을 나타내는 단면도이다.
도 4(b)는 본 발명의 비교예에 따른 세라믹 그린시트가 적층된 적층체의 단면을 나타내는 단면도이다.
도 5는 도 1의 A-A' 방향 단면도이다.
도 6은 본 발명의 일 실시예에 따른 내부 전극 패턴의 폭을 나타내는 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시예를 상세하게 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.
덧붙여, 명세서 전체에서, 어떤 구성요소를 '포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
도 1은 본 발명의 일 실시예에 따른 적층 세라믹 전자부품의 사시도이고, 도 2는 본 발명의 일 실시예에 따라 세라믹 그린시트에 인쇄된 복수개의 내부 전극 패턴을 나타내는 평면도이며, 도 3은 본 발명의 일 실시예에 따른 내부 전극 패턴이 인쇄된 세라믹 그린시트를 나타내는 평면도이고, 도 4(a)는 도 3에 따른 세라믹 그린시트가 적층된 적층체의 단면을 나타내는 단면도이며, 도 4(b)는 본 발명의 비교예에 따른 세라믹 그린시트가 적층된 적층체의 단면을 나타내는 단면도이고, 도 5는 도 1의 A-A' 방향 단면도이며, 도 6은 본 발명의 일 실시예에 따른 내부 전극 패턴의 폭을 나타내는 그래프이다.
이하, 도 1 내지 도 6을 참조하여 본 발명의 일 실시예에 따른 적층 세라믹 전자부품 제조방법 및 그 제조방법에 의한 적층 세라믹 전자부품에 대하여 알아보자.
도 1을 참조하면, 본 발명의 일 실시예에 따른 적층형 세라믹 전자부품은 복수 개의 세라믹층이 적층되고, 제1 측면, 제2 측면, 제3 측면 및 제4 측면을 포함하는 적층 본체(20), 상기 적층 본체(20) 양단에 형성되어 내부에 형성된 제1 내부 전극 패턴 또는 제2 내부 전극 패턴과 전기적으로 연결되는 제1 외부 전극(10a) 및 제2 외부 전극(10b)을 포함한다.
상기 적층 본체(20)는 복수개의 유전체층이 적층되어 형성된 것으로, 제1 측면, 제2 측면, 제3 측면 및 제4 측면을 포함할 수 있다. 한 개의 유전체층은 1 내지 10㎛의 두께를 가지며, 수십 수백층까지 쌓아 올려 진다.
상기 적층 본체(20) 내부에는 1층 이상의 유전체층을 사이에 두고 적층된 제1 내부 전극 패턴 및 제2 내부 전극 패턴을 포함하고, 상기 제1 내부 전극 패턴 및 제2 내부 전극 패턴은 각각 적층 본체(20)의 제1 측면 및 제3 측면으로 인출될 수 있다.
제1 내부 전극 패턴 및 제2 내부 전극 패턴은 1 내지 5㎛의 두께를 갖도록 복수개의 유전체층에 인쇄되며, 복수개의 유전체층이 적층되어 쌓아 올려진 경우 적층 본체 내부에서 적층수와 내부 전극 패턴의 두께의 곱만큼의 누적 단차가 발생하게 된다.
이러한 누적 단차를 없애기 위하여 내부 전극 패턴이 인쇄된 복수개의 유전체층을 적층할 때에 온도와 압력을 부과하여 벌크(bulk)화하거나 단층(Mono-layer)화하여 누적 단차를 함몰시킬 수 있다.
상기와 같이 누적 단차를 함몰시키는 과정에서 내부 전극 패턴의 형상이 변형되게 된다. 내부 전극 패턴이 형성된 복수개의 유전체층에 온도와 압력을 가하면 복수개의 유전체층 사이의 물질 유동에 의하여 누적 단차가 해소되나, 유전체층과 내부 전극 패턴의 연신량이 증가하게 된다.
그에 따라 내부 전극 패턴의 일부분이 과도하게 연신되어 내부 전극 패턴의 형상이 변형되고, 내부 전극 패턴이 많이 연신된 부분의 마진부가 얇아져 마진부의 형상이 불균일해지는 결과를 초래한다.
적층 세라믹 전자부품을 제조하고 내부 전극 패턴에 전압을 인가하면, 피에조(piezo) 현상에 의하여 내부 전극 패턴의 체적이 팽창된다. 이 경우, 내부 전극 패턴이 많이 연신되어 상대적으로 얇은 두께를 갖는 마진부에 크랙이 발생하게 되고, 마진부의 절연 전압(Break Down Voltage; BDV)이 저하되는 결과를 초래하게 된다.
또한, 내부 전극 패턴에 전압 인가 시 동일한 층 내에서 상대적으로 연신이 많이 되어 얇아진 부분에 전계가 집중되어, 내부 전극 패턴 내부에서도 전류-저항 특성이 불균일 해지고 내부 전극 패턴이 쇼트(short)되는 등의 여러 가지 문제가 발생할 수 있다.
그러나, 본 발명의 일 실시예에 따르면 내부 전극 패턴이 불규칙하게 연신되어 마진부가 협소해지는 것을 방지할 수 있다. 그에 따라 적층 세라믹 전자부품에 크랙이 발생하거나, 내부 전극 패턴이 쇼트되는 현상이 발생하는 것을 방지할 수 있다.
본 발명의 일 실시예에 따른 적층형 세라믹 전자부품 제조방법은 제1 측면, 제2 측면, 제3 측면 및 제4 측면을 포함하는 복수 개의 세라믹층을 마련하는 단계; 세라믹층에 제1 측면 또는 제3 측면으로 인출되고, 제2 측면 및 제4 측면 방향에 오목부가 형성된 제1 내부 전극 패턴 및 제2 내부 전극 패턴을 인쇄하는 단계; 및 제1 내부 전극 패턴 및 제2 내부 전극 패턴이 인쇄된 복수 개의 세라믹층을 적층 및 압착하는 단계를 포함한다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 적층 세라믹 전자부품을 제조하기 위하여 제1 측면, 제2 측면 및 제4 측면을 포함하는 복수 개의 세라믹층을 마련한다.
복수개의 세라믹층을 제조하기 위하여, 캐리어 필름(carrier film) 위에 세라믹 슬러리를 도포하여 세라믹 그린시트를 제조할 수 있다.
세라믹 그린시트(10)는 세라믹 파우더, 유기 바인더 및 유기 용제를 포함하는 세라믹 슬러리가 도포되어 형성된 것으로, 이에 제한되는 것은 아니나 리버스 롤 코터(reverse roll cotter) 등과 같은 방식으로 세라믹 슬러리를 기재 위에 도포하여 세라믹 그린시트(10)를 제조할 수 있다.
본 발명의 일 실시예에 따르면 상기 세라믹 그린시트(10)는 칩 사이즈로 절단되어 복수개의 세라믹층(100a, 100b)을 구성할 수 있고, 이에 제한되지 않고 세라믹 그린시트(10)가 처음부터 칩 사이즈로 제작되어 별도의 절단 공정을 거치지 않고 세라믹층을 구성할 수 있다.
도 2를 참조하면, 상기 세라믹 그린시트(10) 위에 1개 이상의 내부 전극 패턴을 인쇄할 수 있다.
본 발명의 일 실시예에 따른 내부 전극 패턴의 서로 대향하는 방향의 측면이 오목부를 포함하도록 인쇄될 수 있다.
도 2의 경우 제1 내부 전극 패턴(200a)과 제2 내부 전극 패턴(200b)이 연결되어 인쇄되어 있으며, 이 후 절단 공정을 통하여 제1 내부 전극 패턴(200a)과 제2 내부 전극 패턴(200b)으로 분리될 수 있다. 그러나 이에 제한되지 않고 처음부터 세라믹 그린시트에 제1 내부 전극 패턴과 제2 내부 전극 패턴이 개별적으로 인쇄될 수 있다.
본 발명의 일 실시예에 따르면 제1 및 제2 내부 전극 패턴은 각각 서로 대향하는 두 개의 측면이 오목한 형상을 갖도록 인쇄될 수 있다. 제1 및 제2 내부 전극 패턴은 서로 대향하는 측면을 오목한 형상으로 인쇄하기 때문에, 제1 및 제2 내부 전극 패턴이 적층 및 압착과정에서 부분적으로 연신되더라도 적층된 후의 어느 한 부분이 과도하게 늘어나지 않게 되고 직사각형 형상을 갖게 된다.
다시 말해, 제1 및 제2 내부 전극 패턴은 적층 및 압착 과정에서 균일하게 신장되는 것이 아니라 가운데 부분이 더욱 많이 신장되어 항아리 형상을 갖게 될 수 있다. 그에 따라 세라믹층 위에 직사각형 형상의 내부 전극 패턴을 인쇄하였을 지라도 적층 및 압착된 후에 내부 전극 패턴은 두 측면이 볼록한 항아리 형상을 갖게 된다.
그러나, 본 발명의 일 실시예에 따르면 가장 많이 신장되는 가운데 부분이 오목한 형상을 갖도록 인쇄되기 때문에, 적층 및 압착 공정을 거친 후에 내부 전극 패턴은 직사각형 형상을 갖게 된다. 내부 전극 패턴의 팽창률을 고려하여 직사각형의 내부 전극 패턴이 형성되도록 서로 대향하는 두 개의 측면이 오목한 형상을 갖도록 인쇄하기 때문이다.
적층 및 압착된 후에 직사각형 형상을 갖게 하기 위하여, 본 발명의 일 실시예에 따르면 상기 제1 내부 전극 패턴 또는 제2 내부 전극 패턴에서의 제1 측면 또는 제3 측면에 노출된 길이에 대하여 제1 측면에서 제3 측면 사이의 가운데 지점에서의 길이비가 75 내지 95%가 되게 인쇄할 수 있다.
그에 따라, 도 2에 도시된 것과 같은 내부 전극 패턴(20)이 인쇄된 세라믹 그린시트(10)를 제1 내부 전극 패턴 또는 제2 내부 전극 패턴을 포함하도록 절단하면, 도 3에 도시된 것과 같은 복수개의 제1 세라믹층(100a) 및 제2 세라믹층(100b)이 제조될 수 있다.
도 3을 참조하면, 제1 세라믹층(100a)에는 제1 내부 전극 패턴(200a)이 인쇄되며, 제2 세라믹층(100b)에는 제2 내부 전극 패턴(200b)이 인쇄될 수 있다.
제1 및 제2 세라믹층(100a, 100b)은 각각 순서대로 제1 측면, 제2 측면, 제3 측면 및 제4 측면을 포함하도록 형성될 수 있으며, 제1 내부 전극 패턴(200a)은 제1 세라믹층(100a)의 제1 측면으로 인출되도록 형성되고 제2 내부 전극 패턴(200b)은 제2 세라믹층(100b)의 제2 측면으로 인출되도록 형성될 수 있다.
본 발명의 일 실시예에 따르면, 상기 제1 세라믹층(100a)과 제2 세라믹층(100b)은 서로 제1 측면, 제2 측면, 제3 측면 및 제4 측면이 일치하도록 적층될 수 있고, 또한 제1 내부 전극 패턴과 제2 내부 전극 패턴이 서로 교차 적층 되도록 서로 번갈아가며 적층 된다.
그에 따라, 제1 내부 전극 패턴(100a) 및 제2 내부 전극 패턴(100b)이 교차 적층된 구조를 갖게 되고, 상기 제1 내부 전극 패턴(200a)과 제2 내부 전극 패턴(200b)은 번갈아가며 제1 측면 및 제2 측면으로 인출되는 구조를 갖게 된다.
본 발명의 일 실시예에 따르면, 도 2에 도시된 것과 같은 세라믹 그린시트(10)가 적층된 후 도 3에 도시된 것과 같은 복수개의 세라믹층(100a, 100b)이 적층되는 구조를 갖도록 절단될 수 있으며, 이에 제한되는 것은 아니고 세라믹 그린시트(10)를 절단한 뒤 복수개의 세라믹층을 적층할 수도 있다.
제1 내부 전극 패턴(200a)과 제2 내부 전극 패턴(200b)이 인쇄된 제1 세라믹층(100a)과 제2 세라믹층(100b)을 적층하면, 제1 및 제2 내부 전극 패턴의 두께와 제1 및 제2 내부 전극 패턴의 적층수의 곱에 해당하는 적층 단차가 형성될 수 있다.
도 4a를 참조하면, 상기 복수개의 세라믹층이 적층된 적층체에 온도 및 압력을 가하여 적층 본체(20)를 형성할 수 있다.
적층체에 온도 및 압력을 가하면 상기 제1 및 제2 세라믹층(100a, 100b)과 제1 및 제2 내부 전극 패턴은 연신되게 되며, 제1 및 제2 세라믹층(100a, 100b)을 구성하는 물질이 이동하여 단차가 형성된 부분을 완화시키게 된다.
본 발명의 일 실시예에 따른 적층 본체(20)의 단면을 나타내는 도 4(a)를 참조하면, 적층 본체(20)는 복수개의 세라믹층(150)이 적층된 구조를 갖게 되며, 내부 전극 패턴(210)은 1개 이상의 세라믹층을 사이에 두고 정육면체 형상으로 적층되는 구조를 갖게 된다.
즉, 적층 본체(20)에서 인출되는 복수개의 내부 전극 패턴(210)의 윤곽선(outline)은 직사각형 형상을 갖게 된다.
본 발명의 비교예에 따라서 오목부가 형성되지 않은 내부 전극 패턴이 적층된 적층 본체(21)를 나타내는 도 4b를 참조하면, 본 발명의 비교예에 해당하는 적층 본체(21)는 복수개의 세라믹층(153)이 적층된 구조를 갖게 되며, 상기 복수개의 세라믹층(153) 사이에는 복수개의 내부 전극 패턴(203)이 1개 이상의 세라믹층(153)을 사이에 두고 항아리 형상으로 적층되는 구조를 갖게 된다.
즉, 비교예의 적층 본체(21)에서 인출되는 복수개의 내부 전극 패턴(203)의 윤곽선은 항아리 형상을 갖게 된다.
이는 내부 전극 패턴이 적층 및 압착되면서 가운데 부분이 특히 응력을 많이 받게 되어 다른 부분에 비하여 많이 연신되기 때문에 발생하는 현상이다.
이러한 현상을 적층 본체 전체에 걸쳐 일어나며, 도 1의 A-A' 방향에서도 가운데 부분이 가장 응력을 많이 받아 많이 신장하게 되고, 도 1의 B-B' 방향에서도 마찬가지로 가운데 부분이 응력을 많이 받아 가장 많이 신장하게 된다.
따라서, 도 1의 A-A' 방향 단면도 또한 항아리형 형상의 내부 전극 패턴이 형성되게 되며, 도 1의 B-B' 방향 단면도 또한 내부 전극 패턴의 인출면들이 항아리형 윤곽선을 갖게 된다.
이는, 내부 전극 패턴에 온도 및 압력을 가하여 내부 전극 패턴이 신장하는 과정에서 가운데 부분이 많이 신장하기 때문에 발생하는 결과이다.
그러나, 본 발명의 일 실시예에 따르면 제1 및 제2 내부 전극 패턴의 서로 대향하는 측면이 오목한 형상을 갖도록 인쇄되기 때문에 가운데 부분이 연신되게 되면 제1 및 제2 내부 전극 패턴은 직사각형 형상을 갖게 된다.
그에 따라, 도 4(a)를 참조하면, 적층 본체(20) 내부에서의 복수개의 내부 전극 패턴(210)이 인출된 인출면은 직사각형 윤곽선을 갖게 된다.
도 1의 A-A' 방향 단면도를 나타내는 도 5를 참조하면, 적층 및 압착 공정을 거친 적층 본체(20) 내부에 형성된 내부 전극 패턴(210)은 직사각형 형상을 갖는 것을 알 수 있다.
보다 구체적으로, 내부 전극 패턴의 인출면에서의 길이를 a, 내부 전극 패턴과 인접한 내부 전극 패턴이 닿는 지점의 길이를 b, 내부 전극 패턴의 1/4 지점의 길이를 c, 내부 전극 패턴의 1/2 지점의 길이를 d라고 정의하면, a:d는 1:1 내지 1:1.1 값을 가질 수 있다.
적층 및 압착 공정을 거친 후에 내부 전극 패턴(210)은 가운데 부분이 많이 신장되는 구조를 갖게 된다. 특히 1/2 지점의 길이인 d 지점이 가장 많이 신장하게 되고, 그 다음 1/4 지점의 길이 c가 많이 신장하고, 인접한 내부 전극 패턴과 닿는 지점의 길이 b 그리고 내부 전극 패턴의 인출면의 길이 a 순으로 신장하게 된다.
본 발명의 일 실시예에 따르면, 제2 측면 및 제4 측면 방향에 형성되는 내부 전극 패턴의 측면이 오목부 형상을 갖도록 인쇄하기 때문에, 적층 및 압착 공정을 거치기 전에 가장 짧은 길이를 갖던 1/2 지점의 길이는 적층 및 압착된 후 인출면에 길이에 대하여 100 내지 110%의 길이를 가질 수 있다.
즉 1/2 지점의 내부 전극 패턴의 길이 d는 내부 전극 패턴의 인출면의 길이 a와 같거나 10% 정도 큰 값을 가질 수 있다.
특히, 본 발명의 일 실시예에 따르면 상기 제1 측면 또는 제3 측면으로 인출된 복수 개의 제1 내부 전극 패턴 또는 제2 내부 전극 패턴의 길이 편차가, 평균 제1 내부 전극 패턴 또는 제2 내부 전극 패턴의 길이에 대하여 5% 이하일 수 있다.
보다 구체적으로, 제1 측면과 제3 측면 사이의 가운데 지점에서의 제1 내부 전극 패턴 또는 제2 내부 전극 패턴의 길이와 제1 측면 또는 제3 측면으로 인출되는 제1 내부 전극 패턴 및 제2 내부 전극 패턴의 길이의 차가 5㎛ 이하일 수 있다.
그에 따라, 내부 전극 패턴의 길이가 일정해 지고, 내부 전극 패턴과 제2 측면 또는 제4 측면 사이에 형성되는 마진부의 길이가 일정해질 수 있다.
상기 마진부는 적층 및 압착 공정을 통하여 복수개의 세라믹층이 이동하면서 내부 전극 패턴 옆에 형성될 수 있다.
마진부의 두께가 지나치게 두꺼운 경우 내부 전극 패턴의 용량을 확보할 수 없지만, 마진부의 두께가 지나치게 얇은 경우 내부 전극 패턴의 크랙이 발생할 수 있다. 특히, 마진부의 두께가 불균일한 경우 두께가 얇은 부분에 응력이 집중되어 크랙이 발생할 확률이 높아질 수 있다.
특히, 종래 직사각형 내부 전극 패턴을 인쇄하여 내부 전극 패턴의 가운데 부분이 많이 늘어나는 경우, 마진부의 가운데 부분이 얇아져 그 얇아진 부분으로 크랙이 집중되는 현상이 발생하였다.
그러나, 본 발명의 일 실시예에 따르면, 내부 전극 패턴은 서로 대향하는 측면이 오목한 형상을 갖도록 인쇄되고, 적층 및 압착 공정을 거쳐 직사각형 형상을 갖게 되기 때문에 마진부의 역시 균일한 두께를 갖게 된다.
본 발명의 일 실시예에 따르면 상기 적층 본체의 제2 측면 및 제4 측면에 형성되는 마진(margin)부의 길이가 편차가 5㎛ 이하일 수 있다.
그에 따라, 적층형 세라믹 전자부품에서 마진부는 균일한 두께를 갖게 되므로 크랙이 집중되는 현상이나, 그에 따라 내부 전극 패턴이 쇼트되는 현상을 방지할 수 있다
본 발명의 일 실시예에 따른 내부 전극 패턴의 위치에 따른 내부 전극 패턴의 폭을 나타내는 도 6을 참조하면, 내부 전극 패턴이 인출되는 지점의 길이 a는 487㎛이고, 인접한 내부 전극 패턴과 닿는 지점의 길이 b는 492이고, 1/4 지점의 길이는 490㎛이고, 1/2 지점의 길이는 490㎛인 것을 알 수 있다. 그리고 a:b의 값은 1:1.0인 것을 알 수 있다.
본 발명의 일 실시예에 따르면 내부 전극 패턴의 서로 대향하는 측면을 오목한 형상을 갖도록 인쇄하기 때문에 적층체에 온도 및 압력을 가하여 가운데 부분이 연신되었을 때의 길이는 거의 유사해지는 것을 알 수 있다.
본 발명의 일 실시예에 따른 적층 세라믹 전자부품의 경우, 적층 세라믹 전자부품을 테스트하는 데에 있어서 특히 유리하다.
적층 세라믹 전자부품의 구조적 불량을 테스트하기 위하여, 일반적으로 적층 본체의 인출면을 관찰할 수 있다.
적층 본체의 인출면에 형성된 인출된 복수의 내부 전극 패턴의 윤곽선을 확인하여 적절한 두께의 마진부가 형성되었는지를 확인함으로써 내부 전극 패턴의 구조적 불량을 확인할 수 있다.
그러나, 종래 인출면에 형성된 복수의 내부 전극 패턴의 윤곽선을 확인한다 하더라도, 내부 전극 패턴의 가운데 부분이 과도하게 연신 된 경우 가운데 부분에 형성된 마진부가 부분적으로 얇아질 수 있으며, 더 나아가 마진부가 형성되지 않고 내부 전극 패턴이 외부로 노출될 수도 있다.
따라서, 이러한 경우 인출면의 형상을 판별하여 제품의 구조적 불량을 식별해 내기 어려웠다.
그러나, 본 발명의 일 실시예에 따르면 내부 전극 패턴은 직사각형 형상을 갖게 할 수 있고, 가운데 부분과 인출면의 내부 전극 패턴의 길이비가 110%를 넘지 않고 마진부의 길이가 일정해지기 때문에, 인출면에 형성된 내부 전극 패턴의 윤곽선을 확인함으로써 가운데 부분의 마진부가 적절한 두께를 갖는지 확인할 수 있다.
그에 따라 제품의 구조적 불량을 판별하는 것이 더욱 용이해질 수 있고, 판별된 결과의 신뢰도가 높아질 수 있다.
결국 본 발명의 일 실시예에 따르면 적층 세라믹 전자부품의 불량률을 현저하게 낮출 수 있다.

Claims (11)

  1. 삭제
  2. 제1 측면, 제2 측면, 제3 측면 및 제4 측면을 포함하는 복수 개의 세라믹층을 마련하는 단계;
    상기 세라믹층에 상기 제1 측면 또는 상기 제3 측면으로 인출되고, 상기 제2 측면 및 제4 측면 방향으로 오목한 형상의 측면이 형성되며, 상기 제1 측면 또는 제3 측면에 노출된 길이에 대한 제1 측면에서 제3 측면 사이의 가운데 지점에서의 길이비가 75 내지 95%가 되게 제1 내부 전극 패턴 및 제2 내부 전극 패턴을 인쇄하는 단계; 및
    상기 제1 내부 전극 패턴 및 제2 내부 전극 패턴이 인쇄된 복수 개의 세라믹 층을 적층 및 압착하는 단계;
    를 포함하는 적층 세라믹 전자부품 제조방법.
  3. 제2항에 있어서,
    상기 제1 내부 전극 패턴 또는 제2 내부 전극 패턴이 인쇄된 제1 측면 및 제3 측면에 각각 제1 외부 전극 및 제2 외부 전극을 형성하는 단계;
    를 더 포함하는 적층 세라믹 전자부품 제조방법.
  4. 제1 측면, 제2 측면, 제3 측면 및 제4 측면을 포함하는 복수 개의 세라믹층을 마련하는 단계;
    상기 세라믹층에 상기 제1 측면 또는 상기 제3 측면으로 인출되고, 상기 제2 측면 및 제4 측면 방향으로 오목한 형상의 측면이 형성된 제1 내부 전극 패턴 및 제2 내부 전극 패턴을 인쇄하는 단계;
    상기 제1 내부 전극 패턴 및 제2 내부 전극 패턴이 인쇄된 복수 개의 세라믹 층을 적층 및 압착하는 단계; 및
    상기 제1 측면 또는 제3 측면을 조사하여 내부 전극 패턴의 형상 불량을 검사하는 단계;
    를 포함하는 적층 세라믹 전자부품 제조방법.
  5. 제2항 또는 제4항에 있어서,
    상기 복수개의 세라믹층을 상기 제1 내부 전극 패턴 또는 제2 내부 전극 패턴에서의 제1 측면 또는 제3 측면에 노출된 길이에 대한 제1 측면에서 제3 측면 사이의 1/2 지점에서의 길이비가 100 내지 110%가 되게 적층 및 압착하는 적층 세라믹 전자부품 제조방법.
  6. 제2항 또는 제4항에 있어서,
    제1 측면과 제3 측면 사이의 가운데 지점에서의 제1 내부 전극 패턴 또는 제2 내부 전극 패턴의 길이와 제1 측면 또는 제3 측면으로 인출되는 제1 내부 전극 패턴 및 제2 내부 전극 패턴의 길이의 차가 5㎛ 이하인 큰 적층 세라믹 전자부품 제조방법.
  7. 제2항 또는 제4항에 있어서,
    상기 적층 본체의 제2 측면 및 제4 측면에 형성되는 마진(margin)부의 길이가 편차가 5㎛ 이하인 적층 세라믹 전자부품 제조방법.
  8. 삭제
  9. 복수 개의 세라믹층이 적층되고, 제1 측면, 제2 측면, 제3 측면 및 제4 측면을 포함하는 적층 본체; 및
    상기 복수 개의 세라믹층에 제1 측면 또는 제3 측면으로 인출되도록 인쇄되고, 제1 측면 또는 제3 측면에 노출된 길이에 대한 제1 측면에서 제3 측면 사이의 1/2 지점에서의 길이비가 100 내지 110%인 제1 내부 전극 패턴 및 제2 내부 전극 패턴;
    을 포함하며, 상기 제1 측면과 제3 측면 사이의 가운데 지점에서의 제1 내부 전극 패턴 또는 제2 내부 전극 패턴의 길이와 상기 제1 측면 또는 제3 측면으로 인출되는 제1 내부 전극 패턴 및 제2 내부 전극 패턴의 길이의 차가 5㎛ 이하인 적층 세라믹 전자부품.
  10. 복수 개의 세라믹층이 적층되고, 제1 측면, 제2 측면, 제3 측면 및 제4 측면을 포함하는 적층 본체; 및
    상기 복수 개의 세라믹층에 제1 측면 또는 제3 측면으로 인출되도록 인쇄되고, 제1 측면 또는 제3 측면에 노출된 길이에 대한 제1 측면에서 제3 측면 사이의 1/2 지점에서의 길이비가 100 내지 110%인 제1 내부 전극 패턴 및 제2 내부 전극 패턴;
    을 포함하며, 상기 적층 본체의 제2 측면 및 제4 측면에 형성되는 마진(margin)부의 길이가 편차가 5㎛ 이하인 적층 세라믹 전자부품.
  11. 제9항 또는 제10항에 있어서,
    상기 적층 본체의 제1 측면 또는 제3 측면에 형성되어 제1 내부 전극 패턴 또는 제2 내부 전극 패턴에 전기적으로 연결되는 제1 외부 전극 및 제2 외부 전극;을 포함하는 적층 세라믹 전자부품.
KR1020100131697A 2010-12-21 2010-12-21 적층 세라믹 전자부품 제조방법 및 그 제조방법에 의한 적층 세라믹 전자부품 KR101153686B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100131697A KR101153686B1 (ko) 2010-12-21 2010-12-21 적층 세라믹 전자부품 제조방법 및 그 제조방법에 의한 적층 세라믹 전자부품
US13/091,797 US20120151763A1 (en) 2010-12-21 2011-04-21 Method of manufacturing multilayer ceramic electronic component and multilayer ceramic electronic component using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100131697A KR101153686B1 (ko) 2010-12-21 2010-12-21 적층 세라믹 전자부품 제조방법 및 그 제조방법에 의한 적층 세라믹 전자부품

Publications (1)

Publication Number Publication Date
KR101153686B1 true KR101153686B1 (ko) 2012-06-18

Family

ID=46232499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100131697A KR101153686B1 (ko) 2010-12-21 2010-12-21 적층 세라믹 전자부품 제조방법 및 그 제조방법에 의한 적층 세라믹 전자부품

Country Status (2)

Country Link
US (1) US20120151763A1 (ko)
KR (1) KR101153686B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5729349B2 (ja) * 2012-04-24 2015-06-03 株式会社村田製作所 セラミック電子部品
WO2014148133A1 (ja) * 2013-03-19 2014-09-25 株式会社村田製作所 積層セラミックコンデンサ
KR20200062354A (ko) * 2017-10-23 2020-06-03 에이브이엑스 코포레이션 향상된 연결성을 갖는 다층 전자 디바이스 및 다층 전자 디바이스의 제조 방법
KR102133392B1 (ko) * 2018-09-28 2020-07-14 삼성전기주식회사 적층형 커패시터
US11837405B2 (en) * 2020-11-30 2023-12-05 KYOCERA AVX Components Corporation Multilayer ceramic capacitor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09180958A (ja) * 1995-12-25 1997-07-11 Rohm Co Ltd 積層型セラミックコンデンサの構造
JPH1126291A (ja) * 1997-07-01 1999-01-29 Taiyo Yuden Co Ltd チップ型コンデンサアレイ
JP2000195741A (ja) * 1998-12-24 2000-07-14 Kyocera Corp 積層セラミックコンデンサ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420819B1 (en) * 1994-01-27 2002-07-16 Active Control Experts, Inc. Packaged strain actuator
US6074728A (en) * 1996-09-11 2000-06-13 Samsung Aerospace Industries, Ltd. Multi-layered circuit substrate
US6629341B2 (en) * 1999-10-29 2003-10-07 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method of fabricating a piezoelectric composite apparatus
US7838976B2 (en) * 2006-07-28 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a semiconductor chip enclosed by a body structure and a base
JP2009200168A (ja) * 2008-02-20 2009-09-03 Tdk Corp セラミック電子部品、セラミック電子部品の製造方法、及びセラミック電子部品の梱包方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09180958A (ja) * 1995-12-25 1997-07-11 Rohm Co Ltd 積層型セラミックコンデンサの構造
JPH1126291A (ja) * 1997-07-01 1999-01-29 Taiyo Yuden Co Ltd チップ型コンデンサアレイ
JP2000195741A (ja) * 1998-12-24 2000-07-14 Kyocera Corp 積層セラミックコンデンサ

Also Published As

Publication number Publication date
US20120151763A1 (en) 2012-06-21

Similar Documents

Publication Publication Date Title
US10431379B2 (en) Method of manufacturing a multilayer ceramic capacitor
KR101681358B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101514512B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
US9076597B2 (en) Monolithic ceramic capacitor
US8542476B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR101762032B1 (ko) 적층 세라믹 전자부품 및 그 제조 방법
KR101378816B1 (ko) 적층 세라믹 전자부품의 제조방법
US9190213B2 (en) Method of manufacturing multilayer ceramic capacitor and multilayer ceramic capacitor
KR101153686B1 (ko) 적층 세라믹 전자부품 제조방법 및 그 제조방법에 의한 적층 세라믹 전자부품
US20200051744A1 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR102620526B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR102597153B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR102550163B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR101952845B1 (ko) 적층 세라믹 전자부품 및 그 제조 방법
KR101823369B1 (ko) 적층 세라믹 전자부품의 제조 방법
KR102126205B1 (ko) 적층 전자부품의 제조 방법
JP2000150292A (ja) 積層セラミックコンデンサ
JP2000315621A (ja) 積層セラミック電子部品
KR101462747B1 (ko) 적층 세라믹 전자부품 제조방법 및 그 제조방법에 의한 적층 세라믹 전자부품
JP2001244138A (ja) 積層型電子部品およびその製法
KR102609156B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP2004095687A (ja) 積層セラミックコンデンサ及びその製造方法
JP2016046344A (ja) 積層セラミック電子部品の製造方法およびプレス装置
KR102067172B1 (ko) 적층 세라믹　전자부품 및 그 제조방법
KR101240738B1 (ko) 적층 세라믹 커패시터

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 8