KR100818461B1 - 다층 세라믹 기판 및 그 제조 방법 - Google Patents

다층 세라믹 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100818461B1
KR100818461B1 KR1020060090808A KR20060090808A KR100818461B1 KR 100818461 B1 KR100818461 B1 KR 100818461B1 KR 1020060090808 A KR1020060090808 A KR 1020060090808A KR 20060090808 A KR20060090808 A KR 20060090808A KR 100818461 B1 KR100818461 B1 KR 100818461B1
Authority
KR
South Korea
Prior art keywords
layer
ceramic
ceramic substrate
bridge portion
green sheet
Prior art date
Application number
KR1020060090808A
Other languages
English (en)
Other versions
KR20080025968A (ko
Inventor
이택정
유원희
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060090808A priority Critical patent/KR100818461B1/ko
Publication of KR20080025968A publication Critical patent/KR20080025968A/ko
Application granted granted Critical
Publication of KR100818461B1 publication Critical patent/KR100818461B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Abstract

본 발명은 이종 재료를 내장하고 있는 다층 세라믹 기판 제조시 이종 재료 간의 계면 결합력을 강화시킬 수 있는 다층 세라믹 기판 및 그 제조 방법에 관한 것으로, 본 발명에 따른 다층 세라믹 기판은 각각 제1 재료로 이루어진 복수의 세라믹층이 적층된 세라믹 기판 본체부, 상기 복수의 세라믹층 사이에 개재되어 상기 제1 재료와 다른 제2 재료로 이루어진 적어도 하나의 물질층, 및 상기 적어도 하나의 물질층에 형성된 비아홀과 상기 비아홀 내부에 충전되어 인접한 물질층과 접합되는 물질로 이루어진 적어도 하나의 비아 브릿지부를 포함하는 것을 특징으로 한다.
세라믹, 이종, LTCC, 저온소성, 고유전율, 크랙, 내장형, 임베디드, 비아

Description

다층 세라믹 기판 및 그 제조 방법 {Multi-layer ceramic substrate and method of manufacturing the same}
도 1은 종래기술에 따른 다층 세라믹 기판의 계면에 대한 SEM 사진이다.
도 2는 본 발명의 일실시형태에 따른 다층 세라믹 기판의 단면도이다.
도 3은 도 2에 따른 다층 세라믹 기판의 비아 브릿지 근처의 계면에 대한 SEM 사진이다.
도 4는 본 발명의 일실시형태에 따른 다층 세라믹 기판의 제조공정도이다.
도 5는 본 발명의 일실시형태에 따른 다층 세라믹 기판의 제2 그린시트를 제조하는 공정을 설명하기 위한 평면도 및 단면도이다.
도 6은 본 발명의 일실시형태에 따른 캐패시터 내장형 다층 세라믹 기판의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
111, 113 : 복수의 세라믹층 115 : 물질층
119 : 비아 브릿지부
본 발명은 다층 세라믹 기판 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 이종 재료를 내장하고 있는 다층 세라믹 기판 제조시 이종 재료 간의 계면 결합력을 강화시킬 수 있는 다층 세라믹 기판 및 그 제조 방법에 관한 것이다.
일반적으로, 다층 세라믹 기판은 고주파 특성이 우수하며, 세라믹 모듈 내부에 저항, 인덕터, 커패시터 등의 수동소자를 내장할 수 있는 등의 장점을 가지며, 통상적으로 저온 소성용 분말을 그린시트로 제작한 후, 펀칭, 페이스트 인쇄, 적층, 소성하는 단계를 거쳐 제작이 된다.
최근에는 유전율이 다른 이종의 재료를 함께 적층하고 동시소성하여 소자를 내장하고자 하는 연구가 진행되고 있다. 이런 경우에, LTCC(Low Temperature Co-fired Ceramic : 이하, LTCC라고 함) 그린시트와 같은 LTCC 기판 재료 내에 고(저) 유전율 재료, 예를 들어 고(저) 유전율 그린시트를 삽입하여야 하며, 이때 LTCC 기판 재료와 고(저) 유전율 재료 간의 이종접합이 이루어져야 한다.
그러나, 이종 재료를 동시소성하는 경우 서로 다른 물성에 따른 소성 메커니즘 차이로 인해 동시 소성시 이종재료 접합부인 계면 사이가 취약하여, 미세 크랙, 휨, 및 박리가 발생할 가능성이 항시 잔존하여 LTCC 모듈의 신뢰성에 심각한 영향을 미치게 된다.
물론, 이종재료가 유사한 소성 메커니즘을 가질 수 있도록 조성 변경 등의 방법을 통하여 어느 정도 이러한 문제를 해결하고 있으나, 도 1의 SEM 사진에서 알 수 있는 바와 같이 이종 재료, 예를들어 LTCC 그린시트(11)와 고 유전율 그린시 트(15) 간의 동시 소성시 계면 결합력은 여전히 취약한 실정이다.
본 발명은 상기한 문제점을 해결하기 위한 것으로서, 그 목적은 이종 재료를 내장하고 있는 다층 세라믹 기판 제조시 물리적 결합 방법인 비아 브릿지(via bridge) 공법에 의해 이종 재료 간의 계면 결합력을 강화시킴으로써 미세 크랙(crack), 휨 및 박리 현상 등을 획기적으로 감소시킬 수 있는 다층 세라믹 기판 및 그 제조 방법을 제공하는 것이다.
상술한 기술적 과제를 달성하기 위하여, 본 발명에 따른 다층 세라믹 기판은, 각각 제1 재료로 이루어진 복수의 세라믹층이 적층된 세라믹 기판 본체부; 상기 복수의 세라믹층 사이에 개재되어 상기 제1 재료와 다른 제2 재료로 이루어진 적어도 하나의 물질층; 및 상기 적어도 하나의 물질층에 형성된 비아홀과, 상기 비아홀 내부에 충전되어 인접한 물질층과 접합되는 물질로 이루어진 적어도 하나의 비아 브릿지부를 포함하며, 상기 비아 브릿지부의 충전물질은 상기 물질층 재료가 갖는 상기 세라믹층 재료와의 접합강도 보다 큰 접합강도를 갖는 물질인 것을 특징으로 한다.
또한, 본 발명의 다층 세라믹 기판의 제조방법은, 각각 제1 재료로 이루어진 복수의 제1 그린시트와, 상기 복수의 제1 그린시트 사이에 개재되어 상기 제1 재료 와 다른 제2 재료로 이루어지고 비아홀이 펀칭되고 상기 비아홀 내부에 충전되어 인접한 그린시트층과 접합되는 물질로 이루어진 적어도 하나의 비아 브릿지부를 포함하는 적어도 하나의 제2 그린시트를 마련하는 단계; 상기 복수의 제1 그린시트 사이에 상기 적어도 하나의 제2 그린시트를 개재하고 순차적으로 적층하여 그린시트 적층체를 형성하는 단계; 및 상기 그린시트 적층체를 소성하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 캐패시터 내장형 다층 세라믹 기판은, 원하는 층간 회로 패턴이 구성되도록 각각 소정 형태의 내부전극과 도전성 비아홀이 형성되고, 각각 제1 재료로 이루어진 복수의 세라믹층이 적층된 세라믹 기판 본체부; 상기 복수의 세라믹층 사이에 개재되어 상기 제1 재료와 다른 제2 재료로 이루어진 적어도 하나의 고유전체층; 및 상기 적어도 하나의 고유전체층에 형성된 비아홀과, 상기 비아홀 내부에 충전되어 인접한 고유전체층과 접합되는 물질로 이루어진 적어도 하나의 비아 브릿지부를 포함하며, 상기 비아 브릿지부의 충전물질은 상기 고유전체층 재료가 갖는 상기 세라믹층 재료와의 접합강도 보다 큰 접합강도를 갖는 물질인 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 2는 본 발명의 일실시형태에 따른 다층 세라믹 기판의 단면도이고, 도 3은 도 2에 따른 다층 세라믹 기판의 비아 브릿지 근처의 계면에 대한 SEM 사진이다. 도 2에서, 본 발명의 설명이 용이하도록 각각의 층들을 간략화 하여 도시하고 있으며, 따라서 당업자라면 원하는 층간 회로 패턴이 구성되도록 하는 소정 형태의 내부전극과 도전성 비아홀들이 생략되고 있음을 알 수 있을 것이다.
도 2를 참조하면, 본 발명의 다층 세라믹 기판은, 각각 제1 재료로 이루어진 복수의 세라믹층(111, 113), 상기 복수의 세라믹층(111, 113) 사이에 개재되어 상기 제1 재료와 다른 제2 재료로 이루어진 적어도 하나의 물질층(115), 및 적어도 하나의 비아 브릿지부(119)를 포함하여 구성된다.
상기 비아 브릿지부(119)는 상기 적어도 하나의 물질층(115)에 형성된 비아홀(117)의 내부에 충전되어 인접한 물질층(115)과 접합되는 물질로 이루어진다.
바람직하게, 상기 비아 브릿지부(119)의 충전물질은 상기 물질층(115) 재료가 갖는 상기 세라믹층(111, 113) 재료와의 접합강도 보다 큰 접합강도를 갖는 물질로 이루어진다. 즉, 상기 비아 브릿지부(119)의 충전물질은 상기 물질층(115) 재료와 상기 세라믹층(111, 113) 재료 간의 접합강도 보다 큰 접합강도로 상기 세라믹층(111, 113) 재료와 접합된다.
상기 적어도 하나의 비아 브릿지부(119)는 알루미나 등을 포함하는 세라믹 물질로 이루어지며, 이후에 상술되는 바와 같이 동일한 물질층(115)에 복수개로 형성된다.
상기 세라믹층(111, 113)은 저온 동시소성 기판이 될 수 있으며, 예를 들면 저온 소결 세라믹 재료를 사용하는 것이 바람직하다. 저온 소결 세라믹 재료란, 1000℃ 이하의 소성 온도에서 소결가능한 재료이며, 저융점 금속과 공소결 가능한 세라믹 재료인 것을 말한다.
상기 물질층(115)은 예를 들면 저항소자 또는 캐패시터 소자 형성을 위한 저항막 또는 유전체막 중 하나가 될 수 있다.
바람직하게, 상기 제1 재료는 제2 재료보다 높은 유전율을 가진다.
본 발명에 따르면, 도 3에 도시된 SEM 사진에서 알 수 있는 바와 같이, 유사한 소성 메커니즘을 구현한 이종 재료 뿐만 아니라 소성 메커니즘이 다소 상이하더라도 상하부의 세라믹층(111,113)과의 접합강도가 우수한 비아 브릿지부(119)를 형성함으로써 LTCC 기판 재료와 고(저) 유전율 재료의 이종 재료 간의 계면에서 야기될 수 있는 심각한 미세 크랙 및 휨, 박리 현상이 제거되었음을 알 수 있다.
도 4는 본 발명의 일실시형태에 따른 다층 세라믹 기판의 제조공정도이다.
먼저, 각각 제1 재료로 이루어진 복수의 제1 그린시트(211, 213)와, 적어도 하나의 제2 그린시트(215)를 마련한다(도 4a).
상기 제2 그린시트(215)는 상기 복수의 제1 그린시트(211, 213) 사이에 개재되어 상기 제1 재료와 다른 제2 재료로 이루어진다.
또한, 상기 제2 그린시트(215)는 비아홀(217)이 펀칭되고, 상기 비아홀(217) 내부에 충전되어 인접한 그린시트와 접합되는 물질로 이루어진 적어도 하나의 비아 브릿지부(219)를 포함한다.
상기 비아 브릿지부(219)는 동일한 제2 그린시트(215)에 복수개로 형성된다.
다음에, 상기 복수의 제1 그린시트(211, 213) 사이에 상기 적어도 하나의 제2 그린시트(215)를 개재하고 순차적으로 적층하여 그린시트 적층체를 형성하게 된다(도 4b).
최종적으로, 상기 그린시트 적층체를 소성함으로써 제1 재료로 이루어진 복수의 세라믹층(111, 113), 상기 제1 재료와 다른 제2 재료로 이루어진 적어도 하나의 물질층(115), 및 적어도 하나의 비아 브릿지부(119)를 포함하는 다층 세라믹 기판이 얻어진다(도 4c).
바람직하게, 상기 그린시트 적층체는 저온 동시소성 된다.
도 5는 본 발명의 일실시형태에 따른 다층 세라믹 기판의 제2 그린시트를 제조하는 공정을 설명하기 위한 평면도 및 단면도이다.
도 5를 참조하면, 테이프(20) 상부에 제2 재료의 고유전율의 저온동시소성 세라믹 분말과 유기바인더, 용제, 분산제 등을 혼합하여 생성되는 슬러리를 캐스팅(Casting)하고, 건조시켜 제2 그린시트(215)를 형성한다(도 5a).
그 후, 상기 제2 그린시트(215)와 테이프(20)를 관통하는 상호 이격된 복수개의 비아홀(217)을 펀칭공정을 수행하여 형성한다(도 5b).
상기 비아홀(217)은 원형, 사각형, 다각형 등 다양한 형태로 형성가능하며, 바람직하게 층간 회로 회로 패턴(216)이 형성되지 않은 영역에만 형성된다. 또한, 상기 비아홀(217)의 지름 및 비아홀(217)의 사이 간격도 실시형태에 따라 다양하게 변경가능할 것이다.
다음에, 상기 복수개의 비아홀(217) 각각에, 복수의 제1 그린시트(211, 213)와 동일한 제1 재료의 저온동시소성 분말과 비클이 혼합된 유전체 페이스트를 충전하고 건조시켜, 비아 브릿지부(219)를 형성한다(도 5c).
도면에 도시되어 있는 바와 같이, 상기 비아 브릿지부(219)는 세라믹 모듈에서 소정의 회로패턴이 형성되지 않은 영역 내에 대칭적으로 배치되거나 또는 분산 배치될 수 있다.
최종적으로, 상기 제2 그린시트(215)에서 테이프(20)를 제거한다.
그후, 복수의 제1 그린시트(111, 113) 및 제2 그린시트(115)가 순차적으로 적층되고, 소성과정을 거쳐서 도 2의 다층 세라믹 기판이 얻어진다.
한편, 도 6은 본 발명의 일실시형태에 따른 캐패시터 내장형 다층 세라믹 기판의 단면도이다.
도 6을 참조하면, 본 발명의 캐패시터 내장형 다층 세라믹 기판은 원하는 층간 회로 패턴(301)이 구성되도록 각각 소정 형태의 내부전극(303)과 도전성 비아 홀(304)이 형성되고, 각각 제1 재료로 이루어진 복수의 세라믹층(311, 313)이 적층된 세라믹 기판 본체부, 상기 복수의 세라믹층(311, 313) 사이에 개재되어 상기 제1 재료와 다른 제2 재료로 이루어진 적어도 하나의 고유전체층(315), 및 상기 적어도 하나의 고유전체층(315)에 형성된 비아홀(317)과, 상기 비아홀 내부에 충전되어 인접한 고유전체층(315)과 접합되는 물질로 이루어진 적어도 하나의 비아 브릿지부(319)를 포함하여 구성된다.
바람직하게, 상기 비아 브릿지부(319)의 충전물질은 상기 고유전체층(315) 재료가 갖는 상기 세라믹층(311, 313) 재료와의 접합강도 보다 큰 접합강도를 갖는 물질로 이루어진다.
특히, 상기 비아 브릿지부(319)는 상기 층간 회로 회로 패턴(301)이 형성되지 않은 영역에만 형성되는 것이 바람직하다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.
이상 설명한 바와 같이 본 발명에 따르면, 수축 공법 또는 무수축 공법을 적용한 다층 세라믹 기판 제작시 상하부의 세라믹층 재료와의 접합강도를 더욱 강화 시키는 비아 브릿지부를 제공함으로써 이종 재료 간의 계면 결합력 향상에 의해 미세 크랙, 휨, 및 박리 현상 등을 효율적으로 제거할 수 있다. 이에 따라, 낙하 신뢰성 등을 포함한 다층 세라믹 기판의 품질 및 신뢰성을 확보할 수 있게 된다.

Claims (15)

  1. 각각 제1 재료로 이루어진 복수의 세라믹층이 적층된 세라믹 기판 본체부;
    상기 복수의 세라믹층 사이에 개재되어 상기 제1 재료와 다른 제2 재료로 이루어지며, 층간 회로 패턴을 포함하는 적어도 하나의 물질층; 및
    상기 적어도 하나의 물질층에 형성된 비아홀과, 상기 비아홀 내부에 충전되어 인접한 물질층과 접합되는 물질로 이루어지며, 상기 층간 회로 패턴이 형성되지 않은 영역에만 형성된 적어도 하나의 비아 브릿지부를 포함하며,
    상기 비아 브릿지부의 충전물질은 상기 물질층 재료가 갖는 상기 세라믹층 재료와의 접합강도 보다 큰 접합강도를 갖는 물질인 것을 특징으로 하는 다층 세라믹 기판.
  2. 제1항에 있어서,
    상기 적어도 하나의 비아 브릿지부는 세라믹 물질로 이루어지는 것을 특징으로 하는 다층 세라믹 기판.
  3. 제1항에 있어서,
    상기 적어도 하나의 비아 브릿지부는 동일한 물질층에 복수개로 형성되는 것을 특징으로 하는 다층 세라믹 기판.
  4. 제1항에 있어서,
    상기 세라믹층은 저온 동시소성 기판인 것을 특징으로 하는 다층 세라믹 기판.
  5. 제1항에 있어서,
    상기 물질층은 저항막 또는 유전체막 중 어느 하나인 것을 특징으로 하는 다층 세라믹 기판.
  6. 각각 제1 재료로 이루어진 복수의 제1 그린시트와, 상기 복수의 제1 그린시트 사이에 개재되어 상기 제1 재료와 다른 제2 재료로 이루어지고 비아홀이 펀칭되고 상기 비아홀 내부에 충전되어 인접한 그린시트층과 접합되는 물질로 이루어진 적어도 하나의 비아 브릿지부 및 층간 회로 패턴을 포함하는 적어도 하나의 제2 그린시트를 마련하는 단계;
    상기 복수의 제1 그린시트 사이에 상기 적어도 하나의 제2 그린시트를 개재하고 순차적으로 적층하여 그린시트 적층체를 형성하는 단계; 및
    상기 그린시트 적층체를 소성하는 단계;를 포함하며,
    상기 적어도 하나의 비아 브릿지부는 상기 층간 회로 패턴이 형성되지 않은 영역에만 형성되는 것을 특징으로 하는 다층 세라믹 기판의 제조방법.
  7. 제6항에 있어서,
    상기 비아 브릿지부의 충전물질은 상기 제2 그린시트 재료가 갖는 상기 제1 그린시트 재료와의 접합강도 보다 큰 접합강도를 갖는 물질인 것을 특징으로 하는 다층 세라믹 기판의 제조방법.
  8. 제6항에 있어서,
    상기 적어도 하나의 비아 브릿지부는 세라믹 물질로 이루어지는 것을 특징으로 하는 다층 세라믹 기판의 제조방법.
  9. 제6항에 있어서,
    상기 적어도 하나의 비아 브릿지부는 동일한 제2 그린시트에 복수개로 형성되는 것을 특징으로 하는 다층 세라믹 기판의 제조방법.
  10. 제6항에 있어서,
    상기 그린시트 적체는 저온 동시소성되는 것을 특징으로 하는 다층 세라믹 기판의 제조방법.
  11. 원하는 층간 회로 패턴이 구성되도록 각각 소정 형태의 내부전극과 도전성 비아홀이 형성되고, 각각 제1 재료로 이루어진 복수의 세라믹층이 적층된 세라믹 기판 본체부;
    상기 복수의 세라믹층 사이에 개재되어 상기 제1 재료와 다른 제2 재료로 이루어진 적어도 하나의 고유전체층; 및
    상기 적어도 하나의 고유전체층에 형성된 비아홀과, 상기 비아홀 내부에 충전되어 인접한 고유전체층과 접합되는 물질로 이루어지며, 상기 층간 회로 패턴이 형성되지 않은 영역에만 형성된 적어도 하나의 비아 브릿지부를 포함하며,
    상기 비아 브릿지부의 충전물질은 상기 고유전체층 재료가 갖는 상기 세라믹층 재료와의 접합강도 보다 큰 접합강도를 갖는 물질인 것을 특징으로 하는 캐패시터 내장형 다층 세라믹 기판.
  12. 삭제
  13. 제11항에 있어서,
    상기 적어도 하나의 비아 브릿지부는 세라믹 물질로 이루어지는 것을 특징으로 하는 캐패시터 내장형 다층 세라믹 기판.
  14. 제11항에 있어서,
    상기 적어도 하나의 비아 브릿지부는 동일한 고유전체층에 복수개로 형성되는 것을 특징으로 하는 캐패시터 내장형 다층 세라믹 기판.
  15. 제11항에 있어서,
    상기 세라믹층은 저온 동시소성 기판인 것을 특징으로 하는 캐패시터 내장형 다층 세라믹 기판.
KR1020060090808A 2006-09-19 2006-09-19 다층 세라믹 기판 및 그 제조 방법 KR100818461B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060090808A KR100818461B1 (ko) 2006-09-19 2006-09-19 다층 세라믹 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060090808A KR100818461B1 (ko) 2006-09-19 2006-09-19 다층 세라믹 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20080025968A KR20080025968A (ko) 2008-03-24
KR100818461B1 true KR100818461B1 (ko) 2008-04-01

Family

ID=39413604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060090808A KR100818461B1 (ko) 2006-09-19 2006-09-19 다층 세라믹 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100818461B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06329479A (ja) * 1993-05-20 1994-11-29 Fujitsu General Ltd 低温焼成多層基板
JP2893116B2 (ja) * 1989-09-26 1999-05-17 京セラ株式会社 セラミック多層配線基板の製造方法
JP2004140005A (ja) * 2002-08-23 2004-05-13 Kyocera Corp 配線基板
JP2004186395A (ja) * 2002-12-03 2004-07-02 Fujitsu Ltd セラミック基板の製造方法
KR20060013950A (ko) 2004-08-09 2006-02-14 전자부품연구원 이종 유전체를 이용한 다층기판 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2893116B2 (ja) * 1989-09-26 1999-05-17 京セラ株式会社 セラミック多層配線基板の製造方法
JPH06329479A (ja) * 1993-05-20 1994-11-29 Fujitsu General Ltd 低温焼成多層基板
JP2004140005A (ja) * 2002-08-23 2004-05-13 Kyocera Corp 配線基板
JP2004186395A (ja) * 2002-12-03 2004-07-02 Fujitsu Ltd セラミック基板の製造方法
KR20060013950A (ko) 2004-08-09 2006-02-14 전자부품연구원 이종 유전체를 이용한 다층기판 제조방법

Also Published As

Publication number Publication date
KR20080025968A (ko) 2008-03-24

Similar Documents

Publication Publication Date Title
KR100905423B1 (ko) 세라믹 전자 부품 및 그 제조 방법
KR102093157B1 (ko) 다층 세라믹 기판
US20050126682A1 (en) Monolithic ceramic substrate and method for making the same
JP2001291955A (ja) 多層セラミック基板、その製造方法および設計方法、ならびに電子装置
KR20140081283A (ko) 기판 내장용 적층 세라믹 전자부품 및 이의 제조방법, 기판 내장용 적층 세라믹 전자부품을 구비하는 인쇄회로기판
JP4788544B2 (ja) 多層セラミック基板およびその製造方法
KR20090050664A (ko) 다층 세라믹 콘덴서의 제조 방법
WO2003072325A1 (en) Ceramic multilayer substrate manufacturing method and unfired composite multilayer body
KR100896609B1 (ko) 다층 세라믹 기판의 제조 방법
US7887905B2 (en) Constraining green sheet and manufacturing method of multi-layer ceramic substrate using the same
WO2008053956A1 (en) Ceramic substrate, electronic device and method for producing ceramic substrate
KR100790695B1 (ko) 전자부품 패키지용 세라믹 기판의 제조방법
KR100748238B1 (ko) 무수축 세라믹 기판 및 그 제조방법
US9380699B2 (en) Ceramic multilayer substrate and method for manufacturing the same
KR100818461B1 (ko) 다층 세라믹 기판 및 그 제조 방법
KR100566052B1 (ko) 이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법
KR101018100B1 (ko) 다층 세라믹 기판, 다중 전극을 갖는 도전성 비아 형성 방법 및 이를 이용한 다층 세라믹 기판의 제조방법
KR100882101B1 (ko) 무수축 세라믹 기판의 제조방법
JP2001144438A (ja) 多層セラミック基板およびその製造方法
KR100992238B1 (ko) 무수축 세라믹 기판의 제조 방법
WO2009151006A1 (ja) セラミック成形体の製造方法
KR102508016B1 (ko) 페라이트 층을 포함한 ltcc 이종접합 모듈 및 제조방법
KR102417821B1 (ko) 세라믹 기판 제조 방법
KR100835080B1 (ko) 적층 세라믹 기판 제조방법
JP2008159726A (ja) 多層配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee