KR100905423B1 - 세라믹 전자 부품 및 그 제조 방법 - Google Patents

세라믹 전자 부품 및 그 제조 방법 Download PDF

Info

Publication number
KR100905423B1
KR100905423B1 KR1020077029070A KR20077029070A KR100905423B1 KR 100905423 B1 KR100905423 B1 KR 100905423B1 KR 1020077029070 A KR1020077029070 A KR 1020077029070A KR 20077029070 A KR20077029070 A KR 20077029070A KR 100905423 B1 KR100905423 B1 KR 100905423B1
Authority
KR
South Korea
Prior art keywords
ceramic
via hole
electrode
electronic component
terminal electrode
Prior art date
Application number
KR1020077029070A
Other languages
English (en)
Other versions
KR20080014032A (ko
Inventor
다이고 마츠바라
오사무 치카가와
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20080014032A publication Critical patent/KR20080014032A/ko
Application granted granted Critical
Publication of KR100905423B1 publication Critical patent/KR100905423B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base

Abstract

단자 전극이 고밀도화되어도 충분한 낙하 강도를 실현할 수 있는 세라믹 전자 부품을 제공하는 본 발명의 세라믹 전자 부품(10)은 복수의 세라믹층(11A)를 적층해서 이루어지는 세라믹 적층체(11)와, 세라믹 적층체(11)의 하면의 둘레 가장자리부에 배열된 복수의 제 1 단자 전극(13)과, 복수의 제 1 단자 전극(13) 각각과 대향시켜서 세라믹 적층체(11)의 내부에 제공된 복수의 캐치 패드 전극(15A)과, 각 제 1 단자 전극(13)과 각 캐치 패드 전극(13)을 각각 전기적으로 접속하는 2개 이상의 제 1 비아홀 도체(16A, 16B)를 구비하고 있다.
세라믹 전자 부품, 단자 전극, 캐치 패드 전극, 비아홀 도체

Description

세라믹 전자 부품 및 그 제조 방법{CERAMIC ELECTRONIC COMPONENT AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 세라믹 전자 부품 및 그 제조 방법에 관한 것으로서, 더욱 상세하게, 마더 보드에 접속하기 위한 단자 전극을 갖는 세라믹 전자 부품, 특히, 고밀도로 배치된 단자 전극을 갖고, 단자 전극과 세라믹 소체의 접합 강도를 향상시킬 수 있는 세라믹 전자 부품 및 그 제조 방법에 관한 것이다.
세라믹 소체와 단자 전극의 접합 강도의 개선을 목적으로 한 기술은 다수 존재한다. 예를 들면, 특허문헌1에는 랜드(단자 전극)에 대하여 복수의 더미 비아홀(du㎜y via hole)을 형성해서 랜드와 세라믹 기판의 접합 강도를 향상시킨 기술이 개시되어 있다. 또한, 특허문헌2에는 비아홀 도체와는 다른 위치에 패드(단자 전극)를 형성함으로써 비아홀 도체의 융기에 의한 패드의 박리를 억제해서 패드와 세라믹 기판의 접합 강도를 향상시킨 기술이 개시되어 있다.
특허문헌1: 일본 특허 공개 평2-158194호 공보
특허문헌2: 일본 특허 공개 평3-225897호 공보
그러나, 특허문헌1에 기재된 기술에서는 더미 비아홀은 일단이 랜드에 접속되어 있지만, 타단은 어디에도 접속되어 있지 않으므로 그 접합 강도를 개선하기에는 충분하지 않다. 또한, 특허문헌2에 기재된 기술에서는 패드의 위치에 제약이 있으므로 고밀도로 단자 전극을 배치하는 것이 어렵다. 최근, 특히 휴대 단말에 탑재되는 세라믹 전자 부품에 있어서는 다기능화, 고기능화가 진척되어서 단자 전극이 점점 고밀도화되는 경향에 있는 한편, 기계적 강도, 특히, 낙하 강도의 향상에 관한 요구도 엄격해지는 경향에 있지만, 이러한 경향에 대하여 특허문헌1, 2의 기술에 의한 단자 전극과 세라믹 소체의 접합 강도의 향상에는 한계가 있었다.
본 발명은 상기 과제를 해결하기 위한 것으로서 단자 전극이 고밀도화되어도 충분한 낙하 강도를 실현할 수 있는 세라믹 전자 부품 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 세라믹 전자 부품은 복수의 세라믹층을 적층해서 이루어지는 세라믹 적층체와, 상기 세라믹 적층체의 제 1 주면에 제공된 1개 이상의 단자 전극과, 상기 단자 전극과 대향시켜서 상기 세라믹 적층체의 내부에 제공된 캐치(catch) 패드 전극과, 상기 단자 전극과 상기 캐치 패드 전극을 전기적으로 접속하는 2개 이상의 제 1 비아홀 도체를 구비한 것을 특징으로 한다.
또한, 본 발명의 세라믹 전자 부품에 있어서, 상기 단자 전극은 상기 세라믹 적층체의 제 1 주면의 둘레 가장자리부에 복수 배열되어 있고, 상기 각 단자 전극 각각과 대향하여 복수의 상기 캐치 패드 전극이 제공되어 있는 것이 바람직하다.
또한, 본 발명의 세라믹 전자 부품에 있어서, 상기 세라믹 적층체는 무수축공법에 의해 제작된 것이며 상기 단자 전극, 상기 캐치 패드 전극, 및 상기 제 1 비아홀 도체는 Ag를 주성분으로 하는 도전 재료에 의해 형성되어 있는 것이 바람직하다.
또한, 본 발명의 세라믹 전자 부품에 있어서, 상기 캐치 패드 전극측으로부터 상기 단자 전극을 보았을 때 상기 캐치 패드 전극과 상기 단자 전극은 서로 겹치지 않는 부분을 갖는 것이 보다 바람직하다.
또한, 본 발명의 세라믹 전자 부품에 있어서, 상기 캐치 패드 전극의 면적은 상기 단자 전극의 면적보다도 큰 것이 더욱 바람직하다.
또한, 본 발명의 세라믹 전자 부품에 있어서, 상기 단자 전극은 상기 제 1 주면으로부터 기둥 형상으로 돌출된 스터드(stud) 전극인 것이 더욱 바람직하다.
또한, 본 발명의 세라믹 전자 부품에 있어서, 상기 복수의 단자 전극에 있어서의 상기 각 제 1 비아홀 도체는 어느 하나의 단자 전극에 있어서의 2개의 제 1 비아홀 도체를 연결하는 가상 직선이 그 이웃의 단자 전극에 있어서의 2개의 제 1 비아홀 도체를 연결하는 가상 직선과 동일 직선이 되지 않도록 배치되어 있는 것이 더욱 바람직하다.
또한, 본 발명의 세라믹 전자 부품에 있어서, 상기 2개의 제 1 비아홀 도체를 연결하는 상기 가상 직선은 상기 제 1 주면의 거의 중심을 통과하도록 배열되어 있는 것이 보다 바람직하다.
또한, 본 발명의 세라믹 전자 부품에 있어서, 상기 단자 전극, 상기 제 1 비아홀 도체, 및 상기 캐치 패드 전극은 동시 소성에 의해 일체화된 것이 더욱 바람직하다.
또한, 본 발명의 세라믹 전자 부품의 제조 방법은 복수의 세라믹층을 적층해서 이루어지는 세라믹 적층체와, 상기 세라믹 적층체의 제 1 주면에 제공된 1개 이상의 단자 전극과, 상기 단자 전극과 대향시켜서 상기 세라믹 적층체의 내부에 제공된 캐치 패드 전극과, 상기 단자 전극과 상기 캐치 패드 전극을 전기적으로 접속하는 2개 이상의 제 1 비아홀 도체를 구비한 세라믹 전자 부품을 제조할 때, 상기 세라믹 적층체가 되어야 할 복수의 세라믹 그린층을 적층해서 이루어지는 미소성의 세라믹 적층체의 제 1 주면 및 제 2 주면에 상기 세라믹 그린층의 소결 온도에서는 실질적으로 소결되지 않는 구속용 세라믹 그린층을 부여해서 이루어지는 미소성의 복합 적층체를 제작하는 공정과, 상기 미소성의 복합 적층체를 상기 세라믹 그린층의 소결 온도에서 소성하는 공정과, 소결 후의 세라믹 적층체로부터 상기 구속 세라믹 그린층을 제거하는 공정을 갖는 것을 특징으로 한다.
또한, 본 발명의 세라믹 전자 부품의 제조 방법에 있어서, 상기 구속용 세라믹 그린층에 상기 세라믹 그린층의 소결 온도에서 소결되는 도체 재료로 비아홀 도체를 형성하고, 소성 후 상기 구속용 세라믹 그린층을 제거함으로써 상기 제 1 주면으로부터 기둥 형상으로 돌출된 스터드 전극을 형성하는 것이 바람직하다.
[발명의 효과]
본 발명에 의하면, 단자 전극이 고밀도화되어도 충분한 낙하 강도를 실현할 수 있는 세라믹 전자 부품 및 그 제조 방법을 제공할 수 있다.
도 1의 (a) 내지 (c)는 각각 본 발명의 세라믹 전자 부품의 일실시형태를 도 시하는 도면으로서, (a)는 그 단면도, (b)는 실장용 기판에 접합되는 측의 면을 상향시켜 도시하는 사시도, (c)는 그 요부를 도시하는 단면도이다.
도 2의 (a) 및 (b)는 각각 본 발명의 세라믹 전자 부품의 제 1 비아홀 도체의 배열 상태를 도시하는 평면도로서, (a)는 도 1에 도시된 세라믹 전자 부품을 도시하는 도면, (b)는 본 발명의 세라믹 전자 부품의 다른 실시형태를 도시하는 도면이다.
도 3의 (a) 내지 (d)는 각각 본 발명의 세라믹 전자 부품의 다른 실시형태의 제 1 단자 전극, 제 1 비아홀 도체 및 캐치 패드 전극의 관계를 나타내는 평면도이다.
도 4의 (a) 및 (b)는 각각 도 1에 도시된 세라믹 전자 부품의 제조 공정을 도시한 도면으로서, (a)는 세라믹 그린 시트와 구속용 세라믹 그린 시트의 적층 순서를 나타내는 단면도, (b)는 그린 복합 적층체를 나타내는 단면도이다.
도 5의 (a) 및 (b)는 각각 도 1에 도시된 세라믹 전자 부품의 제조 공정의 소성 전후를 나타내는 단면도이다.
도 6의 (a) 내지 (c)는 각각 본 발명의 세라믹 전자 부품의 또 다른 실시형태를 도시한 도면으로서, (a)는 그 단면도, (b)는 실장용 기판에 접합하는 측의 면을 상향시켜 도시하는 사시도, (c)는 그 요부를 나타내는 단면도이다.
도 7의 (a) 및 (b)는 각각 본 발명의 세라믹 전자 부품의 또 다른 실시형태의 요부를 나타내는 단면도이다.
도 8의 (a) 및 (b)는 각각 도 6에 도시된 세라믹 전자 부품의 제조 공정을 도시하는 도면으로서, (a)는 세라믹 그린 시트와 구속용 세라믹 그린 시트의 적층 순서를 나타내는 단면도, (b)는 그린 복합 적층체를 나타내는 단면도이다.
도 9의 (a) 및 (b)는 각각 도 6에 도시된 세라믹 전자 부품의 제조 공정의 소성 전후를 나타내는 단면도이다.
도 10은 본 발명의 세라믹 전자 부품의 또 다른 실시형태를 나타내는 단면도이다.
도 11은 실시예1의 세라믹 전자 부품의 제 1 단자 전극의 배열 상태를 설명하는 설명도이다.
도 12는 실시예8의 세라믹 전자 부품의 제 1 단자 전극 및 제 1 비아홀 도체의 배열 상태를 설명하는 설명도이다.
도 13은 실시예1O에 있어서, (a) 및 (b)는 각각 무수축공법 및 유수축공법에 의해 제작된 세라믹 전자 부품의 요부를 설명하기 위한 단면도이다.
[부호의 설명]
1O: 세라믹 전자 부품
11: 세라믹층
12: 배선 패턴
13: 제 1 단자 전극(단자 전극)
15: 캐치 패드 전극
16A 및 16B: 제 1 비아홀 도체
17, 17', 및 17": 스터드 전극
이하, 도 1 내지 도 13에 도시된 실시형태에 의거하여 본 발명을 설명한다.
[제 1 실시형태]
본 실시형태의 세라믹 전자 부품(10)은 예를 들면, 도 1의 (a) 내지 (c)에 도시된 바와 같이, 복수의 세라믹층(11A)이 적층되고 또한 제 1 주면(하면) 및 제 2 주면(상면)을 갖는 세라믹 적층체(11)와, 이 세라믹 적층체(11)의 내부에 제공된 배선 패턴(12)과, 이 배선 패턴(12)에 전기적으로 접속되고 또한 세라믹 적층체(11)의 하면에 소정 패턴으로 형성된 복수의 제 1 단자 전극(13)과, 배선 패턴(12)에 전기적으로 접속되고 또한 세라믹 적층체(11)의 상면에 소정 패턴으로 형성된 복수의 제 2 단자 전극(14)을 구비하고, 세라믹 적층체(11)의 상면에 탑재된 제 1 및 제 2 표면 실장 부품(31, 32)과 마더 보드 등의 실장용 기판(40)을 전기적으로 접속하도록 구성되어 있다. 제 1 표면 실장 부품(31)은 예를 들면, 실리콘 반도체 소자, 갈륨 비소 반도체 소자 등의 능동 소자로 이루어지고, 제 2 표면 실장 부품(32)은 예를 들면, 콘덴서, 인덕터 등의 수동 소자로 이루어져 있다.
배선 패턴(12)은, 도 1의 (a)에 도시된 바와 같이, 상하 세라믹층(11A)의 계면에 소정 패턴으로 형성된 면내 도체[이하, 「라인 도체」라 칭함](12A)와, 상하 라인 도체(12A)를 전기적으로 접속하도록 소정 세라믹층(11A)을 소정 패턴으로 관통하는 비아홀 도체(12B)로 이루어져 있다.
복수의 제 1 단자 전극(13)은, 동도의 (b)에 도시된 바와 같이, 세라믹 적층체(11)의 하면의 둘레 가장자리부를 따라 각각 소정 간격을 두어 배치되고, 세라믹 전자 부품(10)을 탑재하는 마더 보드 등의 실장용 기판(40)[동도 (c) 참조]의 상면에 형성된 복수의 단자 전극(41)과 땜납 등의 접합재(S)에 의해 전기적으로 접속되어 있다. 복수의 제 2 단자 전극(14)은 세라믹 적층체(11)의 상면에 소정 패턴으로 배치되고 세라믹 적층체(11)의 상면에 탑재되는 제 1 및 제 2 표면 실장 부품(31, 32)의 외부 단자 전극(31A)[단, 제 1 표면 실장 부품의 외부 단자는 생략]과 접합재(S)에 의해 각각 접속되어 있다.
그리고, 도 1의 (a)에 도시된 바와 같이, 세라믹 적층체(11)의 내부에는 복수의 제 1 단자 전극(13) 각각에 대향시켜서 복수의 캐치 패드 전극(15A)이 제공되고, 이들의 캐치 패드 전극(15A)은 최하층의 세라믹층(11A)을 개재해서 제 1 단자 전극(13)과 쌍을 이루어 배치되어 있다. 제 1 단자 전극(13)과 캐치 패드 전극(15A)은 최하층의 세라믹층(11A)을 상하 관통하는 2개의 제 1 비아홀 도체(16A, 16B)를 통해서 서로 전기적으로 접속되어 있다. 여기서는 2개의 제 1 비아홀 도체(16A, 16B)를 제공했을 경우에 대해서 도시되어 있지만, 3개 이상 제공해도 좋다.
제 1 단자 전극(13), 캐치 패드 전극(15A), 및 2개의 제 1 비아홀 도체(16A, 16B)는 도 1의 (a) 및 (c)에 도시된 바와 같이, 어느 도전 재료에 의해 일체화해서 형성되고, 배선 패턴(12)에 대하여 전기적으로 접속된 전극으로서 기능한다. 캐치 패드 전극(15A)은 2개의 제 1 비아홀 도체(16A, 16B)를 통해서 제 1 단자 전극(13)과 일체화됨으로써 세라믹 적층체(11)의 하면에 접합된 제 1 단자 전극(13)에 앵커(anchor) 효과를 부여하고, 제 1 단자 전극(13)을 세라믹 적층체(11)에 대하여 견고하게 접합하고 있다. 제 1 캐치 패드 전극(15A)은 앵커 효과를 높이는 의미에서도, 동도에 도시된 바와 같이, 제 1 단자 전극(13)보다 큰 면적에 제공되어 있는 것이 바람직하다. 또한, 2개의 제 1 비아홀 도체(16A, 16B)를 제공함으로써 세라믹 적층체(11)와 제 1 비아홀 도체(16A, 16B) 및 제 1 단자 전극(13)의 접합 면적(접촉 면적)을 확장할 수 있고, 나아가서는, 제 1 단자 전극(13)과 세라믹 적층체(11)의 접합 강도를 높일 수 있다. 이들 제 1 비아홀 도체(16A, 16B)의 수평 방향의 단면은 원형상이어도 다각형상이어도 좋다.
세라믹 전자 부품(10)이 탑재된 실장용 기판(40)이 낙하 등으로 충격력이 가해지면 제 1 단자 전극(13)을 통해서 실장용 기판(40)으로부터 세라믹 전자 부품(10)에 인장력, 압축력 및 전단 응력이 복합해서 작용하는 것이 고려된다. 인장력에 대해서는 캐치 패드 전극(15A) 및 제 1 비아홀 도체(16A, 16B)에 의한 앵커 효과로서 제 1 단자 전극(13)의 접합 강도를 비약적으로 높일 수 있다. 압축력에 대하여는 제 1 단자 전극(13), 제 1 비아홀 도체(16A, 16B), 및 캐치 패드 전극(15A)이 세라믹층(11A)과 비교해서 연질의 우수한 탄성을 갖는 도전 재료를 사용하므로 그 탄성 효과에 의해 충격 등을 흡수해서 완화하고, 낙하 강도를 높일 수 있다. 또한, 전단 응력에 대하여는 2개 이상의 제 1 비아홀 도체(16A, 16B)에 의해 전단 응력을 분산, 완화하고, 낙하 강도를 각별히 높일 수 있다. 이렇게 제 1 단자 전극(13)과 세라믹 적층체(11)의 접합 강도를 비약적으로 높일 수 있으므로 예를 들면, 도전성 페이스트로서 이를 구성하는 무기 성분 중 98중량%가 도전성 금속 성분이도록 한 글래스 성분을 실질적으로 함유하지 않는 도전성 금속 성분의 함유율 이 높은 것을 사용할 수도 있다. 이 결과, 땜납 습윤성에 우수하고, 도전율이 높은 전극을 형성하는 것이 가능하게 된다.
복수의 제 1 단자 전극(13)은 각각, 도 1(b)에 도시된 바와 같이, 대략 장방형으로 형성되고, 각각 동일한 방향으로 가지런히 되어 세라믹 적층체(11)의 하면의 둘레 가장자리부를 따라 일렬로 배열되어 있다. 2개의 제 1 비아홀 도체(16A, 16B)는 예를 들면, 도 2(a)에 도시된 바와 같이, 제 1 단자 전극(13)의 중심으로부터 길이 방향 외측으로 소정 간격을 두어서 제 1 단자 전극(13)에 배치되어 있다. 도 2(a)에서, 1개의 제 1 단자 전극(13)의 2개의 제 1 비아홀 도체(16A, 16B)를 직선 연결하면 옆으로 나열된 다른 제 1 비아홀 도체(16A, 16B)도 모두 실질적으로 일직선상에 놓이도록 배치되어 있다. 이에 대하여, 낙하 강도를 더욱 높이기 위해서는 인접한 제 1 단자 전극(13, 13) 각각의 2개의 제 1 비아홀 도체(16A, 16B)는 지그재그 형상으로 배열되어서 일직선상이 아닌 것이 바람직하다. 인접한 제 1 비아홀 도체(16A, 16B)를 지그재그 형상으로 배열함으로써 각 제 1 단자 전극(13)에 가해지는 인장력이나 전단 응력 등을 더 효과적으로 분산할 수 있고, 낙하시의 내충격성을 높이고, 세라믹 전자 부품(10)의 실장용 기판(40)으로부터의 탈락을 더 확실하게 방지할 수 있다. 특히, 도 2(b)에 도시된 바와 같이, 복수의 제 1 단자 전극(13) 각각의 제 1 비아홀 도체(16A, 16B)는 이들 양자를 연결하는 직선이 세라믹 적층체(11)의 대략 중심을 통과하도록 방사상으로 배열되어 있는 것이 바람직하다.
또한, 도 2(a) 및 도 2(b)에서는 2개의 제 1 비아홀 도체(16A, 16B)를 예시 하고 있지만, 제 1 단자 전극(13)의 면적에 따라, 도 3(a)에 도시된 바와 같이, 3개 이상 제공해도 된다. 특히, 3개 이상의 제 1 비아홀 도체(16A, 16B, 16C)를 각각 일직선상에 겹치지 않도록 제공함으로써 제 1 단자 전극(13)에 대한 사이드 슬립(side slip) 방지 효과나 앵커 효과 등을 향상시킬 수 있고, 세라믹 전자 부품(10)의 낙하 강도를 높일 수 있다. 또한, 도 3(b) 및 도 3(d)에 도시된 바와 같이, 캐치 패드 전극(15A)과 제 1 단자 전극(13)은 각각의 상측 또는 하측으로부터 보았을 경우에 서로 겹치지 않는 부분을 갖고 있는 것이 바람직하다. 서로 겹치지 않는 부분을 제공함으로써 앵커 효과를 더욱 높일 수 있다.
또한, 도 1(a), 도 1(c), 및 도 3(c)에 도시된 바와 같이, 캐치 패드 전극(15A)은 그 상면의 제 2 비아홀 도체(12C)를 통해서 배선 패턴(12)과 전기적으로 접속되어 있는 다른 캐치 패드 전극(15B)과도 접속되어 있다. 캐치 패드 전극(15A)과 캐치 패드 전극(15B)을 접속하고 있는 제 2 비아홀 도체(12C)는 그 중심이 제 1 비아홀 도체(16A, 16B)의 중심과 겹치지 않도록 그 중심이 각 제 1 비아홀 도체 사이에 배치되어 있다. 제 2 비아홀 도체(12C)가 제 1 비아홀 도체(16A, 16B) 사이에 배치되어 있기 때문에 제 1 단자 전극(13)으로부터의 인장력이 제 1 비아홀 도체(16A, 16B)로부터 직접 제 2 비아홀 도체(12C)에 전달되지 않고, 캐치 패드 전극(15A)에 의해 인장력을 분산시키므로 제 2 비아홀 도체(12C)와 캐치 패드 전극(15A)의 단선을 확실하게 방지할 수 있다. 또한, 소성 시에 각 비아홀 도체가 볼록하거나 오목해도 단선 또는 크랙 발생 등의 불량이 생기기 어렵다. 또한, 제 2 비아홀 도체(12C)를 도 3(d)에 도시하는 바와 같이 크게 하고, 3개의 제 1 비아홀 도체(16A, 16B, 16C)를 걸치도록 배치함으로써 더욱 캐치 패드 전극(15A)과 제 2 비아홀 도체(12C)의 접속 강도를 높일 수 있다. 또한, 캐치 패드 전극(15A)과 캐치 패드 전극(15B)은 서로 겹치지 않는 부분이 존재하는 것이 낙하 강도를 더욱 개선시키기 위해 더욱 바람직하다.
그리고, 본 실시형태의 세라믹층을 형성하는 세라믹 재료로서는 예를 들면, 저온 소결 세라믹(LTCC:Low Temperature Co-fired Ceramic) 재료를 사용할 수 있다. 저온 소결 세라믹 재료는 1050℃ 이하의 온도에서 소결 가능하며, 비저항이 작은 은이나 동 등과 동시 소성이 가능한 세라믹 재료이다. 저온 소결 세라믹 재료로서는 구체적으로, 알루미나나 산화 지르코늄, 산화 마그네슘, 또는 고토감람석 등의 세라믹 분말에 붕규산계 글래스를 혼합해서 이루어지는 글래스 복합계 LTCC 재료, ZnO-MgO-Al2O3-SiO2계의 결정화 글래스를 사용한 결정화 글래스계 LTCC 재료, BaO-Al2O3-SiO2계 세라믹 분말이나 Al2O3-CaO-SiO2-MgO-B2O3계 세라믹 분말 등을 사용한 비글래스계 LTCC 재료 등을 들 수 있다.
세라믹층(11A)의 재료로서 저온 소결 세라믹 재료를 사용함으로써 배선 재료로서 예를 들면, Ag 또는 Cu 등의 저저항에서 저융점을 가지는 금속을 사용할 수 있고, 세라믹 적층체(11)와 배선 패턴(12)[제 1 및 제 2 단자 전극, 캐치 패드 전극, 및 제 1 비아홀 도체를 포함]을 1050℃ 이하의 저온에서 동시 소성할 수 있다. 특히, Ag는 영률(= 7.32×1010Pa)이 Cu의 영률(= 1.23×1011Pa)보다 작으므로 Cu보다 압축 응력을 완화하는 효과가 크고, 낙하 강도를 높이기 위해서 Cu보다도 바람직하 게 사용할 수 있다.
또한, 세라믹 재료로서 고온 소결 세라믹(HTCC: High Temperature Co-fired Ceramic) 재료를 사용할 수도 있다. 고온 소결 세라믹 재료로서는 예를 들면, 알루미나, 질화 알루미늄, 뮬라이트, 그 밖의 재료에 글래스 등의 소결 조제를 더해 1100℃ 이상에서 소결된 것을 사용할 수 있다. 이때, 배선 패턴(12)으로서는 Mo, Pt, Pd, W, Ni 및 이들을 포함하는 합금으로부터 선택되는 금속을 사용한다.
다음, 도 4 및 도 5를 참조하면서 본 발명의 세라믹 전자 부품의 제조 방법의 일실시형태에 관하여 설명한다. 본 실시예에서는 무수축공법을 이용하여 세라믹 적층체(11)를 제작하는 경우에 관하여 설명한다. 무수축공법은 세라믹 적층체(11)의 소성 전후 평면 방향의 치수가 실질적으로 변화되지 않는 공법을 말한다.
세라믹 적층체(11)를 제작하기 위해서는 우선 저온 소결 세라믹 재료(예를 들면, Al2O3을 필러로 하고, 수식 산화물로서 알칼리토류 금속 산화물을 사용한 붕규산 글래스를 소결 조재로 포함하는 세라믹 재료)를 비닐 알코올 등의 바인더(binder) 중에 분산시켜 슬러리를 조제한 후, 이 슬러리를 닥터 브레이드(doctor blade)법 등에 의해 캐리어 필름(도시 생략)상에 도포해서 저온 소결용의 세라믹 그린 시트를 제작한다. 그 후에 세라믹 그린 시트를 소정 크기로 절단한다.
이어서, 도 4(a)에 도시된 바와 같이, 금형 또는 레이저광을 이용하여 최하층에 위치하는 세라믹 그린 시트(111A)에 소정 패턴으로 제 1 비아홀 도체용의 구멍을 복수 형성하고, 또한, 그 밖의 소정 세라믹 그린 시트(111A)에 소정 패턴으로 배선 패턴을 구성하는 비아홀 도체용의 구멍을 복수 형성한다. 그리고, 예를 들면, Ag 또는 Cu를 주성분이라고 하는 금속분, 수지, 유기 용제를 혼련해서 조제된 도전성 페이스트를 최하층 이외의 소정 세라믹 그린 시트(111A)의 비아홀 도체용 구멍 내에 충전하고 건조시켜서 비아홀 도체부(112B), 제 2 비아홀 도체부(112C)를 형성한다. 마찬가지로 해서, 최하층의 세라믹 그린 시트(111A)의 제 1 비아홀 도체용 구멍 내에 도전성 페이스트를 충전하고 건조시켜서 제 1 비아홀 도체부(116A, 116B)를 각각 형성한다.
또한, 최하층의 세라믹 그린 시트(111A)상에는 스크린 인쇄법을 이용하여 동종의 도전성 페이스트를 소정 패턴으로 인쇄하고 건조시켜서 캐치 패드 전극부(115A)를 형성하고, 최상층의 세라믹 그린 시트(111A)상에는 마찬가지로 도전성 페이스트를 소정 패턴으로 인쇄하고 건조시켜서 제 2 단자 전극부(114)를 형성한다. 이와 동일 요령으로 그 밖의 소정 세라믹 그린 시트(111)에는 라인 도체부(112A)를 형성한다.
이어서, 구속용의 세라믹 그린 시트를 제작한다. 구속용 세라믹 그린 시트는 저온 소결 세라믹 재료의 소성 온도에서는 소결하지 않는 난소결성 세라믹 분말을 주성분으로서 포함하고 있다. 난소결성 세라믹 분말로서 예를 들면, 알루미나 분말을 준비하고, 이 알루미나 분말을 유기 비이클(vehicle) 중에 알루미나 분말을 분산시켜서 슬러리를 조제하고, 이를 캐스팅법에 의해 시트 형상으로 성형함으로써, 도 4(a)에 도시된 구속용 세라믹 그린 시트(100, 100A)를 예를 들면, 2장씩 제작한다. 이 구속용 세라믹 그린 시트(100, 100A)의 소결 온도는 1500 내지 1600℃이고, 저온 소결 세라믹 분말로 이루어지는 세라믹 그린 시트(111A)의 소결 온도(1050℃ 이하)보다 각별히 높은 소결 온도를 갖기 때문에 세라믹 그린 시트(111A)의 소성 온도에서 실질적으로 소결되지 않는다. 난소결성 세라믹 분말로서는 예를 들면, 알루미나 외에, 산화 지르코늄, 산화 마그네슘 등의 세라믹 분말을 사용할 수도 있다. 구속용 세라믹 그린 시트(100, 100A)로서는 세라믹 그린 시트(111A)에 포함되는 세라믹 성분과 공통인 것을 포함하는 것이 바람직하다. 1장의 구속용 세라믹 그린 시트(100)의 상면에는, 도 4(a)에 도시된 바와 같이, 도전성 페이스트를 소정 패턴으로 인쇄해서 제 1 단자 전극부(113)를 형성한다. 한편, 구속용 세라믹 그린 시트(100, 100A)는 실질적으로 동일한 것이다.
도 4(a)에 도시된 바와 같이, 제 1 단자 전극부(113)를 상측으로 배치해서 구속용 세라믹 그린 시트(100)를 2장 적층하며, 이 위에 최하층의 세라믹 그린 시트(111A)의 비아홀 도체부(116A, 116B)와 구속용 세라믹 그린 시트(100)의 제 1 단자 전극부(113)의 위치를 맞추어 적층하며, 이 위에 라인 도체부(112A), 비아홀 도체부(112B, 112C)를 갖는 세라믹 그린 시트(111A)를 소정 순서로 적층하고, 최상층에 제 2 단자 전극부(114)를 상향으로 하여 세라믹 그린 시트(111A)를 적층한다. 이어서, 이들 위에 구속용 세라믹 그린 시트(100A)를 2장 적층한 후 적층 방향(상하 방향)으로부터 0.2 내지 1.5MPa의 압력으로 각 층을 프레스해서 압착해 이들 층을 일체화하면 도 4(b)에 도시된 그린 복합 적층체(110)를 형성할 수 있다.
도 5(a)에 도시된 그린 복합 적층체(110)를 예를 들면, 1050℃ 이하의 소정 온도(예를 들면, 870℃)에서 소성하면, 도 5(b)에 도시된 바와 같이, 복수의 세라 믹 그린 시트(111A)가 소결되어 일체화되어도 구속용 세라믹 그린 시트(100, 100A)의 기능에 의해 면방향으로는 실질적으로 수축하지 않고, 실질적으로 적층 방향(두께 방향)으로만 수축해서 고밀도의 배선 패턴(12)을 갖는 동도의 (b)에 도시된 세라믹 적층체(11)를 제작할 수 있다. 그린 세라믹 적층체(111)는 실질적으로 두께 방향으로만 수축하므로 평면 방향의 치수 정밀도를 유지하고, 평탄성도 확보할 수 있으며 세라믹 전자 부품(10)의 저배화에 기여할 수 있다. 이 소성으로 수축 억제 세라믹 그린 시트(100, 100A)는 유기 비이클이 소실되어 알루미나 분말의 집합체가 된다. 알루미나 분말의 집합체는 블라스트 처리 등에 의해 간단하게 제거할 수 있고, 알루미나 분말을 제거함으로써 세라믹 적층체(11)를 용이하게 얻을 수 있다.
배선 재료로서 Ag계 도전성 페이스트를 사용할 경우에는 그린 복합 적층체(110)를 공기 중, 850℃ 전후에서 소성하고, Cu계 도전성 페이스트를 사용할 경우에는 그린 복합 적층체(110)를 예를 들면, 질소 가스 중, 950℃ 전후에서 소성한다. 세라믹 적층체(11)를 얻은 후, 필요에 따라 세라믹 적층체(11)의 상하 양면에 표출하는 제 1, 제 2 단자 전극(13, 14)의 표면에 Ni/Sn 또는 Ni/Au 등을 습식 도금 등에 의해 막을 성막한다. 이들 일련의 공정으로 도 5(b)에 도시된 세라믹 적층체(11)를 얻는다.
이상에서 설명된 바와 같이, 본 실시형태에 의하면 복수의 세라믹층(11A)을 적층해서 이루어지는 세라믹 적층체(11)와, 세라믹 적층체(11)의 하면의 둘레 가장자리부에 배열된 복수의 제 1 단자 전극(13)과, 복수의 단자 전극(13) 각각과 대향시켜서 세라믹 적층체(11)의 내부에 제공된 복수의 캐치 패드 전극(15A)과, 복수의 제 1 단자 전극(13)과 복수의 캐치 패드 전극(15A)을 각각 전기적으로 접속하는 2개의 제 1 비아홀 도체(16A, 16B)를 구비하고 있으므로 세라믹 전자 부품(10)이 다기능화, 고기능화해서 제 1 단자 전극(13)이 고밀도화되어도 제 1 단자 전극(13)은 세라믹 적층체(11) 내의 2개의 제 1 비아홀 도체(16A, 16B) 및 캐치 패드 전극(15A)의 앵커 효과 등에 의해 세라믹 적층체(11)의 하면에 대하여 견고하게 접합되어서 높은 낙하 강도를 얻을 수 있다. 따라서, 세라믹 전자 부품(10)을 마더 보드 등의 실장용 기판(40)에 견고하게 접속할 수 있고, 낙하시 등에 세라믹 전자 부품(10)이 실장용 기판(40)으로부터 탈락하거나, 세라믹 적층체(11)와 제 1 단자 전극(13)의 경계선에 크랙이 생길 일이 없다.
또한, 본 실시형태에 의하면, 세라믹 적층체는 무수축공법에 의해 제작된 것이며, 제 1 단자 전극(13), 캐치 패드 전극(15A), 및 제 1 비아홀 도체(16A, 16B)는 Ag를 주성분으로 하는 도전 재료에 의해 형성되므로 세라믹 적층체(11)의 표면에 요철이 없이 평탄해서 제 1 단자 전극(13)과 세라믹 적층체(11)의 경계선에 집중하는 전단 응력을 완화할 수 있다. 또한, 캐치 패드 전극(15A)측으로부터 제 1 단자 전극(13)을 보았을 때 캐치 패드 전극(15A)과 제 1 단자 전극(13)은 서로 겹치지 않는 부분이 존재하고, 또한 캐치 패드 전극(15A)의 면적을 제 1 단자 전극(13)의 면적보다도 크게 했기 때문에 캐치 패드 전극(15A)에 있어서 인장력을 분산할 수 있고, 더욱 낙하 강도를 높일 수 있다.
또한, 캐치 패드 전극(15A)은 제 2 비아홀 도체(12C)를 통해서 세라믹 적층체(11)에 제공된 다른 캐치 패드 전극(15B)에 전기적으로 접속되어 있고, 제 2 비 아홀 도체(12C)는 2개의 제 1 비아홀 도체(16A, 16B) 각각의 연장선에 대하여 평행이고, 이들의 연장선 사이에 낀 영역에 배치되어 있기 때문에 제 2 비아홀 도체(12C)의 캐치 패드 전극(15A)으로부터의 단선을 확실하게 방지할 수 있다. 또한, 제 2 비아홀 도체(12C)는, 도 3(d)에 도시된 바와 같이, 2개의 제 1 비아홀 도체(16A, 16B)의 연장선상을 포함하도록 이들 양자를 걸쳐서 배치됨으로써 제 2 비아홀 도체(12C)와 캐치 패드 전극(15A)의 접속 강도를 높일 수 있다.
또한, 어느 1개의 제 1 단자 전극(13)에 있어서의 2개의 제 1 비아홀 도체(16A, 16B)를 연결하는 가상 직선은 그 이웃의 제 1 단자 전극(13)에 있어서의 2개의 제 1 비아홀 도체(16A, 16B)를 연결하는 가상 직선과 동일한 것이 되지 않게 세라믹 적층체(11)의 하면의 둘레 가장자리부에 지그재그로 배열되어 있으므로 세라믹 전자 부품(10)의 낙하시 등에 작용하는 사이드 슬립에 의한 전단 응력이 2개의 제 1 비아홀 도체(16A, 16B)에 의해 완화되어 사이드 슬립을 억제하고 낙하 강도를 높일 수 있다. 또한, 2개의 제 1 비아홀 도체(16A, 16B)를 연결하는 가상 직선은 세라믹 적층체(11)의 하면의 거의 중심을 통과하도록 배열되어 있으므로 세라믹 전자 부품(10)의 낙하시 등에 작용하는 사이드 슬립에 의한 전단 응력이 세라믹 적층체(11)의 중심부로 이동하면 사이드 슬립을 억제하고 낙하 강도를 높일 수 있다.
[제 2 실시형태]
본 실시형태의 세라믹 전자 부품(10A)은 예를 들면, 도 6(a) 내지 도 6(c)에 도시된 바와 같이, 제 1 실시형태의 제 1 단자 전극(13) 대신, 세라믹 적층체(11) 의 하면으로부터 기둥 형상으로 돌출되는 스터드 전극(17)이 복수 제공되어 있는 것 외는, 제 1 실시형태와 실질적으로 동일한 구성을 구비하고 있다. 즉, 본 발명의 세라믹 전자 부품에 있어서의 단자 전극은 본 실시예와 같은 스터드 전극이어도 좋다. 복수의 스터드 전극(17)은, 동도의 (b)에 도시된 바와 같이, 각각 세라믹 적층체(11)의 하면의 둘레 가장자리부에 소정 간격을 두어 배열되고, 동도의 (c)에 도시된 바와 같이, 땜납 등의 접합재(S)가 스터드 전극(17)의 하부면 및 전체 둘레면을 피복하고, 실장용 기판(40)의 단자 전극(41)에 대하여 보다 견고하게 접속된다. 스터드 전극(17)의 높이는 25 내지 1000㎛가 바람직하다. 한편, 제 1 실시형태와 동일 또는 상당 부분에는 동일한 부호를 부여하고, 그 설명을 생략한다.
또한, 도 6 도시된 스터드 전극(17) 대신, 도 7(a) 및 도 7(b)에 도시된 스터드 전극(17', 17")을 형성해도 좋다. 동도의 (a)에 도시된 스터드 전극(17')은 제 1 비아홀 도체(16A, 16B)에 접속된 제 1 스터드 전극부(17'A)와, 제 1 스터드 전극(17'A)보다 수평 방향의 면적이 축소된 제 2 스터드 전극부(17'B)로 형성되어 있다. 그리고, 제 1 및 제 2 스터드 전극부(17'A, 17'B)는 각각의 상하 방향의 축심을 공유하고 있다. 또한, 동도의 (b)에 도시된 스터드 전극(17")은 제 1 비아홀 도체(16A, 16B)에 접속된 제 1 스터드 전극(17"A)과, 제 1 스터드 전극(17"A)보다 큰 제 2 스터드 전극부(17"B)로 형성되고, 동도의 (a)의 경우와 스터드 전극부의 크기가 반대로 되어 있다. 이렇게 스터드 전극(17', 17")은 상하 이단 구조로 형성되어 있어도 도 6에 도시된 스터드 전극(17)과 동일한 작용 효과를 기할 수 있다.
도 6에 도시된 세라믹 전자 부품(10A)을 제작하는 경우에는, 도 8 및 도 9에 도시된 바와 같이, 스터드 전극(17)을 구속용 세라믹 그린 시트(100) 내에 형성하는 것 외는 실질적으로 제 1 실시형태와 동일한 방법으로 제작할 수 있다.
즉, 도 8(a)에 도시된 바와 같이, 제 1 실시형태와 동일 요령으로 세라믹 그린 시트(111A)를 제작한 후, 소정의 세라믹 그린 시트(111A)에 라인 도체부(112A) 및 비아홀 도체부(112B, 112C)를 형성한다. 또한, 최하층의 세라믹 그린 시트(111A)에는 제 1 비아홀 도체부(116A, 116B) 및 캐치 패드 전극부(115A)를 형성하고, 최상층의 세라믹 그린 시트(111A)에는 비아홀 도체부(112B) 및 단자 전극부(114)를 형성한다. 그리고, 2장의 구속용 세라믹 그린 시트(100)에는 금형 또는 레이저광을 이용하여 스터드 전극(17)용 구멍을 소정 패턴으로 형성한 후 이들의 구멍 내에 도전성 페이스트를 충전해서 스터드 전극부(117)를 형성한다.
그 후에, 도 8(a)에 도시된 바와 같이, 스터드 전극부(117)를 갖는 구속용 세라믹 그린 시트(100)를 2장 적층한 후, 제 1 실시형태와 동일 요령으로 소정의 세라믹 그린 시트(111A)를 순차적으로 적층하고, 또한, 그 위에 스터드 전극부를 갖지 않는 구속용 세라믹 그린 시트(100A)를 2장 적층한 후, 상하 방향으로부터 0.2 내지 1.5MPa의 압력에서 각 층을 프레스해서 압착해 이들 층을 일체화하면 도 8(b)에 도시된 그린 복합 적층체(110A)를 형성할 수 있다. 그 다음, 도 9(a)에 도시된 그린 복합 적층체(110A)를 소정 온도에서 소성하면 동도의 (b)에 도시된 세라믹 적층체(11)를 얻을 수 있다.
도 7(a) 및 도 7(b)에 도시된 스터드 전극(17', 17")을 형성하는 경우에는 구속용 세라믹 그린 시트(100)에 크기(수평 방향의 단면도의 면적)가 다른 구멍을 상하의 구속용 세라믹 그린 시트(100)에 형성함으로써 지름이 다른 부분을 갖는 이단 구조의 스터드 전극(17', 17")을 얻을 수 있다.
세라믹 전자 부품(10A)은 세라믹 적층체(11)의 하면 둘레 가장자리부에 기둥 형상의 스터드 전극(17)을 구비하고 있으므로, 도 10에 도시된 바와 같이, 세라믹 적층체(11)의 하면에서 스터드 전극(17)의 내측에 제 3 표면 실장 부품(33)을 탑재할 수 있고, 세라믹 전자 부품(10A)의 다기능화, 고기능화를 더욱 촉진할 수 있다.
본 실시형태에 의하면, 세라믹 전자 부품(10A)을 실장용 기판(40)에 대하여 더욱 견고하게 접속할 수 있는 것 외에 제 1 실시형태와 동일한 작용 효과를 기할 수 있다.
[실시예]
이하, 구체적인 실시예에 의거하여 본 발명의 세라믹 전자 부품의 각종 특성 에 관하여 설명한다.
[실시예1]
본 실시예에서는 캐치 패드 전극의 면적과 낙하 강도의 관계에 대해서 조사했다. 즉, 본 실시예에서는 캐치 패드 전극의 크기만이 다른 실시예(1-1 내지 1-3)의 3종류의 세라믹 전자 부품을 제작했다. 이때 Al2O3를 이용하여 구속용 세라믹 그린 시트를 제작하고, 저온 소결 세라믹 재료[Al2O3를 필러로 하고, 수식 산화물로서 알칼리 토류 금속 산화물을 사용한 붕규산 글래스(Ca-Al-Si-B-O계의 글래스)를 소결 조재로서 포함하는 세라믹 재료]를 이용하여 세라믹 그린 시트를 제작하고, 또 한 Ag를 주성분으로 하는 도전성 페이스트를 배선 재료로 사용해서 배선 패턴부 및 단자 전극부를 형성했다. 그리고, 세라믹 그린 시트 및 구속용 세라믹 그린 시트를 이용하여 그린 복합 적층체를 제작하고, 그린 복합 적층체를 870℃에서 소성한 후, 구속용 세라믹 그린 시트를 제거하고, 하기의 치수를 갖는 실시예(1-1 내지 1-3)의 세라믹 전자 부품을 제작했다. 실시예(1-1 내지 1-3)의 제 1 단자 전극은, 도 11에 도시된 바와 같이, 배치된 것이며 크기가 다른 3종류의 캐치 패드 전극은 제 1 단자 전극으로부터 세라믹 적층체의 내측 50㎛에 형성된 것이었다. 도전성 페이스트는 Ag가 90%, 수지나 용제 등의 유기 성분이 10%의 글래스 성분을 포함하지 않는 것을 사용했다.
[세라믹 전자 부품의 치수]
1. 세라믹 기판: 6.00㎜ × 3.50㎜ × 0.50㎜
2. 제 1 단자 전극: 0.4㎜ × 0.60㎜ × 0.010㎜
3. 제 1 비아홀 도체의 지름: 0.15㎜
제 1 단자 전극 중심으로부터 길이 방향으로의 거리: ±0.20㎜
4. 제 2 비아홀 도체의 지름: 0.20㎜
5. 캐치 패드 전극의 치수
실시예(1-1): 0.30㎜ × 0.50㎜ × 0.010㎜
실시예(1-2): 0.40㎜ × 0.60㎜ × 0.010㎜
실시예(1-3): 0.60㎜ × 0.80㎜ × 0.010㎜
또한, 비교예1로서, 실시예(1-2)에 있어서의 제 1 단자 전극의 중심에 직경 0.2㎜의 비아홀 도체를 1개 접속하고, 캐치 패드 전극을 생략한 전극 구조를 구비하고 있는 것 이외는 실시예1과 동일한 구조를 구비한 세라믹 전자 부품을 제작했다.
비교예2로서, 비아홀 도체의 강도를 높이기 위해서 저온 소결 세러막 재료에 있어서의 글래스 성분과 동일한 글래스 성분을 첨가한 도전성 페이스트를 사용한 것 외에 비교예1과 마찬가지로 세라믹 전자 부품을 제작했다. 글래스 성분을 포함하고 있으므로 Ag의 함유율이 낮고, 저항율이 10% 높아졌다.
또한, 비교예3으로서, 캐치 패드 전극과 제 1 단자 전극을 제 1 단자 전극의 중심에 배치한 1개의 비아홀 도체에 접속한 전극 구조를 구비하고 있는 것 이외는 실시예(1-2)와 동일한 구조를 구비한 세라믹 전자 부품을 제작했다.
다음으로, 실시예(1-1 내지 1-3) 및 비교예(1 내지 3)의 세라믹 전자 부품을 각각 땜납 리플로우(reflow) 처리에 의해 실장용 기판 1장당 10개씩 접합한 후, 이들의 실장용 기판을 1.2m, 1.5m, 및 1.8m의 높이로부터 낙하하는 낙하 시험을 행했다. 낙하 시험에는 각각의 높이에서 10장씩의 실장용 기판을 사용하고, 각 세라믹 전자 부품 100개씩에 대해서 낙하 시험을 행하고, 그 결과를 표 1에 나타냈다. 낙하 시험의 결과, 세라믹 적층체에 크랙이 발생하거나, 비아홀 도체 또는 비아홀 도체가 세라믹 적층체로부터 누락되거나 세라믹 전자 부품이 실장용 기판으로부터 분리된 것을 불량품으로 판단하고, 그 불량품의 개수를 표 1에 나타냈다.
[표 1]
Figure 112007089361277-pct00001
표 1에 나타내는 결과에 의하면, 제 1 단자 전극과 캐치 패드 전극을 2개의 비아홀 도체로 접속한 전극 구조의 실시예(1-1 내지 1-3)는 어느 것도 캐치 패드 전극을 갖지 않는 비교예1보다도 각별히 낙하 강도가 증가되고, 1개의 비아홀 도체로 제 1 단자 전극과 캐치 패드 전극을 접속한 비교예3과 비교해도 낙하 강도가 각별히 높았다. 또한, 실시예(1-1 내지 1-3)와 비교예2의 비교에서도 판단된 바와 같이, 제 1 단자 전극과 캐치 패드 전극을 2개의 비아홀 도체로 접속함으로써 낙하 강도가 비약적으로 증가되었다. 또한, 비교예2와 같이 제 1 단자 전극 및 비아홀 도체의 기계적 강도를 글래스 성분의 첨가에 의해 증가시켜도 실시예(1-1 내지 1-3)보다도 각별히 낙하 강도가 저하되었다.
또한, 실시예(1-1 내지 1-3)에 있어서, 캐치 패드 전극의 면적과 제 1 단자 전극의 면적이 마찬가지인 실시예(1-2)는 캐치 패드 전극의 면적이 제 1 단자 전극의 면적보다 작은 실시예(1-1)보다도 낙하 강도가 높고, 캐치 패드 전극이 제 1 단자 전극의 면적보다 큰 실시예(1-3)보다도 낙하 강도가 낮았다. 따라서, 캐치 패드 전극은 그 면적이 제 1 단자 전극보다 커질 만큼 낙하 강도가 증가되는 것이 바람 직하다.
[실시예2]
본 실시예에서는 캐치 패드 전극의 두께와 낙하 강도의 관계에 대해서 조사했다. 즉, 캐치 패드 전극을 실시예(1-2)의 캐치 패드 전극(0.40㎜ × 0.60㎜ × 0.010㎜)의 2.5배의 0.025㎜의 두께로 설정한 것 이외는 실시예(1-2)와 동일한 구조의 세라믹 전자 부품을 제작한 후, 이 세라믹 전자 부품에 대해서 실시예1과 동일한 낙하 시험을 행하고, 그 결과를 표 2에 나타냈다. 한편, 표 2에 있어서, 비교 예1은 표 1에 있어서의 비교예1와 동일한 세라믹 전자 부품이다.
[표 2]
Figure 112007089361277-pct00002
표 2에 나타내는 결과에 의하면, 본 실시예의 세라믹 전자 부품은 비교예1의 세라믹 전자 부품과 비교해서 낙하 강도가 각별히 높고, 실시예1과 동일한 결과를 얻을 수 있었다. 즉, 캐치 패드 전극의 두께가 다소 변동해도 실시예1과 동일한 낙하 강도를 얻을 수 있고, 낙하 강도에 거의 영향을 주지 않는 것을 알았다.
[실시예3]
본 실시예에서는 캐치 패드 전극의 위치 변위와 낙하 강도의 관계에 대해서 조사했다. 즉, 실시예(1-2)의 캐치 패드 전극을 길이 방향의 한쪽으로 0.10㎜ 평행 이동시킨 것 이외는 실시예(1-2)와 동일한 구조의 세라믹 전자 부품을 제작한 후, 이 세라믹 전자 부품에 대해서 실시예1과 동일한 낙하 시험을 행하고, 그 결과를 표 3에 나타냈다. 한편, 표 3에 있어서, 비교예1은 표 1에 있어서의 비교예1과 동일한 세라믹 전자 부품이다.
[표 3]
Figure 112007089361277-pct00003
표 3에 나타내는 결과에 의하면, 본 실시예의 세라믹 전자 부품은 비교예1의 세라믹 전자 부품과 비교해서 낙하 강도가 각별히 높고, 실시예1과 동일한 결과를 얻을 수 있었다. 즉, 캐치 패드 전극이 다소 좌우로 평행 이동해도 실시예1과 동일한 낙하 강도를 얻을 수 있고, 낙하 강도에 거의 영향을 주지 않는 것을 알았다.
[실시예4]
본 실시예에서는 제 1 비아홀 도체의 위치 변위와 낙하 강도의 관계에 대해서 조사했다. 즉, 실시예(1-2)의 제 1 비아홀 도체의 한쪽 방향을 길이 방향의 외측으로 0.10㎜ 평행 이동시킨 것 이외는 실시예(1-2)와 동일한 구조의 세라믹 전자 부품을 제작한 후, 이 세라믹 전자 부품에 대해서 실시예1과 동일한 낙하 시험을 행하고, 그 결과를 표 4에 나타냈다. 한편, 표 4에 있어서, 비교예1은 표 1에 있어서의 비교예1과 동일한 세라믹 전자 부품을 사용했다.
[표 4]
Figure 112007089361277-pct00004
표 4에 나타내는 결과에 의하면, 본 실시예의 세라믹 전자 부품은 비교예1의 세라믹 전자 부품과 비교해서 낙하 강도가 각별히 높고, 실시예1과 동일한 결과를 얻을 수 있었다. 제 1 비아홀 도체가 다소 좌우로 평행 이동해도 실시예1과 동일한 낙하 강도를 얻을 수 있고, 낙하 강도에 거의 영향을 주지 않는 것을 알았다.
[실시예5]
본 실시예에서는 제 1 단자 전극의 두께와 낙하 강도의 관계에 대해서 조사했다. 즉, 실시예(1-2)의 제 1 단자 전극 대신 제 1 단자 전극의 10배의 두께를 갖는 스터드 전극(0.40㎜ × 0.60㎜ × 0.10㎜)을 설치한 것 이외는 실시예(1-2)와 동일한 구조의 세라믹 전자 부품을 제작한 후, 이 세라믹 전자 부품에 대해서 실시예1과 동일한 낙하 시험을 행하고, 그 결과를 표 5에 나타냈다. 한편, 표 5에 있어서, 비교예1은 표 1에 있어서의 비교예1과 동일한 세라믹 전자 부품을 사용했다.
[표 5]
Figure 112007089361277-pct00005
표 4에 나타내는 결과에 의하면, 본 실시예의 세라믹 전자 부품은 비교예1의 세라믹 전자 부품과 비교해서 낙하 강도가 각별히 높고, 실시예(1-2)의 경우보다도 더욱 낙하 강도가 높은 결과를 얻을 수 있었다. 즉, 스터드 전극을 설치함으로써 실장용 기판과의 접합 강도가 더욱 강고해지는 것을 알았다.
[실시예6]
본 실시예에서는 캐치 패드 전극과 제 1 비아홀 도체를 개별적으로 접속했을 경우와 낙하 강도의 관계에 대해서 조사했다. 즉, 실시예(1-2)의 캐치 패드 전극 대신 캐치 패드 전극(0.40㎜ × 0.20㎜ × 0.010㎜)을 2장 마련하며, 2장의 캐치 패드 전극을 각각 제 1 비아홀 도체를 거쳐서 제 1 단자 전극과 개별적으로 접속하고, 한쪽 방향의 캐치 패드 전극에만 배선 패턴의 제 2 비아홀 도체를 접속한 것 이외는 실시예(1-2)와 동일한 구조의 세라믹 전자 부품을 제작한 후, 이 세라믹 전자 부품에 대해서 실시예1과 동일한 낙하 시험을 행하고, 그 결과를 표 6에 나타냈다. 한편, 표 6에 있어서, 비교예1은 표 1에 있어서의 비교예1과 동일한 세라믹 전자 부품을 사용했다.
[표 6]
Figure 112007089361277-pct00006
표 6에 나타내는 결과에 의하면, 본 실시예의 세라믹 전자 부품은 비교예1의 세라믹 전자 부품과 비교해서 낙하 강도가 각별히 높지만, 실시예1의 어느 경우보다도 낙하 강도가 저하했다. 즉, 캐치 패드 전극과 제 1 단자 전극을 2개 이상의 제 1 비아홀 도체로 접속할 경우에는 캐치 패드 전극을 제 1 비아홀 도체의 개수에 맞춰서 분할하지 않는 방법이 좋다.
[실시예7]
본 실시예에서는 제 1 비아홀 도체의 배열 형태와 낙하 강도의 관계에 대해서 조사했다. 즉, 실시예(1-2)의 제 1 비아홀 도체의 배열 형태를 도 2(a)로부터 동도의 (b)에 도시하는 바와 같이 변경하였다. 즉, 본 실시예에 있어서의 제 1 비아홀 도체는 세라믹 적층체의 중심을 기준으로 하여 대략 방사상으로 배열되어 있는 것 이외는 실시예(1-2)와 동일한 구조의 세라믹 전자 부품을 제작한 후, 이 세라믹 전자 부품에 대해서 실시예1로 동일한 낙하 시험을 행하고, 그 결과를 표 7에 나타냈다. 한편, 표 7에 있어서, 비교예1은 표 1에 있어서의 비교예1과 동일한 세라믹 전자 부품을 사용했다.
[표 7]
Figure 112007089361277-pct00007
표 7에 나타내는 결과에 의하면, 본 실시예의 세라믹 전자 부품은 비교예1의 세라믹 전자 부품과 비교해서 낙하 강도가 각별히 높고, 실시예(1-2)의 경우보다도 낙하 강도가 증가되었다. 즉, 비아홀 도체를 세라믹 적층체의 중심으로부터 방사상으로 배열함으로써 인장력이나 전단 응력 등을 더 효과적으로 완화하고, 인장력이나 사이드 슬립에 대한 강도가 증가되는 것을 알았다.
[실시예8]
본 실시예에서는 제 1 비아홀 도체의 제 1 단자 전극에 대한 면적비(=제 1 비아홀 전극의 단면적/제 1 단자 전극의 면적)와 낙하 강도의 관계에 대해서 조사했다. 즉, 도 12에 나타낸 바와 같이, 5.9㎜ × 9.5㎜사이즈의 세라믹 적층체를 제작하고, 그 가장자리부에 1.OO㎜ × 1.OO㎜ × O.O1O㎜사이즈의 제 1 전자 전극을 설치하며 제 1 단자 전극과 동일한 크기의 캐치 패드 전극을 설치하며, 제 1 단자 전극과 캐치 패드 전극을 직경 0.10㎜의 비아홀 도체 2개로 접속하고, 그 외는 실시예1과 동일한 구조의 세라믹 전자 부품을 제작했다. 그리고, 이 세라믹 전자 부품에 대해서 실시예1과 동일한 낙하 시험을 행하고, 그 결과를 표 8에 나타냈다.
또한, 비교예4로서, 본 실시예와 동일한 제 1 단자 전극을 설치하고, 그 중심부에 직경 0.20㎜의 비아홀 도체를 접속하여 세라믹 전자 부품을 제작했다. 비교 예4의 세라믹 전자 부품은 캐치 패드 전극이 설치되어 있지 않다. 이 세라믹 전자 부품에 대해서 실시예1과 동일한 낙하 시험을 행하고, 그 결과를 표 8에 나타냈다.
[표 8]
Figure 112007089361277-pct00008
표 8에 나타내는 결과에 의하면, 본 실시예에 있어서의 제 1 비아홀 도체와 제 1 단자 전극의 면적비(≠0.016)가 0.016이상이면 낙하 강도가 증가되므로 그 면적비는 0.016이상이 바람직하다.
[실시예9]
본 실시예에서는 제 1 단자 전극의 면적과 낙하 강도의 관계에 대해서 조사 했다. 즉, 실시예8의 제 1 단자 전극(1.00㎜ × 1.00㎜ × 0.010㎜) 및 이와 동일한 크기의 캐치 패드 전극 대신 1.50㎜ × 1.50㎜ × 0.010㎜의 제 1 단자 전극 및 이와 동일한 크기의 캐치 패드 전극을 설치하고, 직경 0.20㎜의 비아홀 도체 2개로 접속한 것 이외는 실시예8과 동일한 전극 구조의 세라믹 전자 부품을 제작했다. 그리고, 이 세라믹 전자 부품에 대해서 실시예1과 동일한 낙하 시험을 행하고, 그 결과를 표 9에 나타냈다.
또한, 비교예5로서, 본 실시예와 동일한 제 1 단자 전극을 설치한 것 이외는 비교예4와 동일한 전극 구조를 구비한 세라믹 전자 부품을 제작했다. 이 세라믹 전자 부품에 대해서 실시예1과 동일한 낙하 시험을 행하고, 그 결과를 표 9에 나타냈다.
[표 9]
Figure 112007089361277-pct00009
표 9에 나타내는 결과에 의하면, 제 1 단자 전극의 면적이 1.OO㎟ 이상이면 단자 전극으로서의 면적이 지나치게 커서 제 1 단자 전극과 캐치 패드 전극을 2개의 비아홀 도체로 접속하는 것에 의한 낙하 강도의 개선 효과가 저하되는 경향에 있는 것을 알았다. 즉, 제 1 단자 전극의 면적은 각각 1.OO㎟ 이하가 바람직하다.
[실시예10 내지 실시예12]
본 실시예에서는 무수축공법과 낙하 강도의 관계 및 배선 재료와 낙하 강도의 관계에 대해서 조사했다. 즉, 본 실시예에서는 실시예(1-2)와 동일한 세라믹 전 자 부품을 제작하고, 실시예1과 동일한 낙하 시험을 행하고, 그 결과를 표 10에 나타냈다.
또한, 실시예11로서, 구속용 세라믹 그린 시트를 사용하지 않는 일반적인 소성 방법(유수축공법)으로 실시예(1-2)와 동일한 구조의 세라믹 전자 부품을 제작했다. 또한, 실시예12로서, 배선 재료로서 Cu를 주성분으로 하는 도전성 페이스트를 이용하여 무수축공법으로는 실시예(1-2)와 동일한 전극 구조의 세라믹 전자 부품을 제작했다. 실시예12의 무수축공법으로는 실시예1과 동일한 세라믹 그린 시트 및 구속용 세라믹 그린 시트를 제작했다. 그리고, 구속용 세라믹 그린 시트 상에 소정의 세라믹 그린 시트를 순차적으로 적층하고, 그 위에 구속용 세라믹 그린 시트 및 최상층의 세라믹 그린 시트를 적층한 후, 이 복합 적층체를 870℃에서 소성해서 실시예(1-2)와 동일한 구조의 세라믹 전자 부품을 제작했다. 이 경우에는 복합 적층체의 소성시에 최상층의 세라믹 그린 시트의 글래스 성분이 그 하층의 구속용 세라믹 그린 시트 내에 유동 고착화하여 구속용 세라믹 그린 시트를 소결시켜, 수축을 억제하고, 최하층의 구속용 세라믹 그린 시트로 수축을 억제했다. 소성후, 최하층의 AlO를 제거했다. 실시예11 및 실시예12의 세라믹 전자 부품에 대해서 실시예1과 동일한 낙하 시험을 행하고, 그 결과를 표 10에 나타냈다.
실시예10 및 실시예12에서는 도 13(a)에 도시하는 바와 같이, 평탄한 세라믹 전자 부품을 얻을 수 있지만, 유수축공법으로 제작한 실시예11에서는 동도의 (b)에 도시된 바와 같이, 단자 전극(13') 및 세라믹 적층체(11')의 표면에 요철이 있는 세라믹 전자 부품을 얻을 수 있다.
[표 10]
Figure 112007089361277-pct00010
표 1O에 나타내는 결과에 의하면, 유수축공법으로 작성된 실시예11의 세라믹 전자 부품의 경우에는 표면에 요철이 있으므로 전단력에의 내구성이 작고, 낙하 강도가 조금 뒤떨어지는 것을 알았다. 또한, Cu를 배선 재료로 하는 실시예12의 경우에는 유수축공법과 비교하면 낙하 강도의 개선에 효과를 인정받지만, 신장 탄성률이 높은 Cu를 배선 재료로 사용하면 압축 응력을 완화하는 효과가 작고, 낙하 강도를 높이는 데 한계가 있는 것을 알았다.
한편, 본 발명은 상기 각 실시예에 하등 제한되는 것은 아니다.
본 발명은 휴대 단말 등에 탑재되는 세라믹 전자 부품으로서 적합하게 이용할 수 있다.

Claims (11)

  1. 복수의 세라믹층을 적층해서 이루어지는 세라믹 적층체;
    상기 세라믹 적층체의 제 1 주면에 제공된 복수의 단자 전극;
    상기 단자 전극과 대향시켜서 상기 세라믹 적층체의 내부에 제공된 캐치 패드 전극; 및
    상기 단자 전극과 상기 캐치 패드 전극을 전기적으로 접속하는 2개 이상의 제 1 비아홀 도체를 구비하고;
    상기 복수의 단자 전극에 있어서의 상기 각 제 1 비아홀 도체는 어느 하나의 단자 전극에 있어서의 2개의 제 1 비아홀 도체를 연결하는 가상 직선이 그 이웃의 단자 전극에 있어서의 2개의 제 1 비아홀 도체를 연결하는 가상 직선과 동일 직선이 되지 않도록 배치되어 있는 것을 특징으로 하는 세라믹 전자 부품.
  2. 제 1 항에 있어서,
    상기 단자 전극은 상기 세라믹 적층체의 제 1 주면의 둘레 가장자리부에 복수 배열되어 있고, 상기 각 단자 전극 각각과 대향하도록 복수의 상기 캐치 패드 전극이 제공되어 있는 것을 특징으로 하는 세라믹 전자 부품.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 세라믹 적층체는 무수축공법에 의해 제작된 것이며, 상기 단자 전극, 상기 캐치 패드 전극, 및 상기 제 1 비아홀 도체는 Ag을 주성분으로 하는 도전 재료에 의해 형성되어 있는 것을 특징으로 하는 세라믹 전자 부품.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 캐치 패드 전극측에서 상기 단자 전극을 보았을 때 상기 캐치 패드 전극과 상기 단자 전극은 서로 겹치지 않는 부분을 갖는 것을 특징으로 하는 세라믹 전자 부품.
  5. 제 4 항에 있어서,
    상기 캐치 패드 전극의 면적은 상기 단자 전극의 면적보다도 큰 것을 특징으로 하는 세라믹 전자 부품.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 단자 전극은 상기 제 1 주면으로부터 기둥 형상으로 돌출된 스터드 전극인 것을 특징으로 하는 세라믹 전자 부품.
  7. 삭제
  8. 제 1 항에 있어서,
    상기 2개의 제 1 비아홀 도체를 연결하는 상기 가상 직선은 상기 제 1 주면의 거의 중심을 통과하도록 배열되어 있는 것을 특징으로 하는 세라믹 전자 부품.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 단자 전극, 상기 제 1 비아홀 도체, 및 상기 캐치 패드 전극은 동시 소성에 의해 일체화된 것을 특징으로 하는 세라믹 전자 부품.
  10. 복수의 세라믹층을 적층해서 이루어지는 세라믹 적층체;
    상기 세라믹 적층체의 제 1 주면에 제공된 복수의 단자 전극;
    상기 단자 전극과 대향시켜서 상기 세라믹 적층체의 내부에 제공된 캐치 패드 전극; 및
    상기 단자 전극과 상기 캐치 패드 전극을 전기적으로 접속하는 2개 이상의 제 1 비아홀 도체를 구비하고;
    상기 복수의 단자 전극에 있어서의 상기 각 제 1 비아홀 도체는 어느 하나의 단자 전극에 있어서의 2개의 제 1 비아홀 도체를 연결하는 가상 직선이 그 이웃의 단자 전극에 있어서의 2개의 제 1 비아홀 도체를 연결하는 가상 직선과 동일 직선이 되지 않도록 배치되어 있는 것을 특징으로 하는 세라믹 전자 부품을 제조할 때:
    상기 세라믹 적층체가 되어야 할 복수의 세라믹 그린층을 적층해서 이루어지는 미소성의 세라믹 적층체의 제 1 주면 및 제 2 주면에 상기 세라믹 그린층의 소결 온도에서는 실질적으로 소결되지 않는 구속용 세라믹 그린층을 부여해서 이루어지는 미소성의 복합 적층체를 제작하는 공정;
    상기 미소성의 복합 적층체를 상기 세라믹 그린층의 소결 온도에서 소성하는 공정; 및
    소결 후의 세라믹 적층체로부터 상기 구속 세라믹 그린층을 제거하는 공정을 갖는 것을 특징으로 하는 세라믹 전자 부품의 제조 방법.
  11. 제 10 항에 있어서,
    상기 구속용 세라믹 그린층에 상기 세라믹 그린층의 소결 온도에서 소결되는 도체 재료로 비아홀 도체를 형성해 두고, 소성 후, 상기 구속용 세라믹 그린층을 제거함으로써 상기 제 1 주면으로부터 기둥 형상으로 돌출된 스터드 전극을 형성하는 것을 특징으로 하는 세라믹 전자 부품의 제조 방법.
KR1020077029070A 2005-08-29 2006-06-13 세라믹 전자 부품 및 그 제조 방법 KR100905423B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005248254 2005-08-29
JPJP-P-2005-00248254 2005-08-29

Publications (2)

Publication Number Publication Date
KR20080014032A KR20080014032A (ko) 2008-02-13
KR100905423B1 true KR100905423B1 (ko) 2009-07-02

Family

ID=37808558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077029070A KR100905423B1 (ko) 2005-08-29 2006-06-13 세라믹 전자 부품 및 그 제조 방법

Country Status (6)

Country Link
US (1) US8217279B2 (ko)
EP (1) EP1921904B1 (ko)
JP (1) JP3982563B2 (ko)
KR (1) KR100905423B1 (ko)
CN (1) CN101213891B (ko)
WO (1) WO2007026455A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101161971B1 (ko) * 2010-07-21 2012-07-04 삼성전기주식회사 다층 회로 기판 및 다층 회로 기판의 제조 방법
JP5686225B2 (ja) * 2012-07-31 2015-03-18 株式会社村田製作所 積層基板
JP2014067891A (ja) * 2012-09-26 2014-04-17 Kyocera Corp 配線基板
JP6111681B2 (ja) * 2013-01-18 2017-04-12 Tdk株式会社 積層コイル部品
JP6105517B2 (ja) * 2013-09-30 2017-03-29 京セラ株式会社 配線基板
KR20150053592A (ko) 2013-11-08 2015-05-18 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
WO2016052284A1 (ja) * 2014-09-30 2016-04-07 株式会社村田製作所 多層基板
US9236185B1 (en) * 2014-11-03 2016-01-12 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US10062838B2 (en) * 2015-03-31 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Co-fired passive integrated circuit devices
JP6417056B2 (ja) * 2016-01-22 2018-10-31 京セラ株式会社 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール
JP6696567B2 (ja) * 2016-05-16 2020-05-20 株式会社村田製作所 セラミック電子部品
US10178764B2 (en) 2017-06-05 2019-01-08 Waymo Llc PCB optical isolation by nonuniform catch pad stack
JP6943710B2 (ja) * 2017-09-27 2021-10-06 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール
CN108966491B (zh) * 2017-12-29 2019-07-16 深圳硅基仿生科技有限公司 气密馈通的陶瓷基板及其制造方法
CN111655143A (zh) * 2018-01-31 2020-09-11 京瓷株式会社 陶瓷引导件、陶瓷引导件装置以及陶瓷引导件模块
US10971401B2 (en) * 2018-10-16 2021-04-06 Cerebras Systems Inc. Systems and methods for precision fabrication of an orifice within an integrated circuit
US11145530B2 (en) 2019-11-08 2021-10-12 Cerebras Systems Inc. System and method for alignment of an integrated circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356527A (ja) * 2003-05-30 2004-12-16 Mitsumi Electric Co Ltd 回路基板及びそれを用いた電子装置並びにその製造方法
JP2005183890A (ja) * 2003-12-24 2005-07-07 Taiyo Yuden Co Ltd 積層基板、複数種類の積層基板の設計方法、及び同時焼結積層基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02158194A (ja) 1988-12-09 1990-06-18 Fujitsu Ltd 多層セラミック回路基板
JPH03225897A (ja) 1990-01-30 1991-10-04 Fujitsu Ltd パッドの形成方法
US5408053A (en) * 1993-11-30 1995-04-18 Hughes Aircraft Company Layered planar transmission lines
US5468995A (en) * 1994-07-05 1995-11-21 Motorola, Inc. Semiconductor device having compliant columnar electrical connections
US6542352B1 (en) * 1997-12-09 2003-04-01 Daniel Devoe Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely spaced interior conductive planes reliably connecting to positionally tolerant exterior pads through multiple redundant vias
JP3528037B2 (ja) * 1998-12-24 2004-05-17 株式会社村田製作所 ガラスセラミック基板の製造方法
US6762369B2 (en) * 2001-10-29 2004-07-13 Matsushita Electric Industrial Co., Ltd. Multilayer ceramic substrate and method for manufacturing the same
US6661639B1 (en) * 2002-07-02 2003-12-09 Presidio Components, Inc. Single layer capacitor
US6861588B2 (en) * 2002-07-16 2005-03-01 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method of producing the same
JP4170137B2 (ja) * 2003-04-24 2008-10-22 新光電気工業株式会社 配線基板及び電子部品実装構造
US6885539B1 (en) * 2003-12-02 2005-04-26 Presidio Components, Inc. Single layer capacitor
US7035080B1 (en) * 2004-11-22 2006-04-25 Lambert Devoe Combined multilayer and single-layer capacitor for wirebonding

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356527A (ja) * 2003-05-30 2004-12-16 Mitsumi Electric Co Ltd 回路基板及びそれを用いた電子装置並びにその製造方法
JP2005183890A (ja) * 2003-12-24 2005-07-07 Taiyo Yuden Co Ltd 積層基板、複数種類の積層基板の設計方法、及び同時焼結積層基板

Also Published As

Publication number Publication date
EP1921904A1 (en) 2008-05-14
US20080164053A1 (en) 2008-07-10
JPWO2007026455A1 (ja) 2009-03-26
CN101213891B (zh) 2011-03-30
US8217279B2 (en) 2012-07-10
CN101213891A (zh) 2008-07-02
EP1921904A4 (en) 2009-09-23
KR20080014032A (ko) 2008-02-13
WO2007026455A1 (ja) 2007-03-08
EP1921904B1 (en) 2013-06-12
JP3982563B2 (ja) 2007-09-26

Similar Documents

Publication Publication Date Title
KR100905423B1 (ko) 세라믹 전자 부품 및 그 제조 방법
JP4254860B2 (ja) チップ型電子部品を内蔵した多層基板及びその製造方法
KR100451949B1 (ko) 다층 세라믹 기판의 제조 방법
KR100890231B1 (ko) 다층 세라믹 기판의 제조 방법
JPWO2006046554A1 (ja) セラミック多層基板及びその製造方法
JP4826356B2 (ja) セラミック基板の製造方法
JP4277275B2 (ja) セラミック積層基板および高周波電子部品
EP2129201B1 (en) Multilayer wiring substrate
JP4497247B2 (ja) 積層型セラミック電子部品の製造方法
JP4581903B2 (ja) セラミック電子部品の製造方法
JP4565383B2 (ja) キャビティを備えた多層セラミック基板およびその製造方法
JP6819603B2 (ja) 多層セラミック基板およびその製造方法
JP2007067364A (ja) チップ型電子部品を搭載したセラミック基板及びその製造方法
JP4826348B2 (ja) 突起状電極付き多層セラミック電子部品の製造方法
KR100882101B1 (ko) 무수축 세라믹 기판의 제조방법
JP4038616B2 (ja) 多層セラミック基板の製造方法
JP4089356B2 (ja) 多層セラミック基板の製造方法
CN114664566B (zh) 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
JP4569265B2 (ja) セラミック多層基板及びその製造方法
JP4645962B2 (ja) 多層セラミック基板
JP2006032442A (ja) 多層基板及びその製造方法
KR100887112B1 (ko) 무수축 세라믹 기판의 제조방법 및 이에 의해 제조된 다층세라믹 기판
JP2004342683A (ja) 多層セラミック基板の製造方法
KR100818461B1 (ko) 다층 세라믹 기판 및 그 제조 방법
JP2008004642A (ja) 多層セラミック基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150529

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160621

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee