CN101213891B - 陶瓷电子元器件及其制造方法 - Google Patents

陶瓷电子元器件及其制造方法 Download PDF

Info

Publication number
CN101213891B
CN101213891B CN2006800242856A CN200680024285A CN101213891B CN 101213891 B CN101213891 B CN 101213891B CN 2006800242856 A CN2006800242856 A CN 2006800242856A CN 200680024285 A CN200680024285 A CN 200680024285A CN 101213891 B CN101213891 B CN 101213891B
Authority
CN
China
Prior art keywords
ceramic
electronic component
electrode
path hole
terminal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800242856A
Other languages
English (en)
Other versions
CN101213891A (zh
Inventor
松原大悟
近川修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN101213891A publication Critical patent/CN101213891A/zh
Application granted granted Critical
Publication of CN101213891B publication Critical patent/CN101213891B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Capacitors (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

提供一种即使端子电极高密度化也能够实现足够大的落下强度的陶瓷电子元器件。本发明的陶瓷电子元器件(10)具有：层叠多个陶瓷层(11A)而构成的陶瓷层叠体(11)；排列在陶瓷层叠体(11)的下面的周边部分上的多个第1端子电极(13)；分别与多个第1端子电极(13)对向并且设置在陶瓷层叠体(11)的内部的多个锁止焊盘电极(15A)；以及分别电连接各第1端子电极(13)与各锁止焊盘电极(15A)的至少2个第1通路孔导体(16A)、(16B)。

Description

陶瓷电子元器件及其制造方法
技术领域
本发明涉及一种陶瓷电子元器件及其制造方法，更详细地说，涉及一种具有用于与母板连接的端子电极的陶瓷电子元器件，特别涉及一种具有高密度配置的端子电极、且能够提高端子电极与陶瓷基体的接合强度的陶瓷电子元器件及其制造方法。
背景技术
以改善陶瓷基体与端子电极的接合强度为目的的技术有很多。例如，在专利文献1中揭示了一种技术，该技术对连接盘(端子电极)形成多个虚通路孔，从而提高连接盘与陶瓷基板的接合强度。另外，在专利文献2中揭示了一种技术，该技术通过在与通路孔导体不同的位置上形成焊盘(端子电极)，从而抑制由于通路孔导体的隆起而引起的焊盘的剥离，提高焊盘与陶瓷基板的接合强度。
专利文献1：日本专利特开平2-158194号公报
专利文献2：日本专利特开平3-225897号公报
但是，在专利文献1中所记载的技术中，因为虽然虚通路孔的一端与连接盘连接，但是另一端没有与任何地方连接，所以不能充分地改善它的接合强度。另外，在专利文献2中所记载的技术中，因为对于焊盘的位置有限制，所以很难高密度地配置端子电极。最近，特别是在安装于便携终端的陶瓷电子元器件中，随着向多功能化、高性能化发展，端子电极具有越来越高密度化的倾向，同时另一方面，特别是关于落下强度的提高的要求也变得越来越严格，但是针对这样的倾向，利用专利文献1、2的技术得到的对于端子电极与陶瓷基体的接合强度的提高是有限的。
本发明是为了解决上述问题而设计的，目的在于提供一种即使端子电极高密度化、也能够实现足够的落下强度的陶瓷电子元器件及其制造方法。
发明内容
本发明的陶瓷电子元器件，其特征在于，具有：层叠多个陶瓷层而构成的陶瓷层叠体；设置在上述陶瓷层叠体的第1主面上的至少一个端子电极；与上述端子电极对向且设置在上述陶瓷层叠体内部的锁止焊盘电极；以及电连接上述端子电极与上述锁止焊盘电极的至少2个第1通路孔导体。
另外，在本发明的陶瓷电子元器件中，最好在上述陶瓷层叠体的第1主面的周边部上排列多个上述端子电极，并且设置多个上述锁止焊盘电极，以使其分别与上述各端子电极对向。
另外，在本发明的陶瓷电子元器件中，最好上述陶瓷层叠体是利用无收缩工艺所制成的部分，上述端子电极、上述锁止焊盘电极及上述第1通路孔导体是利用以Ag为主要成分的导电材料形成的。
另外，在本发明的陶瓷电子元器件中，最好当从上述锁止焊盘电极侧观察上述端子电极时，上述锁止焊盘电极与上述端子电极具有互相不重叠的部分。
另外，在本发明的陶瓷电子元器件中，最好上述锁止焊盘电极的面积大于上述端子电极的面积。
另外，在本发明的陶瓷电子元器件中，最好上述端子电极是从上述第1主面呈柱状突出的柱式电极。
另外，在本发明的陶瓷电子元器件中，最好配置上述多个端子电极上的上述各第1通路孔导体，从而使得连接某一个端子电极上的2个第1通路孔导体的虚拟直线、与连接其相邻的端子电极上的2个第1通路孔导体的虚拟直线不是同一条直线。
另外，在本发明的陶瓷电子元器件中，最好排列连接上述2个第1通路孔导体的上述虚拟直线，从而使其通过上述第1主面的大致中心。
另外，在本发明的陶瓷电子元器件中，最好上述端子电极、上述第1通路孔导体及上述锁止焊盘电极是通过同时烧成而形成一体化的部分。
另外，本发明的陶瓷电子元器件的制造方法，其特征在于，陶瓷电子元器件具有：层叠多个陶瓷层而构成的陶瓷层叠体；设置在上述陶瓷层叠体的第1主面上的至少一个端子电极；与上述端子电极对向且设置在上述陶瓷层叠体内部的锁止焊盘电极；以及电连接上述端子电极与上述锁止焊盘电极的至少2个第1通路孔导体，当制造该陶瓷电子元器件时，具有：在为了构成上述陶瓷层叠体而层叠多个陶瓷生片层所构成的未烧成的陶瓷层叠体的第1主面及第2主面上、附加实际上在上述陶瓷生片层的烧结温度下不烧结的约束用陶瓷生片层而构成未烧成的复合层叠体的工序；在上述陶瓷生片层的烧结温度下烧成上述未烧成的复合层叠体的工序；以及从烧结后的陶瓷层叠体除去上述约束用陶瓷生片层的工序。
另外，在本发明的陶瓷电子元器件的制造方法中，最好在上述约束用陶瓷生片层上，预先用在上述陶瓷生片层的烧结温度下烧结的导体材料来形成通路孔导体，在烧成以后，除去上述约束用陶瓷生片层，从而形成从上述第1主面呈柱状突出的柱式电极。
如果采用本发明，则能够提供一种陶瓷电子元器件及其制造方法，该陶瓷电子元器件即使端子电极高密度化，也能够实现足够的落下强度。
附图说明
图1(a)～(c)是分别表示本发明的陶瓷电子元器件的一个实施形态的图，(a)是它的剖面图，(b)是将与安装用基板接合一侧的面向上后所表示的立体图，(c)是表示它主要部分的剖面图。
图2(a)、(b)是分别表示本发明的陶瓷电子元器件的第1通路孔导体的排列状态的俯视图，(a)是表示图1所示的陶瓷电子元器件的图，(b)是表示本发明的陶瓷电子元器件的其它实施形态的图。
图3(a)～(d)是分别表示本发明的陶瓷电子元器件的其它实施形态的第1端子电极、第1通路孔导体及锁止焊盘电极的关系的俯视图。
图4(a)、(b)是分别表示图1所示的陶瓷电子元器件的制造工序的图，(a)是表示陶瓷生片与约束用陶瓷生片的层叠顺序的剖面图，(b)是表示半成品的复合层叠体的剖面图。
图5(a)、(b)是分别表示图1所示的陶瓷电子元器件的制造工序的烧成前后的剖面图。
图6(a)～(c)是分别表示本发明的陶瓷电子元器件的另一个实施形态的图，(a)是它的剖面图，(b)是将与安装用基板接合一侧的面向上后所表示的立体图，(c)是表示它主要部分的剖面图。
图7(a)、(b)是分别表示本发明的陶瓷电子元器件的另一个实施形态的主要部分的剖面图。
图8(a)、(b)是分别表示图6所示的陶瓷电子元器件的制造工序的图，(a)是表示陶瓷生片与约束用陶瓷生片的层叠顺序的剖面图，(b)是表示半成品的复合层叠体的剖面图。
图9(a)、(b)是分别表示图6所示的陶瓷电子元器件的制造工序的烧成前后的剖面图。
图10是表示本发明的陶瓷电子元器件的再一个实施形态的剖面图。
图11是实施例1的陶瓷电子元器件的第1端子电极的排列状态的说明图。
图12是实施例8的陶瓷电子元器件的第1端子电极及第1通路孔导体的排列状态的说明图。
图13(a)、(b)是在实施例10中分别用于说明利用无收缩工艺及收缩工艺制作得到的陶瓷电子元器件的主要部分的剖面图。
标号说明
10陶瓷电子元器件
11陶瓷层
12布线图案
13第1端子电极(端子电极)
15锁止焊盘电极
16A、16B第1通路孔导体
17、17′、17″柱式电极
具体实施方式
下面，根据图1～图13中所示的实施形态来说明本发明。
第1实施形态
本实施形态的陶瓷电子元器件10如图1(a)～(c)所示那样构成，它包括：层叠多个陶瓷层11A且具有第1主面(下面)及第2主面(上面)的陶瓷层叠体11；设置在该陶瓷层叠体11内部的布线图案12；与该布线图案12电连接且用规定图案形成在陶瓷层叠体11的下面的多个第1端子电极13；以及与布线图案12电连接且用规定图案形成在陶瓷层叠体11的上面的多个第2端子电极14，将安装在陶瓷层叠体11的上面的第1、第2表面安装元器件31、32与母板等的安装用基板40电连接。第1表面安装元器件31由例如硅半导体元件、砷化镓半导体元件等有源元件构成，第2表面安装元器件32由例如电容器、电感器等无源元件构成。
布线图案12如图1(a)所示，包括：用规定图案形成在上下陶瓷层11A的界面上的面内导体(下面，称为[线导体])12A；以及用规定的图案穿通规定的陶瓷层11A以使得上下线导体12A电连接的通路孔导体12B。
多个第1端子电极13如图1(b)所示，是沿着陶瓷层叠体11的下面的周边部分且分别空开规定间隔而配置成的，它通过焊锡等接合材料S与形成在安装陶瓷电子元器件10的母板等的安装用基板40(参照图1(c))的上而的多个端子电极41电连接。多个第2端子电极14是用规定图案在陶瓷层叠体11的上面配置而成的，它通过接合材料S分别与安装在陶瓷层叠体11的上面的第1、第2表面安装元器件31、32的外部端子电极31A(但是，第1表面安装元器件的外部端子省略)连接。
然后，如图1(a)所示，在陶瓷层叠体11的内部，与多个第1端子电极13分别对向地设置多个锁止焊盘电极15A，这些锁止焊盘电极15A夹住最下层的陶瓷层11A，与第1端子电极13构成一对进行配置。第1端子电极13与锁止焊盘电极15A通过上下穿通最下层的陶瓷层11A的2个第1通路孔导体16A、16B而相互电连接。这里，虽然表示设置2个第1通路孔导体16A、16B的情况，但是也可以设置3个以上。
第1端子电极13、锁止焊盘电极15A及2个第1通路孔导体16A、16B，如图1(a)、(c)所示，它们全部利用导体材料形成一体化，起到作为对布线图案12进行电连接的电极的功能。因为锁止焊盘电极15A通过2个第1通路孔导体16A、16B与第1端子电极13形成一体化，所以对与陶瓷层叠体11的下面接合的第1端子电极13给予固定的效果，使第1端子电极13与陶瓷层叠体11牢固地接合。第1锁止焊盘电极15A即使在提高固定效果的意义上来说，如图1所示，最好形成比第1端子电极13大的面积。另外，通过设置2个第1通路孔导体16A、16B，能够扩展陶瓷层叠体11与第1通路孔导体16A、16B及第1端子电极13的接合面积(接触面积)，进而能够提高第1端子电极13与陶瓷层叠体11的接合强度。这些第1通路孔导体16A、16B的水平方向剖面可以是圆形，也可以是多边形。
如果安装了陶瓷电子元器件10的安装用基板40因落下等而受到冲击力，则可以认为通过第1端子电极13从安装用基板40向陶瓷电子元器件10作用拉伸力、压缩力及剪切应力的复合力。对于拉伸力，利用锁止焊盘电极15A及第1通路孔导体16A、16B所得到的固定效果，能够明显提高第1端子电极13的接合强度。对于压缩力，由于第1端子电极13、第1通路孔导体16A、16B及锁止焊盘电极15A与陶瓷层11A相比采用软质且富有弹性的导电材料，所以能够利用该弹性效果来吸收并缓和冲击等，来提高落下强度。再有，对于剪切应力，利用至少2个第1通路孔导体16A、16B来分散、缓和剪切应力，能够显著地提高落下强度。因为这样能够明显提高第1端子电极13与陶瓷层叠体11的接合强度，所以例如作为导电性糊剂，也能够采用像构成这个糊剂的无机成分之中98％重量是导电性金属成分那样的、实质上不含玻璃成分的、导电性金属成分含量高的材料。结果是能够形成焊锡湿润性优越、且导电率高的电极。
多个第1端子电极13如图1(b)所示，分别形成为大致长方形，而且分别在同一方向上对齐、沿着陶瓷层叠体11的下面周边部排列成一排。2个第1通路孔导体16A、16B如图2(a)所示，从第1端子电极13的中心向纵向外侧隔开规定间隔而配置在第1端子电极13上。在图2(a)中，如果用直线连接一个第1端子电极13的2个第1通路孔导体16A、16B，则横向排列的其它第1通路孔导体16A、16B配置成实际上也全部在一条直线上。与此不同的是，为了更加提高落下强度，各个相邻的第1端子电极13、13的2个第1通路孔导体16A、16B最好排列成锯齿形，而不要排列在一条直线上。通过将相邻的第1通路孔导体16A、16B排列成锯齿形，能够更加有效地分散施加在各第1端子电极13上的拉伸力及剪断应力等，能够提高落下时的耐冲击性，并能够更确实地防止陶瓷电子元器件10从安装基板40上脱落。特别是，最好如图2(b)所示，放射状地排列各个第1端子电极13的第1通路孔导体16A、16B，从而使连接它们的直线通过陶瓷层叠体11的大致中心。
另外，在图2(a)、(b)中虽然以2个第1通路孔导体16A、16B为例来表示，但是根据第1端子电极13的面积，也可以如图3(a)所示，设置3根以上。特别是，通过设置3个以上的第1通路孔导体16A、16B、16C，以使它们不重叠在一条直线上，从而能够提高对第1端子电极13的横向偏移的防止效果及固定效果等，能够提高陶瓷电子元器件10的落下强度。另外，最好如图3(b)～(d)所示，当分别从上侧或者下侧来观察时，锁止焊盘电极15A与第1端子电极13具有互相不重叠的部分。通过设置互相不重叠的部分，更加能够提高固定效果。
另外，如图1(a)、(c)及图3(c)所示，锁止焊盘电极15A通过它上面的第2通路孔导体12C，也与和布线图案12电连接的其它锁止焊盘电极15B进行连接。将连接锁止焊盘电极15A与锁止焊盘电极15B的第2通路孔导体12C的中心配置在各第1通路孔导体之间，从而使得它的中心不与第1通路孔导体16A、16B的中心重叠。因为将第2通路孔导体12C配置在第1通路孔导体16A、16B之间，所以来自第1端子电极13的拉伸力不会从第1通路孔导体16A、16B直接传递到第2通路孔导体12C，由于利用锁止焊盘电极15A来使拉伸力分散，所以能够确实地防止第2通路孔导体12C与锁止焊盘电极15A之间的断线。另外，烧成时即使各通路孔导体隆起或者凹陷，都很难发生断线及裂缝等不良情况。另外，如图3(d)所示，将第2通路孔导体12C变大，且将它配置成跨在3个第1通路孔导体16A、16B、16C之间，从而更加能够提高锁止焊盘电极15A与第2通路孔导体12C的连接强度。另外，锁止焊盘电极15A与锁止焊盘电极15B存在互相不重叠的部分，这在更加改善落下强度这一点上是最好的。
而且，作为本实施形态的形成陶瓷层的陶瓷材料，能够使用例如低温烧结陶瓷(LTCC：Low Temperature Co-fired Ceramic)材料。低温烧结陶瓷材料是能够在1050℃以下的温度下进行烧结的材料，是能够同时烧成电阻率较小的银及铜等的陶瓷材料。作为低温烧结陶瓷材料，具体地说，举例有在氧化铝、氧化锆、氧化镁、镁橄榄石等的陶瓷粉末中混合硼硅酸类玻璃而得到的玻璃复合类LTCC材料；采用ZnO-MgO-Al2O3-SiO2类的结晶化玻璃的结晶化玻璃类LTCC材料；采用BaO-Al2O3-SiO2类陶瓷粉末及Al2O3-CaO-SiO2-MgO-B2O3类陶瓷粉末等的非玻璃类LTCC材料等。
由于作为陶瓷层11A的材料采用低温烧结陶瓷材料，所以作为布线材料能够采用例如Ag或者Cu等的低电阻且具有低熔点的金属，并且能够以1050℃以下的低温同时烧成陶瓷层叠体11与布线图案12(包括第1、第2端子电极、锁止焊盘电极及第1通路孔导体)。特别是，因为Ag的杨氏模量(＝7.32×1010Pa)比Cu的杨氏模量(＝1.23×1011Pa)要小，所以比Cu的缓和压缩应力的效果要更大，在提高落下强度这一点上，与Cu相比，最好能够采用Ag。
另外，作为陶瓷材料也能够采用高温烧结陶瓷(HTCC：High TemperatureCo-fired Ceramic)材料。作为高温烧结陶瓷材料，能够采用例如向氧化铝、氮化铝、富铝红柱石、其它材料中添加玻璃等的烧结辅助剂并且以1100℃以上温度烧结而成的材料。这时，作为布线图案12，使用从Mo、Pt、Pd、W、Ni以及包含它们的合金中所选择的金属。
接着，参照图4、图5来说明本发明的陶瓷电子元器件的制造方法的一个实施形态。说明在本实施形态中采用无收缩工艺来制造陶瓷层叠体11的情况。所谓无收缩工艺，就是指在陶瓷层叠体11烧成前后、平面方向上的尺寸没有实质上变化的工艺。
在制作陶瓷层叠体11中，首先使低温烧结陶瓷材料(例如，包含以Al2O3作为填充物、而将采用碱土金属氧化物作为改性氧化物的硼硅酸玻璃作为烧结辅助剂的陶瓷材料)在乙烯醇等粘合剂中分散，调制成浆料之后，利用刮刀法等在承载膜(未图示)上涂覆该浆料，以制作低温烧结用的陶瓷生片。然后，将陶瓷生片切成规定的大小。
接着，如图4(a)所示，采用金属模或者激光，并以规定的图案在位于最下层的陶瓷生片111A上开出多个第1通路孔导体用的孔，而且以规定图案在其它规定的陶瓷生片111A上开出多个形成布线图案的通路孔导体用的孔。然后，将混合例如以Ag或者Cu为主要成分的金属粉、树脂、有机溶剂所调制的导电性糊剂，填充到最下层以外的规定的陶瓷生片111A的通路孔导体用孔内，并使其干燥，从而形成通路孔导体部112B、第2通路孔导体部112C。同样地，向最下层的陶瓷生片111A的第1通路孔导体用孔内填充导电性糊剂，并使其干燥，从而分别形成第1通路孔导体部116A、116B。
再在最下层的陶瓷生片111A上，采用丝网印刷法，以规定的图案来印刷同种导电性糊剂，在使其干燥之后形成锁止焊盘电极部115A，同样在最上层的陶瓷生片111A上以规定的图案来印刷导电性糊剂，并在使其干燥之后形成第2端子电极部114。用与此相同的要领，在其它规定的陶瓷生片111上形成线导体部112A。
然后，制作约束用的陶瓷生片。约束用陶瓷生片包含在低温烧结陶瓷材料的烧成温度下不烧结的难烧结性陶瓷粉末为主要成分。例如准备氧化铝粉末作为难烧结性陶瓷粉末，并使该氧化铝粉末在有机媒介物中分散，调制成浆料，并利用浇注法将其形成为片状，从而制作例如各2块图4(a)所示的约束用陶瓷生片100、100A。该约束用陶瓷生片100、100A的烧结温度为1500～1600℃，因为具有明显比由低温烧结陶瓷粉末构成的陶瓷生片111A的烧结温度(1050℃以下)高的烧结温度，所以实际上在陶瓷生片111A的烧成温度下不能烧结。作为难烧结性陶瓷粉末，也能够采用例如除了氧化铝以外的氧化锆、氧化镁等的陶瓷粉末。作为约束用陶瓷生片100、100A，最好包括与陶瓷生片111A中所包含的陶瓷成分相同的物质。在一块约束用陶瓷生片100的上面，如图4(a)所示以规定的图案印刷导电性糊剂，以形成第1端子电极部113。另外，约束用陶瓷生片100、100A实际上是同一种材料。
如图4(a)所示，将第1端子电极部113作为上侧来配置，层叠2块约束用陶瓷生片100，在它的上面使最下层的陶瓷生片111A的通路孔导体部116A、116B与约束用陶瓷生片100的第1端子电极部113进行对位，并进行层叠，然后在它上面以规定的顺序层叠具有线导体部112A、通路孔导体部112B、112C的陶瓷生片111A，并在最上层使第2端子电极部114向上，层叠陶瓷生片111A。接着，当在它们的上面层叠2块约束用陶瓷生片100A之后，如果从层叠方向(上下方向)以0.2～1.5MPa的压力对各层施压进行压接，以使它们一体化，则能够形成图4(b)所示的半成品的复合层叠体110。
如果以例如1050℃以下的规定温度(例如870℃)来烧成图5(a)所示的半成品的复合层叠体110，则如图5(b)所示，即使将多个陶瓷生片111A烧结成一体化，但由于约束用陶瓷生片100、100A的作用，能够制作实际上在面方向上不会收缩而只在层叠方向(厚度方向)上收缩、具有高精度布线图案12的、如图5(b)所示的陶瓷层叠体11。由于半成品的陶瓷层叠体111实际上只在厚度方向上收缩，所以除了能够维持平面方向的尺寸精度、并确保平坦性以外，还能够有助于陶瓷电子元器件10降低高度。在该烧成中，收缩抑制陶瓷生片100、100A烧失掉有机媒介物，而成为氧化铝粉末的聚集体。氧化铝粉末的聚集体能够通过喷砂处理而简单地除去，能够通过除去氧化铝粉末而容易地得到陶瓷层叠体11。
当布线材料采用Ag类导电性糊剂时，在空气中、以850℃左右的温度烧成半成品的复合层叠体110；当采用Cu类导电性糊剂时，在例如氮气中、以950℃左右的温度烧成半成品的复合层叠体110。当得到陶瓷层叠体11之后，根据需要在陶瓷层叠体11的上下两面上露出的第1、第2端子电极13、14的表面上，利用湿法电镀等形成Ni/Sn或者Ni/Au等膜。利用这些一连串的工序以得到图5(b)所示的陶瓷层叠体11。
如上所述，如果采用本实施形态，则因为具有：层叠多个陶瓷层11A而构成的陶瓷层叠体11；排列在陶瓷层叠体11的下面的周边部分上的多个第1端子电极13；分别与各个端子电极13对向且设置在陶瓷层叠体11内部的多个锁止焊盘电极15A；以及分别电连接多个第1端子电极13与多个锁止焊盘电极15A的2个第1通路孔导体16A、16B，所以即使陶瓷电子元器件10实现多功能化、高功能化，第1端子电极13实现高密度化，但第1端子电极13也能够利用陶瓷层叠体11内的2个第1通路孔导体16A、16B以及锁止焊盘电极15A的固定效果，而与陶瓷层叠体11的下面牢固地接合，能够得到较高的落下强度。因此，能够牢固地连接陶瓷电子元器件10与母板等安装用基板40，当落下时等情况下陶瓷电子元器件10不会从安装用基板40上脱落，或者在陶瓷层叠体11与第1端子电极13的边界上不会产生裂缝。
另外，如果采用本实施形态，则陶瓷层叠体是利用无收缩工艺而制成的部分，由于第1端子电极13、锁止焊盘电极15A及第1通路孔导体16A、16B利用以Ag为主要成分的导电材料来形成，所以在陶瓷层叠体11的表面上不会有凹凸，而是平坦的，能够缓和集中在第1端子电极13与陶瓷层叠体11的边界上的剪断应力。另外，当从锁止焊盘电极15A侧观察第1端子电极13时，因为锁止焊盘电极15A与第1端子电极13存在着互相不重叠的部分，而且使锁止焊盘电极15A的面积比第1端子电极13的面积大，所以能够在锁止焊盘电极15A中分散拉伸力，更加能够提高落下强度。
而且，因为锁止焊盘电极15A通过第2通路孔导体12C与设置在陶瓷层叠体11上的其它锁止焊盘电极15B进行电连接，第2通路孔导体12C分别与2个第1通路孔导体16A、16B的延长线平行，并且配置在被这些延长线夹住的区域中，所以能够确实地防止第2通路孔导体12C从锁止焊盘电极15A的断线。另外，如图3(d)所示，由于第2通路孔导体12C包含2个第1通路孔导体16A、16B的延长线上那样跨在它们两者之间来配置，所以能够提高第2通路孔导体12C与锁止焊盘电极15A的连接强度。
另外，由于为了使在某一个第1端子电极13上的连接2个第1通路孔导体16A、16B的虚拟直线、与相邻的第1端子电极13上的连接2个第1通路孔导体16A、16B的虚拟直线不是同一条直线，而将这些第1通路孔导体锯齿形地排列在陶瓷层叠体11的下面的周边部分上，所以利用2个第1通路孔导体16A、16B能够缓和由于陶瓷电子元器件10落下时等情况下所产生的横向偏移而引起的剪断应力，能够抑制横向偏移，提高落下强度。另外，因为将连接2个第1通路孔导体16A、16B的虚拟直线排列成通过陶瓷层叠体11的下面的大致中心，所以能够使由于陶瓷电子元器件10落下时等情况下所产生的横向偏移而引起的剪断应力向陶瓷层叠体11的中心部释放，能够抑制横向偏移，提高落下强度。
第2实施形态
本实施形态的陶瓷电子元器件10A例如如图6(a)～(c)所示，除了代替第1实施形态的第1端子电极13、而设置多个从陶瓷层叠体11的下面柱状突出的柱式电极17以外，实质上具有与第1实施形态相同的结构。总之，本发明的陶瓷电子元器件中的端子电极也可以是像本实施形态那样的柱式电极。如图6(b)所示，分别在陶瓷层叠体11的下面的周边部分上隔开规定的间隔来排列多个柱式电极17，如图6(c)所示，焊锡等接合材料S覆盖柱式电极17的下面及全部外周面，更牢固地与安装用基板40的端子电极41连接。柱式电极17的高度最好是25～1000μm。另外，在与第1实施形态相同或者相当的部分上标有同一标号，并省略其说明。
另外，也可以采用图7(a)、(b)所示的柱式电极17′、17″，来代替图6所示的柱式电极17。图7(a)所示的柱式电极17′由与第1通路孔导体16A、16B连接的第1柱式电极部17′A、与水平方向的面积比第1柱式电极部17′A减小的第2柱式电极部17′B来形成。而且，第1、第2柱式电极部17′A、17′B共同具有各自上下方向的轴心。另外，图7(b)所示的柱式电极17″由连接第1通路孔导体16A、16B的第1柱式电极17″A、与比第1柱式电极17″A大的第2柱式电极部17″B来形成，与图7(a)的情况相比，柱式电极部的大小相反。这样即使将柱式电极17′、17″形成为上下两段的结构，也能够得到与图6所示的柱式电极17相同的作用效果。
当制作图6所示的陶瓷电子元器件10A时，如图8、9所示，除了在约束用陶瓷生片100内形成柱式电极17之外，能够用实质上与第1实施形态相同的要领来进行制作。
即，如图8(a)所示，用与第1实施形态相同的要领来制作陶瓷生片111A之后，在规定的陶瓷生片111A上形成线导体部112A及通路孔导体部112B、112C。另外，在最下层的陶瓷生片111A上形成第1通路孔导体部116A、116B及锁止焊盘电极部115A，并且在最上层的陶瓷生片111A上形成通路孔导体部112B及端子电极部114。然后，当在2块约束用陶瓷生片100上采用金属模或者激光并以规定的图案形成了柱式电极17用的孔之后，向这些孔内填充导电性糊剂，以形成柱式电极部117。
然后，如图8(a)所示，层叠了2块具有柱式电极部117的约束用陶瓷生片100之后，用与第1实施形态相同的要领来依次层叠规定的陶瓷生片111A，再在它上面层叠了2块没有柱式电极部的约束用陶瓷生片100A之后，如果从上下方向以0.2～1.5MPa的压力对各层进行施压进行压接，以将各层一体化，则能够形成图8(b)所示的半成品的复合层叠体110A。然后，如果以规定的温度来烧成图9(a)所示的半成品的复合层叠体110A，则能够得到图9(b)所示的陶瓷层叠体11。
当形成图7(a)、(b)所示的柱式电极17′、17″时，通过在上下约束用陶瓷生片100上形成大小(水平方向的剖面图的面积)不同的孔，从而能够在约束用陶瓷生片100上得到具有不同直径部分的两段结构的柱式电极17′、17″。
因为陶瓷电子元器件10A在陶瓷层叠体11的下面周边部上具有柱状的柱式电极17，所以能够如图10所示，在陶瓷层叠体11的下面、在柱式电极17的内侧安装第3表面安装元器件33，更加能够促进陶瓷电子元器件10A的多功能化、高性能化。
如果采用本实施形态，则除了能够更加牢固地对安装用基板40连接陶瓷电子元器件10A以外，还能够得到与第1实施形态相同的作用效果。
实施例
下面，根据具体的实施例来说明本发明的陶瓷电子元器件的各种特性。
实施例1
在本实施例中，检测了锁止焊盘电极的面积与落下强度的关系。即，在本实施例中，制作只是锁止焊盘电极的大小不同的实施例1-1～1-3的三种陶瓷电子元器件。这时，采用Al2O3来制作约束用陶瓷生片，并采用低温烧结陶瓷材料(包含以Al2O3作为填充剂、将采用碱土族金属氧化物作为改性氧化物的硼硅酸玻璃(Ca-Al-Si-B-O类的玻璃)作为烧结辅助剂的陶瓷材料)来制作陶瓷生片，另外，采用以Ag为主要成分的导电性糊剂作为布线材料，以形成布线图案部以及端子电极部。然后，采用陶瓷生片及约束用陶瓷生片以制作半成品的复合层叠体，在以870℃烧成半成品的复合层叠体之后，除去约束用陶瓷生片，制作具有下述尺寸的实施例1-1～1-3的陶瓷电子元器件。实施例1-1～1-3的第1端子电极如图11所示那样进行配置，大小不同的3种锁止焊盘电极是从第1端子电极起向陶瓷层叠体的内侧50μm处形成的。导电性糊剂采用Ag为90％、树脂及溶剂等有机成分为10％的不包含玻璃成分的材料。
[陶瓷电子元器件的尺寸]
1.陶瓷基板：6.00mm×3.50mm×0.50mm
2.第1端子电极：0.4mm×0.60mm×0.010mm
3.第1通路孔导体的直径：0.15mm
从第1端子电极中心到纵向的距离：±0.20mm
4.第2通路孔导体的直径：0.20mm
5.锁止焊盘电极的尺寸
实施例1-1：0.30mm×0.50mm×0.010mm
实施例1-2：0.40mm×0.60mm×0.010mm
实施例1-3：0.60mm×0.80mm×0.010mm
另外，作为比较例1，是具有与实施例1-2中的第1端子电极的中心连接1个直径为0.2mm的通路孔导体、并省略了锁止焊盘电极的电极结构，除此以外，制作与实施例1具有相同的结构的陶瓷电子元器件。
作为比较例2，是为了提高通路孔导体的强度、而采用添加了与低温烧结陶瓷材料中的玻璃成分相同的玻璃成分的导电性糊剂，除此以外，制作与比较例1相同的陶瓷电子元器件。因为包含玻璃成分，所以Ag的含有量较低，电阻率升高10％。
另外，作为比较例3，是具有用配置在第1端子电极中心的1个通路孔导体来连接锁止焊盘电极与第1端子电极的电极结构，除此以外，制作与实施例1-2具有相同结构的陶瓷电子元器件。
接着，利用焊锡回流处理在每块安装用基板上接合10个实施例1-1～1-3及比较例1～3的陶瓷电子元器件之后，对这些安装用基板进行从1.2m、1.5m及1.8m的高度落下的落下实验。在落下实验中，在各个高度的情况下分别采用10块安装用基板，对各100个陶瓷电子元器件进行落下实验，其结果表示在表1中。落下实验的结果是，当发生陶瓷层叠体上出现裂缝、通路孔导体或者通路孔导体从陶瓷层叠体中脱落、以及陶瓷电子元器件从安装用基板脱落的情况时，判断为不合格产品，并在表1中表示该不合格产品的个数。
[表1]
落下实验高度     1.2m     1.5m     1.8m
实施例1-1锁止焊盘电极(0.30mm×0.50mm×0.010mm) 2 6 10
实施例1-2锁止焊盘电极(0.40mm×0.60mm×0.010mm) 1 5 8
实施例1-3锁止焊盘电极(0.60mm×0.80mm×0.010mm) 0 5 6
比较例1     34     62     79
比较例2(使用添加玻璃的糊剂) 13 30 62
比较例3     4     18     51
根据表1中所示的结果，用2个通路孔导体连接了第1端子电极与锁止焊盘电极的电极结构的实施例1-1～1-3的落下强度全部比没有锁止焊盘电极的比较例1要明显地提高，而且即使与用1个通路孔导体连接了第1端子电极与锁止焊盘电极的比较例3相比，也明显地提高了落下强度。另外，根据实施例1-1～1-3与比较例2的比较也可知，通过用2个通路孔导体来连接第1端子电极与锁止焊盘电极，显著地提高了落下强度。而且，像比较例2那样，即使通过添加玻璃成分来提高第1端子电极及通路孔导体的机械强度，但它的落下强度也明显地比实施例1-1～1-3下降。
另外，在实施例1-1～1-3中，第1端子电极的面积与锁止焊盘电极的面积相等的实施例1-2、与锁止焊盘电极的面积比第1端子电极的面积小的实施例1-1相比，落下强度提高，而与锁止焊盘电极比第1端子电极的面积大的实施例1-3相比，落下强度降低。因此可知，锁止焊盘电极的面积比第1端子电极的面积越大，则落下强度越高，因此越好。
实施例2
在本实施例中，检测了锁止焊盘电极的厚度与落下强度的关系。即，除了将锁止焊盘电极的厚度设定为实施例1-2的锁止焊盘电极(0.40mm×0.60mm×0.010mm)的2.5倍的0.025mm以外，制作与实施例1-2相同结构的陶瓷电子元器件，之后对该陶瓷电子元器件进行与实施例1相同的落下实验，并在表2中表示该结果。而且，在表2中，比较例1是与表1中的比较例1相同的陶瓷电子元器件。
[表2]
落下实验高度     1.2mm     1.5mm     1.8mm
实施例2锁止焊盘电极(0.40mm×0.60mm×0.025mm) 2 5 7
比较例1     34     62     79
根据表2所示的结果，本实施例的陶瓷电子元器件与比较例1的陶瓷电子元器件相比，明显地提高了落下强度，并且得到与实施例1相同的结果。总之可知，即使或多或少地变动锁止焊盘电极的厚度，也能够得到与实施例1相同的落下强度，对于落下强度几乎没有影响。
实施例3
在本实施例3中，检测了锁止焊盘电极的位置偏移与落下强度的关系。即，除了使实施例1-2的锁止焊盘电极向着纵向的单侧平行移动0.10mm以外，制作与实施例1-2相同结构的陶瓷电子元器件，之后，对该陶瓷电子元器件进行与实施例1相同的落下实验，并在表3中表示该结果。而且，在表3中，比较例1是与表1中的比较例1相同的陶瓷电子元器件。
[表3]
落下实验高度     1.2mm     1.5mm     1.8mm
实施例3使锁止焊盘电极向纵向单侧平行移动0.10mm 1 5 9
比较例1     34     62     79
根据表3所示的结果，本实施例的陶瓷电子元器件与比较例1的陶瓷电子元器件相比，明显地提高了落下强度，并且得到与实施例1相同的结果。总之可知，即使或多或少地向左右平行移动锁止焊盘电极，也能够得到与实施例1相同的落下强度，对落下强度几乎没有影响。
实施例4
在本实施例中，检测了第1通路孔导体的位置偏移与落下强度的关系。即，除了使实施例1-2的第1通路孔导体的一方向着纵向的外侧平行移动0.10mm以外，制作与实施例1-2相同结构的陶瓷电子元器件，之后，对该陶瓷电子元器件进行与实施例1相同的落下实验，并在表4中表示该结果。而且，在表4中，比较例1采用与表1中的比较例1相同的陶瓷电子元器件。
[表4]
  落下实验高度     1.2mm     1.5mm     1.8mm
  实施例4使通路孔电极的一方向外侧平行移动0.10mm 2 6 8
  比较例1     34     62     79
根据表4中所示的结果，则本实施例的陶瓷电子元器件与比较例1的陶瓷电子元器件相比，明显地提高了落下强度，并且得到了与实施例1相同的结果。总之可知，即使或多或少地向左右平行移动第1通路孔导体，也能够得到与实施例1相同的落下强度，对落下强度几乎没有影响。
实施例5
在本实施例中，检测了第1端子电极的厚度与落下强度的关系。即，除了代替实施例1-2的第1端子电极、而设置具有第1端子电极10倍厚度的柱式电极(0.40mm×0.60mm×0.10mm)以外，制作与实施例1-2相同结果的陶瓷电子元器件，之后，对该陶瓷电子元器件进行与实施例1相同的落下实验，并在表5中表示该结果。而且，在表5中，比较例1采用与表1中的比较例1相同的陶瓷电子元器件。
[表5]
落下实验高度     1.2mm     1.5mm     1.8mm
实施例5代替第1端子电极而设置柱式电极 0 2 4
比较例1     34     62     79
根据表5所示的结果，则本实施例的陶瓷电子元器件与比较例1的陶瓷电子元器件相比，明显地提高了落下强度，并且能够得到比实施例1-2的情况更高的落下强度的结果。总之可知，通过设置柱式电极，更加能够提高与安装用基板的接合强度。
实施例6
在本实施例中，检测了个别地连接锁止焊盘电极与第1通路孔导体的情况与落下强度的关系。即，除了代替实施例1-2的锁止焊盘电极、而设置2块锁止焊盘电极(0.40mm×0.20mm×0.010mm)，再使2块锁止焊盘电极分别通过第1通路孔导体而个别地与第1端子电极连接，而且还只与一方的锁止焊盘电极连接布线图案的第2通路孔导体以外，制作与实施例1-2相同结构的陶瓷电子元器件，之后，对该陶瓷电子元器件进行与实施例1相同的落下实验，并在表6中表示该结果。而且，在表6中，比较例1采用与表1中的比较例1相同的陶瓷电子元器件。
[表6]
  落下实验高度     1.2mm     1.5mm     1.8mm
  实施例6对每个通路孔电极设置锁止焊盘电极 3 8 12
  比较例1     34     62     79
根据表6中所示的结果，则本实施例的陶瓷电子元器件与比较例1的陶瓷电子元器件相比，明显地提高了落下强度，但是落下强度却比实施例1的所有情况都要降低。总之可知，在用2个以上的第1通路孔导体连接锁止焊盘电极与第1端子电极的情况下，使锁止焊盘电极与第1通路孔导体的个数相一致而不进行分割的情况较好。
实施例7
在本实施例中，检测了第1通路孔导体的排列形态与落下强度的关系。即，使实施例1-2的第1通路孔导体的排列形态从图2(a)变为图2(b)。即，除了以陶瓷层叠体的中心为基准呈大概放射状地排列本实施例中的第1通路孔导体以外，制作与实施例1-2相同结构的陶瓷电子元器件，之后，对该陶瓷电子元器件进行与实施例1相同的落下实验，并在表7中表示该结果。而且，在表7中，比较例1采用与表1中的比较例1相同的陶瓷电子元器件。
[表7]
  落下实验高度     1.2mm     1.5mm     1.8mm
  实施例7放射状地排列通路孔电极 0 4 5
  比较例1     34     62     79
根据表7中所示的结果，则本实施例的陶瓷电子元器件与比较例1的陶瓷电子元器件相比，明显地提高了落下强度，而且落下强度也比实施例1-2的情况要高。总之可知，通过从陶瓷层叠体的中心放射状地排列通路孔导体，而能够更加有效地缓和拉伸力及剪断应力等，并且对于拉伸力及横向偏移的强度也提高。
实施例8
在本实施例中，检测了第1通路孔导体相对于第1端子电极的面积比(＝第1通路孔电极的截面积/第1端子电极的面积)与落下强度的关系。即，如图12所示，制作5.9mm×9.5mm尺寸的陶瓷层叠体，并且在其周边部分上设置1.00mm×1.00mm×0.010mm尺寸的第1端子电极，同时设置与第1端子电极大小相同的锁止焊盘电极，再用2个直径0.10mm的通路孔导体来连接第1端子电极与锁止焊盘电极，除此之外制作与实施例1相同结构的陶瓷电子元器件。然后，对该陶瓷电子元器件进行与实施例1相同的落下实验，并在表8中表示该结果。
另外，作为比较例4，设置与本实施例相同的第1端子电极，并且与其中心部分连接直径为0.20mm的通路孔导体，制作陶瓷电子元器件。比较例4的陶瓷电子元器件没有设置锁止焊盘电极。对该陶瓷电子元器件进行与实施例1相同的落下实验，并在表8中表示该结果。
[表8]
落下实验高度     1.2mm     1.5mm     1.8mm
实施例8     4     11     16
比较例4     10     26     37
根据表8中所示的结果，则如果本实施例中的第1通路孔导体与第1端子电极的面积比(≈0.016)在0.016以上，因为落下强度提高，所以可知该面积比最好在0.016以上。
实施例9
在本实施例中，检测了第1端子电极的面积与落下强度的关系。即，除了代替实施例8的第1端子电极(1.00mm×1.00mm×0.010mm)以及与其大小相同的锁止焊盘电极，设置1.50mm×1.50mm×0.010mm的第1端子电极以及与其大小相同的锁止焊盘电极，并用2个直径0.20mm的通路孔导体进行连接以外，制作与实施例8相同结构的陶瓷电子元器件。然后，对该陶瓷电子元器件进行与实施例1相同的落下实验，并在表9中表示该结果。
另外，作为比较例5，除了设置与本实施例相同的第1端子电极以外，制作具有与比较例4相同的电极结构的陶瓷电极器件。对该陶瓷电子元器件进行与实施例1相同的落下实验，并在表9中表示该结果。
[表9]
落下实验高度     1.2mm     1.5mm     1.8mm
实施例9     4     9     15
比较例5     4     10     19
根据表9所示的结果可知，如果第1端子电极的面积超过1.00mm2，则作为端子电极的面积过大，用2个通路孔导体连接第1端子电极与锁止焊盘电极而带来的改善落下强度的效果会有下降的趋势。即可知，第1端子电极的面积最好分别在1.00mm2以下。
实施例10～12
在本实施例中，检测了无收缩工艺与落下强度的关系、以及布线材料与落下强度的关系。即，在本实施例中，制作与实施例1-2相同的陶瓷电子元器件，并进行与实施例1相同的落下实验，且在表10中表示该结果。
另外，作为实施例11，通过不使用约束用陶瓷生片的通常的烧成方法(有收缩工艺)来制作与实施例1-2相同结构的陶瓷电子元器件。而且，作为实施例12，布线材料采用以Cu为主要成分的导电性糊剂，并用无收缩工艺来制作与实施例1-2相同电极结构的陶瓷电子元器件。通过实施例12的无收缩工艺，制作与实施例1相同的陶瓷生片以及约束用陶瓷生片。然后，在约束用陶瓷生片的上面依次层叠规定的陶瓷生片，并在其上层叠约束用陶瓷生片以及最上层的陶瓷生片，之后，以870℃对该复合层叠体进行烧成，以制作与实施例1-2相同结构的陶瓷电子元器件。在这种情况下，当烧成复合层叠体时，最上层的陶瓷生片的玻璃成分向其下层的约束用陶瓷生片内流动，并且固化，再使约束用陶瓷生片烧结，以抑制收缩，并用最下层的约束用陶瓷生片来抑制收缩。烧成之后，除去最下层的AlO。对实施例11、12的陶瓷电子元器件进行与实施例1相同的落下试验，并在表10中表示该结果。
在实施例10及实施例12中，如图13(a)所示得到平坦的陶瓷电子元器件，而在用有收缩工艺制作的实施例11中，如图13(b)所示得到在端子电极13′以及陶瓷层叠体11′的表面具有凹凸的陶瓷电子元器件。
[表10]
落下实验高度     1.2mm     1.5mm     1.8mm
实施例10(与实施例1-2相同的陶瓷电子元器件)     1     5     8
实施例11(利用有收缩工艺的陶瓷电子元器件)     21     48     66
实施例12(布线材料采用Cu的陶瓷电子元器件)     18     42     57
根据表10所示的结果可知，因为在用有收缩工艺制成的实施例11的陶瓷电子元器件的情况下，表面上具有凹凸，所以对剪断应力的耐久性变小，落下强度稍微变差。另外可知，在以Cu作为布线材料的实施例12的情况下，虽然断定与有收缩工艺相比对落下强度有改善的效果，但是如果使用杨氏模量较高的Cu作为布线材料，则缓和压缩应力的效果变小，对于提高落下强度是有限度的。
另外，本发明不受上述各实施例的任何限制。
工业上的实用性
本发明能够较好地适用于安装在便携终端等上的陶瓷电子元器件。

Claims (9)

1.一种陶瓷电子元器件，其特征在于，
具有：
层叠多个陶瓷层而构成的陶瓷层叠体；
设置在所述陶瓷层叠体的第1主面上的至少1个端子电极；
与所述端子电极对向并且设置在所述陶瓷层叠体的内部的锁止焊盘电极；以及
电连接所述端子电极与所述锁止焊盘电极的至少2个第1通路孔导体，
在所述陶瓷层叠体的第1主面的周边部分上排列多个所述端子电极，并且设置多个所述锁止焊盘电极，以使其分别与各个端子电极对向，
配置所述多个端子电极上的所述各第1通路孔导体，从而使连接某一个端子电极上的2个第1通路孔导体的虚拟直线、与连接其相邻的端子电极上的2个第1通路孔导体的虚拟直线不是同一条直线。
2.如权利要求1所述的陶瓷电子元器件，其特征在于，
所述陶瓷层叠体是利用无收缩工艺制作而成的，所述端子电极、所述锁止焊盘电极以及所述第1通路孔导体是利用以Ag为主要成分的导电性材料而形成的。
3.如权利要求1所述的陶瓷电子元器件，其特征在于，
当从所述锁止焊盘电极侧观察所述端子电极时，所述锁止焊盘电极与所述端子电极具有互相不重叠的部分。
4.如权利要求3中所述的陶瓷电子元器件，其特征在于，
所述锁止焊盘电极的面积比所述端子电极的面积要大。
5.如权利要求1中所述的陶瓷电子元器件，其特征在于，
排列连接所述2个第1通路孔导体的所述虚拟直线，从而使其通过所述第1主面的中心。
6.如权利要求1至5中的任一项所述的陶瓷电子元器件，其特征在于，
所述端子电极是从所述第1主面呈柱状突出的柱式电极。
7.如权利要求1至5中的任一项所述的陶瓷电子元器件，其特征在于，
所述端子电极、所述第1通路孔导体以及所述锁止焊盘电极是通过同时烧成而形成一体化的部分。
8.一种陶瓷电子元器件的制造方法，其特征在于，
本发明的陶瓷电子元器件具有：层叠多个陶瓷层而构成的陶瓷层叠体；排列在所述陶瓷层叠体的第1主面的周边部分上的多个端子电极；分别与所述多个端子电极对向并且设置在所述陶瓷层叠体的内部的多个锁止焊盘电极；以及电连接所述端子电极与所述锁止焊盘电极的至少2个第1通路孔导体，当制造该陶瓷电子元器件时，包括：
在为了构成所述陶瓷层叠体而层叠多个陶瓷生片层所构成的未烧成的陶瓷层叠体的内部，将由导体材料构成的未烧成的所述各第1通路孔导体分别配置在形成所述第1主面的所述陶瓷生片层上，以形成所述多个端子电极上的所述各第1通路孔导体，从而使连接某一个端子电极上的2个第1通路孔导体的虚拟直线、与连接其相邻的端子电极上的2个第1通路孔导体的虚拟直线不是同一条直线的工序；
在所述未烧成的陶瓷层叠体的第1主面以及第2主面上、附加在所述陶瓷生片层的烧结温度下不烧结的约束用陶瓷生片层而构成未烧成的复合层叠体的工序；
在所述陶瓷生片层的烧结温度下烧成所述未烧成的复合层叠体的工序；以及
从烧结后的陶瓷层叠体除去所述约束用陶瓷生片层的工序。
9.如权利要求8中所述的陶瓷电子元器件的制造方法，其特征在于，
在所述约束用陶瓷生片层上，预先用在所述陶瓷生片层的烧结温度下烧结的导体材料来形成通路孔导体，当烧成之后，除去所述约束用陶瓷生片层，从而形成从所述第1主面呈柱状突出的柱式电极。
CN2006800242856A 2005-08-29 2006-06-13 陶瓷电子元器件及其制造方法 Expired - Fee Related CN101213891B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP248254/2005 2005-08-29
JP2005248254 2005-08-29
PCT/JP2006/311803 WO2007026455A1 (ja) 2005-08-29 2006-06-13 セラミック電子部品及びその製造方法

Publications (2)

Publication Number Publication Date
CN101213891A CN101213891A (zh) 2008-07-02
CN101213891B true CN101213891B (zh) 2011-03-30

Family

ID=37808558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800242856A Expired - Fee Related CN101213891B (zh) 2005-08-29 2006-06-13 陶瓷电子元器件及其制造方法

Country Status (6)

Country Link
US (1) US8217279B2 (zh)
EP (1) EP1921904B1 (zh)
JP (1) JP3982563B2 (zh)
KR (1) KR100905423B1 (zh)
CN (1) CN101213891B (zh)
WO (1) WO2007026455A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101161971B1 (ko) * 2010-07-21 2012-07-04 삼성전기주식회사 다층 회로 기판 및 다층 회로 기판의 제조 방법
JP5686225B2 (ja) * 2012-07-31 2015-03-18 株式会社村田製作所 積層基板
JP2014067891A (ja) * 2012-09-26 2014-04-17 Kyocera Corp 配線基板
JP6111681B2 (ja) * 2013-01-18 2017-04-12 Tdk株式会社 積層コイル部品
JP6105517B2 (ja) * 2013-09-30 2017-03-29 京セラ株式会社 配線基板
KR20150053592A (ko) * 2013-11-08 2015-05-18 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR102033317B1 (ko) * 2014-09-30 2019-11-08 가부시키가이샤 무라타 세이사쿠쇼 다층 기판
US9236185B1 (en) * 2014-11-03 2016-01-12 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US10062838B2 (en) 2015-03-31 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Co-fired passive integrated circuit devices
US10381281B2 (en) * 2016-01-22 2019-08-13 Kyocera Corporation Electronic component housing package, multi-piece wiring substrate, electronic apparatus, and electronic module having curved connection conductors
WO2017199712A1 (ja) * 2016-05-16 2017-11-23 株式会社村田製作所 セラミック電子部品
US10178764B2 (en) 2017-06-05 2019-01-08 Waymo Llc PCB optical isolation by nonuniform catch pad stack
JP6943710B2 (ja) * 2017-09-27 2021-10-06 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール
CN108966491B (zh) * 2017-12-29 2019-07-16 深圳硅基仿生科技有限公司 气密馈通的陶瓷基板及其制造方法
CN111655143A (zh) * 2018-01-31 2020-09-11 京瓷株式会社 陶瓷引导件、陶瓷引导件装置以及陶瓷引导件模块
US10957595B2 (en) 2018-10-16 2021-03-23 Cerebras Systems Inc. Systems and methods for precision fabrication of an orifice within an integrated circuit
US11145530B2 (en) 2019-11-08 2021-10-12 Cerebras Systems Inc. System and method for alignment of an integrated circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1418049A (zh) * 2001-10-29 2003-05-14 松下电器产业株式会社 多层陶瓷基板及其制造方法
CN1479566A (zh) * 2002-07-16 2004-03-03 株式会社村田制作所 层叠型陶瓷电子元器件及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02158194A (ja) 1988-12-09 1990-06-18 Fujitsu Ltd 多層セラミック回路基板
JPH03225897A (ja) 1990-01-30 1991-10-04 Fujitsu Ltd パッドの形成方法
US5408053A (en) * 1993-11-30 1995-04-18 Hughes Aircraft Company Layered planar transmission lines
US5468995A (en) * 1994-07-05 1995-11-21 Motorola, Inc. Semiconductor device having compliant columnar electrical connections
US6542352B1 (en) * 1997-12-09 2003-04-01 Daniel Devoe Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely spaced interior conductive planes reliably connecting to positionally tolerant exterior pads through multiple redundant vias
JP3528037B2 (ja) * 1998-12-24 2004-05-17 株式会社村田製作所 ガラスセラミック基板の製造方法
US6661639B1 (en) * 2002-07-02 2003-12-09 Presidio Components, Inc. Single layer capacitor
JP4170137B2 (ja) * 2003-04-24 2008-10-22 新光電気工業株式会社 配線基板及び電子部品実装構造
JP2004356527A (ja) * 2003-05-30 2004-12-16 Mitsumi Electric Co Ltd 回路基板及びそれを用いた電子装置並びにその製造方法
US6885539B1 (en) * 2003-12-02 2005-04-26 Presidio Components, Inc. Single layer capacitor
JP4202902B2 (ja) * 2003-12-24 2008-12-24 太陽誘電株式会社 積層基板、複数種類の積層基板の設計方法、及び同時焼結積層基板
US7035080B1 (en) * 2004-11-22 2006-04-25 Lambert Devoe Combined multilayer and single-layer capacitor for wirebonding

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1418049A (zh) * 2001-10-29 2003-05-14 松下电器产业株式会社 多层陶瓷基板及其制造方法
CN1479566A (zh) * 2002-07-16 2004-03-03 株式会社村田制作所 层叠型陶瓷电子元器件及其制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2004-356527A 2004.12.16
JP特开2005-183890A 2005.07.07

Also Published As

Publication number Publication date
EP1921904A4 (en) 2009-09-23
JPWO2007026455A1 (ja) 2009-03-26
EP1921904B1 (en) 2013-06-12
WO2007026455A1 (ja) 2007-03-08
JP3982563B2 (ja) 2007-09-26
KR20080014032A (ko) 2008-02-13
KR100905423B1 (ko) 2009-07-02
US8217279B2 (en) 2012-07-10
EP1921904A1 (en) 2008-05-14
US20080164053A1 (en) 2008-07-10
CN101213891A (zh) 2008-07-02

Similar Documents

Publication Publication Date Title
CN101213891B (zh) 陶瓷电子元器件及其制造方法
JP4310468B2 (ja) セラミック多層基板及びその製造方法
EP1786249A1 (en) Ceramic substrate with chip type electronic component mounted thereon and process for manufacturing the same
JP2000138455A (ja) セラミック多層基板の製造方法
CN104589738A (zh) 多层陶瓷基板及其制造方法
WO2009096326A1 (ja) セラミック多層基板の製造方法及びセラミック多層基板
EP2129201B1 (en) Multilayer wiring substrate
JP4329762B2 (ja) チップ型電子部品内蔵型多層基板
WO2006040941A1 (ja) 積層セラミック部品とその製造方法
US20100038013A1 (en) Method for manufacturing multilayer ceramic electronic device
US8123882B2 (en) Process for producing ceramic substrate
JPH10308584A (ja) セラミック多層基板およびその製造方法
JP4110536B2 (ja) 多層セラミック集合基板および多層セラミック集合基板の製造方法
WO2009151006A1 (ja) セラミック成形体の製造方法
JP4084696B2 (ja) 低温焼成多層セラミック配線基板の製法
JP4645962B2 (ja) 多層セラミック基板
JP4569265B2 (ja) セラミック多層基板及びその製造方法
JPH09219468A (ja) 電子部品用基体
JP2009147160A (ja) 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品
WO2018216397A1 (ja) セラミック多層基板、及び、電子モジュール
KR100899647B1 (ko) 세라믹 기판 및 그 제조 방법
JP4383141B2 (ja) 積層セラミック部品の製造方法
KR100818461B1 (ko) 다층 세라믹 기판 및 그 제조 방법
KR100887112B1 (ko) 무수축 세라믹 기판의 제조방법 및 이에 의해 제조된 다층세라믹 기판
KR102067178B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110330

Termination date: 20170613

CF01 Termination of patent right due to non-payment of annual fee