KR102067178B1 - 적층 세라믹 전자 부품 및 그 실장 기판 - Google Patents

적층 세라믹 전자 부품 및 그 실장 기판 Download PDF

Info

Publication number
KR102067178B1
KR102067178B1 KR1020130098576A KR20130098576A KR102067178B1 KR 102067178 B1 KR102067178 B1 KR 102067178B1 KR 1020130098576 A KR1020130098576 A KR 1020130098576A KR 20130098576 A KR20130098576 A KR 20130098576A KR 102067178 B1 KR102067178 B1 KR 102067178B1
Authority
KR
South Korea
Prior art keywords
ceramic body
multilayer ceramic
electronic component
width
main surface
Prior art date
Application number
KR1020130098576A
Other languages
English (en)
Other versions
KR20140126224A (ko
Inventor
한병우
오대복
최재열
김상혁
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to JP2013234089A priority Critical patent/JP2014216643A/ja
Priority to US14/080,517 priority patent/US9978514B2/en
Priority to CN201310629646.1A priority patent/CN104112596B/zh
Publication of KR20140126224A publication Critical patent/KR20140126224A/ko
Application granted granted Critical
Publication of KR102067178B1 publication Critical patent/KR102067178B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은, 두께 방향으로 적층된 복수의 유전체층을 포함하며, 폭을 W로, 두께를 T로 규정할 때, T/W > 1.0을 만족하며, 적어도 일 주면에 내측으로 오목하게 길이 방향의 홈부를 갖는 세라믹 본체; 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되며, 상기 세라믹 본체의 양 단면을 통해 번갈아 노출된 복수의 제1 및 제2 내부 전극; 및 상기 세라믹 본체의 양 단면에서 상기 홈부가 형성된 일 주면까지 형성되며, 상기 제1 및 제2 내부 전극과 각각 전기적으로 연결된 제1 및 제2 외부 전극; 을 포함하는 적층 세라믹 전자 부품을 제공한다.

Description

적층 세라믹 전자 부품 및 그 실장 기판{MULTI-LAYERED CERAMIC ELECTRONIC PART AND BOARD FOR MOUNTING THE SAME}
본 발명은 적층 세라믹 전자 부품 및 그 실장 기판에 관한 것이다.
최근 전자 제품의 소형화 추세에 따라, 이러한 전자 제품에 사용되는 적층 세라믹 전자 부품 역시 소형화 및 고용량화가 요구되고 있다.
이에 따라 유전체층과 내부 전극의 박막화 및 다층화가 다양한 방법으로 시도되고 있으며, 근래에는 유전체층의 두께를 얇게 하면서 그 적층 수를 증가시킨 적층 세라믹 전자 부품이 제조되고 있다.
상기 적층 세라믹 전자 부품의 소형화가 가능하고, 유전체층과 내부 전극의 박막화가 가능하면서 고용량화 구현을 위해 적층 수를 증가시킬 수 있게 되었다.
그러나, 위와 같이 유전체층 및 내부 전극의 두께를 얇게 하면서 적층 수를 증가시키면 적층 세라믹 전자 부품의 고용량 구현은 가능하나, 적층 수 증가로 인해 적층 세라믹 전자 부품의 두께가 폭에 비해 큰 형태가 된다.
위와 같이 적층 세라믹 전자 부품의 두께가 폭에 비해 크게 형성된 경우, 일반적으로 적층 세라믹 전자 부품의 양 단면에 형성된 외부 전극은 그 둘레 면이 라운드 된 현상을 갖게 되므로, 적층 세라믹 전자 부품을 인쇄회로기판 등에 실장 할 때 적층 세라믹 전자 부품이 실장된 상태를 유지하지 못하고 넘어지는 문제가 빈번히 발생하여 적층 세라믹 전자 부품의 실장 불량율이 증가되는 문제점이 있다.
하기 특허문헌 1은 소형화 및 고용량화 대응의 적층 세라믹 콘덴서를 개시하고 있으나, 적층 세라믹 콘덴서를 인쇄회로기판에 실장 했을 때 넘어지는 문제를 해결하기 위한 수단은 개시하지 않는다.
일본공개특허 제2005-129802호
당 기술 분야에서는, 두께가 폭에 비해 큰 적층 세라믹 전자 부품을 인쇄회로기판 등에 실장 할 때 넘어지는 문제를 해결할 수 있는 새로운 방안이 요구되어 왔다.
본 발명의 일 측면은, 두께 방향으로 적층된 복수의 유전체층을 포함하며, 폭을 W로, 두께를 T로 규정할 때, T/W > 1.0을 만족하며, 적어도 일 주면에 내측으로 오목하게 길이 방향의 홈부를 갖는 세라믹 본체; 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되며, 상기 세라믹 본체의 양 단면을 통해 번갈아 노출된 복수의 제1 및 제2 내부 전극; 및 상기 세라믹 본체의 양 단면에서 상기 홈부가 형성된 일 주면까지 형성되며, 상기 제1 및 제2 내부 전극과 각각 전기적으로 연결된 제1 및 제2 외부 전극; 을 포함하는 적층 세라믹 전자 부품을 제공한다.
본 발명의 다른 측면은, 폭 방향으로 적층된 복수의 유전체층을 포함하며, 폭을 W로, 두께를 T로 규정할 때, T/W > 1.0을 만족하며, 적어도 일 주면에 내측으로 오목하게 길이 방향의 홈부를 갖는 세라믹 본체; 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되며, 상기 세라믹 본체의 양 단면을 통해 번갈아 노출된 복수의 제1 및 제2 내부 전극; 및 상기 세라믹 본체의 양 단면에서 상기 홈부가 형성된 일 주면까지 형성되며, 상기 제1 및 제2 내부 전극과 각각 전기적으로 연결된 제1 및 제2 외부 전극; 을 포함하는 적층 세라믹 전자 부품을 제공한다.
본 발명의 일 실시 예에서, 상기 홈부의 최대 높이를 a로, 상기 세라믹 본체의 폭을 b로 규정할 때, 0.001 ≤ a/b ≤ 0.007의 범위를 만족할 수 있다.
본 발명의 일 실시 예에서, 상기 홈부는 상기 세라믹 본체의 양 주면에 서로 대향되게 각각 형성될 수 있다.
본 발명의 일 실시 예에서, 상기 세라믹 본체의 폭 방향 마진부를 c로 규정할 때, 40㎛ ≤ c ≤ 500㎛의 범위를 만족할 수 있다.
본 발명의 일 실시 형태에 따르면, 두께가 폭에 비해 크게 형성된 세라믹 본체의 실장 면에 내측으로 오목하게 길이 방향의 홈부를 형성함으로써, 외부 전극의 둘레 면이 라운드 된 형상을 갖더라도 인쇄회로기판 등에 실장시 넘어지는 현상을 방지하여 적층 세라믹 전자 부품의 실장 불량율을 줄일 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터를 개략적으로 나타낸 사시도이다.
도 2는 도 1에서 외부 전극을 분리한 상태를 나타낸 사시도이다.
도 3은 도 2의 A 부분을 확대하여 나타낸 사시도이다.
도 4는 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터의 제1 및 제2 내부 전극 구조를 나타낸 사시도이다.
도 5는 본 발명의 다른 실시 형태에 따른 적층 세라믹 커패시터에서 외부 전극을 분리한 상태를 나타낸 사시도이다.
도 6은 도 5의 B 부분을 확대하여 나타낸 사시도이다.
도 7은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터가 인쇄회로기판에 실장된 모습을 적층 세라믹 커패시터의 일부를 절개하여 개략적으로 나타낸 사시도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.
또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
또한, 각 실시 형태의 도면에서 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.
이하에서는 본 발명의 일 실시 형태에 따른 적층 세라믹 전자 부품을 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 본 발명이 이에 한정되는 것은 아니다.
적층 세라믹 커패시터
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터를 개략적으로 나타낸 사시도이고, 도 2는 도 1에서 외부 전극을 분리한 상태를 나타낸 사시도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터(100)는 세라믹 본체(110), 복수의 제1 및 제2 내부 전극(121, 122) 및 제1 및 제2 외부 전극(131, 132)를 포함한다.
세라믹 본체(110)는 복수의 유전체층(111)을 두께 방향으로 적층한 다음 소성한 것으로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
이러한 세라믹 본체(110)의 형상은 특별히 제한되지 않으며, 예를 들어 육면체 형상을 가질 수 있다.
본 발명의 실시 형태를 명확하게 설명하기 위해 세라믹 본체(110)의 육면체 방향을 정의하면, 도면 상에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다.
또한, 본 실시 형태에서는 설명의 편의를 위해 세라믹 본체(110)의 서로 대향하는 두께 방향의 단면을 제1 및 제2 주면으로, 제1 및 제2 주면을 연결하며 서로 대향하는 길이 방향의 단면을 제1 및 제2 단면으로, 서로 대향하는 폭 방향의 단면을 제1 및 제2 측면으로 정의하기로 한다.
세라믹 본체(110)는 고용량 구현을 위해 유전체층(111)의 적층 수를 증가시킨 형태로서, 폭을 W로, 두께를 T로 규정할 때, T/W > 1.0을 만족하여 세라믹 본체(110)의 폭에 비하여 두께가 더 크게 형성된다.
또한, 세라믹 본체(110)는 제2 주면을 실장 면으로 설정할 때, 제2 주면에 내측으로 오목하게 길이 방향의 홈부(115)가 형성된다.
이에 세라믹 본체(110)의 제2 주면에는 홈부(115)를 기준으로 그 양측에 소정 면적을 갖는 지지부(113)가 마련되며, 이 지지부(113)는 적층 세라믹 커패시터(100)를 인쇄회로기판 등에 실장 했을 때 적층 세라믹 커패시터(100)가 예기치 않게 넘어지는 것을 방지하는 받침 다리 역할을 수행한다.
또한, 세라믹 본체(110)의 제2 주면과 마주보는 제1 주면에는 필요시 제2 주면에 형성된 홈부(115)와 서로 대향되게 내측으로 오목하게 길이 방향의 홈부(114)가 형성될 수 있다.
이렇게 세라믹 본체(110)의 제1 및 제2 주면을 서로 대칭 구조로 형성하는 것은, 적층 세라믹 커패시터(100)가 상하 방향을 반대로 하여 인쇄회로기판에 실장 되었을 때를 대비하기 위한 것이다.
이 경우, 세라믹 본체(110)의 제1 주면에는 홈부(114)를 기준으로 그 양측에 지지부(113)와 대응되는 지지부(112)가 마련된다.
유전체층(111)은 고유전률의 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 세라믹 분말 등을 포함할 수 있으나, 충분한 정전 용량을 얻을 수 있는 한 본 발명이 이에 한정되는 것은 아니다.
또한, 유전체층(111)에는 상기 세라믹 분말과 함께, 필요시 전이금속 산화물 또는 탄화물, 희토류 원소, 마그네슘(Mg) 또는 알루미늄(Al) 등과 같은 다양한 종류의 세라믹 첨가제, 유기용제, 가소제, 결합제 및 분산제 등이 더 첨가될 수 있다.
도 3은 도 2의 A 부분을 확대하여 나타낸 사시도이다.
도 3을 참조하면, 홈부(115)의 최대 높이를 a로, 세라믹 본체(110)의 폭을 b로 규정할 때, 0.001 ≤ a/b ≤ 0.007의 범위를 만족할 수 있다.
하기 표 1은 상기 a/b의 수치, 즉 세라믹 본체(110)의 실장 면의 형상에 따른 적층 세라믹 커패시터의 인쇄회로기판 실장시 넘어짐 여부 및 신뢰성 만족 여부를 나타낸 것이다.
샘플# a/b 적층 세라믹 커패시터
넘어짐 여부		 신뢰성
만족여부
발생빈도수 결과
1 -0.002 15/20 NG OK
2 -0.001 7/20 NG OK
3 0.000 3/20 NG OK
4 0.001 0/20 OK OK
5 0.002 0/20 OK OK
6 0.003 0/20 OK OK
7 0.004 0/20 OK OK
8 0.005 0/20 OK OK
9 0.006 0/20 OK OK
10 0.007 0/20 OK OK
11 0.008 0/20 OK NG
12 0.009 0/20 OK NG
상기 표 1을 참조하면, 샘플 1 및 2의 경우, 세라믹 본체의 실장 면, 즉 제2 주면이 아래로 볼록한 형상으로서, 적층 세라믹 커패시터를 인쇄회로기판 위에 20번 실장 했을 때 각각 15번 및 7번 넘어져 실장 불량이 크게 발생함을 확인할 수 있다.
또한, 샘플 3의 경우, 세라믹 본체의 실장 면, 즉 제2 주면이 평평한 형상으로서, 적층 세라믹 커패시터를 인쇄회로기판 위에 20번 실장 했을 때, 상기 샘플 1 및 2 보다는 적으나 3번의 넘어짐이 발생함을 확인할 수 있다. 이것은 적층 세라믹 커패시터의 형상이 두께가 폭에 비해 커서 세라믹 본체의 무게 중심이 흔들리기 쉽기 때문이다.
그리고, 샘플 4 내지 10의 경우, 세라믹 본체(100)의 실장 면, 즉 제2 주면이 내측으로 오목하게 길이 방향의 홈부(115)를 갖는 것으로서, 적층 세라믹 커패시터(100)를 인쇄회로기판 위에 20번 실장 했을 때, 넘어짐이 발생하지 않음을 확인할 수 있다.
그리고, 샘플 11 및 12의 경우, 세라믹 본체의 실장 면, 즉 제2 주면이 내측으로 오목하게 길이 방향의 홈부를 갖는 것으로서, 적층 세라믹 커패시터를 인쇄회로기판 위에 20번 실장 했을 때, 넘어짐이 발생하지 않음을 확인할 수 있었다. 그러나, 홈부의 형상이 지나치게 오목하여 세라믹 본체의 두께 방향의 마진부가 너무 얇아지면서 내습에 대한 신뢰성이 악화되는 문제가 발생함을 확인할 수 있다.
또한, 세라믹 본체(110)의 폭-두께 단면에서, 세라믹 본체(110)의 폭 방향 마진부를 c로 규정할 때, 상기 c는, 40㎛ ≤ c ≤ 500㎛의 범위를 만족할 수 있다.
하기 표 2는 상기 c의 수치, 즉 세라믹 본체(110)의 폭 방향 마진부의 크기에 따른 적층 세라믹 커패시터의 신뢰성 만족 여부를 나타낸 것이다.
샘플# c(㎛) 신뢰성 만족 여부
1 30 NG
2 40 OK
3 50 OK
4 60 OK
5 70 OK
6 80 OK
7 90 OK
8 100 OK
9 110 OK
10 120 OK
11 130 OK
12 140 OK
13 200 OK
14 250 OK
15 300 OK
16 400 OK
17 500 OK
상기 표 2를 참조하면, 세라믹 본체(110)의 폭 방향 마진부가 30㎛인 샘플 1의 경우, 세라믹 본체(110)의 폭 방향의 마진부가 너무 얇아지면서 내습에 대한 신뢰성이 악화되는 문제가 발생함을 확인할 수 있다
도 4는 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터의 제1 및 제2 내부 전극 구조를 나타낸 사시도이다.
도 4를 참조하면, 제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 갖는 전극으로서, 유전체층(111)을 형성하는 세라믹 시트를 사이에 두고 서로 대향되게 배치되며, 세라믹 본체(100) 내에서 세라믹 본체(110)의 제1 및 제2 단면을 통해 각각 노출되도록 형성될 수 있다.
이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.
또한, 제1 및 제2 내부 전극(121, 122)은 도전성 금속으로 형성되며, 예를 들어 은(Ag), 팔라듐(Pd), 백금(Pt), 니켈(Ni) 및 구리(Cu) 중 하나 또는 이들의 합금 등으로 이루어진 것을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
제1 및 제2 외부 전극(131, 132)은 세라믹 본체(110)의 양 단면에서 상하 홈부(114, 115)가 형성된 제1 및 제2 주면까지 연장 형성되며, 세라믹 본체(110)의 양 단면을 통해 각각 노출된 복수의 제1 및 제2 내부 전극(121, 122)의 노출된 부분을 덮어 각각 전기적으로 연결된다.
또한, 제1 및 제2 외부 전극(131, 132)은 도전성 금속으로 형성되며, 예를 들어 은(Ag), 니켈(Ni) 및 구리(Cu) 등으로 형성될 수 있다. 이러한 제1 및 제2 외부 전극(131, 132)은 상기 도전성 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성하여 형성될 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
한편, 제1 및 제2 외부 전극(131, 132) 상에는 필요시 제1 및 제2 도금층(미도시)이 형성될 수 있다.
상기 제1 및 제 2 도금층은 적층 세라믹 커패시터(100)를 인쇄회로기판에 솔더로 실장 할 때 상호 간의 접착 강도를 높이기 위한 것이다.
상기 제1 및 제2 도금층은 예를 들어 제1 및 제2 외부 전극(131, 132) 상에 형성된 니켈(Ni) 도금층과, 상기 니켈 도금층 상에 형성된 주석(Sn) 도금층을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
변형 예
도 5는 본 발명의 다른 실시 형태에 따른 적층 세라믹 커패시터에서 외부 전극을 분리한 상태를 나타낸 사시도이고, 도 6은 도 5의 B 부분을 확대하여 나타낸 사시도이다.
여기서, 제1 및 제2 외부 전극(131, 132)이 형성된 구조는 앞서 설명한 일 실시 형태와 동일하므로 중복을 피하기 위하여 이에 대한 구체적인 설명을 생략하며, 앞서 설명한 실시 형태와 상이한 구조를 갖는 제1 내부 전극(121') 및 제2 내부 전극(미도시)를 토대로 구체적으로 설명하기로 한다.
도 5를 참조하면, 본 발명의 다른 실시 형태에 따른 적층 세라믹 커패시터는 복수의 유전체층(111)이 폭 방향으로 적층된 세라믹 본체(110)를 포함한다.
따라서, 제1 내부 전극(121') 및 제2 내부 전극은 유전체층(111)을 형성하는 세라믹 시트를 사이에 두고 서로 대향되게 폭 방향으로 배치되며, 세라믹 본체(100) 내에서 세라믹 본체(110)의 제1 및 제2 단면을 통해 각각 노출되도록 형성될 수 있다. 이때, 제1 내부 전극(121') 및 제2 내부 전극은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.
도 6을 참조하면, 홈부(115)의 최대 높이를 a로, 세라믹 본체(110)의 폭을 b로 규정할 때, 0.001 ≤ a/b ≤ 0.007의 범위를 만족할 수 있다.또한, 세라믹 본체(110)의 폭-두께 단면에서, 세라믹 본체(110)의 폭 방향 마진부를 c로 규정할 때, 40㎛ ≤ c ≤ 500㎛의 범위를 만족할 수 있다.
적층 세라믹 커패시터의 제조 방법
이하, 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터의 제조 방법을 설명한다.
먼저, 복수의 세라믹 시트를 마련한다. 상기 세라믹 시트는 세라믹 본체(110)의 유전체층(111)을 형성하기 위한 것으로, 세라믹 분말, 폴리머 및 용제 등을 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 등의 공법을 통해 캐리어 필름 상에 도포 및 건조하여 수 ㎛ 두께의 시트(sheet) 형상으로 제작한다.
다음으로, 상기 세라믹 시트의 적어도 일면에 소정의 두께로 도전성 페이스트를 인쇄하여 길이 방향을 따라 일정 간격을 두고 복수의 내부 전극 패턴을 형성한다.
상기 내부 전극 패턴을 형성하기 위한 도전성 페이스트의 인쇄 방법으로는 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
다음으로, 상기 내부 전극 패턴이 형성된 복수의 세라믹 시트를 두께 방향을 따라 상기 내부 전극 패턴이 서로 교호하도록 번갈아 적층하고 적층 방향으로부터 가압하여 적층체를 마련한다.
다음으로, 상기 적층체를 0603(길이×폭) 규격으로서 1개의 커패시터에 대응하는 영역마다 절단하여 두께/길이가 1.0을 초과하는 칩을 만들고, 고온에서 소성한 후 연마하여 제1 및 제2 내부 전극(121, 122)을 갖는 세라믹 본체(110)를 마련한다. 이때, 상기 적층체의 제1 및 제2 주면을 가압하여 내측으로 오목하게 길이 방향의 홈부(114, 115)를 형성한다.
다음으로, 세라믹 본체(110)의 두께-길이 양 단면에 제1 및 제2 내부 전극(121, 122)의 노출된 부분과 각각 전기적으로 연결되도록 제1 및 제2 외부 전극(131, 132)을 형성한다.
이때, 필요시 제1 및 제2 외부 전극(131, 132)을 형성하는 단계 이후에, 제1 및 제2 외부 전극(131, 132)의 표면을 전기 도금 등의 방법으로 도금 처리하여 제1 및 제2 도금층(미도시)을 형성할 수 있다.
적층 세라믹 커패시터의 실장 기판
도 7은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터가 인쇄회로기판에 실장된 모습을 적층 세라믹 커패시터의 일부를 절개하여 개략적으로 나타낸 사시도이다.
도 7을 참조하면, 본 실시 형태에 따른 적층 세라믹 커패시터(100)의 실장 기판(200)은 적층 세라믹 커패시터(100)가 수평하도록 또는 수직하도록 실장된 인쇄회로기판(210)과, 인쇄회로기판(210)의 상면에 서로 이격되게 형성된 제1 및 제2 전극 패드(221, 222)를 포함한다.
이때, 적층 세라믹 커패시터(100)는 홈부(115)가 형성된 세라믹 본체(110)의 두께 방향의 제2 주면이 실장 면으로서 하측에 배치되며, 제1 및 제2 외부 전극(131, 132)의 제2 주면이 각각 제1 및 제2 전극 패드(221, 222) 위에 접촉되게 위치한 상태에서 솔더링(230)에 의해 인쇄회로기판(210)과 전기적으로 연결될 수 있다.
이상에서 본 발명의 실시 형태들에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100 ; 적층 세라믹 커패시터 110 ; 세라믹 본체
111 ; 유전체층 112, 113 ; 지지부
114, 115 ; 홈부 121, 122 ; 제1 및 제2 내부 전극
131, 132 ; 제1 및 제2 외부 전극

Claims (9)

  1. 두께 방향으로 적층된 복수의 유전체층을 포함하며, 폭을 W로, 두께를 T로 규정할 때, T/W > 1.0을 만족하며, 적어도 일 주면에 내측으로 오목하게 길이 방향의 홈부를 갖는 세라믹 본체;
    상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되며, 상기 세라믹 본체의 양 단면을 통해 번갈아 노출된 복수의 제1 및 제2 내부 전극; 및
    상기 세라믹 본체의 양 단면에서 상기 홈부가 형성된 일 주면까지 형성되며, 상기 제1 및 제2 내부 전극과 각각 전기적으로 연결된 제1 및 제2 외부 전극; 을 포함하고,
    상기 홈부의 최대 높이를 a로, 상기 세라믹 본체의 폭을 b로 규정할 때, 0.001 ≤ a/b ≤ 0.007의 범위를 만족하는 것을 특징으로 하는 적층 세라믹 전자 부품.
  2. 삭제
  3. 제1항에 있어서,
    상기 홈부는 상기 세라믹 본체의 양 주면에 서로 대향되게 각각 형성된 것을 특징으로 하는 적층 세라믹 전자 부품.
  4. 제1항에 있어서,
    상기 세라믹 본체의 폭 방향 마진부를 c로 규정할 때, 40㎛ ≤ c ≤ 500㎛의 범위를 만족하는 것을 특징으로 하는 적층 세라믹 전자 부품.
  5. 폭 방향으로 적층된 복수의 유전체층을 포함하며, 폭을 W로, 두께를 T로 규정할 때, T/W > 1.0을 만족하며, 적어도 일 주면에 내측으로 오목하게 길이 방향의 홈부를 갖는 세라믹 본체;
    상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되며, 상기 세라믹 본체의 양 단면을 통해 번갈아 노출된 복수의 제1 및 제2 내부 전극; 및
    상기 세라믹 본체의 양 단면에서 상기 홈부가 형성된 일 주면까지 형성되며, 상기 제1 및 제2 내부 전극과 각각 전기적으로 연결된 제1 및 제2 외부 전극; 을 포함하고,
    상기 홈부의 최대 높이를 a로, 상기 세라믹 본체의 폭을 b로 규정할 때, 0.001 ≤ a/b ≤ 0.007의 범위를 만족하는 것을 특징으로 하는 적층 세라믹 전자 부품.
  6. 삭제
  7. 제5항에 있어서,
    상기 홈부는 상기 세라믹 본체의 양 주면에 서로 대향되게 각각 형성된 것을 특징으로 하는 적층 세라믹 전자 부품.
  8. 제5항에 있어서,
    상기 세라믹 본체의 폭 방향 마진부를 c로 규정할 때, 40㎛ ≤ c ≤ 500㎛의 범위를 만족하는 것을 특징으로 하는 적층 세라믹 전자 부품.
  9. 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및
    상기 제1 및 제2 전극 패드 위에 설치된 제1항, 제3항 내지 제5항, 제7항, 제8항 중 어느 한 항의 적층 세라믹 전자부품; 을 포함하는 적층 세라믹 전자 부품의 실장 기판.
KR1020130098576A 2013-04-22 2013-08-20 적층 세라믹 전자 부품 및 그 실장 기판 KR102067178B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013234089A JP2014216643A (ja) 2013-04-22 2013-11-12 積層セラミック電子部品及びその実装基板
US14/080,517 US9978514B2 (en) 2013-04-22 2013-11-14 Multilayer ceramic electronic component and board for mounting the same
CN201310629646.1A CN104112596B (zh) 2013-04-22 2013-11-29 多层陶瓷电子组件和用于安装该多层陶瓷电子组件的板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130044150 2013-04-22
KR20130044150 2013-04-22

Publications (2)

Publication Number Publication Date
KR20140126224A KR20140126224A (ko) 2014-10-30
KR102067178B1 true KR102067178B1 (ko) 2020-01-15

Family

ID=51995667

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130098576A KR102067178B1 (ko) 2013-04-22 2013-08-20 적층 세라믹 전자 부품 및 그 실장 기판

Country Status (1)

Country Link
KR (1) KR102067178B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038332A (ja) * 2011-08-10 2013-02-21 Tdk Corp 積層型コンデンサ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349669A (ja) * 1993-06-14 1994-12-22 Murata Mfg Co Ltd 積層コンデンサの製造方法
JPH09260206A (ja) * 1996-03-26 1997-10-03 Taiyo Yuden Co Ltd 積層コンデンサ
JP3908715B2 (ja) 2003-10-24 2007-04-25 Ｔｄｋ株式会社 積層セラミックコンデンサ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038332A (ja) * 2011-08-10 2013-02-21 Tdk Corp 積層型コンデンサ

Also Published As

Publication number Publication date
KR20140126224A (ko) 2014-10-30

Similar Documents

Publication Publication Date Title
KR102076145B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법
US9336946B2 (en) Multilayer ceramic electronic component and assembly board having the same
KR102150558B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
KR102067173B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR101823246B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR102018307B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US9978514B2 (en) Multilayer ceramic electronic component and board for mounting the same
KR101444615B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR20160084614A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR102393213B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR102018306B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101474126B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR101496815B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
JP2015043404A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
KR101489815B1 (ko) 적층 세라믹 커패시터
JP2015057810A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
KR102466203B1 (ko) 커패시터 및 그 제조방법
KR101452127B1 (ko) 적층 세라믹 전자 부품, 그 제조 방법 및 그 실장 기판
US9030802B2 (en) Multilayer ceramic electronic component, manufacturing method thereof, and board for mounting the same
JP5694459B2 (ja) 積層セラミック電子部品及びその実装基板
KR102048155B1 (ko) 적층 세라믹 전자부품
US20160126012A1 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR102067178B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR102449364B1 (ko) 적층 세라믹 전자부품

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant