KR102018307B1 - 적층 세라믹 커패시터 및 그 실장 기판 - Google Patents

적층 세라믹 커패시터 및 그 실장 기판 Download PDF

Info

Publication number
KR102018307B1
KR102018307B1 KR1020140183324A KR20140183324A KR102018307B1 KR 102018307 B1 KR102018307 B1 KR 102018307B1 KR 1020140183324 A KR1020140183324 A KR 1020140183324A KR 20140183324 A KR20140183324 A KR 20140183324A KR 102018307 B1 KR102018307 B1 KR 102018307B1
Authority
KR
South Korea
Prior art keywords
ceramic
lead
external electrodes
extending
external
Prior art date
Application number
KR1020140183324A
Other languages
English (en)
Other versions
KR20150050520A (ko
Inventor
안영규
임휘근
김현태
김진
이교광
이병화
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020130129120A priority Critical patent/KR20140038914A/ko
Priority to KR1020130129120 priority
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Publication of KR20150050520A publication Critical patent/KR20150050520A/ko
Application granted granted Critical
Publication of KR102018307B1 publication Critical patent/KR102018307B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor

Abstract

본 발명은, 세라믹 바디의 실장 면에 3개의 외부 전극을 서로 이격되게 배치하고, 서로 인접한 리드부의 간격이 500.7 ㎛ 이하이며, 상기 제1 내지 제3 외부 전극에서 각각 대응되는 리드부와 미접촉된 한쪽 길이 방향의 마진이 20.2 ㎛ 이상인 적층 세라믹 커패시터 및 그 실장 기판을 제공한다.

Description

적층 세라믹 커패시터 및 그 실장 기판{Multi-layered ceramic capacitor and board for mounting the same}
본 발명은 적층 세라믹 커패시터 및 그 실장 기판에 관한 것이다.
최근 전자 제품이 소형화 및 고용량화 됨에 따라 전자 제품에 사용되는 전자 부품도 소형화 및 고용량화가 요구되고 있다.
이 중 적층 세라믹 커패시터의 경우 등가 직렬 인덕턴스(Equivalent Series Inductance, 이하 “ESL”)가 커지면 전자 제품의 성능이 저하될 수 있으며, 적용되는 전자 부품이 소형화 및 고용량화 될수록 적층 세라믹 커패시터의 ESL 증가가 전자 부품의 성능 저하에 미치는 영향은 상대적으로 커지게 된다.
특히, IC의 고성능화에 따라 디커플링 커패시터의 사용이 증가되고 있으며, 이에 외부 단자 간의 거리를 감소시켜 전류 흐름의 경로를 감소시키고 이로 인하여 커패시터의 인덕턴스를 줄일 수 있는 수직 적층형 3단자 구조의 MLCC인 소위 “LICC(Low Inductance Chip Capacitor)”의 수요가 증대되고 있다.
이러한 적층 세라믹 커패시터는 외부 전극의 형태 및 크기에 따라 제품의 신뢰성 및 실장 불량율이 크게 영향을 받는 특징을 갖는다.
한국공개특허 제2009-0117686호 한국등록특허 제0920614호
본 발명의 목적은, 수직 적층형 3단자 커패시터에서, 저 ESL 특성을 유지하면서 신뢰성 및 고착강도를 개선할 수 있는 적층 세라믹 커패시터 및 그 실장 기판을 제공하는 것이다.
본 발명의 일 측면은, 세라믹 바디 내에서 폭 방향으로 번갈아 배치된 서로 다른 극성의 내부 전극이 상기 세라믹 바디의 길이 방향을 따라 서로 이격되게 상기 세라믹 바디의 일 주면을 통해 노출되는 리드부를 가지며, 상기 서로 다른 극성의 리드부에 외부 전극이 각각 접속되되, 서로 인접한 리드부의 간격이 167.3 내지 500.7 ㎛이고, 상기 외부 전극에서 각각 대응되는 리드부와 접촉되지 않은 한쪽 길이 방향의 간격이 20.2 내지 186.9 ㎛인 적층 세라믹 커패시터를 제공한다.
본 발명의 일 실시 형태에 따르면, 서로 인접한 리드부의 간격과, 외부 전극에서 각각 대응되는 리드부와 접촉되지 않은 한쪽 길이 방향의 마진을 조절하여 저ESL 특성을 유지하면서 신뢰성 및 고착강도를 개선시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터를 뒤집어 개략적으로 나타낸 사시도이다.
도 2는 도 1의 적층 세라믹 커패시터 중 세라믹 바디를 뒤집어 나타낸 사시도이다.
도 3은 도 1의 적층 세라믹 커패시터에서 외부 전극을 생략하고 나타낸 분해사시도이다.
도 4는 도 1의 적층 세라믹 커패시터를 나타낸 단면도이다.
도 5는 도 1의 적층 세라믹 커패시터가 다른 형태의 외부 전극을 갖는 구조를 나타낸 사시도이다.
도 6은 본 발명의 또 다른 실시 형태에 따른 적층 세라믹 커패시터를 개략적으로 나타낸 사시도이다.
도 7은 도 6의 적층 세라믹 커패시터에서 외부 전극을 생략하고 나타낸 분해사시도이다.
도 8은 본 발명의 또 다른 실시 형태에 따른 적층 세라믹 커패시터를 개략적으로 나타낸 사시도이다.
도 9는 도 8의 적층 세라믹 커패시터 중 세라믹 바디를 나타낸 사시도이다.
도 10은 도 8의 적층 세라믹 커패시터에서 외부 전극을 생략하고 나타낸 분해사시도이다.
도 11은 도 8의 적층 세라믹 커패시터를 나타낸 단면도이다.
도 12는 도 8의 적층 세라믹 커패시터가 다른 형태의 외부 전극을 갖는 구조를 나타낸 사시도이다.
도 13은 도 8의 적층 세라믹 커패시터가 기판에 실장된 모습을 도시한 사시도이다.
도 14는 도 8의 적층 세라믹 커패시터가 기판에 실장된 모습을 도시한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.
또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
또한, 각 실시 예의 도면에 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.
본 발명의 실시 예들을 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도면 상에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 여기서, 폭 방향은 유전체층이 적층된 적층 방향과 동일한 개념으로 사용될 수 있다.
적층 세라믹 커패시터
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터를 개략적으로 나타낸 사시도이고, 도 2는 도 1의 적층 세라믹 커패시터 중 세라믹 바디를 뒤집어 나타낸 사시도이고, 도 3은 도 1의 적층 세라믹 커패시터에서 외부 전극을 생략하고 나타낸 분해사시도이고, 도 4는 도 1의 적층 세라믹 커패시터를 나타낸 단면도이다.
도 1 내지 도 4를 참조하면, 본 실시 형태에 따른 적층 세라믹 커패시터(100)는 복수의 유전체층(111)이 적층된 세라믹 바디(110)와, 복수의 제1 및 제2 내부 전극(120, 130)을 포함하는 액티브층과, 제1 내지 제3 외부 전극(141-143)을 포함한다.
본 실시 형태의 적층 세라믹 커패시터(100)는 총 3개의 외부 단자를 갖는 일명 3단자 커패시터로 볼 수 있다.
세라믹 바디(110)는 서로 마주보는 두께 방향(T)의 제1 면(S1) 및 제2 면(S2)과, 제1 면(S1) 및 제2 면(S2)을 연결하며 서로 마주보는 폭 방향(W)의 제5 면(S5) 및 제6 면(S6)과, 서로 마주보는 길이 방향(L)의 제3 면(S3) 및 제4 면(S4)을 가질 수 있다.
이하, 본 실시 형태에서, 적층 세라믹 커패시터(100)의 실장 면은 세라믹 바디(110)의 제1 면(S1)으로 정의하여 설명하기로 한다.
이러한 세라믹 바디(110)는 복수의 유전체층(111)을 폭 방향으로 적층한 다음 소성하여 형성되며, 형상에 특별히 제한은 없지만 도시된 바와 같이 육면체 형상일 수 있다.
다만, 이러한 세라믹 바디(110)의 형상, 치수 및 유전체층(111)의 적층 수가 본 실시 형태에 도시된 것으로 한정되는 것은 아니다.
또한, 세라믹 바디(110)를 형성하는 복수의 유전체층(111)은 소결된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
이러한 세라믹 바디(110)는 커패시터의 용량 형성에 기여하는 부분으로서 복수의 내부 전극을 갖는 액티브층과, 마진부로서 상기 액티브층의 폭 방향의 양 측에 배치되는 커버층(112, 113)으로 구성될 수 있다.
상기 액티브층은 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부 전극(120, 130)을 폭 방향으로 번갈아 적층하여 형성될 수 있다.
이때, 유전체층(111)의 두께는 적층 세라믹 커패시터(100)의 용량 설계에 맞추어 임의로 변경할 수 있으며, 바람직하게 1 층의 두께는 소성 후 0.01 내지 1.00 ㎛이 되도록 구성할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 유전체층(111)은 고유전률을 갖는 세라믹 분말, 예를 들어 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말을 포함할 수 있으며, 충분한 정전 용량을 얻을 수 있는 한 본 발명이 이에 한정되는 것은 아니다.
또한, 유전체층(111)에는 상기 세라믹 분말과 함께, 필요시 세라믹 첨가제, 유기용제, 가소제, 결합제 및 분산제 등이 더 첨가될 수 있다.
이때, 유전체층(111)의 형성에 사용되는 세라믹 분말의 평균 입경은 특별히 제한되지 않으며, 본 발명의 목적 달성을 위해 조절될 수 있으며, 예를 들어 400 nm 이하로 조절될 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
커버층(112, 113)은 내부 전극을 포함하지 않는 것을 제외하고는 유전체층(111)과 동일한 재질 및 구성을 가질 수 있다.
또한, 커버층(112, 113)은 단일 유전체층 또는 2 개 이상의 유전체층을 상기 액티브층의 폭 방향의 양 측에 더 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 제1 및 제2 내부 전극(120, 130)의 손상을 방지하는 역할을 수행할 수 있다.
제1 및 제2 내부 전극(120, 130)은 서로 다른 극성을 갖는 전극으로서, 세라믹 바디(110)의 내부에 형성되며, 유전체층(111)을 사이에 두고 서로 대향하도록 배치된다.
이때, 제1 및 제2 내부 전극(120, 130)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.
이러한 제1 및 제2 내부 전극(120, 130)은 이웃하는 내부 전극과 중첩되어 용량 형성에 기여하는 용량부 및 상기 용량부의 일부가 연장되어 세라믹 바디(110)의 외부로 노출되는 리드부를 포함한다.
상기 리드부는 특별히 제한되는 것은 아니나, 예를 들어 상기 용량부를 구성하는 내부 전극의 세라믹 바디(110)의 길이에 비하여 더 짧은 길이를 가질 수 있다.
또한, 제1 및 제2 내부 전극(120, 130)의 두께는 용도에 따라 결정될 수 있는데, 예를 들어 세라믹 바디(110)의 크기를 고려하여 0.2 내지 1.0 ㎛의 범위 내에 있도록 결정될 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 제1 및 제2 내부 전극(120, 130)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어 팔라듐(Pd), 팔라듐-은(Pd-Ag)합금 등의 귀금속 재료 및 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트 등을 사용하여 형성될 수 있다.
또한, 상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
본 실시 형태에서, 제1 내부 전극(120)은 길이 방향으로 서로 이격되며 세라믹 바디(110)의 제1 면(S1)으로 노출된 제1 및 제2 리드부(121, 122)를 가지며, 제3 및 제4 면(S3, S4)으로부터 일정거리 이격되어 형성될 수 있다.
그리고, 제2 내부 전극(130)은 세라믹 바디(110)의 제1 면(S1)으로 노출되되 제1 및 제2 리드부(121, 122) 사이에 각각 일정거리 이격되어 형성된 제3 리드부(131)를 가지며, 제3 및 제4 면(S3, S4)으로부터 일정거리 이격되어 형성될 수 있다.
이때, 서로 인접한 리드부의 간격(a1+b1+c1, a2+b2+c2)중 큰 값이 500.7 ㎛ 이하일 수 있다.
서로 인접한 리드부의 간격(a1+b1+c1, a2+b2+c2) 중 큰 값이 500.7 ㎛를 초과하는 경우 ESL 50 pH 이하를 만족시키기 어려워 저 ESL을 구현하기 어렵다.
일반적인 적층 세라믹 전자 부품은 세라믹 바디의 길이 방향으로 서로 마주 보는 양 면에 외부 전극이 배치되어 있을 수 있다.
그러나, 이 경우 외부 전극에 교류 인가시 전류의 경로가 길기 때문에 전류 루프가 더 크게 형성될 수 있으며, 유도 자기장의 크기가 커져 인덕턴스가 증가할 수 있다.
상기의 문제를 해결하기 위하여, 본 발명의 일 실시 형태에 따르면 세라믹 바디(110)의 제1 면(S1)에 제1 및 제2 외부 전극(141, 142)과 제1 및 제2 외부 전극(141, 142) 사이에 제3 외부 전극(143)이 배치된다.
이 경우 제1 및 제2 외부 전극(141, 142)과 제3 외부 전극(143)의 간격이 작기 때문에 이로 인해 전류 루프가 감소하여 인덕턴스를 감소시킬 수 있다.
제1 및 제2 외부 전극(141, 142)은 세라믹 바디(110)의 제1 면(S1)에 길이 방향으로 서로 이격되어 형성되고 제1 및 제2 리드부(121, 122)와 각각 연결되어 접속되며, 제3 외부 전극(143)은 세라믹 바디(110)의 제1 면(S1)에 제1 및 제2 외부 전극(141, 142) 사이에서 제1 및 제2 외부 전극(141, 142)과 각각 일정거리 이격되어 형성되고 제3 리드부(131)와 연결되어 접속된다.
또한, 제1 내지 제3 외부 전극(141-143)은 정전 용량 형성을 위하여 제1 및 제2 내부 전극(120, 130)의 대응되는 리드부와 각각 전기적으로 연결되며, 필요시 세라믹 바디(110)의 제5 및 제6 면(S5, S6)의 일부까지 연장하여 밴드를 형성할 수 있다.
이때, 제1 내지 제3 외부 전극(141-143)에서 각각 대응되는 리드부와 미접촉된 한쪽 길이방향의 마진(a1, a2, c1, c2)들 중 가장 작은 값이 20.2 ㎛ 이상일 수 있다.
제1 내지 제3 외부 전극(141-143)에서 각각 대응되는 리드부와 미접촉된 한쪽 길이방향의 마진(a1, a2, c1, c2)들 중 가장 작은 값이 20. 2㎛ 미만인 경우 고온부하 및 내습부하 신뢰성이 악화되는 문제점이 발생할 수 있다.
또한, 서로 인접한 외부 전극의 간격(b1, b2) 중 작은 것이 126.9 ㎛ 이상일 수 있다.
서로 인접한 외부 전극의 간격(b1, b2) 중 작은 것이 126.9 ㎛ 미만인 경우 기판에 실장시 쇼트가 발생할 수 있다.
또한, 제1 내지 제3 외부 전극(141-143)의 밴드의 높이(d)는 각각 73.4 ㎛ 이상인 것이 바람직하다.
이때, 제1 내지 제3 외부 전극(141-143)의 밴드의 높이(d)는 칩 전체 높이(Tc) 이하일 수 있다.
또한, 제1 내지 제3 외부 전극(141-143)의 밴드의 높이(d)가 73.4 ㎛ 이상인 경우 고착강도가 향상되어 불량이 발생하지 않으며, 제1 내지 제3 외부 전극(141-143)의 밴드의 높이(d)가 73. 4㎛ 미만인 경우 제1 내지 제3 외부 전극(141-143)의 고착강도 불량이 발생할 수 있다.
한편, 이러한 제1 내지 제3 외부 전극(141-143)은 3중 층 구조로 형성될 수 있으며, 각각의 대응되는 내부 전극의 리드부와 접촉되어 연결되는 제1 내지 제3 도전층(141a-143a)과, 제1 내지 제3 도전층(141a-143a)을 각각 덮도록 형성된 제1 내지 제3 니켈(Ni) 도금층(141b-143b)과, 제1 내지 제3 니켈 도금층(141b-143b)을 각각 덮도록 형성된 제1 내지 제3 주석(Sn) 도금층(141c-143c)을 포함한다.
제1 내지 제3 도전층(141a-143a)은 제1 및 제2 내부 전극(120, 130)과 동일한 재질의 도전성 물질로 형성될 수 있으나 이에 제한되지는 않으며, 예를 들어 구리(Cu), 은(Ag) 및 니켈(Ni) 등의 금속 분말로 형성될 수 있으며, 이러한 금속 분말에 글라스 프릿을 첨가하여 마련된 도전성 페이스트를 도포한 후 소성함으로써 형성될 수 있다.
도 5는 도 1의 적층 세라믹 커패시터(100')가 다른 형태의 외부 전극을 갖는 구조를 나타낸 사시도이다.
도 5를 참조하면, 제1 내지 제3 외부 전극(141-143)은 정전 용량 형성을 위하여 제1 및 제2 내부 전극(120, 130)의 대응되는 리드부와 각각 전기적으로 연결되며, 필요시 세라믹 바디(110)의 제5 및 제6 면(S5, S6)의 일부까지 연장하여 제1 밴드를 각각 형성하고, 제1 및 제2 외부 전극(141, 142)은 세라믹 바디(110)의 제3 및 제4 면(S3, S4)의 일부로 각각 연장된 제2 밴드를 각각 가질 수 있다.
이때, 제1 내지 제3 외부 전극(141-143)의 제1 밴드의 높이(d)는 각각 40.0 ㎛ 이상이고, 제1 및 제2 외부 전극(141, 142)의 제2 밴드의 높이(e)는 각각 30.3 ㎛ 이상인 것이 바람직하다.
이때, 제1 내지 제3 외부 전극(141-143)의 제1 밴드의 높이(d)는 칩 전체 높이 이하이며, 제1 및 제2 외부 전극(141, 142)의 제2 밴드의 높이(e)는 칩 전체 높이 이하일 수 있다. 즉, 제1 밴드의 높이와 제2 밴드의 높이의 합(d+e)은 칩 전체 높이의 2배 이하일 수 있다.
또한, 제1 내지 제3 외부 전극(141-143)의 제1 밴드의 높이(d)와 제2 외부 전극(141, 142)의 제2 밴드의 높이(e)의 합이 64.1 ㎛ 미만인 경우 제1 내지 제3 외부 전극(141-143)의 고착강도 불량이 발생할 수 있다.
실험 예
본 발명의 실시 예와 비교 예에 따른 적층 세라믹 커패시터는 하기와 같이 제작되었다.
티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film) 상에 도포 및 건조하여 1.8 ㎛의 두께로 제조된 복수 개의 세라믹 그린 시트를 마련한다.
다음으로, 상기 세라믹 그린 시트 상에 스크린을 이용하여 니켈 내부 전극용 도전성 페이스트를 도포하여 상기 세라믹 그린 시트의 제1 면으로 노출되는 제1 및 제2 리드부를 갖는 제1 내부 전극 및 상기 제1 및 제2 리드부와 이격되어 상기 세라믹 그린 시트의 제1 면으로 노출되는 제3 리드부를 갖는 제2 내부 전극을 형성한다.
다음으로, 상기 세라믹 그린 시트를 약 200 층으로 적층하되, 제1 및 제2 내부 전극이 형성되지 않은 세라믹 그린 시트를 폭 방향의 양 측면에 더 적층하여 적층체를 제조하고, 이 적층체를 85 ℃에서 1000 kgf/cm2 압력 조건으로 등압 압축성형(isostatic pressing) 하였다.
다음으로, 압착이 완료된 세라믹 적층체를 개별 칩의 형태로 절단하였고, 절단된 칩은 대기 분위기에서 약 230 ℃, 60 시간 유지하여 탈바인더를 진행하였다.
다음으로, 약 1,200 ℃에서 내부 전극이 산화되지 않도록 Ni/NiO 평형 산소 분압 보다 낮은 10-11 내지 10-10 atm의 산소분압하 환원분위기에서 소성하여 세라믹 바디를 마련하였다.
소성 후 적층 칩 커패시터의 칩 사이즈는 길이×폭(L×W)은 약 1.6 mm ×0.8 mm(L×W, 1608 사이즈)이었다. 여기서, 제작 공차는 길이×폭(L×W)으로 ±0.1 mm 내의 범위로 정하였다.
다음으로, 세라믹 바디의 제1 주면에 제1 및 제2 내부 전극의 리드부와 각각 대응되게 제1 내지 제3 외부 전극을 형성하는 공정을 거쳐 적층 세라믹 커패시터를 완성하고, 고온/내습부하 발생여부, 실장 쇼트 불량율, 고착강도 불량여부 및 등가 직렬 인덕턴스(ESL) 측정 테스트를 실시하여 표 1에 나타내었다. 각 시험은 샘플 시료 100 개에 대하여 수행되었다.
Figure 112014123281714-pat00001
상기 표 1을 참조하면, 서로 인접한 리드부의 간격 중 큰 값 max(a1+b1+c1, a2+b2+c2)는 500.7 ㎛ 이하인 것이 바람직하며, 서로 인접한 리드부의 간격 중 큰 값 max(a1+b1+c1, a2+b2+c2)가 500.7 ㎛를 초과하는 샘플 16 내지 20의 경우 ESL이 50 pH을 초과하여 저 ESL을 구현하기 어려움을 확인할 수 있다.
이때, 상기 서로 인접한 리드부의 간격(a1+b1+c1, a2+b2+c2) 중에서 작은 것의 최소 값은 서로 인접한 외부 전극의 간격(b1, b2) 중 작은 것의 최소 값과 외부 전극에서 각각 대응되는 리드부와 접촉되지 않은 한쪽 길이방향의 마진(a1+c1, a2+c2) 중에서 작은 것의 최소 값의 합과 같다. 따라서, 상기 서로 인접한 리드부의 간격(a1+b1+c1, a2+b2+c2) 중에서 작은 것은 167.3 ㎛ 이상인 것이 바람직하다.
또한, 제1 내지 제3 외부 전극(141-143)에서 각각 대응되는 리드부와 접촉되지 않은 한쪽 길이방향의 마진들 중 최소 값 min(a1, a2, c1, c2)은 20.2 ㎛ 이상인 것이 바람직하며, 제1 내지 제3 외부 전극(141-143)에서 각각 대응되는 리드부와 접촉되지 않은 한쪽 길이방향의 마진들 중 최소 값 min(a1, a2, c1, c2)이 20. 2㎛ 미만인 샘플 1, 6, 11 및 16의 경우 고온부하 및 내습부하 신뢰성이 악화되는 문제점이 발생함을 확인할 수 있다.
이때, 상기 외부 전극에서 각각 대응되는 리드부와 접촉되지 않은 한쪽 길이방향의 마진들(a1, a2, c1, c2) 중에서 가장 큰 것의 최대 값은 상기 서로 인접한 리드부의 간격 중 큰 값 max(a1+b1+c1, a2+b2+c2)의 최대 값에서 서로 인접한 외부 전극의 간격(b1, b2) 중에서 작은 것의 최소 값을 뺀 값을 2로 나눈 것과 같다.
따라서, 상기 외부 전극에서 각각 대응되는 리드부와 접촉되지 않은 한쪽 길이방향의 마진들(a1, a2, c1, c2) 중에서 가장 큰 것은 186.9 ㎛ 이하인 것이 바람직하다.
또한, 서로 인접한 외부 전극의 간격(b1, b2) 중 큰 것은 126.9 ㎛ 이상인 것이 바람직하며, 서로 인접한 외부 전극의 간격(b1, b2) 중 큰 것이 126.9 ㎛ 미만인 샘플 5의 경우 기판에 실장시 쇼트 불량이 발생함을 확인할 수 있다.
이때, 상기 서로 인접한 외부 전극의 간격(b1, b2) 중 큰 것의 최대 값은 상기 서로 인접한 리드부의 간격(a1+b1+c1, a2+b2+c2) 중 큰 것의 최대 값에서 상기 외부 전극에서 각각 대응되는 리드부와 접촉되지 않은 한쪽 길이방향의 마진(a1, a2, c1, c2) 중 가장 작은 것의 최소 값×2를 뺀 것과 같다. 따라서, 상기 서로 인접한 외부 전극의 간격(b1, b2) 중 큰 것의 최대 값은 460.3 ㎛ 이하인 것이 바람직하다.
또한, 제1 내지 제3 외부 전극(141-143)은 각각 세라믹 바디(110)의 제5 및 제6 면(S5, S6)의 일부로 연장된 밴드를 가지며, 상기 밴드의 높이(d)는 각각 73.4 ㎛ 이상인 것이 바람직하다.
제1 내지 제3 외부 전극(141-143)의 밴드의 높이(d)가 73. 4㎛ 미만인 샘플 23의 경우, 고착강도 불량이 발생하였다.
한편, 샘플 25 내지 36은 제1 내지 제3 외부 전극(141-143)이 각각 세라믹 바디(110)의 제5 및 제6 면(S5, S6)의 일부로 연장된 제1 밴드를 가지며, 제1 및 제2 외부 전극(141, 142)이 세라믹 바디(110)의 제3 및 제4 면(S3, S4)의 일부로 각각 연장된 제2 밴드를 가지는 구조이다.
이때, 샘플 26 내지 샘플 36을 참조하면, 외부 전극의 고착 강도 불량이 발생되지 않는 제1 내지 제3 외부 전극(141-143)의 제1 밴드의 높이(d)와 제1 및 제2 외부 전극(141, 142)의 제2 밴드의 높이(e)의 합은 64.1 ㎛ 이상인 것을 확인할 수 있다.
제1 밴드와 제2 밴드의 합(d+e)이 64.1 ㎛ 미만인 샘플 25의 경우, 고착강도 불량이 발생하였다.
변형 예
도 6은 본 발명의 다른 실시 형태에 따른 적층 세라믹 커패시터를 개략적으로 나타낸 사시도이고, 도 7은 도 6의 적층 세라믹 커패시터에서 외부 전극을 생략하고 나타낸 분해사시도이다.
여기서, 세라믹 바디(110)의 구조는 앞서 설명한 일 실시 형태와 동일하므로 중복을 피하기 위하여 이에 대한 구체적인 설명을 생략하며, 앞서 설명한 실시 형태와 상이한 구조를 갖는 제1 및 제2 내부 전극(120, 130)과 절연층(150)에 대해 구체적으로 설명한다.
도 6 및 도 7을 참조하면, 본 실시 형태의 적층 세라믹 커패시터(100")는 세라믹 바디(110)의 실장 면과 대향되는 제2 주면(S2)에 절연층(150)이 배치될 수 있다.
제1 내부 전극(120)은 세라믹 바디(110)의 제2 면(S2)을 통해 노출되어 세라믹 바디(110)의 제2 면(S2)에 형성된 절연층(150)과 접촉하는 제4 및 제5 리드부(123, 124)를 가질 수 있다.
제2 내부 전극(130)은 제3 및 제4 리드부(123, 124) 사이에 배치되며 세라믹 바디(110)의 제2 면(S2)을 통해 노출되어 절연층(150)과 접촉하는 제6 리드부(132)를 가질 수 있다.
도 8은 본 발명의 또 다른 실시 형태에 따른 적층 세라믹 커패시터를 개략적으로 나타낸 사시도이고, 도 9는 도 8의 적층 세라믹 커패시터 중 세라믹 바디를 나타낸 사시도이고, 도 10은 도 8의 적층 세라믹 커패시터에서 외부 전극을 생략하고 나타낸 분해사시도이고, 도 11은 도 8의 적층 세라믹 커패시터를 나타낸 단면도이다.
여기서, 세라믹 바디(110)의 구조는 앞서 설명한 일 실시 형태와 동일하므로 중복을 피하기 위하여 이에 대한 구체적인 설명을 생략하며, 앞서 설명한 실시 형태와 상이한 구조를 갖는 제4 내지 제6 외부 전극(144-146)과 제1 및 제2 내부 전극(120, 130)에 대해 구체적으로 설명한다.
도 8 내지 도 11을 참조하면, 본 실시 형태의 적층 세라믹 커패시터(1000)는, 제4 내지 제6 외부 전극(144-146)이 세라믹 바디(110)의 제2 면(S2)에 제1 내지 제3 외부 전극(141-143)과 마주보게 배치된다.
이때, 제4 내지 제6 외부 전극(141-146)은 필요시 세라믹 바디(110)의 제5 및 제6 면(S5, S6)의 일부까지 연장되게 형성될 수 있다.
이러한 제4 내지 제6 외부 전극(144-146)은 3중 층 구조로서, 각각의 대응되는 내부 전극의 리드부와 접촉되어 연결되는 제4 내지 제6 도전층(144a-146a)과, 제4 내지 제6 도전층(144a-146a)을 각각 덮도록 형성된 제4 내지 제6 니켈(Ni) 도금층(144b-146b)과, 제4 내지 제6 니켈 도금층(144b-146b)을 각각 덮도록 형성된 제4 내지 제6 주석(Sn) 도금층(144c-146c)을 포함한다.
제1 내부 전극(120)은 세라믹 바디(110)의 제2 면(S2)을 통해 노출되어 세라믹 바디(110)의 제2 면(S2)에 형성된 제4 및 제 5 외부 전극(144, 145)과 각각 접속되는 제4 및 제5 리드부(123, 124)를 가질 수 있다.
제2 내부 전극(130)은 제3 및 제4 리드부(123, 124) 사이에 배치되며 세라믹 바디(110)의 제2 주면(S2)을 통해 노출되어 제6 외부 전극(146)과 접속하는 제6 리드부(132)를 가질 수 있다.
위와 같이, 적층 세라믹 커패시터(1000)의 내부 및 외부 구조를 상하 대칭 구조로 형성한 경우 커패시터의 방향성을 제거할 수 있다.
즉, 적층 세라믹 커패시터(1000)가 상하 대칭 구조로 이루어져 기판에 실장시 실장 면을 반대로 하여 발생하는 불량을 방지할 수 있다.
따라서, 적층 세라믹 커패시터(1000)의 제1 및 제2 주면(S1, S2) 중 어느 면도 실장 면으로 제공될 수 있으므로, 적층 세라믹 커패시터(1000)를 기판에 실장시 실장 면의 방향을 고려하지 않아도 되는 장점이 있다.
이때, 제4 내지 제6 외부 전극(144-146)에서 각각 대응되는 리드부와 접촉되지 않은 한쪽 길이방향의 마진들(a1, a2, c1, c2) 중 가장 작은 것이 20.2 ㎛ 이상일 수 있다.
제4 내지 제6 외부 전극(144-146)에서 각각 대응되는 리드부와 접촉되지 않은 한쪽 길이방향의 마진들(a1, a2, c1, c2) 중 가장 작은 것이 20. 2㎛ 미만인 경우 고온부하 및 내습부하 신뢰성이 악화되는 문제점이 발생할 수 있다.
또한, 서로 인접한 외부 전극의 간격(b1, b2) 중 작은 것이 126.9 ㎛ 이상일 수 있다.
서로 인접한 외부 전극의 간격(b1, b2) 중 작은 것이 126.9 ㎛ 미만인 경우 기판에 실장시 쇼트가 발생할 수 있다.
또한, 제4 내지 제6 외부 전극(144-146)의 밴드의 높이(d)는 각각 73.4 ㎛ 이상인 것이 바람직하다.
제4 내지 제6 외부 전극(144-146)의 밴드의 높이(d)가 73.4 ㎛ 이상인 경우 고착강도가 향상되어 불량이 발생하지 않으며, 제4 내지 제6 외부 전극(144-146)의 밴드의 높이(d)가 73. 4㎛ 미만인 경우 제4 내지 제6 외부 전극(144-146)의 고착강도 불량이 발생할 수 있다.
도 12는 도 8의 적층 세라믹 커패시터(1000')가 다른 형태의 외부 전극을 갖는 구조를 나타낸 사시도이다.
도 12를 참조하면, 제4 내지 제6 외부 전극(144-146)은 정전 용량 형성을 위하여 제1 및 제2 내부 전극(120, 130)의 대응되는 리드부와 각각 전기적으로 연결되며, 필요시 세라믹 바디(110)의 제5 및 제6 면(S5, S6)의 일부까지 연장하여 제1 밴드를 각각 형성하고, 제4 및 제5 외부 전극(144, 145)은 세라믹 바디(110)의 제3 및 제4 면(S3, S4)의 일부로 각각 연장된 제2 밴드를 각각 가질 수 있다.
이때, 제4 내지 제6 외부 전극(144-146)의 제1 밴드의 높이(d)는 각각 40.0 ㎛ 이상이고, 제4 및, 제5 외부 전극(144, 145)의 제2 밴드의 높이(e)는 각각 30.3 ㎛ 이상인 것이 바람직하다.
제4 내지 제6 외부 전극(144-146)의 제1 밴드의 높이(d)와 제4 및 제5 외부 전극(144, 145)의 제2 밴드의 높이(e)의 합이 64.1 ㎛ 미만인 경우 제4 내지 제6 외부 전극(144-146)의 고착강도 불량이 발생할 수 있다.
한편, 상기 표 1에 나타난 제1 내지 제3 외부 전극의 도전층 및 도금층의 두께와 고온/내습부하 발생여부, 실장 쇼트 불량율, 고착강도 불량여부 및 ESL 수치는 상기 제4 내지 제6 외부 전극에도 동일하게 적용될 수 있다.
적층 세라믹 커패시터의 실장 기판
도 13은 도 8의 적층 세라믹 커패시터가 기판에 실장된 모습을 도시한 사시도이고, 도 14는 도 13의 단면도이다.
도 13 및 도 14를 참조하면, 본 실시 형태에 따른 적층 세라믹 커패시터의 실장 기판(200)은 적층 세라믹 커패시터가 실장되는 기판(210)과, 기판(210)의 상면에 서로 이격되게 형성된 제1 내지 제3 전극 패드(221, 222, 223)를 포함한다.
이때, 적층 세라믹 커패시터는 제1 내지 제3 외부 전극(141-143)이 각각 제1 내지 제3 전극 패드(221, 222, 223) 위에 접촉되게 위치한 상태에서 솔더(230)에 의해 기판(210)과 전기적으로 연결될 수 있다.
도 14에서 도면 부호 224는 접지 단자를, 도면 부호 225는 전원 단자를 나타낸다.
한편, 본 실시 형태는 도 8의 적층 세라믹 커패시터를 실장하는 형태로 도시하여 설명하고 있으나, 본 발명은 이에 한정되는 것은 아니며, 일 예로서, 도 1, 도 5, 도 6 및 도 12에 도시된 적층 세라믹 커패시터도 유사한 구조로 기판에 실장하여 실장 기판을 구성할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다.
따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술 분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100, 100', 100”, 1000 ; 적층 세라믹 커패시터
110 ; 세라믹 바디
111 ; 유전체층
112, 113 ; 커버층
120 ; 제1 내부 전극
121-124 ; 제1 내지 제4 리드부
130 ; 제2 내부 전극
131, 132 ; 제5 및 제6 리드부
141-146 ; 제1 내지 제6 외부 전극
200 ; 실장 기판
210 ; 기판
221, 222, 223 ; 제1 내지 제3 전극 패드
230 ; 솔더

Claims (32)

  1. 세라믹 바디 내에서 유전체층을 사이에 두고 상기 세라믹 바디의 폭 방향으로 번갈아 배치되는 제1 및 제2 내부 전극을 포함하고,
    상기 제1 내부 전극은 상기 세라믹 바디의 실장 면을 통해 노출되도록 연장되고 상기 세라믹 바디의 길이 방향을 따라 서로 이격되게 배치되는 제1 및 제2 리드부를 가지며,
    상기 제2 내부 전극은 상기 세라믹 바디의 실장 면을 통해 노출되도록 연장되고 상기 제1 및 제2 리드부 사이에 배치되는 제3 리드부를 가지며,
    상기 세라믹 바디의 실장 면에 상기 세라믹 바디의 길이 방향을 따라 서로 이격되게 배치되고 상기 제1 및 제2 리드부와 각각 접속되는 제1 및 제2 외부 전극과, 상기 제1 및 제2 외부 전극 사이에 배치되고 상기 제3 리드부와 접속되는 제3 외부 전극을 포함하고,
    상기 제1 또는 제2 리드부와 상기 제3 리드부의 간격이 167.3 내지 500.7 ㎛이고,
    상기 제1 내지 제3 외부 전극에서 각각 대응되는 제1 내지 제3 리드부와 접촉되지 않은 한쪽 길이 방향의 간격이 20.2 내지 186.9 ㎛인 적층 세라믹 커패시터.
  2. 제1항에 있어서,
    상기 제1 또는 제2 외부 전극과 상기 제3 외부 전극의 간격이 126.9 내지 460.3 ㎛인 적층 세라믹 커패시터.
  3. 제1항에 있어서,
    상기 제1 내지 제3 외부 전극은 상기 세라믹 바디의 폭 방향의 양 면의 일부로 연장된 밴드를 각각 가지는 적층 세라믹 커패시터.
  4. 제1항에 있어서,
    상기 제1 및 제2 내부 전극은 상기 세라믹 바디의 길이 방향의 양 면으로부터 이격되게 배치되는 적층 세라믹 커패시터.
  5. 제1항에 있어서,
    상기 제1 내지 제3 외부 전극은, 각각의 대응되는 제1 내지 제3 리드부와 접촉되는 도전층 및 상기 도전층을 덮도록 형성된 도금층을 포함하는 적층 세라믹 커패시터.
  6. 제5항에 있어서,
    상기 도금층은, 상기 도전층을 덮도록 형성된 니켈(Ni) 도금층 및 상기 니켈 도금층을 덮도록 형성된 주석(Sn) 도금층을 포함하는 적층 세라믹 커패시터.
  7. 삭제
  8. 제1항에 있어서,
    상기 제1 내부 전극은 상기 세라믹 바디의 실장 면과 대향되는 면을 통해 노출되도록 연장되고 상기 세라믹 바디의 길이 방향을 따라 서로 이격되게 배치되는 제4 및 제5 리드부를 더 가지며,
    상기 제2 내부 전극은 상기 세라믹 바디의 실장 면과 대향되는 면을 통해 노출되도록 연장되고 상기 제4 및 제5 리드부 사이에 배치되는 제6 리드부를 더 가지며,
    상기 세라믹 바디의 실장 면과 대향되는 반대 면에 절연층이 배치되는 적층 세라믹 커패시터.
  9. 제1항에 있어서,
    상기 제1 내부 전극은 상기 세라믹 바디의 실장 면과 대향되는 면을 통해 노출되도록 연장되고 상기 세라믹 바디의 길이 방향을 따라 서로 이격되게 배치되는 제4 및 제5 리드부를 더 가지며,
    상기 제2 내부 전극은 상기 세라믹 바디의 실장 면과 대향되는 면을 통해 노출되도록 연장되고 상기 제4 및 제5 리드부 사이에 배치되는 제6 리드부를 더 가지며,
    상기 세라믹 바디의 실장 면과 대향되는 면에 상기 세라믹 바디의 길이 방향을 따라 서로 이격되게 배치되고 상기 제4 및 제5 리드부와 각각 접속되는 제4 및 제5 외부 전극과, 상기 제4 및 제5 외부 전극 사이에 배치되고 상기 제6 리드부와 접속되는 제6 외부 전극을 더 포함하는 적층 세라믹 커패시터.
  10. 제9항에 있어서,
    상기 제4 또는 제5 리드부와 상기 제6 리드부의 간격이 167.3 내지 500.7 ㎛이며,
    상기 제4 내지 제6 외부 전극에서 각각 대응되는 리드부와 접촉되지 않은 한쪽 길이 방향의 간격이 20.2 내지 186.9 ㎛인 적층 세라믹 커패시터.
  11. 제9항에 있어서,
    상기 제4 또는 제5 외부 전극과 상기 제6 외부 전극의 간격이 126.9 내지 460.3 ㎛인 적층 세라믹 커패시터.
  12. 제9항에 있어서,
    상기 제4 및 제5 외부 전극은 상기 세라믹 바디의 폭 방향의 양 면의 일부로 각각 연장된 제1 밴드를 가지는 적층 세라믹 커패시터.
  13. 제9항에 있어서,
    상기 제4 내지 제6 외부 전극은, 각각의 대응되는 리드부와 접촉되어 전기적으로 연결된 도전층 및 상기 도전층을 덮도록 형성된 도금층을 포함하는 적층 세라믹 커패시터.
  14. 제13항에 있어서,
    상기 도금층은, 상기 도전층을 덮도록 형성된 니켈(Ni) 도금층 및 상기 니켈 도금층을 덮도록 형성된 주석(Sn) 도금층을 포함하는 적층 세라믹 커패시터.
  15. 제1항에 있어서,
    상기 세라믹 바디는, 상기 제1 및 제2 내부 전극 복수 개가 이루는 액티브층과, 상기 액티브층의 폭 방향의 양 면에 각각 배치된 커버층을 포함하는 적층 세라믹 커패시터.
  16. 제1항에 있어서,
    상기 제1 및 제2 외부 전극은, 상기 제1 및 제2 리드부와 각각 접속되며 상기 세라믹 바디의 폭 방향의 양 면의 일부로 연장된 제1 밴드 및 길이 방향의 양 면의 일부로 연장된 제2 밴드를 가지고,
    상기 제3 외부 전극은, 상기 제3 리드부와 접속되며 상기 세라믹 바디의 폭 방향의 양 면의 일부로 연장된 제1 밴드를 가지는 적층 세라믹 커패시터.
  17. 제16항에 있어서,
    상기 제1 또는 제2 외부 전극의 상기 제1 밴드와 상기 제2 밴드의 높이의 합은, 각각 64.1 ㎛ 이상이고, 칩 전체 높이의 2배 이하인 적층 세라믹 커패시터.
  18. 제16항에 있어서,
    상기 제1 내부 전극은 상기 세라믹 바디의 실장 면과 대향되는 면을 통해 노출되도록 연장되고 상기 세라믹 바디의 길이 방향을 따라 서로 이격되게 배치되는 제4 및 제5 리드부를 더 가지며,
    상기 제2 내부 전극은 상기 세라믹 바디의 실장 면과 대향되는 면을 통해 노출되도록 연장되고 상기 제4 및 제5 리드부 사이에 배치되는 제6 리드부를 더 가지며,
    상기 세라믹 바디의 실장 면과 대향되는 면에 상기 세라믹 바디의 길이 방향을 따라 서로 이격되게 배치되고 상기 제4 및 제5 리드부와 각각 접속되며 상기 세라믹 바디의 폭 방향의 양 면의 일부로 연장된 제1 밴드 및 길이 방향의 양 면의 일부로 연장된 제2 밴드를 갖는 제4 및 제5 외부 전극과, 상기 제4 및 제5 외부 전극 사이에 배치되고 상기 제6 리드부와 접속되며 상기 세라믹 바디의 폭 방향의 양 면의 일부로 연장된 밴드를 갖는 제6 외부 전극을 더 포함하는 적층 세라믹 커패시터.
  19. 제18항에 있어서,
    상기 제4 내지 제6 외부 전극은, 각각의 대응되는 리드부와 접촉되는 도전층 및 상기 도전층을 덮도록 형성된 도금층을 포함하는 적층 세라믹 커패시터.
  20. 제19항에 있어서,
    상기 도금층은, 상기 도전층을 덮도록 형성된 니켈(Ni) 도금층 및 상기 니켈 도금층을 덮도록 형성된 주석(Sn) 도금층을 포함하는 적층 세라믹 커패시터.
  21. 삭제
  22. 제3항에 있어서,
    상기 제1 내지 제3 외부 전극의 밴드의 높이는, 각각 73.4 ㎛ 이상이고, 칩 전체 높이 이하인 적층 세라믹 커패시터.
  23. 제1항에 있어서,
    상기 제1 및 제2 외부 전극은 상기 세라믹 바디의 폭 방향의 양 면의 일부로 각각 연장된 제1 밴드를 가지는 적층 세라믹 커패시터.
  24. 제23항에 있어서,
    상기 제1 및 제2 외부 전극의 제1 밴드의 높이는, 각각 73.4 ㎛ 이상이고, 칩 전체 높이 이하인 적층 세라믹 커패시터.
  25. 제1항에 있어서,
    상기 제1 및 제2 외부 전극은 상기 세라믹 바디의 길이 방향의 양 면의 일부로 각각 연장된 제2 밴드를 가지는 적층 세라믹 커패시터.
  26. 제1항에 있어서,
    상기 제3 외부 전극은 상기 세라믹 바디의 폭 방향의 양 면의 일부로 각각 연장된 제1 밴드를 가지는 적층 세라믹 커패시터.
  27. 제26항에 있어서,
    상기 제3 외부 전극의 제1 밴드의 높이는, 각각 73.4 ㎛ 이상이고, 칩 전체 높이 이하인 적층 세라믹 커패시터.
  28. 제12항에 있어서,
    상기 제4 및 제5 외부 전극의 제1 밴드의 높이는, 각각 73.4 ㎛ 이상이고, 칩 전체 높이 이하인 적층 세라믹 커패시터.
  29. 제12항에 있어서,
    상기 제4 및 제5 외부 전극은 상기 세라믹 바디의 길이 방향의 양 면의 일부로 각각 연장된 제2 밴드를 가지는 적층 세라믹 커패시터.
  30. 제12항에 있어서,
    상기 제6 외부 전극은 상기 세라믹 바디의 폭 방향의 양 면의 일부로 각각 연장된 제1 밴드를 가지는 적층 세라믹 커패시터.
  31. 제30항에 있어서,
    상기 제6 외부 전극의 제1 밴드의 높이는, 각각 73.4 ㎛ 이상이고, 칩 전체 높이 이하인 적층 세라믹 커패시터.
  32. 상부에 복수의 전극 패드를 갖는 기판; 및
    상기 전극 패드 위에 외부 전극이 각각 배치되는 제1항 내지 제6항, 제8항 내지 제20항, 제22항 내지 제31항 중 어느 한 항의 적층 세라믹 커패시터; 를 포함하는 적층 세라믹 커패시터의 실장 기판.
KR1020140183324A 2013-10-29 2014-12-18 적층 세라믹 커패시터 및 그 실장 기판 KR102018307B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130129120A KR20140038914A (ko) 2013-10-29 2013-10-29 적층 세라믹 커패시터 및 그 실장 기판
KR1020130129120 2013-10-29

Publications (2)

Publication Number Publication Date
KR20150050520A KR20150050520A (ko) 2015-05-08
KR102018307B1 true KR102018307B1 (ko) 2019-09-05

Family

ID=50647014

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020130129120A KR20140038914A (ko) 2013-10-29 2013-10-29 적층 세라믹 커패시터 및 그 실장 기판
KR1020140133068A KR101514610B1 (ko) 2013-10-29 2014-10-02 적층 세라믹 커패시터 및 그 실장 기판
KR1020140183324A KR102018307B1 (ko) 2013-10-29 2014-12-18 적층 세라믹 커패시터 및 그 실장 기판

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020130129120A KR20140038914A (ko) 2013-10-29 2013-10-29 적층 세라믹 커패시터 및 그 실장 기판
KR1020140133068A KR101514610B1 (ko) 2013-10-29 2014-10-02 적층 세라믹 커패시터 및 그 실장 기판

Country Status (3)

Country Link
KR (3) KR20140038914A (ko)
CN (2) CN104576056B (ko)
TW (1) TWI566266B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014222783A (ja) 2014-08-13 2014-11-27 株式会社村田製作所 積層コンデンサ及び積層コンデンサの実装構造体
JP2014241452A (ja) 2014-08-13 2014-12-25 株式会社村田製作所 積層セラミック電子部品
JP2015019083A (ja) 2014-08-13 2015-01-29 株式会社村田製作所 積層コンデンサ及び積層コンデンサの実装構造体
JP2014220528A (ja) 2014-08-13 2014-11-20 株式会社村田製作所 積層コンデンサ
JP2015019079A (ja) 2014-08-13 2015-01-29 株式会社村田製作所 積層セラミック電子部品
JP2014239259A (ja) 2014-08-13 2014-12-18 株式会社村田製作所 積層コンデンサ及び積層コンデンサの実装構造体
JP2015035630A (ja) 2014-11-13 2015-02-19 株式会社村田製作所 3端子型コンデンサ
JP2015065455A (ja) 2014-11-13 2015-04-09 株式会社村田製作所 3端子型コンデンサ
KR101528432B1 (ko) * 2014-11-14 2015-06-11 가부시키가이샤 무라타 세이사쿠쇼 3 단자형 콘덴서
JP2015079980A (ja) 2014-12-04 2015-04-23 株式会社村田製作所 3端子型コンデンサ
US9214282B1 (en) 2014-12-08 2015-12-15 Murata Manufacturing Co., Ltd. Three-terminal capacitor
WO2017010200A1 (ja) * 2015-07-10 2017-01-19 株式会社村田製作所 コンデンサ
JP6460264B2 (ja) * 2015-12-28 2019-01-30 株式会社村田製作所 表面実装インダクタ及びその製造方法
KR101892802B1 (ko) 2016-04-25 2018-08-28 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
CN107221431B (zh) * 2017-06-01 2019-06-21 广东风华高新科技股份有限公司 多层陶瓷电容器
CN107240497B (zh) * 2017-06-01 2019-06-14 广东风华高新科技股份有限公司 陶瓷电容器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7697262B2 (en) * 2005-10-31 2010-04-13 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
JP4400612B2 (ja) * 2006-10-31 2010-01-20 Tdk株式会社 積層コンデンサ、および積層コンデンサの製造方法
KR100951292B1 (ko) * 2007-01-09 2010-04-02 삼성전기주식회사 적층형 칩 캐패시터
KR100920614B1 (ko) 2007-02-05 2009-10-08 삼성전기주식회사 적층형 칩 커패시터
US8238116B2 (en) * 2007-04-13 2012-08-07 Avx Corporation Land grid feedthrough low ESL technology
KR100867505B1 (ko) * 2007-09-19 2008-11-07 삼성전기주식회사 적층형 칩 커패시터 실장용 회로기판 및 적층형 칩커패시터를 구비한 회로기판 장치
KR100905879B1 (ko) * 2007-09-28 2009-07-03 삼성전기주식회사 적층형 캐패시터
KR101018254B1 (ko) 2009-10-23 2011-03-03 삼성전기주식회사 적층형 칩 캐패시터
WO2012043740A1 (ja) * 2010-09-29 2012-04-05 京セラ株式会社 コンデンサ
JP5770539B2 (ja) * 2011-06-09 2015-08-26 Tdk株式会社 電子部品及び電子部品の製造方法
KR101525645B1 (ko) * 2011-09-02 2015-06-03 삼성전기주식회사 적층 세라믹 커패시터
KR101872524B1 (ko) * 2011-11-14 2018-06-28 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR101761937B1 (ko) * 2012-03-23 2017-07-26 삼성전기주식회사 전자 부품 및 그 제조 방법

Also Published As

Publication number Publication date
CN108400014A (zh) 2018-08-14
CN108400014B (zh) 2020-06-16
TW201526052A (zh) 2015-07-01
TWI566266B (zh) 2017-01-11
KR20140038914A (ko) 2014-03-31
CN104576056A (zh) 2015-04-29
CN104576056B (zh) 2018-04-13
KR101514610B1 (ko) 2015-04-23
KR20150050520A (ko) 2015-05-08

Similar Documents

Publication Publication Date Title
US10347421B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
CN104882276B (zh) 多层陶瓷电容器和具有该多层陶瓷电容器的板
KR102171678B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101952860B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101525645B1 (ko) 적층 세라믹 커패시터
US9648748B2 (en) Multilayer ceramic capacitor and board for mounting of the same
KR101933412B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101412784B1 (ko) 적층 세라믹 커패시터
KR101912279B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101558023B1 (ko) 적층 세라믹 커패시터
JP6371365B2 (ja) 積層セラミックコンデンサ
JP6278595B2 (ja) 積層セラミック電子部品及びその製造方法
KR102004761B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101843182B1 (ko) 적층 세라믹 전자부품
KR102076145B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법
CN104576056B (zh) 多层陶瓷电容器和具有该多层陶瓷电容器的板
CN104517730B (zh) 多层陶瓷电容器及具有该多层陶瓷电容器的板
JP5551296B1 (ja) 積層セラミックキャパシタ及びその製造方法
JP6180898B2 (ja) 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板
JP2015146454A (ja) 積層セラミックキャパシタ及びその製造方法
US10163568B2 (en) Multilayer ceramic capacitor, method of fabrication thereof and circuit board having electronic component mounted thereon
KR101862422B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR102067173B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
US9390852B2 (en) Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein
JP2012253337A (ja) 積層セラミック電子部品

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right