JP5694459B2 - 積層セラミック電子部品及びその実装基板 - Google Patents
積層セラミック電子部品及びその実装基板 Download PDFInfo
- Publication number
- JP5694459B2 JP5694459B2 JP2013154306A JP2013154306A JP5694459B2 JP 5694459 B2 JP5694459 B2 JP 5694459B2 JP 2013154306 A JP2013154306 A JP 2013154306A JP 2013154306 A JP2013154306 A JP 2013154306A JP 5694459 B2 JP5694459 B2 JP 5694459B2
- Authority
- JP
- Japan
- Prior art keywords
- multilayer ceramic
- ceramic body
- electronic component
- thickness
- ceramic electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000919 ceramic Substances 0.000 title claims description 104
- 239000003985 ceramic capacitor Substances 0.000 description 32
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 11
- 238000007747 plating Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 239000010949 copper Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 239000000843 powder Substances 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
- H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Description
本発明は、積層セラミック電子部品及びその実装基板に関する。
最近は、電子製品の小型化に伴い、このような電子製品に用いられる積層セラミック電子部品にも小型化及び高容量化が求められている。
これにより、誘電体層及び内部電極の薄膜化、多層化が多様な方法によって試みられ、近来では、誘電体層の厚さが薄くなって積層数が増加する積層セラミック電子部品が製造されている。
上記積層セラミック電子部品の小型化、誘電体層及び内部電極の薄膜化が可能になるにつれ、高容量化を具現するために積層数を増加できるようになった。
しかし、上記のように誘電体層及び内部電極の厚さを薄くし、積層数を増加させると、積層セラミック電子部品の高容量は具現できるが、積層数の増加によって積層セラミック電子部品の厚さが幅に比べて大きい形状を有するようになる。
上記のように、積層セラミック電子部品の厚さが幅に比べて大きく形成された場合、一般的に積層セラミック電子部品の両端面に形成された外部電極は、その外周面がドーム状を有するようになる。
そのため、積層セラミック電子部品を印刷回路基板などに実装するとき、積層セラミック電子部品が実装された状態を維持できずに倒れる問題が頻繁に発生して積層セラミック電子部品の実装不良率が増加するという問題点がある。
また、上記誘電体層及び内部電極の厚さを薄くすると、積層数の増加によって段差問題が発生して信頼性が悪化するという問題点もある。特に、セラミック本体の圧着時にストレスが大きいカバー層の周辺ではショートが頻繁に発生して信頼性が大きく低下する可能性がある。
下記特許文献１は、小型化及び高容量化に対応するための積層セラミックコンデンサを開示しているが、積層セラミックコンデンサを印刷回路基板に実装するときに倒れる問題を解決するための手段は開示していない。
当技術分野では、積層数の増加に伴い、厚さが幅に比べて大きくなることから、高容量を具現しながらも、積層セラミック電子部品を印刷回路基板などに実装するときに倒れる問題を解決するとともに、段差による信頼性低下を防止することができる新たな方案が求められてきた。
本発明の一側面は、厚さ方向に積層された複数の誘電体層を含み、幅をＷ、厚さをＴと規定するとき、Ｔ／Ｗ＞１．０を満たすセラミック本体と、上記セラミック本体内において上記誘電体層を介して対向するように配置され、上記セラミック本体の両端面を通じて交互に露出した複数の第１及び第２内部電極と、上記セラミック本体の両端面から上下両主面まで形成され、上記第１及び第２内部電極とそれぞれ電気的に連結された第１及び第２外部電極と、を含み、上記セラミック本体の高さをａ、上記セラミック本体の上側主面に形成された第１及び第２外部電極の上端から上記セラミック本体の下側主面に形成された第１及び第２外部電極の下端までの距離をｂと規定するとき、０．９９０≦ａ／ｂ＜１の範囲を満たす積層セラミック電子部品を提供する。
本発明の他の側面は、幅方向に積層された複数の誘電体層を含み、幅をＷ、厚さをＴと規定するとき、Ｔ／Ｗ＞１．０を満たすセラミック本体と、上記セラミック本体内において上記誘電体層を介して対向するように配置され、上記セラミック本体の両端面を通じて交互に露出した複数の第１及び第２内部電極と、上記セラミック本体の両端面から上下両主面まで形成され、上記第１及び第２内部電極とそれぞれ電気的に連結された第１及び第２外部電極と、を含み、上記セラミック本体の高さをａ、上記セラミック本体の上側主面に形成された第１及び第２外部電極の上端から上記セラミック本体の下側主面に形成された第１及び第２外部電極の下端までの距離をｂと規定するとき、０．９９０≦ａ／ｂ＜１の範囲を満たす積層セラミック電子部品を提供する。
本発明の一側面において、上記誘電体層の平均厚さをｔｄとすると、０．１μｍ≦ｔｄ≦０．６μｍを満たすことができる。
本発明の一側面において、上記第１及び第２内部電極の厚さは、０．６μｍ以下であることができる。
本発明の一側面において、上記誘電体層の平均厚さをｔｄ、上記第１及び第２内部電極の厚さをｔｅと規定するとき、ｔｅ／ｔｄ≦０．８３３を満たすことができる。
本発明の一側面において、上記誘電体層の積層数は、５００層以上であることができる。
本発明の一側面によると、積層数の増加に伴い、高容量を具現しながらも、外部電極を含むチップ全体の高さに対するセラミック本体の高さを一定範囲に制限することで、外部電極の外周面がラウンドした形状を有しても、印刷回路基板などに実装するときに倒れる現象を防止して積層セラミック電子部品の実装不良率を減らすとともに、段差による角部の内部クラックを防止してめっき浸透によるショート不良及び耐湿不良などを防ぐことができるため、信頼性低下を防止する効果がある。
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。なお、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
以下では、本発明の一実施形態による積層セラミック電子部品、特に、積層セラミックキャパシタを例に挙げて説明するが、本発明はこれに限定されない。
積層セラミックキャパシタ
図１は本発明の一実施形態による積層セラミックキャパシタの一部を切開して概略的に示した斜視図である。
図１を参照すると、本発明の一実施形態による積層セラミックキャパシタ１００は、セラミック本体１１０と、複数の第１及び第２内部電極１２１、１２２と、第１及び第２外部電極１３１、１３２と、を含む。
セラミック本体１１０は、複数の誘電体層１１１を厚さ方向に積層してから焼成したもので、走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認できないほど隣接する誘電体層１１１間の境界が一体化されていることができる。
このようなセラミック本体１１０は、その形状に制限されないが、例えば、六面体状を有することができる。
本発明の実施形態を明確に説明するために、セラミック本体１１０の六面体の方向を定義すると、図面に示されるＬ、Ｗ及びＴは、それぞれ長さ方向、幅方向及び厚さ方向を示す。
また、本実施形態では、説明の便宜上、セラミック本体１１０の対向する厚さ方向の面を第１及び第２主面、第１及び第２主面を連結し、対向する長さ方向の面を第１及び第２端面、対向する幅方向の面を第１及び第２側面と定義する。
セラミック本体１１０は、高容量を具現するために、誘電体層１１１の積層数を増加させた形態を有し、幅をＷ、厚さをＴと規定するとき、Ｔ／Ｗ＞１．０を満たすため、セラミック本体１１０の幅に比べて厚さがさらに大きく形成される。
このとき、誘電体層１１１の積層数は、特に制限されないが、基板への実装時に十分な空間を確保するとともに、高容量を具現するために、例えば、５００層以上を積層することができる。
誘電体層１１１は、高誘電率のセラミック材料を含むことができる。例えば、チタン酸バリウム（ＢａＴｉＯ３）系セラミック粉末などを含むことができるが、十分な静電容量が得られるものであれば、本発明はこれに限定されない。
また、誘電体層１１１には、上記セラミック粉末とともに、必要に応じて、遷移金属酸化物または炭化物、希土類元素、マグネシウム（Ｍｇ）またはアルミニウム（Ａｌ）などのような多様な種類のセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などがさらに添加されることができる。
このとき、誘電体層１１１の平均厚さをｔｄとすると、超小型及び超高容量の積層セラミックキャパシタを製造するために、０．１μｍ≦ｔｄ≦０．６μｍの範囲を満たすことができるが、本発明はこれに限定されない。
誘電体層１１１の平均厚さｔｄは、セラミック本体１１０の幅方向断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージスキャンして測定することができる。
例えば、セラミック本体１１０の長さ（Ｌ）方向の中央部で切断した幅及び厚さ方向（Ｗ−Ｔ）の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出した任意の誘電体層に対し、幅方向に等間隔である３０個の地点でその厚さを測定して平均値を測定することができる。
上記等間隔である３０個の地点は、第１及び第２内部電極１２１、１２２が重畳して容量を形成する領域から測定されることができる。
また、このような平均値測定を１０個以上の誘電体層に拡大して平均値を測定すると、誘電体層の平均厚さをさらに一般化することができる。
第１及び第２内部電極１２１、１２２は、異なる極性を有する電極で、誘電体層１１１を形成するセラミックシートを介して対向するように配置され、セラミック本体１１０内においてセラミック本体１１０の第１及び第２端面を通じてそれぞれ露出するように形成されることができる。
このとき、第１及び第２内部電極１２１、１２２は、その間に配置された誘電体層１１１によって電気的に絶縁されることができる。
また、第１及び第２内部電極１２１、１２２は、導電性金属によって形成され、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）のうち一つまたはこれらの合金などからなるものを用いることができるが、本発明はこれに限定されない。
第１及び第２内部電極１２１、１２２の平均厚さは、静電容量を形成することができるならば、特に制限されず、例えば、０．６μｍ以下であることができるが、本発明はこれに限定されない。
但し、第１及び第２内部電極１２１、１２２の平均厚さが０．６μｍを超過して過度に厚く形成される場合は、セラミック本体１１０の内部にクラックが発生する可能性がある。
第１及び第２内部電極１２１、１２２の平均厚さは、セラミック本体１１０の幅方向断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージスキャンして測定することができる。
例えば、セラミック本体１１０の長さ（Ｌ）方向の中央部で切断した幅及び厚さ方向（Ｗ−Ｔ）の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出した任意の内部電極に対し、幅方向に等間隔である３０個の地点でその厚さを測定して平均値を測定することができる。
上記等間隔である３０個の地点は、第１及び第２内部電極１２１、１２２が重畳する領域を意味する容量形成部から測定されることができる。
また、このような平均値測定を１０個以上の内部電極に拡大して平均値を測定すると、内部電極の平均厚さをさらに一般化することができる。
一方、誘電体層１１１の平均厚さをｔｄ、第１及び第２内部電極１２１、１２２の厚さをｔｅと規定するとき、ｔｅ／ｔｄ≦０．８３３を満たすことができる。このとき、ｔｅ／ｔｄが過度に大きくなると、誘電体層１１１と第１及び第２内部電極１２１、１２２との焼結収縮差異によって積層セラミックキャパシタ１００の内部においてストレスが上昇し、積層セラミックキャパシタ１００の内部にクラック発生が増加するおそれがある。
これにより、積層セラミックキャパシタ１００の内部クラック発生をより効果的に防ぐことができ、第１及び第２内部電極１２１、１２２の連結性も改善されて静電容量の大容量化を具現することができる好ましいｔｅ／ｔｄの範囲は、ｔｅ／ｔｄ≦０．８３３となる。
第１及び第２外部電極１３１、１３２は、セラミック本体１１０の第１及び第２端面から第１及び第２主面まで延長形成され、セラミック本体１１０の第１及び第２端面を通じて交互に露出した複数の第１及び第２内部電極１２１、１２２と電気的に連結される。このとき、第１及び第２外部電極１３１、１３２は、耐湿性を向上させるため、セラミック本体１１０の第１及び第２端面から第１及び第２側面まで延長形成されることができる。
また、第１及び第２外部電極１３１、１３２は、導電性金属によって形成され、例えば、銀（Ａｇ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）などで形成されることができる。このような第１及び第２外部電極１３１、１３２は、上記導電性金属粉末にガラスフリットを添加して用意された導電性ペーストを塗布してから焼成することで形成されることができるが、本発明はこれに限定されない。
一方、第１及び第２外部電極１３１、１３２上には、必要に応じて、第１及び第２めっき層（図示せず）が形成されることができる。
上記第１及び第２めっき層は、積層セラミックキャパシタ１００をはんだで印刷回路基板に実装するとき、相互間の接着強度を高めるためのものである。
上記第１及び第２めっき層は、例えば、第１及び第２外部電極１３１、１３２上に形成されたニッケル（Ｎｉ）めっき層と、上記ニッケルめっき層上に形成されたスズ（Ｓｎ）めっき層と、を含むことができるが、本発明はこれに限定されない。
図２は図１のＡ−Ａ’線に沿った断面図で、本発明の一実施形態による積層セラミックキャパシタの厚さ−幅の断面を示したものである。
図２を参照すると、セラミック本体１１０の高さをａ、セラミック本体１１０の第１主面に形成された第１及び第２外部電極１３１、１３２の上端からセラミック本体１１０の第２主面に形成された第１及び第２外部電極１３１、１３２の下端までの距離をｂと規定するとき、０．９９０≦ａ／ｂ＜１の範囲を満たす。
下記表１は、上記ａ／ｂの数値、即ち、第１または第２外部電極１３１、１３２を含む積層セラミックキャパシタ１００の全体高さに対するセラミック本体１１０の高さの変化によって印刷回路基板への実装時に積層セラミックキャパシタ１００が倒れるか否かの有無及びショート不良及び耐湿不良に対する信頼性を満たすか否かの有無を示したものである。
上記表１を参照すると、サンプル１及び２の場合は、セラミック本体の実装面、即ち、第２主面が下方に過度に凸状の形状を有するため、積層セラミックキャパシタを印刷回路基板上に２０回実装したとき、それぞれ１５回及び７回の倒れが発生して実装不良が大きく生じたことが確認できる。
また、サンプル３から８の場合は、セラミック本体１００の実装面、即ち、第２主面が下方に凸状を有しているが、セラミックキャパシタ１００を印刷回路基板上に２０回実装したときに倒れが発生しなかったため、上記ａ／ｂが実装するのに良好な範囲内にあることが確認できる。
変形例
図３は本発明の他の実施形態による積層セラミックキャパシタの一部を切開して概略的に示した斜視図である。
ここでは、第１及び第２外部電極１３１、１３２が形成された構造は、前述した一実施形態と同一であるため、重複を避けるためにこれに対する具体的な説明は省略する。また、前述した実施形態と相違する構造を有する第１及び第２内部電極１２１’、１２２’を基礎として具体的に説明する。
図３を参照すると、本発明の他の実施形態による積層セラミックキャパシタ１００’は、複数の誘電体層１１１が幅方向に積層されたセラミック本体１１０を含む。
これにより、第１及び第２内部電極１２１’、１２２’は、誘電体層１１１を形成するセラミックシートを介して対向するように幅方向に配置され、セラミック本体１１０内においてセラミック本体１１０の第１及び第２端面を通じてそれぞれ露出するように形成されることができる。このとき、第１及び第２内部電極１２１’、１２２’は、その間に配置された誘電体層１１１によって電気的に絶縁されることができる。
図４は図３のＢ−Ｂ’線に沿った断面図であり、本発明の他の実施形態による積層セラミックキャパシタの厚さ−幅の断面を示したものである。
図４を参照すると、セラミック本体１１０の高さをａ、セラミック本体１１０の第１主面に形成された第１及び第２外部電極１３１、１３２の上端からセラミック本体１１０の第２主面に形成された第１及び第２外部電極１３１、１３２の下端までの距離をｂと規定するとき、０．９９０≦ａ／ｂ＜１の範囲を満たす。
積層セラミックキャパシタの製造方法
以下では、本発明の一実施形態による積層セラミックキャパシタの製造方法を説明する。
まず、複数のセラミックシートを用意する。上記セラミックシートは、セラミック本体１１０の誘電体層１１１を形成するためのもので、セラミック粉末、ポリマー及び溶剤などを混合してスラリーを製造し、上記スラリーをドクターブレードなどの工法を通じてキャリアフィルム上に塗布及び乾燥して数μｍの厚さを有するシート（ｓｈｅｅｔ）状に製作する。
次に、上記セラミックシートの少なくとも一面に所定の厚さで導電性ペーストを印刷して長さ方向に沿って一定間隔を置いて複数の内部電極パターンを形成する。
上記内部電極パターンを形成するための導電性ペーストの印刷方法としては、スクリーン印刷法またはグラビア印刷法などを用いることができるが、本発明はこれに限定されない。
続いて、上記内部電極パターンが形成された複数のセラミックシートを厚さ方向に沿って上記内部電極パターンが交互するように５００層以上積層し、積層方向から加圧して積層体を用意する。
次いで、上記積層体を０６０３（長さ×幅）規格で、１つのキャパシタに対応する領域ごとに切断して厚さ／幅が１．０を超過するチップを製作し、１０５０℃〜１２００℃の高温において焼成してから研磨して第１及び第２内部電極１２１、１２２を有するセラミック本体１１０を用意する。
その後、セラミック本体１１０の第１及び第２端面に第１及び第２内部電極１２１、１２２の露出した部分とそれぞれ電気的に連結されるように第１及び第２外部電極１３１、１３２を形成する。
また、必要に応じて、第１及び第２外部電極１３１、１３２を形成する段階の後に、第１及び第２外部電極１３１、１３２の表面を電気めっきなどの方法でめっき処理することで、第１及び第２めっき層（図示せず）を形成することができる。
このとき、セラミック本体１１０の高さをａ、セラミック本体１１０の第１主面に形成された第１及び第２外部電極１３１、１３２の上端からセラミック本体１１０の第２主面に形成された第１及び第２外部電極１３１、１３２の下端までの距離をｂと規定するとき、０．９９０≦ａ／ｂ＜１の範囲を満たすようにする。
積層セラミックキャパシタの実装基板
図５は本発明の一実施形態による積層セラミックキャパシタが印刷回路基板に実装された形状を、積層セラミックキャパシタの一部を切開して概略的に示した斜視図である。
図５を参照すると、本実施形態による積層セラミックキャパシタ１００の実装基板２００は、積層セラミックキャパシタ１００が水平または垂直になるように実装された印刷回路基板２１０と、印刷回路基板２１０の上面に離隔形成された第１及び第２電極パッド２２１、２２２と、を含む。
このとき、積層セラミックキャパシタ１００は、第１及び第２外部電極１３１、１３２の第２主面がそれぞれ第１及び第２電極パッド２２１、２２２上に接触されるように位置した状態で、はんだ２３０によって印刷回路基板２１０と電気的に連結されることができる。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
１００、１００’ 積層セラミックキャパシタ
１１０ セラミック本体
１１１ 誘電体層
１２１、１２１’、１２２、１２２’ 第１及び第２内部電極
１３１、１３２ 第１及び第２外部電極
１１０ セラミック本体
１１１ 誘電体層
１２１、１２１’、１２２、１２２’ 第１及び第２内部電極
１３１、１３２ 第１及び第２外部電極
Claims (11)
- 実装に供するための積層セラミック電子部品において、
厚さ方向に積層された複数の誘電体層を含み、幅をＷ、厚さをＴと規定するとき、Ｔ／Ｗ＞１．０を満たすセラミック本体と、
前記セラミック本体内において前記誘電体層を介して対向するように配置され、前記セラミック本体の両端面を通じて交互に露出した複数の第１及び第２内部電極と、
前記セラミック本体の両端面から上下両主面まで形成され、前記第１及び第２内部電極とそれぞれ電気的に連結された第１及び第２外部電極と、を含み、
前記セラミック本体の高さをａ、前記セラミック本体の上側主面に形成された第１及び第２外部電極の上端から前記セラミック本体の下側主面に形成された第１及び第２外部電極の下端までの距離をｂと規定するとき、０．９９０≦ａ／ｂ＜１の範囲を満たす、積層セラミック電子部品。 - 前記誘電体層の平均厚さをｔｄとすると、０．１μｍ≦ｔｄ≦０．６μｍを満たす、請求項１に記載の積層セラミック電子部品。
- 前記第１及び第２内部電極の厚さは、０．６μｍ以下である、請求項１に記載の積層セラミック電子部品。
- 前記誘電体層の平均厚さをｔｄ、前記第１及び第２内部電極の厚さをｔｅと規定するとき、ｔｅ／ｔｄ≦０．８３３を満たす、請求項１に記載の積層セラミック電子部品。
- 前記誘電体層の積層数は、５００層以上である、請求項１に記載の積層セラミック電子部品。
- 実装に供するための積層セラミック電子部品において、
幅方向に積層された複数の誘電体層を含み、幅をＷ、厚さをＴと規定するとき、Ｔ／Ｗ＞１．０を満たすセラミック本体と、
前記セラミック本体内において前記誘電体層を介して対向するように配置され、前記セラミック本体の両端面を通じて交互に露出した複数の第１及び第２内部電極と、
前記セラミック本体の両端面から上下両主面まで形成され、前記第１及び第２内部電極とそれぞれ電気的に連結された第１及び第２外部電極と、を含み、
前記セラミック本体の高さをａ、前記セラミック本体の上側主面に形成された第１及び第２外部電極の上端から前記セラミック本体の下側主面に形成された第１及び第２外部電極の下端までの距離をｂと規定するとき、０．９９０≦ａ／ｂ＜１の範囲を満たす、積層セラミック電子部品。 - 前記誘電体層の平均厚さをｔｄとすると、０．１μｍ≦ｔｄ≦０．６μｍを満たす、請求項６に記載の積層セラミック電子部品。
- 前記第１及び第２内部電極の厚さは、０．６μｍ以下である、請求項６に記載の積層セラミック電子部品。
- 前記誘電体層の平均厚さをｔｄ、前記第１及び第２内部電極の厚さをｔｅと規定するとき、ｔｅ／ｔｄ≦０．８３３を満たす、請求項６に記載の積層セラミック電子部品。
- 前記誘電体層の積層数は、５００層以上である、請求項６に記載の積層セラミック電子部品。
- 上部に第１及び第２電極パッドを有する印刷回路基板と、
前記第１及び第２電極パッド上に設置された請求項１から１０のいずれか一項に記載の積層セラミック電子部品と、を含む、積層セラミック電子部品の実装基板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2013-0046769 | 2013-04-26 | ||
| KR1020130046769A KR101496816B1 (ko) | 2013-04-26 | 2013-04-26 | 적층 세라믹 전자 부품 및 그 실장 기판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014216641A JP2014216641A (ja) | 2014-11-17 |
| JP5694459B2 true JP5694459B2 (ja) | 2015-04-01 |
Family
ID=51769434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013154306A Active JP5694459B2 (ja) | 2013-04-26 | 2013-07-25 | 積層セラミック電子部品及びその実装基板 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9064639B2 (ja) |
| JP (1) | JP5694459B2 (ja) |
| KR (1) | KR101496816B1 (ja) |
| CN (1) | CN104124058A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102185055B1 (ko) * | 2018-10-02 | 2020-12-01 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| CN110459402A (zh) * | 2019-08-28 | 2019-11-15 | 广东风华高新科技股份有限公司 | 一种多层陶瓷电容器 |
| KR20190116185A (ko) | 2019-09-20 | 2019-10-14 | 삼성전기주식회사 | 전자 부품 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63138014A (ja) | 1986-11-29 | 1988-06-10 | Sekisui House Ltd | 建築用地盤改良工法 |
| JPH0574644A (ja) * | 1991-09-12 | 1993-03-26 | Sony Corp | チツプ形積層セラミツクコンデンサの実装方法 |
| JPH09260184A (ja) * | 1996-03-19 | 1997-10-03 | Murata Mfg Co Ltd | 積層セラミックコンデンサ |
| JP3882954B2 (ja) * | 1997-03-19 | 2007-02-21 | Ｔｄｋ株式会社 | チップ型積層セラミックコンデンサ |
| JP3610881B2 (ja) * | 2000-05-22 | 2005-01-19 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 |
| JP3586258B2 (ja) * | 2001-04-27 | 2004-11-10 | Ｔｄｋ株式会社 | 積層セラミック電子部品の製造方法 |
| JP3888446B2 (ja) * | 2002-03-25 | 2007-03-07 | 株式会社村田製作所 | セラミック電子部品、及びセラミック電子部品の製造方法 |
| JP3908715B2 (ja) | 2003-10-24 | 2007-04-25 | Ｔｄｋ株式会社 | 積層セラミックコンデンサ |
| US7075775B2 (en) | 2004-05-27 | 2006-07-11 | Kyocera Corporation | Chip-type electronic component |
| CN1702786B (zh) * | 2004-05-27 | 2011-03-30 | 京瓷株式会社 | 芯片型电子零件 |
| JP2007134375A (ja) * | 2005-11-08 | 2007-05-31 | Tdk Corp | 積層電子部品、電子装置及び電子部品連 |
| JP4779615B2 (ja) * | 2005-12-08 | 2011-09-28 | Ｔｄｋ株式会社 | 積層型電子部品およびその製造方法 |
| JP2010021524A (ja) * | 2008-06-11 | 2010-01-28 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
| JP2010067721A (ja) * | 2008-09-09 | 2010-03-25 | Tdk Corp | 積層セラミック電子部品の製造方法 |
| JP2010118499A (ja) * | 2008-11-13 | 2010-05-27 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| JP5293379B2 (ja) * | 2009-04-24 | 2013-09-18 | 株式会社村田製作所 | 積層セラミック電子部品 |
| KR101060824B1 (ko) * | 2009-12-22 | 2011-08-30 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
| JP2012004480A (ja) * | 2010-06-21 | 2012-01-05 | Tdk Corp | 電子部品の製造方法及び電子部品 |
| JP2012119616A (ja) * | 2010-12-03 | 2012-06-21 | Tdk Corp | 電子部品の製造方法及び電子部品 |
| KR101058697B1 (ko) * | 2010-12-21 | 2011-08-22 | 삼성전기주식회사 | 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법 |
| KR20120131726A (ko) | 2011-05-26 | 2012-12-05 | 삼성전기주식회사 | 적층형 캐패시터 및 그 제조방법 |
| KR101539808B1 (ko) | 2011-06-23 | 2015-07-28 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR101548770B1 (ko) * | 2011-06-23 | 2015-09-01 | 삼성전기주식회사 | 칩 타입 적층 커패시터 |
| KR20130013437A (ko) * | 2011-07-28 | 2013-02-06 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| KR101548773B1 (ko) * | 2011-08-22 | 2015-08-31 | 삼성전기주식회사 | 적층 세라믹 커패시터의 회로 기판 실장 구조 |
| JP2013076759A (ja) * | 2011-09-29 | 2013-04-25 | Oki Data Corp | 現像装置及び画像形成装置 |
| US8934215B2 (en) * | 2012-07-20 | 2015-01-13 | Samsung Electro-Mechanics Co., Ltd | Laminated chip electronic component, board for mounting the same, and packing unit thereof |
-
2013
- 2013-04-26 KR KR1020130046769A patent/KR101496816B1/ko active IP Right Grant
- 2013-07-25 JP JP2013154306A patent/JP5694459B2/ja active Active
- 2013-07-26 US US13/952,573 patent/US9064639B2/en active Active
- 2013-08-08 CN CN201310344203.8A patent/CN104124058A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014216641A (ja) | 2014-11-17 |
| KR20140128074A (ko) | 2014-11-05 |
| KR101496816B1 (ko) | 2015-02-27 |
| US9064639B2 (en) | 2015-06-23 |
| CN104124058A (zh) | 2014-10-29 |
| US20140318842A1 (en) | 2014-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102076145B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법 | |
| JP5632046B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| US9336946B2 (en) | Multilayer ceramic electronic component and assembly board having the same | |
| JP5825322B2 (ja) | 積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタの実装基板 | |
| KR20160084614A (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판 | |
| JP2014216643A (ja) | 積層セラミック電子部品及びその実装基板 | |
| KR101496815B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 | |
| KR101474126B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 | |
| JP2017195392A (ja) | 積層セラミックキャパシタ | |
| JP5694456B2 (ja) | 積層セラミック電子部品及びその実装基板 | |
| JP5725678B2 (ja) | 積層セラミック電子部品、その製造方法及びその実装基板 | |
| US9030802B2 (en) | Multilayer ceramic electronic component, manufacturing method thereof, and board for mounting the same | |
| JP5694459B2 (ja) | 積層セラミック電子部品及びその実装基板 | |
| US20160126012A1 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
| JP5844316B2 (ja) | 積層セラミック電子部品及びその実装基板 | |
| KR102067178B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 | |
| KR20150012075A (ko) | 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150204 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5694459 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |