KR20120131726A - 적층형 캐패시터 및 그 제조방법 - Google Patents

적층형 캐패시터 및 그 제조방법 Download PDF

Info

Publication number
KR20120131726A
KR20120131726A KR1020110050103A KR20110050103A KR20120131726A KR 20120131726 A KR20120131726 A KR 20120131726A KR 1020110050103 A KR1020110050103 A KR 1020110050103A KR 20110050103 A KR20110050103 A KR 20110050103A KR 20120131726 A KR20120131726 A KR 20120131726A
Authority
KR
South Korea
Prior art keywords
electrode
capacitor
strain
internal electrode
capacitor body
Prior art date
Application number
KR1020110050103A
Other languages
English (en)
Inventor
안영규
이병화
박민철
박상수
박동석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110050103A priority Critical patent/KR20120131726A/ko
Priority to JP2012119346A priority patent/JP2012248846A/ja
Priority to US13/481,348 priority patent/US9148955B2/en
Publication of KR20120131726A publication Critical patent/KR20120131726A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2045—Protection against vibrations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 복수의 유전체층이 적층 형성되며, 상기 복수의 유전체층에서 인접하는 유전체층에 각각 번갈아 형성되는 제1 내부전극 및 제2 내부전극을 갖는 캐패시터 소체; 상기 제1 내부전극 및 상기 제2 내부전극에 각각 전기적으로 연결되도록 상기 캐패시터 소체의 외부면에 형성되는 제1 외부전극 및 제2 외부전극; 그리고 상기 제1 내부전극 및 상기 제2 내부전극과 전기적으로 단절되도록 상기 캐패시터 소체의 외부면에 상기 제1 외부전극 및 상기 제2 외부전극과 분리되어 형성되는 변형억제전극을 포함하는 적층형 캐패시터 및 그 제조방법을 개시한다.
본 발명에 따르면, 캐패시터의 동작시 역압전 효과에 의해 발생하는 적층형 캐패시터의 변형을 억제하여 적층형 캐패시터의 변형에 의한 진동으로 인해 발생하는 음향 소음을 현저하게 감소시킴과 아울러 적층형 캐패시터의 변형에 의한 진동이 기판으로 전달되는 것을 최소화하여 기판의 변형에 의한 진동으로 인해 발생하는 음향 소음까지 감소시킬 수 있다.

Description

적층형 캐패시터 및 그 제조방법{MULTI-LAYERED CAPACITOR AND MANUFACTURING METHOD THEREOF}
본 발명은 적층형 캐패시터에 관한 것으로서, 보다 자세하게는 적층형 캐패시터의 동작시 역압전 효과에 의해 발생하는 적층형 캐패시터의 변형을 억제하여 진동으로 인한 음향 소음을 현저하게 감소시킬 수 있는 적층형 캐패시터 및 그 제조방법에 관한 것이다.
일반적으로 적층형 캐패시터 특히, 적층형 세라믹 캐패시터(Multi-Layered Ceramic Capacitor: MLCC)는 이동통신 단말기, 노트북, 컴퓨터, 개인 휴대용 단말기(PDA) 등의 여러 전자제품의 인쇄회로기판에 장착되어 전기를 충전 또는 방전시키는 중요한 역할을 하는 칩 형태의 콘덴서이며, 그 사용 용도 및 용량에 따라 다양한 크기 및 적층형태를 취하고 있다.
이러한 적층형 세라믹 캐패시터의 기술적 동향은 소형화 및 초고용량화가 급속히 진행되고 있으며, 이는 내부 전극의 박층화, 유전체층의 박층화 및 고적층화를 통해 구현가능하다.
이하, 첨부된 도 1 내지 도 5를 참조하여 종래 기술에 따른 적층형 세라믹 캐패시터를 보다 상세하게 설명하면 다음과 같다.
도 1은 종래 기술에 따른 적층형 캐패시터를 개략적으로 나타낸 사시도이고, 도 2a는 도 1의 I-I'선을 따른 단면도이며, 도 2b는 도 1의 Ⅱ-Ⅱ'선을 따른 단면도이고, 도 3은 도 1의 적층형 캐패시터가 기판에 실장된 상태를 개략적으로 나타낸 사시도이며, 도 4a 및 도 4b는 도 3의 상태에서 적층형 캐패시터의 동작시 발생되는 상기 적층형 캐패시터와 기판의 변형을 개략적으로 설명하기 위한 단면도들이고, 도 5는 도 3의 적층형 캐패시터의 진동에 의한 음향 소음을 개략적으로 나타낸 그래프이다.
도 1 내지 도 2b에 도시된 바와 같이, 종래 적층형 캐패시터는 크게 캐패시터 소체(10)와 상기 캐패시터 소체(10)의 양측단부에 형성된 외부전극(20)을 포함하여 구성된다.
여기서, 상기 캐패시터 소체(10)는 복수의 유전체층(10a)이 적층 형성되며, 인접하는 유전체층에 각각 번갈아 형성되는 제1 내부전극(11) 및 제2 내부전극(12)을 가진다.
그리고, 상기 외부전극(20)은 상기 캐패시터 소체(10)의 외부면 중 일측단부에 형성된 제1 외부전극(21)과 상기 캐패시터 소체(10)의 외부면 중 타측단부에 형성된 제2 외부전극(22)을 포함하며, 상기 제1 외부전극(21)은 상기 제1 내부전극(11)과 전기적으로 연결되고 상기 제2 외부전극(22)은 상기 제2 내부전극(12)과 전기적으로 연결된다.
도 3에 도시된 바와 같이, 상기와 같이 구성된 적층형 캐패시터는 이동통신 단말기, 노트북, 컴퓨터, 개인 휴대용 단말기(PDA) 등의 여러 전자제품의 기판(30) 즉, 인쇄회로기판에 장착되어 전기를 충전 또는 방전시키는 중요한 역할 수행한다.
이때, 상기 적층형 캐패시터는 상기 제1 외부전극(21) 및 상기 제2 외부전극(22)이 상기 기판(30)에 솔더(41, 42)를 통해 전기적으로 연결됨으로써 고정 실장된다.
그러나, 종래 적층형 캐패시터는 강유전체 재료를 사용하여 제작된 것으로 역압전 효과 혹은 전왜 특성에 의해, 교류 전압하에서 동작할 때 그 역압전 효과로 인해 도 4a 및 도 4b에 도시된 바와 같이 상기 제1 외부전극(21)과 상기 제2 외부전극(22) 사이가 외측으로 팽창하거나 내측으로 수축하는 변형이 일어나게 된다.
그리하여, 상기 적층형 캐패시터의 변형으로 진동이 발생되고 이와 같은 진동에 의해 음향 소음(acoustic noise)가 발생하는 문제점이 있었다.
다시 말해, 상기 캐패시터 소체(10)의 내부에 형성된 제1 외부전극(11) 및 제2 외부전극(12)에 전계가 가해지면 교류에서는 정극성(+) 및 부극성(-)의 전위가 교대로 인가되기 때문에 이로 인해 상기 적층형 캐패시터의 기계적 변위가 발생하여 진동이 발생하는 이는 음향 소음의 원인이 된다.
또한, 상기 적층형 캐패시터의 기계적 변위가 상기 솔더(41, 42)를 통해 기판(30)에 전달되어 상기 기판(30)에 변형이 발생되어 상기 기판(30)까지 진동이 발생하게 되면 음향 소음이 더욱 심해지는 문제점이 있었다. 특히, 도 5를 참조하면, 첨부된 그래프의 피크점인 적층형 캐패시터의 진동이 기판으로 전달되어 공진하는 경우에 음향 소음이 가장 심하다는 것을 알 수 있다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명은 캐패시터의 동작시 역압전 효과에 의해 발생하는 적층형 캐패시터의 변형을 억제하여 적층형 캐패시터의 변형에 의한 진동으로 인해 발생하는 음향 소음을 현저하게 감소시킬 수 있는 적층형 캐패시터 및 그 제조방법을 제공하는 것을 그 목적으로 한다.
본 발명의 다른 목적은 적층형 캐패시터가 실장된 기판의 변형을 억제하여 상기 기판의 변형에 의한 진동으로 인해 발생하는 음향 소음까지 감소시킬 수 있는 적층형 캐패시터 및 그 제조방법을 제공하기 위한 것이다.
상기한 목적을 달성하기 위하여, 본 발명은: 복수의 유전체층이 적층 형성되며, 상기 복수의 유전체층에서 인접하는 유전체층에 각각 번갈아 형성되는 제1 내부전극 및 제2 내부전극을 갖는 캐패시터 소체; 상기 제1 내부전극 및 상기 제2 내부전극에 각각 전기적으로 연결되도록 상기 캐패시터 소체의 외부면에 형성되는 제1 외부전극 및 제2 외부전극; 그리고 상기 제1 내부전극 및 상기 제2 내부전극과 전기적으로 단절되도록 상기 캐패시터 소체의 외부면에 상기 제1 외부전극 및 상기 제2 외부전극과 분리되어 형성되는 변형억제전극을 포함하는 적층형 캐패시터를 제공한다.
여기서, 상기 변형억제전극은, 상기 캐패시터 소체의 중앙부에 상기 복수의 유전체층의 적층방향을 따라 길이를 갖도록 형성될 수 있다.
또한, 상기 변형억제전극은, 상기 캐패시터 소체의 외부면 중 대향된 양측면에 서로 분리되어 형성될 수 있다.
이때, 상기 변형억제전극은 도전성 페이스트를 도포하여 형성될 수 있다.
한편, 상기 각 유전체층은, 상기 제1 내부전극 또는 상기 제2 내부전극과 분리되고 상기 각 유전체층의 외부로 노출되어 상기 변형억제전극과 접속되는 결속강화전극을 더 포함할 수 있다.
이때, 상기 결속강화전극은 상기 각 유전체층의 중앙부에 대향된 한쌍으로 형성될 수 있다.
상기한 목적을 달성하기 위한 다른 형태로서, 본 발명은: 인접하는 유전체층에 각각 번갈아 형성되는 제1 내부전극 및 제2 내부전극을 갖는 복수의 유전체층을 적층하여 캐패시터 소체를 형성하는 소체 형성단계; 상기 캐패시터 소체의 외부면에 상기 제1 내부전극 및 상기 제2 내부전극과 각각 전기적으로 연결되도록 제1 외부전극 및 제2 외부전극을 형성하는 외부전극 형성단계; 그리고 상기 제1 내부전극 및 상기 제2 내부전극과 전기적으로 단절되도록 상기 캐패시터 소체의 외부면에 상기 제1 외부전극 및 상기 제2 외부전극과 분리되는 변형억제전극을 형성하는 변형억제전극 형성단계를 포함하는 적층형 캐패시터의 제조방법을 제공한다.
여기서, 상기 변형억제전극 형성단계는, 상기 외부전극 형성단계 이전 또는 이후에 수행될 수 있다.
이때, 상기 변형억제전극 형성단계에서, 상기 변형억제전극은 상기 캐패시터 소체의 중앙부에 상기 복수의 유전체층의 적층방향을 따라 길이를 갖도록 형성될 수 있다.
또한, 상기 변형억제전극은 상기 캐패시터 소체의 외부면 중 대향된 양측면에 서로 분리되어 형성될 수 있다.
이때, 상기 변형억제전극 형성단계에서, 상기 변형억제전극은 도전성 페이스트를 도포하여 형성될 수 있다.
그리고, 상기 소체 형성단계에서, 상기 각 유전체층은 상기 제1 내부전극 또는 상기 제2 내부전극과 분리되고 상기 각 유전체층의 외부로 노출되어 상기 변형억제전극과 접속되는 결속강화전극이 더 형성될 수 있다.
이때, 상기 결속강화전극은 상기 각 유전체층의 중앙부에 대향된 한쌍으로 형성될 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 적층형 캐패시터 및 그 제조방법에 의하면, 캐패시터 소체의 외부면에 제1 내부전극 및 제2 내부전극과 전기적으로 단절되고 제1 외부전극 및 제2 외부전극과 전기적으로 분리된 변형억제전극을 형성함으로써, 캐패시터의 동작시 역압전 효과에 의해 발생하는 적층형 캐패시터의 변형을 억제하여 적층형 캐패시터의 변형에 의한 진동으로 인해 발생하는 음향 소음을 현저하게 감소시킬 수 있는 이점이 있다.
또한, 본 발명에 따른 적층형 캐패시터 및 그 제조방법에 의하면, 적층형 캐패시터의 변형을 억제하여 상기 적층형 캐패시터의 진동이 기판으로 전달되는 것을 최소화하여 상기 기판의 변형에 의한 진동으로 인해 발생하는 음향 소음까지 감소시킬 수 있는 이점이 있다.
도 1은 종래 기술에 따른 적층형 캐패시터를 개략적으로 나타낸 사시도.
도 2a는 도 1의 I-I'선을 따른 단면도.
도 2b는 도 1의 Ⅱ-Ⅱ'선을 따른 단면도.
도 3은 도 1의 적층형 캐패시터가 기판에 실장된 상태를 개략적으로 나타낸 사시도.
도 4a 및 도 4b는 도 3의 상태에서 적층형 캐패시터의 동작시 발생되는 상기 적층형 캐패시터와 기판의 변형을 개략적으로 설명하기 위한 단면도들.
도 5는 도 3의 적층형 캐패시터의 진동에 의한 음향 소음을 개략적으로 나타낸 그래프.
도 6은 본 발명에 따른 적층형 캐패시터의 일실시예를 개략적으로 나타낸 사시도.
도 7a는 도 6의 Ⅲ-Ⅲ'선을 따른 단면도.
도 7b는 도 6의 Ⅳ-Ⅳ'선을 따른 단면도.
도 8은 본 발명에 따른 적층형 캐패시터에 적용되는 캐패시터 소체의 제1실시예를 개략적으로 나타낸 분해 사시도.
도 9는 도 6의 적층형 캐패시터가 기판에 실장된 상태를 개략적으로 나타낸 단면도.
도 10은 본 발명에 따른 적층형 캐패시터에 적용되는 캐패시터 소체의 제2실시예를 개략적으로 나타낸 분해 사시도.
이하 본 발명의 목적이 구체적으로 실현될 수 있는 본 발명의 바람직한 실시예가 첨부된 도면을 참조하여 설명된다. 본 실시예를 설명함에 있어서, 동일 구성에 대해서는 동일 명칭 및 동일 부호가 사용되며 이에 따른 부가적인 설명은 하기에서 생략된다.
먼저, 도 6 내지 도 9를 참조하여 본 발명에 따른 적층형 캐패시터의 일실시예를 보다 상세하게 설명하면 다음과 같다.
도 6은 본 발명에 따른 적층형 캐패시터의 일실시예를 개략적으로 나타낸 사시도이고, 도 7a는 도 6의 Ⅲ-Ⅲ'선을 따른 단면도이며, 도 7b는 도 6의 Ⅳ-Ⅳ'선을 따른 단면도이고, 도 8은 본 발명에 따른 적층형 캐패시터에 적용되는 캐패시터 소체의 제1실시예를 개략적으로 나타낸 분해 사시도이며, 도 9는 도 6의 적층형 캐패시터가 기판에 실장된 상태를 개략적으로 나타낸 단면도이다.
도 6 내지 도 7b를 참조하면, 본 발명에 따른 적층형 캐패시터의 일실시예(100)는, 크게 유전체층 및 상기 유전체층의 내부에 구비되는 적어도 하나 이상의 제1 내부전극(111) 및 제2 내부전극(112)을 포함하는 캐패시터 소체(110)와, 상기 캐패시터 소체(110)의 외부면 중 양측단부에 상기 제1 내부전극(111) 및 제2 내부전극(112)과 각각 전기적으로 연결되도록 구비되는 제1 외부전극(121) 및 제2 외부전극(122)과, 상기 캐패시터 소체(110)의 외부면에 구비되어 적층형 캐패시터의 동작시 변형을 억제하기 위한 변형억제전극(150)을 포함하여 구성된다.
상기 캐패시터 소체(110)는 도 8에 도시된 바와 같이, 복수의 유전체층(110a)이 적층되어 하나의 유전체층을 이루게 되는데, 이때 상기 복수의 유전체층(110a)에서 인접하는 유전체층(110a)에 각각 번갈아 상기 제1 내부전극(111) 및 제2 내부전극(112)이 형성되고 상기 제1 내부전극(111) 및 제2 내부전극(112)이 형성된 복수의 유전체층(110a)을 교대로 적층한 후 높은 압력과 열을 가하여 압착시켜 상기 캐패시터 소체(110)를 형성할 수 있다. 참고로, 후술하는 캐패시터 소체의 다른 형태와 구분하기 위하여 상기와 같이 구성된 캐패시터 소체(110)를 캐패시터 소체의 제1실시예라 칭한다.
상기 제1 외부전극(121) 및 제2 외부전극(122)은 상기 캐패시터 소체(110)의 외부면 중 양측단부에 각각 구비되는데, 이때 상기 제1 외부전극(121) 및 제2 외부전극(122)은 상기 캐패시터 소체(110)의 양측단부에 디핑(dipping) 방식으로 도전성 페이스트를 도포하여 형성될 수 있다.
상기 변형억제전극(150)은 상기 제1 내부전극(111)과 상기 제2 내부전극(112)과 전기적으로 단절되도록 상기 캐패시터 소체(110)의 외부면에 상기 제1 외부전극(121) 및 상기 제2 외부전극(122)과 분리되어 형성될 수 있다.
여기서, 상기 변형억제전극(150)은, 상기 캐패시터 소체(110)의 중앙부에 상기 복수의 유전체층(110a)의 적층방향을 따라 길이를 갖도록 형성될 수 있다. 즉, 상기 변형억제전극(150)은, 상기 캐패시터 소체(110)의 제1 내부전극(111)과 제2 내부전극(112)의 적층방향을 따라 길이를 갖도록 형성될 수 있다.
또한, 상기 변형억제전극(150)은, 상기 캐패시터 소체(110)의 외부면 중 대향된 양측면에 서로 분리되어 형성된 제1 변형억제전극(151)과 제2 변형억제전극(152)으로 이루어질 수 있다. 즉, 상기 제1 변형억제전극(151)과 상기 제2 변형억제전극(152)은 상기 캐패시터 소체(110)의 외부면 중 상기 제1 내부전극(111) 및 상기 제2 내부전극(112)과 직교되는 방향으로 면방향을 갖는 양측면에 각각 형성될 수 있다.
이때, 상기 변형억제전극(150) 즉, 상기 제1 변형억제전극(151)과 상기 제2 변형억제전극(152)은 상기 제1 외부전극(121) 및 상기 제2 외부전극(122)과 유사하게 도전성 페이스트를 도포하여 형성될 수 있다.
또한, 상기 변형억제전극(150) 즉, 상기 제1 변형억제전극(151)과 상기 제2변형억제전극(152)은 상기 제1 외부전극(121) 및 상기 제2 외부전극(122)과 유사하게 상기 기판(130)에 접속 즉, 기판에 솔더링되어 고정될 수 있다. 이때, 상기 변형억제전극(150)은 전기적 특성을 가지지 않도록 상기 기판(130)과 전기적으로 단절되게 단순히 솔더링되는 것이 바람직하다.
도 9를 참조하면, 상기와 같이 구성된 본 실시예에 따른 적층형 캐패시터(100)는 이동통신 단말기, 노트북, 컴퓨터, 개인 휴대용 단말기(PDA) 등의 여러 전자제품의 기판(130) 즉, 인쇄회로기판에 장착되어 전기를 충전 또는 방전시키는 중요한 역할 수행한다.
이때, 상기 적층형 캐패시터(100)는 상기 제1 외부전극(121) 및 상기 제2 외부전극(122)이 상기 기판(130)에 솔더(141, 142)를 통해 전기적으로 연결됨으로써 고정 실장될 수 있다.
다음, 상기와 같이 구성된 본 발명에 따른 적층형 캐패시터의 제조방법의 일실시예를 보다 상세하게 설명하면 다음과 같다.
먼저, 본 발명에 따른 적층형 캐패시터의 제조방법의 일실시예는, 크게 소체 형성단계, 외부전극 형성단계, 그리고 변형억제전극 형성단계를 포함하여 구성된다.
상기 소체 형성단계는, 인접하는 유전체층에 각각 번갈아 형성되는 제1 내부전극(111) 및 제2 내부전극(112)을 갖는 복수의 유전체층(110a)을 적층하여 캐패시터 소체(110)를 형성하는 단계이다.
상기 외부전극 형성단계는, 상기 캐패시터 소체(110)의 외부면에 상기 제1 내부전극(111) 및 상기 제2 내부전극(112)과 각각 전기적으로 연결되도록 제1 외부전극(121) 및 제2 외부전극(122)을 형성하는 단계이다. 이때, 상기 제1 외부전극(121) 및 상기 제2 외부전극(122)은 상기 캐패시터 소체(110)의 외부면 중 양측단부에 도전성 페이스트를 디핑 방식으로 도포하여 형성될 수 있다.
상기 변형억제전극 형성단계는, 상기 제1 내부전극(111) 및 상기 제2 내부전극(112)과 전기적으로 단절되도록 상기 캐패시터 소체(110)의 외부면에 상기 제1 외부전극(121) 및 상기 제2 외부전극(122)과 분리되는 변형억제전극(150)을 형성하는 단계이다.
여기서, 상기 변형억제전극 형성단계는, 상기 외부전극 형성단계 이전 또는 이후에 수행될 수 있다. 이때, 상기 변형억제전극(150)은 상기 캐패시터 소체(110)의 중앙부에 상기 복수의 유전체층(110a)의 적층방향을 따라 길이를 갖도록 형성될 수 있다. 또한, 상기 변형억제전극(150)은 상기 캐패시터 소체(110)의 외부면 중 대향된 양측면에 서로 분리되어 형성될 수 있다. 즉, 상기 변형억제전극(150)은 상기 캐패시터 소체(110)의 외부면 중 상기 제1 내부전극(111) 및 상기 제2 내부전극(112)과 직교하는 면방향을 갖는 양측면에 각각 분리 형성된 제1 변형억제전극(151) 및 제2 변형억제전극(152)으로 이루어질 수 있다. 이때, 상기 변형억제전극(150)은 상기 외부전극(150)과 유사하게 도전성 페이스트를 도포하여 형성될 수 있다.
한편, 도 10은 본 발명에 따른 적층형 캐패시터에 적용되는 캐패시터 소체의 제2실시예를 개략적으로 나타낸 분해 사시도로서, 도 10을 참조하면, 본 실시예의 캐패시터 소체(210)는 복수의 유전체층(210a)을 적층하여 하나의 유전체층을 이루도록 형성되되, 상기 각 유전체층(210a)은, 제1 내부전극(211) 또는 제2 내부전극(212)과 분리되고 상기 각 유전체층(210a)의 외부로 노출되는 결속강화전극(261, 262)을 더 포함하여 구성될 수 있다.
여기서, 상기 결속강화전극(261, 262)은 상기 각 유전체층(210a)의 중앙부에 대향된 한 쌍으로 형성될 수 있으며, 이에 따라 상기 결속강화전극(261, 262)은 상기 복수의 유전체층(210a)을 적층하여 상기 캐패시터 소체(210)를 형성한 후 상기 캐패시터 소체(210)의 외부면에 형성되는 변형억제전극 즉, 제1, 2 변형억제전극(151, 152)과 접속됨으로써, 상기 캐패시터 소체(210)의 외부면과 상기 제1, 2 변형억제전극(151, 152) 사이의 접착성을 강화할 수 있다.
상술한 바와 같이, 본 발명에 따른 적층형 캐피시터는 캐패시터 소체의 외부면에 내부전극과 전기적으로 단절되고 외부전극과 전기적으로 분리된 변형억제전극을 형성함으로써, 상기 적층형 캐패시터의 동작시 역압전 효과에 의해 발생하는 적층형 캐패시터의 변형을 억제하여 종래 적층형 캐패시터와 비교하여 적층형 캐패시터의 변형에 의한 진동으로 인해 발생하는 음향 소음을 현저하게 감소시킬 수 있으며, 아울러 상기 적층형 캐패시터의 변형을 억제하여 상기 적층형 캐패시터의 진동이 기판으로 전달되는 것을 최소화함으로써 상기 기판의 변형에 의한 진동으로 인해 발생하는 음향 소음까지 감소시킬 수 있다.
이와 같은 본 발명에 따른 적층형 캐패시터에 의한 효과는 아래 표 1과 같은 실험 결과에 의해 확인이 가능하다.
Figure pat00001
즉, 위 표 1을 참조하면, 종래 적층형 캐패시터를 기판에 실장한 후 동작시켜 음향 소음을 측정하고 본 발명에 따른 적층형 캐패시터를 기판에 실장한 후 동일한 조건에서 동작시켜 음향 소금을 측정한 결과, 본 발명에 따른 적층형 캐패시터 즉, 변형억제전극을 갖는 적층형 캐패시터는 동작시 종래 적층형 캐패시터와 비교하여 음향 소음이 현저하게 줄어들었다.
특히, 본 발명에 따른 적층형 캐패시터는, 변형억제전극이 기판에 접속된 경우가 기판에 미접속된 경우보다 음향 소음이 감소하였으며, 결속강화전극이 미형성된 캐패시터 소체를 포함하는 경우(제1실시예)보다 결속강화전극이 형성된 캐패시터 소체를 포함하는 경우(제2실시예)가 음향 소음이 감소하였다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
100: 적층형 캐패시터 110: 캐패시터 소체
110a: 유전체층 111: 제1 내부전극
112: 제2 내부전극 121: 제1 외부전극
122: 제2 외부전극 130: 기판
141, 142: 솔더 151: 제1 변형억제전극
152: 제2 변형억제전극 261, 262: 결속강화전극

Claims (13)

  1. 복수의 유전체층이 적층 형성되며, 상기 복수의 유전체층에서 인접하는 유전체층에 각각 번갈아 형성되는 제1 내부전극 및 제2 내부전극을 갖는 캐패시터 소체;
    상기 제1 내부전극 및 상기 제2 내부전극에 각각 전기적으로 연결되도록 상기 캐패시터 소체의 외부면에 형성되는 제1 외부전극 및 제2 외부전극; 그리고
    상기 제1 내부전극 및 상기 제2 내부전극과 전기적으로 단절되도록 상기 캐패시터 소체의 외부면에 상기 제1 외부전극 및 상기 제2 외부전극과 분리되어 형성되는 변형억제전극을 포함하는 적층형 캐패시터.
  2. 제1항에 있어서,
    상기 변형억제전극은, 상기 캐패시터 소체의 중앙부에 상기 복수의 유전체층의 적층방향을 따라 길이를 갖도록 형성되는 적층형 캐패시터.
  3. 제2항에 있어서,
    상기 변형억제전극은, 상기 캐패시터 소체의 외부면 중 대향된 양측면에 서로 분리되어 형성되는 적층형 캐패시터.
  4. 제1항에 있어서,
    상기 변형억제전극은 도전성 페이스트를 도포하여 형성되는 적층형 커패시터.
  5. 제1항에 있어서,
    상기 각 유전체층은, 상기 제1 내부전극 또는 상기 제2 내부전극과 분리되고 상기 각 유전체층의 외부로 노출되어 상기 변형억제전극과 접속되는 결속강화전극을 더 포함하는 적층형 캐패시터.
  6. 제5항에 있어서,
    상기 결속강화전극은 상기 각 유전체층의 중앙부에 대향된 한쌍으로 형성되는 적층형 캐패시터.
  7. 인접하는 유전체층에 각각 번갈아 형성되는 제1 내부전극 및 제2 내부전극을 갖는 복수의 유전체층을 적층하여 캐패시터 소체를 형성하는 소체 형성단계;
    상기 캐패시터 소체의 외부면에 상기 제1 내부전극 및 상기 제2 내부전극과 각각 전기적으로 연결되도록 제1 외부전극 및 제2 외부전극을 형성하는 외부전극 형성단계; 그리고
    상기 제1 내부전극 및 상기 제2 내부전극과 전기적으로 단절되도록 상기 캐패시터 소체의 외부면에 상기 제1 외부전극 및 상기 제2 외부전극과 분리되는 변형억제전극을 형성하는 변형억제전극 형성단계를 포함하는 적층형 캐패시터의 제조방법.
  8. 제7항에 있어서,
    상기 변형억제전극 형성단계는, 상기 외부전극 형성단계 이전 또는 이후에 수행되는 적층형 캐패시터의 제조방법.
  9. 제7항에 있어서,
    상기 변형억제전극 형성단계에서, 상기 변형억제전극은 상기 캐패시터 소체의 중앙부에 상기 복수의 유전체층의 적층방향을 따라 길이를 갖도록 형성되는 적층형 캐패시터의 제조방법.
  10. 제9항에 있어서,
    상기 변형억제전극은 상기 캐패시터 소체의 외부면 중 대향된 양측면에 서로 분리되어 형성되는 적층형 캐패시터의 제조방법.
  11. 제7항에 있어서,
    상기 변형억제전극 형성단계에서, 상기 변형억제전극은 도전성 페이스트를 도포하여 형성되는 적층형 캐패시터의 제조방법.
  12. 제7항에 있어서,
    상기 소체 형성단계에서, 상기 각 유전체층은 상기 제1 내부전극 또는 상기 제2 내부전극과 분리되고 상기 각 유전체층의 외부로 노출되어 상기 변형억제전극과 접속되는 결속강화전극이 더 형성되는 적층형 캐패시터의 제조방법.
  13. 제12항에 있어서,
    상기 결속강화전극은 상기 각 유전체층의 중앙부에 대향된 한쌍으로 형성되는 적층형 캐패시터의 제조방법.
KR1020110050103A 2011-05-26 2011-05-26 적층형 캐패시터 및 그 제조방법 KR20120131726A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110050103A KR20120131726A (ko) 2011-05-26 2011-05-26 적층형 캐패시터 및 그 제조방법
JP2012119346A JP2012248846A (ja) 2011-05-26 2012-05-25 積層セラミックコンデンサの回路基板の実装構造
US13/481,348 US9148955B2 (en) 2011-05-26 2012-05-25 Mounting structure of circuit board having multi-layered ceramic capacitor thereon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110050103A KR20120131726A (ko) 2011-05-26 2011-05-26 적층형 캐패시터 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20120131726A true KR20120131726A (ko) 2012-12-05

Family

ID=47218459

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110050103A KR20120131726A (ko) 2011-05-26 2011-05-26 적층형 캐패시터 및 그 제조방법

Country Status (3)

Country Link
US (1) US9148955B2 (ko)
JP (1) JP2012248846A (ko)
KR (1) KR20120131726A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101548798B1 (ko) 2013-04-16 2015-08-31 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
DE102013207559A1 (de) * 2013-04-25 2014-10-30 Continental Teves Ag & Co. Ohg Verfahren und Anordnung zur Prüfung einer Orientierung und/oder eines Qualitätskriteriums von Keramikvielschicht-Kondensatoren
KR101496816B1 (ko) * 2013-04-26 2015-02-27 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR102061507B1 (ko) * 2013-05-31 2020-01-02 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판
KR101823174B1 (ko) 2013-06-14 2018-01-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP6798766B2 (ja) 2013-06-19 2020-12-09 太陽誘電株式会社 積層セラミックコンデンサ
KR101504015B1 (ko) * 2013-07-09 2015-03-18 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
US9596756B2 (en) * 2013-09-06 2017-03-14 Apple Inc. Electronic device with printed circuit board noise reduction using elastomeric damming and damping structures
US9396879B2 (en) 2013-10-29 2016-07-19 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
KR102029491B1 (ko) * 2014-09-16 2019-10-07 삼성전기주식회사 코일 부품 및 그 실장 기판
KR102047563B1 (ko) * 2014-09-16 2019-11-21 삼성전기주식회사 코일 부품 및 그 실장 기판
KR20190116183A (ko) * 2019-09-20 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169793A (ja) * 1987-01-07 1988-07-13 株式会社村田製作所 プリント基板へのチツプ部品の取付構造
JPH02254787A (ja) * 1989-03-28 1990-10-15 Nippon Avionics Co Ltd 表面実装用基板への電子部品の実装方法
USH921H (en) * 1990-10-18 1991-05-07 The United States Of America As Represented By The Secretary Of The Army Stress controlling mounting structures for printed circuit boards
US5453581A (en) * 1993-08-30 1995-09-26 Motorola, Inc. Pad arrangement for surface mount components
JPH09237962A (ja) * 1995-12-28 1997-09-09 Sanyo Electric Co Ltd 電子回路装置
JPH11145600A (ja) * 1997-11-13 1999-05-28 Toyo Commun Equip Co Ltd プリント配線基板上のパッドの構造及び電子ユニット
JP3805146B2 (ja) * 1998-12-09 2006-08-02 太陽誘電株式会社 積層セラミックコンデンサの回路基板実装方法及び回路基板
US6418009B1 (en) * 2000-09-28 2002-07-09 Nortel Networks Limited Broadband multi-layer capacitor
JP2002299193A (ja) * 2001-03-29 2002-10-11 Murata Mfg Co Ltd チップ型積層電子部品
JP2002343668A (ja) * 2001-05-15 2002-11-29 Matsushita Electric Ind Co Ltd 電子部品と回路基板および電子部品の実装体
JP4233776B2 (ja) * 2001-09-12 2009-03-04 株式会社村田製作所 回路形成基板
JP2003298220A (ja) * 2002-03-29 2003-10-17 Hitachi Ltd 回路基板および電子機器、およびそれらの製造方法
US6958899B2 (en) * 2003-03-20 2005-10-25 Tdk Corporation Electronic device
US20050056458A1 (en) * 2003-07-02 2005-03-17 Tsuyoshi Sugiura Mounting pad, package, device, and method of fabricating the device
JP2005116918A (ja) * 2003-10-10 2005-04-28 Funai Electric Co Ltd チップ部品搭載配線基板及び配線基板へのチップ部品半田付け方法
TWI232561B (en) * 2003-10-17 2005-05-11 Advanced Semiconductor Eng Substrate having bond pads for bonding redundant solder beads
JP3976020B2 (ja) * 2004-02-12 2007-09-12 株式会社豊田自動織機 表面実装用電子部品の表面実装構造
JP4433909B2 (ja) * 2004-07-07 2010-03-17 Ｔｄｋ株式会社 表面実装型電子部品
KR100674846B1 (ko) * 2005-03-29 2007-01-26 삼성전기주식회사 유전체용 세라믹분말의 제조방법, 및 그 세라믹분말을이용하여 제조된 적층세라믹커패시터
JP2009164560A (ja) * 2007-12-14 2009-07-23 Epson Imaging Devices Corp 実装構造体、電気光学装置及び電子機器
US8576537B2 (en) * 2008-10-17 2013-11-05 Kemet Electronics Corporation Capacitor comprising flex crack mitigation voids
JP2011049351A (ja) * 2009-08-27 2011-03-10 Kyocera Corp 積層セラミックコンデンサ
JP5458821B2 (ja) 2009-11-17 2014-04-02 Ｔｄｋ株式会社 積層セラミックコンデンサ

Also Published As

Publication number Publication date
JP2012248846A (ja) 2012-12-13
US9148955B2 (en) 2015-09-29
US20120298407A1 (en) 2012-11-29

Similar Documents

Publication Publication Date Title
KR20120131726A (ko) 적층형 캐패시터 및 그 제조방법
US9245690B2 (en) Multilayer ceramic capacitor, board having the same mounted thereon, and method of manufacturing the same
KR102070233B1 (ko) 복합 전자부품, 그 실장 기판 및 포장체
KR101548793B1 (ko) 적층 세라믹 커패시터, 적층 세라믹 커패시터의 실장 기판 및 적층 세라믹 커패시터의 제조 방법
KR101548769B1 (ko) 적층형 캐패시터 및 그 제조방법
US20190096585A1 (en) Composite electronic component and board having the same
KR102064008B1 (ko) 적층 커패시터, 적층 커패시터가 실장된 기판
US10699846B2 (en) Composite electronic component and board having the same
US10622147B2 (en) Composite electronic component and board having the same
KR102122931B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US20190103221A1 (en) Multilayer electronic component and board having the same
KR20150049796A (ko) 복합 전자부품 및 그 실장 기판
US20160126013A1 (en) Multilayer ceramic electronic component and board having the same
KR20150010181A (ko) 복합 전자부품 및 그 실장 기판
KR20150089277A (ko) 적층 세라믹 전자 부품 및 그 실장 기판
KR101499719B1 (ko) 복합 전자부품 및 그 실장 기판
CN110391085B (zh) 复合电子组件
JP5694409B2 (ja) 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板
KR20150118386A (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101496813B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법
US20160260547A1 (en) Multilayer ceramic capacitor and board having the same
JP2009059888A (ja) 積層セラミックコンデンサ
CN110660587B (zh) 多层电子组件和其上安装有多层电子组件的板
KR20150133002A (ko) 적층 세라믹 커패시터, 적층 세라믹 커패시터 어셈블리 및 그 실장 기판
KR20140094110A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application