JP5458821B2 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP5458821B2
JP5458821B2 JP2009262024A JP2009262024A JP5458821B2 JP 5458821 B2 JP5458821 B2 JP 5458821B2 JP 2009262024 A JP2009262024 A JP 2009262024A JP 2009262024 A JP2009262024 A JP 2009262024A JP 5458821 B2 JP5458821 B2 JP 5458821B2
Authority
JP
Japan
Prior art keywords
capacitor
multilayer ceramic
circuit board
ceramic capacitor
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009262024A
Other languages
English (en)
Other versions
JP2011108827A (ja
Inventor
彰敏 吉井
和幸 長谷部
啓子 久保
成樹 片岡
Original Assignee
Tdk株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk株式会社 filed Critical Tdk株式会社
Priority to JP2009262024A priority Critical patent/JP5458821B2/ja
Publication of JP2011108827A publication Critical patent/JP2011108827A/ja
Application granted granted Critical
Publication of JP5458821B2 publication Critical patent/JP5458821B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10015Non-printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2045Protection against vibrations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Description

本発明は、積層セラミックコンデンサを基板に実装する積層セラミックコンデンサの実装構造及び積層セラミックコンデンサに関するものである。
従来における積層セラミックコンデンサの実装構造としては、例えば特許文献1,2に記載されているものが知られている。特許文献1に記載の実装構造は、複数のセラミックコンデンサを回路基板上に並ぶように配置し、各セラミックコンデンサの誘電体層で発生して回路基板に伝達される振動がほぼ逆相関係となるように構成することにより、回路基板に発生する振動音を低減するというものである。
特許文献2に記載の実装構造は、コンデンサ本体の両端にそれぞれ断面L字形状の金属端子を取り付けてリップルコンデンサを構成し、コンデンサ本体を基板表面より浮かすように各金属端子を基板に半田付けすることにより、コンデンサ本体のリップルによる振動を直接基板に伝搬させないようにして振動音を抑圧するというものである。
特開2002−232110号公報 特開2004−153121号公報
しかしながら、上記特許文献1に記載のものでは、複数のセラミックコンデンサを回路基板に実装する必要があるため、回路基板のコンデンサ実装面積が全体的に大きくなってしまう。また、上記特許文献2に記載のものでは、コンデンサ本体を基板表面から浮かすようにリップルコンデンサを基板に実装するため、リップルコンデンサの高さ寸法が大きくならざるを得ず、高さ方向に制限のある実装構造には不向きである。
本発明の目的は、基板のコンデンサ実装面積を大きくしたり、コンデンサを基板から浮かすように実装すること無く、基板に発生する振動音を低減することができる積層セラミックコンデンサの実装構造及び積層セラミックコンデンサを提供することである。
本発明者等は、積層セラミックコンデンサを基板に実装した際に生じる振動音について鋭意追究を重ねた結果、コンデンサの幅寸法と基板のランドにおけるコンデンサの幅寸法に対応する寸法との関係、コンデンサの高さ寸法と素体の外装厚みとの関係、誘電体層の比誘電率、基板の実装面に対する内部電極の配置方向を適切に規定することにより、振動音の発生を低減することができるという事実を見出し、本発明を完成させるに至った。
即ち、本発明は、複数の誘電体層と複数の内部電極とが交互に積層されてなる素体を有する積層セラミックコンデンサであって、素体の上部には、複数の誘電体層が直接積層されてなる外装部が形成されており、高さ寸法をT、外装部の高さ方向の外装厚みをTf、誘電体層の比誘電率をεrとしたときに、Tf/T>0.1、300≦εr≦2800を満たすことを特徴とするものである。
このような本発明の積層セラミックコンデンサを基板に実装する際に、積層セラミックコンデンサの幅寸法をW、基板のランドにおける積層セラミックコンデンサの幅寸法に対応する方向の寸法をWとしたときに、0.6≦W/W≦1.0を満たすようなランドを有する基板を使用することにより、上述したように、複数の積層セラミックコンデンサを基板に実装するために基板のコンデンサ実装面積を大きくしたり、積層セラミックコンデンサを基板から浮かすように基板に実装しなくても、基板に発生する振動音を低減することができる。
本発明によれば、基板のコンデンサ実装面積を大きくしたり、積層セラミックコンデンサを基板から浮かすように実装すること無く、基板に発生する振動音を低減することができる。これにより、不快な振動音が抑圧された高品質の電気機器を提供することが可能となる。
本発明に係わる積層セラミックコンデンサの実装構造の一実施形態を示す断面図である。 図1に示した積層セラミックコンデンサの実装構造の分解斜視図である。 誘電体層の比誘電率εと音鳴き及び容量との関係についての評価結果を示す表である。 /T比と音鳴き及び容量との関係についての評価結果を示す表である。 回路基板に対する内部電極の配置方向と音鳴き及び容量との関係についての評価結果を示す表である。 /W比と音鳴き及び固着強度との関係についての評価結果を示す表である。 積層セラミックコンデンサの固着強度を評価する方法を示す概略図である。
以下、本発明に係わる積層セラミックコンデンサの実装構造及び積層セラミックコンデンサの好適な実施形態について、図面を参照して詳細に説明する。
図1は、本発明に係わる積層セラミックコンデンサの実装構造の一実施形態を示す断面図であり、図2は、図1に示した積層セラミックコンデンサの実装構造の分解斜視図である。各図において、本実施形態に係わる積層セラミックコンデンサ1は、回路基板2に実装される。
積層セラミックコンデンサ1は、複数の誘電体層3、複数の内部電極4A及び複数の内部電極4Bからなる直方体状のコンデンサ素体5を有している。コンデンサ素体5は、内部電極4A,4Bが誘電体層3を介して交互に積層されてなる構造を有している。内部電極4Aは、コンデンサ素体5の一端面に引き出されており、内部電極4Bは、コンデンサ素体5の他端面に引き出されている。コンデンサ素体5の上部には、複数の誘電体層3が直接積層されてなる外装部(フタ部)6が形成されている。
誘電体層3は、例えばチタン酸バリウム(BaTiO)を主成分とする層であり、BaTiOを含むセラミックグリーンシートを焼成して形成される。内部電極4A,4Bは、例えばNi、Pd、Ag−Pd、CuあるいはCu合金を主成分とする金属材料で形成されている。
コンデンサ素体5の一端側には、各内部電極4Aと電気的に接続される端子電極7Aが設けられている。端子電極7Aは、コンデンサ素体5の一端面とコンデンサ素体5の各側面の一端部分とを覆うように形成されている。コンデンサ素体5の他端側には、各内部電極4Bと電気的に接続される端子電極7Bが設けられている。端子電極7Bは、コンデンサ素体5の他端面とコンデンサ素体5の各側面の他端部分とを覆うように形成されている。
端子電極7Aは、特に図示はしないが、例えばCu、Ni、Ag−Pd、Agを主成分とする基部層と、この基部層上に形成されたNiめっき層と、このNiめっき層上に形成されたSnめっき層とからなる3層構造を有している。
回路基板2の実装面2aには、1対の矩形状のランド(パッド)8が形成されている。積層セラミックコンデンサ1は、端子電極7A,7Bが各ランド8に電気的及び機械的に接続(接合)されるように半田付けで実装される。このとき、例えばメタルマスクを用いて各ランド8にクリーム半田を塗布した状態で、積層セラミックコンデンサ1を各ランド8上に載せ、その後で回路基板2をリフロー炉に通炉することで半田を溶融固定する。
以上のような積層セラミックコンデンサ1の実装構造において、積層セラミックコンデンサ1の端子電極7A,7Bに交流電圧を印加すると、積層セラミックコンデンサ1が電歪振動を起こし、この振動が回路基板2に伝わり、積層セラミックコンデンサ1の振動と回路基板2の振動とが共振して共振音(振動音)が発生することがある。
そこで、本実施形態では、そのような不具合を回避するために、回路基板2の実装面2aに対する内部電極4A,4Bの配置方向、積層セラミックコンデンサ1の寸法とランド8の寸法及び位置との関係、誘電体層3の比誘電率を以下のように規定している。
即ち、積層セラミックコンデンサ1は、内部電極4A,4Bが回路基板2の実装面2aに対して平行に配置されるように各ランド8に実装されている。このとき、例えば積層セラミックコンデンサ1の上下面にマーキングを施しておき、積層セラミックコンデンサ1を回路基板2に実装する際にマーキングを読み取ることで、内部電極4A,4Bを容易に且つ確実に回路基板2の実装面2aに対して平行に配置することができる。
また、積層セラミックコンデンサ1の高さ寸法をT、積層セラミックコンデンサ1の幅寸法をW、ランド8における積層セラミックコンデンサ1の幅寸法Wに対応する方向の寸法をW、素体2の外装部6の厚みをT、誘電体層3の比誘電率をεとしたときに、
/T>0.1 …(A)
300≦ε≦2800 …(B)
0.6≦W/W≦1.0 …(C)
を満足している。
また、積層セラミックコンデンサ1と回路基板2との固着強度を高めるためには、積層セラミックコンデンサ1の長さ寸法をL、各ランド8の外側端間の距離をLとしたときに、
/L>1.0
を満足することが好ましい。
次に、上記の各種パラメータや内部電極の配置方向を種々変えて実験を行い、積層セラミックコンデンサの実装構造を評価した結果について説明する。
なお、実験で使用した積層セラミックコンデンサの寸法は、長さL:3.2mm×幅W:2.5mmである。高さ寸法Tについては、2.7mm以下の範囲で種々変えている。また、回路基板としては、寸法が長さ:100mm×幅:40mm×厚み:1.6mmであり、材質がFR4であるものを使用した。
(1)誘電体層の比誘電率εと音鳴き及び容量との関係
図3に示すように、T/T比を0.128とし、内部電極の配置方向を回路基板の実装面に対して平行とすると共に、誘電体層の比誘電率εを250〜3000の範囲で種々変えて、回路基板に発生する音圧を測定して音鳴き(共振音)を評価し、更に積層セラミックコンデンサの容量を評価した。
音圧測定方法としては、FAV−3簡易型無響箱(国洋電気工業製)、信号発生器、確認用のオシロスコープ及び解析ソフトDS−0221(小野測器製)を用い、無響箱内にマイク及びサンプル(コンデンサが実装された回路基板)を入れ、サンプルをマイクから5cm離して配置した状態で、信号発生器によって周波数:1kHz、0.5kHz刻み、DCバイアス:20Vという発振条件で交流電圧を印加し、その時に回路基板に発生する音圧を測定した。
このときの測定・評価結果は、図3に示す通りである。誘電体層の比誘電率εが高くなるに従って、音圧が高くなっている。この理由としては、誘電体層の比誘電率εが高くなるほど、コンデンサから回路基板に振動が伝わり易くなるためであると考えられる。なお、音圧の評価基準としては、50dB未満を「○」、50dB以上60dB未満を「△」、60dB以上を「×」としている。図3に示す結果から、回路基板に生じる音鳴きを抑制するためには、誘電体層の比誘電率εを2800以下とするのが効果的であることが分かる。また、図3に示す結果から、必要最低限のコンデンサ容量を確保するためには、誘電体層の比誘電率εを300以上とするのが効果的であることが分かる。以上により、上記の(B)式が導き出される。
(2)T/T比と音鳴き及び容量との関係
図4に示すように、誘電体層の比誘電率εを2150とし、内部電極の配置方向を回路基板の実装面に対して平行とすると共に、積層セラミックコンデンサの高さ寸法Tを2300〜2700μmの範囲で種々変え、素体の外装部の厚みTを220〜420μmの範囲で種々変えることで、T/T比を種々変えて、回路基板に発生する音圧を測定して音鳴きを評価し、更に積層セラミックコンデンサの容量を評価した。
このときの測定・評価結果は、図4に示す通りである。T/T比が高くなるに従って、音圧が低くなっている。この理由としては、素体の外装部の厚みTが厚くなるほど、コンデンサから回路基板に振動が伝わりにくくなるためであると考えられる。なお、音圧の評価基準は、上記と同様である。図4に示す結果から、回路基板に生じる音鳴きを抑制するためには、T/T比を0.1よりも大きくするのが効果的であることが分かる。つまり、上記の(A)式が導き出される。
(3)回路基板に対する内部電極の配置方向と音鳴き及び容量との関係
図5に示すように、誘電体層の比誘電率εを2500,2150,2400とし、T/T比を0.071,0.128,0.060とすると共に、内部電極の配置方向を回路基板の実装面に対して平行にした場合と、内部電極の配置方向を回路基板の実装面に対して垂直にした場合とで、回路基板に発生する音圧を測定して音鳴きを評価し、更に積層セラミックコンデンサの容量を評価した。
このときの測定・評価結果は、図5に示す通りである。3つの条件いずれについても、内部電極の配置方向を回路基板の実装面に対して平行にした場合は、内部電極の配置方向を回路基板の実装面に対して垂直にした場合に比べて音圧が低くなっている。この理由としては、内部電極の配置方向を回路基板の実装面に対して平行にすると、コンデンサから回路基板に振動が伝わりにくくなるためであると考えられる。なお、音圧の評価基準は、上記と同様である。図5に示す結果から、回路基板に生じる音鳴きを抑制するためには、内部電極が回路基板の実装面に対して平行となるようにコンデンサを回路基板に実装するのが効果的であることが分かる。
(4)W/W比と音鳴き及び固着強度との関係
図6に示すように、内部電極の配置方向を回路基板の実装面に対して平行とすると共に、ランドにおけるコンデンサの幅寸法Wに対応する方向の寸法Wを1250〜3300μmの範囲で種々変えることで、W/W比を種々変えて、回路基板に発生する音圧を測定して音鳴きを評価し、更に回路基板に対するコンデンサの固着強度を評価した。このとき、誘電体層の比誘電率εは2150、層間厚みは4.0μm、層数は340、コンデンサの幅寸法Wは2500μmである。
固着強度試験を行うときは、例えば図7に示すように、コンデンサ11を回路基板12に実装した状態で、超硬の加圧治具13をコンデンサ11の側面に向けて30mm/minの速度で移動させて、加圧治具13によりコンデンサ11を加圧する。このとき、10Nの荷重でコンデンサ11が破壊するか否かによって固着強度を評価する。
このときの測定・評価結果は、図6に示す通りである。W/W比が1.0を越えると、音圧が高くなっている。この理由としては、W/W比が高くなるに従って、コンデンサから回路基板に振動が伝わり易くなるためであると考えられる。なお、音圧の評価基準は、上記と同様である。図6に示す結果から、回路基板に生じる音鳴きを抑制するためには、ランドの寸法Wを1.0以下にするのが効果的であることが分かる。また、図6に示す結果から、回路基板に対するコンデンサの最低限の固着強度を確保するためには、W/W比を0.6以上とするのが効果的であることが分かる。以上により、上記の(C)式が導き出される。
以上のように本実施形態にあっては、内部電極4A,4Bが回路基板2の実装面2aに対して平行となるように積層セラミックコンデンサ1を回路基板2の各ランド8に実装すると共に、上記の(A)式〜(C)式を満足するようにしたので、積層セラミックコンデンサ1の容量、積層セラミックコンデンサ1と回路基板2との固着強度を確保しつつ、回路基板2に発生する不快共振音(音鳴き)を低減することができる。これにより、音鳴きを抑圧するために、回路基板2のコンデンサ実装面積を大きくして多くの積層セラミックコンデンサ1を実装したり、或いは金属端子を用いて積層セラミックコンデンサ1を実装面2aから浮かすように回路基板2に実装しなくて済む。その結果、積層セラミックコンデンサ1の積層構造を小型化することが可能となる。
なお、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、回路基板2の実装面2aに設けられるランド8の形状を矩形状としたが、ランド8の形状としては、略矩形状や円形状等であっても良い。
1…積層セラミックコンデンサ、2…回路基板、2a…実装面、3…誘電体層、4A,4B…内部電極、5…コンデンサ素体、6…外装部、8…ランド。

Claims (1)

  1. 複数の誘電体層と複数の内部電極とが交互に積層されてなる素体を有する積層セラミックコンデンサであって、
    前記素体の上部には、前記複数の誘電体層が直接積層されてなる外装部が形成されており、
    高さ寸法をT、前記外装部の高さ方向の外装厚みをTf、前記誘電体層の比誘電率をεrとしたときに、Tf/T>0.1、300≦εr≦2800を満たすことを特徴とする積層セラミックコンデンサ。
JP2009262024A 2009-11-17 2009-11-17 積層セラミックコンデンサ Active JP5458821B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009262024A JP5458821B2 (ja) 2009-11-17 2009-11-17 積層セラミックコンデンサ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009262024A JP5458821B2 (ja) 2009-11-17 2009-11-17 積層セラミックコンデンサ
US12/943,430 US8674234B2 (en) 2009-11-17 2010-11-10 Multilayer ceramic capacitor mounting structure and multilayer ceramic capacitor

Publications (2)

Publication Number Publication Date
JP2011108827A JP2011108827A (ja) 2011-06-02
JP5458821B2 true JP5458821B2 (ja) 2014-04-02

Family

ID=44010446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009262024A Active JP5458821B2 (ja) 2009-11-17 2009-11-17 積層セラミックコンデンサ

Country Status (2)

Country Link
US (1) US8674234B2 (ja)
JP (1) JP5458821B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120131726A (ko) * 2011-05-26 2012-12-05 삼성전기주식회사 적층형 캐패시터 및 그 제조방법
KR101539808B1 (ko) * 2011-06-23 2015-07-28 삼성전기주식회사 적층 세라믹 커패시터
JP5899699B2 (ja) * 2011-08-10 2016-04-06 Tdk株式会社 積層型コンデンサ
KR101309326B1 (ko) * 2012-05-30 2013-09-16 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
KR101309479B1 (ko) * 2012-05-30 2013-09-23 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
JP5929524B2 (ja) * 2012-05-31 2016-06-08 Tdk株式会社 積層コンデンサ
JP5729363B2 (ja) * 2012-08-29 2015-06-03 株式会社村田製作所 品質評価装置、品質評価方法及び評価用基板
KR101474065B1 (ko) 2012-09-27 2014-12-17 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
KR101452074B1 (ko) * 2012-12-27 2014-10-16 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101496815B1 (ko) * 2013-04-30 2015-02-27 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR101496813B1 (ko) * 2013-07-05 2015-02-27 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법
JP5958479B2 (ja) * 2014-01-31 2016-08-02 株式会社村田製作所 電子部品の実装構造体
KR101641574B1 (ko) * 2014-02-03 2016-07-22 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP2015228482A (ja) * 2014-05-09 2015-12-17 株式会社村田製作所 積層セラミック電子部品の実装構造体
US10204737B2 (en) 2014-06-11 2019-02-12 Avx Corporation Low noise capacitors
JP2018022833A (ja) 2016-08-05 2018-02-08 株式会社村田製作所 電子部品
JP2018022832A (ja) 2016-08-05 2018-02-08 株式会社村田製作所 電子部品
JP2018022831A (ja) 2016-08-05 2018-02-08 株式会社村田製作所 実装基板
KR20190053327A (ko) * 2017-11-10 2019-05-20 삼성전기주식회사 기판 내장용 적층 세라믹 전자 부품, 그 제조 방법 및 적층 세라믹 전자 부품 내장형 인쇄회로기판
KR102076149B1 (ko) * 2018-06-19 2020-02-11 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4695921A (en) * 1985-11-04 1987-09-22 The United States Of America As Represented By The Secretary Of The Navy Film chip capacitor
US5889445A (en) * 1997-07-22 1999-03-30 Avx Corporation Multilayer ceramic RC device
JP2000133909A (ja) 1998-10-22 2000-05-12 Matsushita Electric Ind Co Ltd チップコンデンサのプリント配線基板実装構造
JP4468597B2 (ja) 2001-01-29 2010-05-26 オリンパス株式会社 電気機器
JP2002232110A (ja) 2001-02-02 2002-08-16 Tohoku Pioneer Corp 積層セラミックコンデンサを実装した回路基板
EP1378922B1 (en) * 2001-04-12 2009-07-15 TDK Corporation Production method of multilayer ceramic electronic device
JP4296472B2 (ja) 2002-10-31 2009-07-15 ソニー株式会社 情報処理装置及び電源回路
JP4483659B2 (ja) * 2005-04-04 2010-06-16 Tdk株式会社 電子部品、誘電体磁器組成物およびその製造方法
JP3861927B1 (ja) * 2005-07-07 2006-12-27 株式会社村田製作所 電子部品、電子部品の実装構造および電子部品の製造方法
JP5132972B2 (ja) * 2007-04-09 2013-01-30 太陽誘電株式会社 誘電体セラミックス及びその製造方法並びに積層セラミックコンデンサ
JP2009059888A (ja) * 2007-08-31 2009-03-19 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP5303884B2 (ja) * 2007-09-14 2013-10-02 株式会社村田製作所 積層セラミックコンデンサ
JP2009164560A (ja) * 2007-12-14 2009-07-23 Epson Imaging Devices Corp 実装構造体、電気光学装置及び電子機器
US20090151991A1 (en) * 2007-12-14 2009-06-18 Epson Imaging Devices Corporation Mounting structure, electrooptic device, and electronic apparatus

Also Published As

Publication number Publication date
JP2011108827A (ja) 2011-06-02
US8674234B2 (en) 2014-03-18
US20110114378A1 (en) 2011-05-19

Similar Documents

Publication Publication Date Title
JP5458821B2 (ja) 積層セラミックコンデンサ
JP6395002B2 (ja) 積層セラミックキャパシタの回路基板実装構造
KR100586863B1 (ko) 전자 부품
US9502178B2 (en) Monolithic capacitor
KR101499717B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR20160092251A (ko) 표면 실장 전자부품 및 전자부품의 실장 기판
KR20140038876A (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP2013038332A (ja) 積層型コンデンサ
JP6180898B2 (ja) 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板
JP6032212B2 (ja) 積層電子部品およびその実装構造体
KR20150055990A (ko) 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
JP2004266110A (ja) 電子部品
KR101504015B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP2010161172A (ja) 積層コンデンサ及び積層コンデンサの実装構造
JP2012033660A (ja) セラミックコンデンサ
JP2012033650A (ja) セラミックコンデンサ
JP2012033651A (ja) セラミックコンデンサ
KR101740818B1 (ko) 적층형 전자 부품 및 그 실장 기판
JP2012033654A (ja) セラミックコンデンサ
JP2012033659A (ja) セラミックコンデンサ
JP2012033655A (ja) セラミックコンデンサ
JP2012033652A (ja) セラミックコンデンサ
JP2012094785A (ja) 電子部品
JP2009059888A (ja) 積層セラミックコンデンサ
JP2012094783A (ja) 電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131230

R150 Certificate of patent or registration of utility model

Ref document number: 5458821

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150