KR102070233B1 - 복합 전자부품, 그 실장 기판 및 포장체 - Google Patents

복합 전자부품, 그 실장 기판 및 포장체 Download PDF

Info

Publication number
KR102070233B1
KR102070233B1 KR1020140155179A KR20140155179A KR102070233B1 KR 102070233 B1 KR102070233 B1 KR 102070233B1 KR 1020140155179 A KR1020140155179 A KR 1020140155179A KR 20140155179 A KR20140155179 A KR 20140155179A KR 102070233 B1 KR102070233 B1 KR 102070233B1
Authority
KR
South Korea
Prior art keywords
ceramic
electronic component
composite electronic
chip
capacitor
Prior art date
Application number
KR1020140155179A
Other languages
English (en)
Other versions
KR20160055424A (ko
Inventor
박상수
전경진
안영규
박흥길
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140155179A priority Critical patent/KR102070233B1/ko
Publication of KR20160055424A publication Critical patent/KR20160055424A/ko
Application granted granted Critical
Publication of KR102070233B1 publication Critical patent/KR102070233B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/40Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10015Non-printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10651Component having two leads, e.g. resistor, capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2045Protection against vibrations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/0465Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • Y02P70/611
    • Y02P70/613

Abstract

본 발명은 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 제1 세라믹 본체와 상기 제1 세라믹 본체의 양 단부에 배치된 제1 및 제2 외부전극을 포함하는 적층 세라믹 커패시터와 상기 적층 세라믹 커패시터의 하부에 배치되며, 세라믹으로 이루어진 제2 세라믹 본체와 상기 제2 세라믹 본체의 양 단부에 배치되되 상기 제1 및 제2 외부전극과 접속된 제1 및 제2 단자 전극을 포함하는 세라믹 칩이 결합된 복합체를 포함하며, 상기 적층 세라믹 커패시터와 상기 세라믹 칩의 길이 방향 길이는 서로 다른 복합 전자부품에 관한 것이다.

Description

복합 전자부품, 그 실장 기판 및 포장체{Composite electronic component, board for mounting the same and packing unit thereof}

본 발명은 복합 전자 부품, 복합 전자 부품의 실장 기판 및 포장체에 관한 것이다.

적층 칩 전자 부품의 하나인 적층 세라믹 커패시터는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 개인 휴대용 단말기(PDA: Personal Digital Assistants) 및 휴대폰 등 여러 전자 제품의 회로 기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.

이러한 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 다양한 전자 장치의 부품으로 사용될 수 있다.

상기 적층 세라믹 커패시터는 복수의 유전체층과, 상기 유전체층 사이에 서로 다른 극성의 내부 전극이 번갈아 적층된 구조를 가질 수 있다.

이러한 유전체층은 압전성 및 전왜성을 갖기 때문에, 적층 세라믹 커패시터에 직류 또는 교류 전압이 인가될 때 상기 내부 전극들 사이에 압전 현상이 발생하여 진동이 나타날 수 있다.

이러한 진동은 적층 세라믹 커패시터의 외부 전극을 통해 상기 적층 세라믹 커패시터가 실장된 회로 기판으로 전달되어 상기 회로 기판 전체가 음향 반사면이 되면서 잡음이 되는 진동음을 발생시키게 된다.

상기 진동음은 사람에게 불쾌감을 주는 20 내지 20,000 Hz 영역의 가청 주파수에 해당 될 수 있으며, 이렇게 사람에게 불쾌감을 주는 진동음을 어쿠스틱 노이즈(acoustic noise)라고 한다.

상기의 어쿠스틱 노이즈(acoustic noise)는 최근 전자기기가 슬림화 및 소형화됨에 따라 인쇄회로기판과 더불어 높은 전압 및 그 전압의 변화가 큰 환경에서 사용됨에 따라 사용자가 충분히 인지할 수 있는 수준으로 나타나게 된다.

따라서, 어쿠스틱 노이즈(acoustic noise)가 저감된 신규의 제품에 대한 수요가 계속 발생하는 실정이다.

일본특허등록공보 5012658호

본 명세서는 어쿠스틱 노이즈(acoustic noise)를 저감할 수 있는 복합 전자 부품, 복합 전자 부품의 실장 기판 및 포장체를 제공하고자 한다.

본 발명의 일 실시형태는 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 제1 세라믹 본체와 상기 제1 세라믹 본체의 양 단부에 배치된 제1 및 제2 외부전극을 포함하는 적층 세라믹 커패시터와 상기 적층 세라믹 커패시터의 하부에 배치되며, 세라믹으로 이루어진 제2 세라믹 본체와 상기 제2 세라믹 본체의 양 단부에 배치되되 상기 제1 및 제2 외부전극과 접속된 제1 및 제2 단자 전극을 포함하는 세라믹 칩이 결합된 복합체를 포함하며, 상기 적층 세라믹 커패시터와 상기 세라믹 칩의 길이 방향 길이는 서로 다른 복합 전자부품을 제공한다.

상기 세라믹은 상유전체를 포함할 수 있으며, 상기 내부전극은 상기 복합체의 실장면에 대하여 수직으로 적층될 수 있다.

본 발명의 다른 실시형태는 상부에 복수개의 전극 패드를 갖는 인쇄회로기판과 상기 인쇄회로기판 위에 설치된 복합 전자부품 및 상기 전극 패드와 상기 복합 전자부품을 연결하는 솔더를 포함하며, 상기 복합 전자부품은 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 제1 세라믹 본체와 상기 제1 세라믹 본체의 양 단부에 배치된 제1 및 제2 외부전극을 포함하는 적층 세라믹 커패시터와 상기 적층 세라믹 커패시터의 하부에 배치되며, 세라믹으로 이루어진 제2 세라믹 본체와 상기 제2 세라믹 본체의 양 단부에 배치되되 상기 제1 및 제2 외부전극과 접속된 제1 및 제2 단자 전극을 포함하는 세라믹 칩이 결합된 복합체를 포함하며, 상기 적층 세라믹 커패시터와 상기 세라믹 칩의 길이 방향 길이는 서로 다른 복합 전자부품의 실장 기판을 제공한다.

본 발명의 또 다른 실시형태는 상기 복합 전자부품이 수납되는 수납부가 형성되는 포장시트를 포함하며, 상기 세라믹 칩이 수납부의 저면을 향하도록 배치되며, 상기 수납부의 저면을 기준으로 상기 내부 전극이 수직하게 배치되어 정렬되는 복합 전자부품의 포장체를 제공한다.

본 발명의 일 실시형태에 따르면, 적층 세라믹 커패시터의 압전성에 따른 응력이나 진동이 세라믹 칩에 의해 완화되어 회로 기판에서 발생하는 어쿠스틱 노이즈의 크기를 줄일 수 있는 효과가 있다.

또한, 적층 세라믹 커패시터의 내부전극은 실장면에 수직이 방향으로 적층되고, 압전 변위량이 작은 길이-폭 방향의 면이 세라믹 칩과 접합하여, 적층 세라믹 커패시터에서 발생하는 응력 및 진동이 세라믹 칩에 전달되는 것을 최소화함으로써, 어쿠스틱 노이즈가 저감될 수 있다.

또한, 적층 세라믹 커패시터와 세라믹 칩 사이에 단차를 형성함으로써, 적층 세라믹 커패시터의 두께 방향으로 솔더가 형성되지 못하게 차단할 수 있어, 솔더에 의한 기판으로의 진동 전달을 최소화할 수 있다.

또한, 외부에서 기계적 응력이 가해졌을 경우, 세라믹 칩과 세라믹 칩의 단자 전극으로 이용된 도전성 수지층에 의해 적층 세라믹 커패시터로의 응력 전달을 억제함으로써, 적층 세라믹 커패시터의 크랙에 의한 손상을 방지할 수 있다.

도 1은 본 발명의 제1 실시 형태에 따른 복합 전자부품을 개략적으로 도시한 사시도이다.
도 2는 도 1의 복합 전자 부품을 적층 세라믹 커패시터와 세라믹 칩으로 분리하여 도시한 분해 사시도이다.
도 3은 도 1의 복합 전자 부품의 다른 실시 형태로서 적층 세라믹 커패시터와 세라믹 칩으로 분리하여 도시한 분해 사시도이다.
도 4는 도 1의 복합 전자 부품 중 적층 세라믹 커패시터의 일부를 절개하여 개략적으로 도시한 사시도이다.
도 5는 도 1의 적층 세라믹 전자 부품 중 세라믹 칩의 제작 공정을 도시한 사시도이다.
도 6은 본 발명의 제2 실시 형태에 따른 복합 전자부품을 개략적으로 도시한 사시도이다.
도 7은 본 발명의 제3 실시 형태에 따른 복합 전자부품을 개략적으로 도시한 사시도이다.
도 8은 본 발명의 제4 실시 형태에 따른 복합 전자부품을 개략적으로 도시한 사시도이다.
도 9는 도 1의 복합 전자부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
도 10은 도 9의 복합 전자 부품이 회로 기판에 실장된 모습을 길이 방향으로 절단하여 도시한 단면도이다.
도 11은 도 6의 복합 전자부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
도 12는 도 7의 복합 전자부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
도 13은 도 8의 복합 전자부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
도 14는 도 1의 복합 전자부품을 포장체에 실장되는 모습을 도시한 개략 사시도이다.
도 15은 도 14의 포장체를 릴 형상으로 권취하여 도시한 개략 단면도이다.
도 16은 본 발명의 실시예와 비교예에 따른 어쿠스틱 노이즈(acoustic noise)를 비교한 그래프이다.
도 17은 본 발명의 다른 실시예와 비교예에 따른 어쿠스틱 노이즈(acoustic noise)를 비교한 그래프이다.

본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

복합 전자 부품

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.

도 1은 본 발명의 제1 실시 형태에 따른 복합 전자부품을 개략적으로 도시한 사시도이다.

도 2는 도 1의 복합 전자 부품을 적층 세라믹 커패시터와 세라믹 칩으로 분리하여 도시한 분해 사시도이다.

도 1을 참조하면, 본 발명의 일 실시형태에 따른 복합 전자부품에 있어서, '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의하기로 한다. 여기서 '두께 방향'은 커패시터의 유전체층을 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.

한편, 본 발명의 일 실시형태에서, 복합 전자부품은 서로 대향하는 상면 및 하면과 상기 상하면을 연결하는 길이 방향 제1 측면, 제2 측면, 폭 방향 제3 측면 및 제4 측면을 가질 수 있다. 상기 복합 전자부품의 형상에 특별히 제한은 없지만, 도시된 바와 같이 육면체 형상일 수 있다.

또한, 상기 복합 전자부품의 길이 방향 제1 측면, 제2 측면, 폭 방향 제3 측면 및 제4 측면은 후술하는 바와 같이, 적층 세라믹 커패시터 및 세라믹 칩의 길이 방향 제1 측면, 제2 측면, 폭 방향 제3 측면 및 제4 측면과 동일한 방향의 면으로 정의하도록 한다.

한편, 상기 복합 전자부품은 적층 세라믹 커패시터와 세라믹 칩이 결합된 형태로서, 적층 세라믹 커패시터 하부에 세라믹 칩이 결합되어 있는 경우 상기 복합 전자부품의 상면은 상기 적층 세라믹 커패시터의 상면으로 정의되며, 상기 복합 전자부품의 하면은 상기 세라믹 칩의 하면으로 정의될 수 있다.

도 1 및 도 2를 참조하면, 본 발명의 제1 실시형태에 따른 복합 전자부품은 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 제1 세라믹 본체(110)와 상기 제1 세라믹 본체(110)의 양 단부에 배치된 제1 및 제2 외부전극(131, 132)을 포함하는 적층 세라믹 커패시터(100)와 상기 적층 세라믹 커패시터(100)의 하부에 배치되며, 세라믹으로 이루어진 제2 세라믹 본체(210)와 상기 제2 세라믹 본체(210)의 양 단부에 배치되되 상기 제1 및 제2 외부전극(131, 132)과 접속된 제1 및 제2 단자 전극(211, 212)을 포함하는 세라믹 칩(200)이 결합된 복합체(300)를 포함한다.

본 실시형태에서, 상기 복합체(300)는 상기 적층 세라믹 커패시터(100)와 세라믹 칩(200)이 결합되어 형성될 수 있으며, 상기 복합체(300)의 형성 방법은 특별히 제한되지 않는다.

예를 들면, 도 2에서와 같이 상기 복합체(300)의 형성은 별도로 제작된 상기 적층 세라믹 커패시터(100)와 세라믹 칩(200)을 고융점 솔더 또는 도전성 접착제(213) 등으로 결합시킬 수 있다.

상기 도전성 접착제(213)는 전도성 금속과 에폭시 수지를 포함하는 페이스트 형태일 수 있으나, 반드시 이에 제한되는 것은 아니다.

상기 적층 세라믹 커패시터(100)와 세라믹 칩(200)을 고융점 솔더 또는 도전성 접착제(213) 등으로 결합시킬 경우, 상기 도전성 접착제(213)는 상기 제1 외부전극(131)과 제2 외부전극(132)의 하면에 도포되어 상기 세라믹 칩(200)의 제1 및 제2 단자 전극(211, 212)과 접합된다.

상기 고융점 솔더 또는 도전성 접착제(213)는 상기 제1 외부전극(131)과 제2 외부전극(132)의 하면에 도포되어 상기 적층 세라믹 커패시터(100)의 하면에서 상기 세라믹 칩(200)과 고정이 되며, 이로 인하여 상기 제1 세라믹 본체(110)의 길이-폭 면(LW 면)의 진동만이 상기 세라믹 칩(200)에 전달되도록 한다.

이로 인하여, 적층 세라믹 커패시터에서 발생하는 응력 및 진동이 세라믹 칩에 전달되는 것을 최소화함으로써, 어쿠스틱 노이즈가 저감될 수 있다.

도 3은 도 1의 복합 전자 부품의 다른 실시 형태로서 적층 세라믹 커패시터와 세라믹 칩으로 분리하여 도시한 분해 사시도이다.

도 3을 참조하면, 복합 전자 부품의 다른 실시 형태로서 상기 적층 세라믹 커패시터(100)와 세라믹 칩(200)을 결합하는 방법으로서, 상기 적층 세라믹 커패시터의 제1 세라믹 본체(110)의 하면과 상기 세라믹 칩(200)의 제2 세라믹 본체(210)의 상면 사이에 도포된 절연성 접착제(214)에 의해 수행될 수 있다.

상기 절연성 접착제(214)가 상기 제1 세라믹 본체(110)의 하면과 상기 세라믹 칩(200)의 제2 세라믹 본체(210)의 상면 사이에 도포의 의미는 상기 제1 세라믹 본체(110)의 하면과 상기 제2 세라믹 본체(210)의 상면에서 제1 및 제2 외부전극과 제1 및 제2 단자 전극이 배치되지 않은 세라믹 부분에 도포되는 것을 의미한다.

상기 절연성 접착제(214)는 특별히 제한되는 것은 아니나, 예를 들어 에폭시 수지일 수 있다.

이하에서는 상기 복합체(300)를 구성하는 적층 세라믹 커패시터(100)와 세라믹 칩(200)에 대하여 구체적으로 설명하도록 한다.

도 4는 도 1의 복합 전자 부품 중 적층 세라믹 커패시터의 일부를 절개하여 개략적으로 도시한 사시도이다.

도 4를 참조하면, 상기 적층 세라믹 커패시터(100)를 구성하는 상기 제1 세라믹 본체(110)는 복수의 유전체층(111)이 적층됨으로써 형성되며, 상기 제1 세라믹 본체(110)의 내에는 복수의 내부 전극들(121, 122: 순차적으로 제1 및 제2 내부 전극)이 유전체층을 사이에 두고 서로 분리되어 배치될 수 있다.

상기 제1 세라믹 본체(110)를 구성하는 복수의 유전체층(111)은 소결된 상태로서, 인접하는 유전체층끼리의 경계는 확인할 수 없을 정도로 일체화되어 있을 수 있다.

상기 유전체층(111)은 세라믹 파우더, 유기 용제 및 유기 바인더를 포함하는 세라믹 그린시트의 소성에 의하여 형성될 수 있다. 상기 세라믹 파우더는 높은 유전율을 갖는 물질로서 이에 제한되는 것은 아니나 티탄산바륨(BaTiO3)계 재료, 티탄산스트론튬(SrTiO3)계 재료 등을 사용할 수 있다.

즉, 상기 제1 세라믹 본체(110)를 구성하는 유전체층(111)은 강유전체 재료를 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.

한편, 본 발명의 제1 실시형태에 따르면, 상기 내부전극은 상기 복합체(300)의 길이 방향 제1 측면으로 노출된 제1 내부전극(121)과 길이 방향 제2 측면으로 노출된 제2 내부전극(122)을 포함할 수 있으나, 반드시 이에 제한되는 것은 아니다.

상기 제1 및 제2 내부전극(121, 122)은 도전성 금속을 포함하는 도전성 페이스트에 의하여 형성될 수 있다.

상기 도전성 금속은 이에 제한되는 것은 아니나, 니켈(Ni), 구리(Cu), 팔라듐(Pd), 또는 이들의 합금일 수 있다.

상기 유전체층(111)을 형성하는 세라믹 그린시트 상에 스크린 인쇄법 또는 그라비아 인쇄법과 같은 인쇄법을 통하여 도전성 페이스트로 제1 및 제2 내부 전극(121, 122)을 인쇄할 수 있다.

내부전극이 인쇄된 세라믹 그린시트를 번갈아가며 적층하고 소성하여 세라믹 본체를 형성할 수 있다.

상기 복수의 제1 및 제2 내부 전극(121, 122)은 상기 제1 세라믹 본체(110)의 상면 및 하면에 수직으로 배치될 수 있다.

즉, 상기 제1 및 제2 내부 전극(121, 122)은 상기 복합체(300)를 인쇄회로기판에 실장시 실장면에 대하여 수직으로 적층될 수 있다.

일반적으로 적층 세라믹 커패시터에 전압이 인가된 경우 유전체 층의 역압전성 효과(Inverse piezoelectric effect)에 의해 세라믹 본체는 길이, 폭 및 두께 방향으로 팽창과 수축을 반복하게 된다.

즉, 세라믹 본체의 길이-폭 면(LW 면)과 폭-두께 면(WT 면) 및 길이-두께 면(LT 면)의 변위량을 LDV(Laser Doppler Vibrometer)에 의해 실측할 경우 LW 면 〉WT 면 〉LT 면의 순서로 변위량이 나타난다.

WT 면 대비 LT 면의 변위량은 약 42% 수준으로 WT 면의 변위량보다 적게 나타난다. 이는 LT 면과 WT 면에 동일한 크기의 응력이 발생하게 되나, 특히 LT 면은 WT 면보다 상대적으로 넓은 면적을 가지게 되므로 넓은 면적에 걸쳐 유사 크기의 응력이 분포하게 되어 상대적으로 작은 변형이 발생하는 것으로 추측할 수 있다.

이를 통해, 일반 적층 세라믹 커패시터에서는 LT 면에서의 변위량이 가장 적음을 알 수 있다.

즉, 본 발명의 제1 실시형태에 따르면 상기 제1 및 제2 내부 전극(121, 122)을 상기 제1 세라믹 본체(110)의 상면 및 하면에 수직으로 적층함으로써, 상기 복합체(300)를 인쇄회로기판에 실장시 상기 제1 및 제2 내부 전극(121, 122)이 실장면에 대하여 수직으로 배치되어 세라믹 칩(200)과 접촉되는 면의 진동량을 최소화시킬 수 있다.

한편, 상기 제1 및 제2 외부 전극(131, 132)은 도전성 금속을 포함하는 도전성 페이스트에 의해 형성될 수 있으며, 상기 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 금(Au) 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.

또한, 상기 제1 및 제2 외부 전극(131, 132) 상에는 니켈/주석(Ni/Sn) 도금층이 더 배치될 수 있다.

본 발명의 제1 실시형태에 따르면, 상기 적층 세라믹 커패시터(100)의 하부에 세라믹 칩(200)이 결합하여 배치된다.

상기 세라믹 칩(200)은 벌크(Bulk) 형태의 세라믹으로 제작된 제2 세라믹 본체(210)의 양 단부에 상기 제1 및 제2 외부전극(131, 132)과 접속된 제1 및 제2 단자 전극(211, 212)이 배치된 형상을 갖는다.

일반적으로, 적층 세라믹 커패시터의 진동이 인쇄회로기판에 전달되는 것을 최소화하기 위하여 적층 세라믹 커패시터와 기판 사이에 중간 매개체를 삽입하는 시도가 있었다.

그러나, 상기 중간 매개체는 일반적으로 기판 제작에 사용되는 수지로서, 탄성을 가지는 재료로 제작되기 때문에 적층 세라믹 커패시터의 진동을 중간 매개체가 갖는 탄성으로 흡수하는 작용을 한다.

반면, 본 발명의 제1 실시형태에 따르면, 상기 세라믹 칩(200)의 제2 세라믹 본체(210)는 탄성 변형을 하지 않는 단단한 재질의 세라믹만으로 제작되기 때문에 인쇄회로기판과 적층 세라믹 커패시터(100)를 상기 세라믹 칩(200)으로 이격시키며, 이로 인하여 적층 세라믹 커패시터(100)로부터 발생한 진동 자체의 전달을 차단할 수 있다.

상기 세라믹은 상유전체 재료를 포함할 수 있다.

상기 상유전체 재료는 압전 특성이 없으므로, 상기 적층 세라믹 커패시터(100)로부터 발생한 진동 자체의 전달을 억제할 수 있으며, 이로 인하여 상기 상유전체 재료를 포함하는 세라믹 칩(200)이 상기 적층 세라믹 커패시터(100)의 하부에 배치되어 어쿠스틱 노이즈를 저감할 수 있다.

상기 상유전체 재료는 상유전성을 띠는 물질이면 특별히 제한되지 않으며, 예를 들어 (Ca1 - xSrx)(Zr1 - yTiy)O3, Ca(Zr1 - yTiy)O3, Sr(Zr1 - yTiy)O3, (Ca1 - xSrx)ZrO3 및 (Ca1-xSrx)TiO3 로 표시되는 물질일 수 있다.

또한, 상기 세라믹은 알루미나(Al2O3)를 포함할 수 있다.

상기 제2 세라믹 본체(210)를 알루미나(Al2O3)를 포함하는 세라믹으로 제작함으로써, 상기 상유전체 재료로 제작한 경우와 유사하게 상기 적층 세라믹 커패시터(100)로부터 발생한 진동 자체의 전달을 억제할 수 있다.

상기 제1 및 제2 단자 전극(211, 212)은 내측의 제1 및 제2 도전성 수지층과 외측의 제1 및 제2 도금층의 이중층 구조를 가질 수 있다.

본 발명의 제1 실시형태에 따르면, 상기와 같이 제1 및 제2 단자 전극(211, 212)은 내측의 제1 및 제2 도전성 수지층과 외측의 제1 및 제2 도금층의 이중층 구조를 가지므로, 외부에서 기계적 응력이 가해졌을 경우, 세라믹 칩(200)과 세라믹 칩(200)의 단자 전극(211, 212)으로 이용된 도전성 수지층에 의해 적층 세라믹 커패시터(100)로의 응력 전달을 억제함으로써, 적층 세라믹 커패시터의 크랙에 의한 손상을 방지할 수 있다.

상기 제1 및 제2 도전성 수지층은 도전성 금속과 열경화성 수지를 포함할 수 있으며, 이에 제한되는 것은 아니나 예를 들어 은(Ag)과 에폭시 수지를 포함할 수 있다.

도 5는 도 1의 적층 세라믹 전자 부품 중 세라믹 칩의 제작 공정을 도시한 사시도이다.

도 5를 참조하면, 본 발명의 복합 전자 부품에 포함되는 세라믹 칩(200)은 먼저 벌크(Bulk) 형태의 세라믹으로 제작된 제2 세라믹 본체(210)를 마련한다(도 5(a)).

상기 세라믹은 상유전체 재료를 포함할 수 있으며, 또는 알루미나(Al2O3)를 포함할 수 있다.

다음으로 상기 제2 세라믹 본체(210)의 양 단부에 도전성 수지 페이스트를 도포하여 제1 및 제2 도전성 수지층(221, 222)을 형성한다(도 5(b)). 상기 도전성 수지 페이스트는 도전성 금속과 열경화성 수지를 포함할 수 있다.

상기 도전성 수지 페이스트는 예를 들어 도전성 금속으로서 은(Ag)과 열경화성 수지로서 에폭시 수지를 포함할 수 있다.

다음으로, 상기 제1 및 제2 도전성 수지층(221, 222) 위에 니켈 도금 및 주석 도금을 실시하여 제1 및 제2 도금층(211, 212)을 형성한다(도 5(c)).

본 발명의 제1 실시형태에 따르면, 상기 적층 세라믹 커패시터(100)와 상기 세라믹 칩(200)의 길이 방향 길이는 서로 다르다.

이와 같이 상기 적층 세라믹 커패시터(100)와 상기 세라믹 칩(200)의 길이 방향 길이가 서로 다르고, 특히 상기 세라믹 칩(200)의 길이가 상기 적층 세라믹 커패시터(100)의 길이보다 길게 제작함으로써, 복합 전자부품을 인쇄회로기판 위에 실장시 솔더의 양이 많더라도 솔더가 적층 세라믹 커패시터(100)의 제1 및 제2 외부 전극(131, 132)을 타고 올라가는 것이 방지되어, 적층 세라믹 커패시터(100)에서 제1 및 제2 외부 전극(131, 132)을 통해 회로 기판으로 압전 응력이 직접 전달되는 것을 차단하므로 어쿠스틱 노이즈의 저감 효과를 향상시킬 수 있다.

즉, 상기 세라믹 칩(200)의 길이가 상기 적층 세라믹 커패시터(100)의 길이보다 길게 제작할 경우, 상기 세라믹 칩(200)과 적층 세라믹 커패시터(100) 사이에는 단차가 형성되며, 상기의 단차는 상기 세라믹 칩(200)의 두께 방향으로 형성된 솔더가 상기 적층 세라믹 커패시터(100)로까지 연결되지 못하도록 차단하는 역할을 할 수 있다.

이로 인하여, 상기 솔더에 의한 기판으로의 진동 전달을 최소화할 수 있다.

도 6은 본 발명의 제2 실시 형태에 따른 복합 전자부품을 개략적으로 도시한 사시도이다.

도 6을 참조하면, 본 발명의 제2 실시 형태에 따른 복합 전자부품에 있어서, 상기 세라믹 칩(200')의 길이는 상기 적층 세라믹 커패시터(100)의 길이보다 길고, 상기 세라믹 칩(200')의 폭은 상기 적층 세라믹 커패시터(100)의 폭보다 크다.

상기 세라믹 칩(200')은 세라믹으로 이루어진 제2 세라믹 본체(210')와 상기 제2 세라믹 본체(210')의 양 단부에 배치되되, 상기 제1 및 제2 외부전극(131, 132)과 접속된 제1 및 제2 단자 전극(211', 212')을 포함한다.

상기 세라믹 칩(200')의 길이가 상기 적층 세라믹 커패시터(100)의 길이보다 길고, 상기 세라믹 칩(200')의 폭이 상기 적층 세라믹 커패시터(100)의 폭보다 크기 때문에, 상기 복합 전자부품을 인쇄회로기판에 실장시 솔더가 상기 적층 세라믹 커패시터(100)의 길이 및 폭 방향에서 상기 적층 세라믹 커패시터(100)로까지 연결되지 못하도록 차단하는 역할을 할 수 있다.

이로 인하여, 상기 솔더에 의한 기판으로의 진동 전달 감소 효과가 보다 우수할 수 있다.

도 7은 본 발명의 제3 실시 형태에 따른 복합 전자부품을 개략적으로 도시한 사시도이다.

도 7을 참조하면, 본 발명의 제3 실시 형태에 따른 복합 전자부품에 있어서, 상기 세라믹 칩(200'')의 길이는 상기 적층 세라믹 커패시터(100)의 길이보다 짧고, 상기 세라믹 칩(200'')의 폭은 상기 적층 세라믹 커패시터(100)의 폭보다 크다.

상기 세라믹 칩(200'')은 세라믹으로 이루어진 제2 세라믹 본체(210'')와 상기 제2 세라믹 본체(210'')의 양 단부에 배치되되, 상기 제1 및 제2 외부전극(131, 132)과 접속된 제1 및 제2 단자 전극(211'', 212'')을 포함한다.

상기 세라믹 칩(200'')의 길이가 상기 적층 세라믹 커패시터(100)의 길이보다 짧고, 상기 세라믹 칩(200'')의 폭이 상기 적층 세라믹 커패시터(100)의 폭보다 크기 때문에, 상기 복합 전자부품을 인쇄회로기판에 실장시 솔더가 상기 적층 세라믹 커패시터(100)의 길이 방향에서는 제1 및 제2 외부전극(131, 132)의 하면까지만 도포되며, 폭 방향에서는 단차로 인하여 상기 적층 세라믹 커패시터(100)로까지 연결되지 못하도록 차단하는 역할을 할 수 있다.

이로 인하여, 상기 솔더에 의한 기판으로의 진동 전달 감소 효과가 보다 우수할 수 있다.

도 8은 본 발명의 제4 실시 형태에 따른 복합 전자부품을 개략적으로 도시한 사시도이다.

도 8을 참조하면, 본 발명의 제4 실시 형태에 따른 복합 전자부품에 있어서, 상기 세라믹 칩(200''')의 길이는 상기 적층 세라믹 커패시터(100)의 길이보다 짧고, 상기 세라믹 칩(200''')의 폭은 상기 적층 세라믹 커패시터(100)의 폭보다 작다.

상기 세라믹 칩(200''')은 세라믹으로 이루어진 제2 세라믹 본체(210''')와 상기 제2 세라믹 본체(210''')의 양 단부에 배치되되, 상기 제1 및 제2 외부전극(131, 132)과 접속된 제1 및 제2 단자 전극(211''', 212''')을 포함한다.

상기 세라믹 칩(200''')의 길이가 상기 적층 세라믹 커패시터(100)의 길이보다 짧고, 상기 세라믹 칩(200''')의 폭이 상기 적층 세라믹 커패시터(100)의 폭보다 작기 때문에, 상기 복합 전자부품을 인쇄회로기판에 실장시 솔더가 상기 적층 세라믹 커패시터(100)의 길이 방향 및 폭 방향에서 제1 및 제2 외부전극(131, 132)의 하면까지만 도포되며, 상기 적층 세라믹 커패시터(100)의 두께 방향으로까지 연결되지 못하도록 차단하는 역할을 할 수 있다.

이로 인하여, 상기 솔더에 의한 기판으로의 진동 전달 감소 효과가 보다 우수할 수 있다.

복합 전자부품의 실장 기판

도 9는 도 1의 복합 전자부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이다.

도 10은 도 9의 복합 전자 부품이 회로 기판에 실장된 모습을 길이 방향으로 절단하여 도시한 단면도이다.

도 9 및 도 10을 참조하면, 본 실시 형태에 따른 복합 전자부품의 실장 기판(400)은 복합 전자부품이 실장되는 인쇄회로기판(410)과, 인쇄회로기판(410)의 상면에 형성된 2개의 전극 패드(421, 422)를 포함한다.

상기 전극 패드(421, 422)는 상기 복합 전자부품 중 상기 세라믹 칩(200)의 제1 및 제2 단자 전극(211, 212)와 각각 연결되는 제1 및 제2 전극 패드(421, 422)로 이루어질 수 있다.

이때, 상기 세라믹 칩(200)의 제1 및 제2 단자 전극(211, 212)는 각각 제1 및 제2 전극 패드(421, 422) 위에 접촉되게 위치한 상태에서 솔더(430)에 의해 인쇄회로기판(410)과 전기적으로 연결될 수 있다.

위와 같이 복합 전자부품이 인쇄회로기판(610)에 실장된 상태에서 전압을 인가하면 어쿠스틱 노이즈가 발생할 수 있다.

즉, 상기 복합 전자부품이 인쇄회로기판(410)에 실장된 상태에서 복합 전자부품 중 적층 세라믹 커패시터(100)의 길이 방향 양 측면에 배치된 제1 외부전극(131) 및 제2 외부전극(132)에 극성이 다른 전압이 인가되면, 유전체층(111)의 역압전성 효과(Inverse piezoelectric effect)에 의해 세라믹 본체는 두께 방향으로 팽창과 수축을 하게 되고, 제1 외부전극(131) 및 제2 외부전극(132)의 양 측면부는 포아송 효과(Poisson effect)에 의해 제1 세라믹 본체의 두께 방향의 팽창과 수축과는 반대로 수축과 팽창을 하게 된다.

여기서, 본 발명의 일 실시형태에 따른 복합 전자부품에 있어서 상기 적층 세라믹 커패시터와 상기 세라믹 칩의 길이는 서로 다르며, 특히 상기 세라믹 칩(200)의 길이가 상기 적층 세라믹 커패시터(100)의 길이보다 길게 제작함으로써, 복합 전자부품을 인쇄회로기판 위에 실장시 솔더의 양이 많더라도 솔더가 적층 세라믹 커패시터(100)의 제1 및 제2 외부 전극(131, 132)을 타고 올라가는 것이 방지되어, 적층 세라믹 커패시터(100)에서 제1 및 제2 외부 전극(131, 132)을 통해 회로 기판으로 압전 응력이 직접 전달되는 것을 차단하므로 어쿠스틱 노이즈의 저감 효과를 향상시킬 수 있다.

즉, 상기 복합 전자부품을 기판에 실장시 커패시터의 역압전성에 의한 커패시터의 진동이 기판에 전달되는 것을 감소시켜 어쿠스틱 노이즈(acoustic noise)를 감소시킬 수 있다.

도 11은 도 6의 복합 전자부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이다.

도 12는 도 7의 복합 전자부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이다.

도 13은 도 8의 복합 전자부품이 인쇄회로기판에 실장된 모습을 도시한 사시도이다.

도 11 내지 도 13은 도 6 내지 도 8의 본 발명의 제2 내지 제4 실시형태에 따른 복합 전자부품이 인쇄회로기판에 실장된 모습을 도시한 사시도로서, 상술한 본 발명의 제1 실시형태에 따른 복합 전자부품의 설명과 그 실장 기판에 대한 설명과 동일하며, 중복을 피하기 위하여 여기서 자세한 설명은 생략하도록 한다.

복합 전자부품의 포장체

도 14는 도 1의 복합 전자부품을 포장체에 실장되는 모습을 도시한 개략 사시도이다.

도 15은 도 14의 포장체를 릴 형상으로 권취하여 도시한 개략 단면도이다.

도 15를 참조하면, 본 실시예의 복합 전자부품의 포장체(700)는 복합 전자부품이 수납되는 수납부(724)가 형성되는 포장시트(720)를 포함할 수 있다.

상기 포장시트(720)의 수납부(724)는 복합 전자부품과 대응되는 형상을 가지며, 상기 수납부(724)의 저면(725)을 기준으로 내부 전극은 수직하게 배치될 수 있다.

특히, 상기 수납부(724) 내에 수납되는 상기 복합 전자부품 각각은 상기 세라믹 칩(200)이 상기 수납부(724)의 저면을 향하도록 배치될 수 있다.

상기 복합 전자부품은 전자 부품 정렬 장치를 통해 내부 전극이 수직하게 정렬된 상태를 유지하며, 이송장치를 통해 포장시트(720)로 이동하게 된다.

따라서, 상기 수납부(724) 내에 수납되는 상기 복합 전자부품 각각은 상기 세라믹 칩(200)이 상기 수납부(724)의 저면을 향하도록 배치될 수 있다.

이와 같은 방법으로, 포장시트(720) 내의 다수의 복합 전자부품이 상기 포장시트(720) 내에서 동일한 방향성을 가지도록 배치될 수 있다.

상기 복합 전자부품의 포장체(700)는 상기 수납부(724)의 저면(725)을 기준으로 상기 내부 전극이 수직하게 배치되며, 상기 세라믹 칩(200)이 상기 수납부(724)의 저면을 향하도록 배치된 복합 전자부품이 수납된 상기 포장시트(720)를 덮는 포장막(740)을 더 포함할 수 있다.

도 16은 릴 타입으로 감겨진 형상의 복합 전자부품의 포장체(700)로, 연속적으로 감겨져서 형성될 수 있다.

도 16은 본 발명의 실시예와 비교예에 따른 어쿠스틱 노이즈(acoustic noise)를 비교한 그래프이다.

도 16을 참조하면, 본 발명의 실시예와 비교예에 따른 어쿠스틱 노이즈(acoustic noise)를 비교한 결과를 알 수 있다.

도 16에서 비교예 1의 경우는 일반적인 적층 세라믹 커패시터에 해당하며, 비교예 2의 경우에는 본 발명의 실시예와 같이 적층 세라믹 커패시터와 그 하부에 상유전체 재료로 제작된 세라믹 칩이 배치된 복합 전자부품이나, 적층 세라믹 커패시터의 내부전극이 실장면에 수평으로 배치된 경우이고, 비교예 3의 경우에는 적층 세라믹 커패시터에 있어서, 세라믹 본체의 하부 커버층의 두께가 상부 커버층의 두께보다 두꺼운 경우이다.

그리고, 실시예 1의 경우에는 적층 세라믹 커패시터와 그 하부에 상유전체 재료로 제작된 세라믹 칩이 배치된 복합 전자부품이다.

도 16을 참조하면, 적층 세라믹 커패시터와 그 하부에 상유전체 재료로 제작된 세라믹 칩이 배치된 복합 전자부품인 본 발명의 제1 실시예의 경우가 비교예 1 내지 3에 비해 어쿠스틱 노이즈(acoustic noise) 값이 매우 낮은 것을 알 수 있다.

도 17은 본 발명의 다른 실시예와 비교예에 따른 어쿠스틱 노이즈(acoustic noise)를 비교한 그래프이다.

도 17에서 비교예 1의 경우는 일반적인 적층 세라믹 커패시터에 해당하며, 비교예 2의 경우에는 적층 세라믹 커패시터에 있어서, 세라믹 본체의 하부 커버층의 두께가 상부 커버층의 두께보다 두꺼운 경우이다.

그리고, 실시예 1의 경우에는 적층 세라믹 커패시터와 그 하부에 상유전체 재료로 제작된 세라믹 칩이 배치된 복합 전자부품이고 실시예 2 내지 실시예 5의 경우는 알루미나(Al2O3)를 포함하는 세라믹으로 제작된 세라믹 칩이 적층 세라믹 커패시터 하부에 배치된 복합 전자부품인 경우이다.

실시예 2 내지 실시예 5는 각각 세라믹 칩의 두께가 0.1 mm, 0.2mm, 0.3mm 및 0.4mm인 경우이다.

도 17을 참조하면, 적층 세라믹 커패시터와 그 하부에 상유전체 재료로 제작된 세라믹 칩이 배치된 복합 전자부품인 본 발명의 제1 실시예의 경우가 어쿠스틱 노이즈(acoustic noise) 저감 효과가 가장 우수한 것을 알 수 있다.

그리고, 알루미나(Al2O3)를 포함하는 세라믹으로 제작된 세라믹 칩이 적층 세라믹 커패시터 하부에 배치된 복합 전자부품인 실시예 2 내지 실시예 5의 경우에도 비교예 1 및 비교예 2에 비하여 어쿠스틱 노이즈(acoustic noise) 저감 효과가 우수한 것을 알 수 있다.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

100 ; 적층 세라믹 커패시터
200, 200', 200'', 200''' ; 세라믹 칩
110 ; 제1 세라믹 본체 210 ; 제2 세라믹 본체
300 ; 복합체 111 ; 유전체층
121, 122 ; 제1 및 제2 내부전극
131, 132 ; 제1 및 제2 외부전극
211, 212 ; 제1 및 제2 단자 전극
213 ; 도전성 접착제 214 ; 절연성 접착제
400 ; 실장 기판 410 ; 인쇄회로기판
421, 422 ; 제1 및 제2 전극패드
430 ; 솔더

Claims (20)

  1. 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 제1 세라믹 본체와 상기 제1 세라믹 본체의 양 단부에 배치된 제1 및 제2 외부전극을 포함하는 적층 세라믹 커패시터; 및
    상기 적층 세라믹 커패시터의 하부에 배치되며, 세라믹으로 이루어진 제2 세라믹 본체와 상기 제2 세라믹 본체의 양 단부에 배치되되, 상기 제1 및 제2 외부전극과 접속된 제1 및 제2 단자 전극을 포함하는 세라믹 칩;이 결합된 복합체를 포함하며,
    상기 적층 세라믹 커패시터와 상기 세라믹 칩의 길이는 서로 다르고, 상기 세라믹 칩이 포함하는 제1 및 제2 단자 전극은 제2 세라믹 본체의 길이 방향 양 단면 전체를 커버하며, 상하면 및 양 측면으로 연장 배치되며, 상기 적층 세라믹 커패시터의 제1 세라믹 본체가 포함하는 세라믹과 상기 세라믹 칩의 제2 세라믹 본체가 포함하는 세라믹은 서로 다르고, 상기 제1 세라믹 본체가 포함하는 세라믹은 강유전체를 포함하며, 상기 세라믹 칩의 세라믹은 상기 강유전체보다 압전 특성이 낮은 상유전체를 포함하는 복합 전자부품.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 내부전극은 상기 복합체의 실장면에 대하여 수직으로 적층된 복합 전자부품.
  5. 제1항에 있어서,
    상기 적층 세라믹 커패시터와 상기 세라믹 칩은 상기 제1 외부전극과 제2 외부전극의 하면에 도포된 도전성 접착제에 의해 결합된 복합 전자부품.
  6. 제1항에 있어서,
    상기 적층 세라믹 커패시터와 상기 세라믹 칩은 상기 제1 세라믹 본체의 하면과 상기 제2 세라믹 본체의 상면 사이에 도포된 절연성 접착제에 의해 결합된 복합 전자부품.
  7. 제1항에 있어서,
    상기 제1 및 제2 단자 전극은 내측의 제1 및 제2 도전성 수지층과 외측의 제1 및 제2 도금층의 이중층 구조인 복합 전자부품.
  8. 제7항에 있어서,
    상기 제1 및 제2 도전성 수지층은 은(Ag)과 에폭시 수지를 포함하는 복합 전자부품.
  9. 제1항에 있어서,
    상기 세라믹 칩의 길이는 상기 적층 세라믹 커패시터의 길이보다 긴 복합 전자부품.
  10. 제9항에 있어서,
    상기 세라믹 칩의 폭은 상기 적층 세라믹 커패시터의 폭보다 큰 복합 전자부품.
  11. 제1항에 있어서,
    상기 세라믹 칩의 길이는 상기 적층 세라믹 커패시터의 길이보다 짧은 복합 전자부품.
  12. 제1항에 있어서,
    상기 세라믹 칩의 길이는 상기 적층 세라믹 커패시터의 길이보다 짧고, 상기 세라믹 칩의 폭은 상기 적층 세라믹 커패시터의 폭보다 작은 복합 전자부품.
  13. 상부에 복수개의 전극 패드를 갖는 인쇄회로기판;
    상기 인쇄회로기판 위에 설치된 복합 전자부품; 및
    상기 전극 패드와 상기 복합 전자부품을 연결하는 솔더;를 포함하며,
    상기 복합 전자부품은 복수의 유전체층과 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 내부전극이 적층된 제1 세라믹 본체와 상기 제1 세라믹 본체의 양 단부에 배치된 제1 및 제2 외부전극을 포함하는 적층 세라믹 커패시터와 상기 적층 세라믹 커패시터의 하부에 배치되며, 세라믹으로 이루어진 제2 세라믹 본체와 상기 제2 세라믹 본체의 양 단부에 배치되되 상기 제1 및 제2 외부전극과 접속된 제1 및 제2 단자 전극을 포함하는 세라믹 칩이 결합된 복합체를 포함하며, 상기 적층 세라믹 커패시터와 상기 세라믹 칩의 길이 방향 길이는 서로 다르고, 상기 세라믹 칩이 포함하는 제1 및 제2 단자 전극은 제2 세라믹 본체의 길이 방향 양 단면 전체를 커버하며, 상하면 및 양 측면으로 연장 배치되며, 상기 적층 세라믹 커패시터의 제1 세라믹 본체가 포함하는 세라믹과 상기 세라믹 칩의 제2 세라믹 본체가 포함하는 세라믹은 서로 다르고, 상기 제1 세라믹 본체가 포함하는 세라믹은 강유전체를 포함하며, 상기 세라믹 칩의 세라믹은 상기 강유전체보다 압전 특성이 낮은 상유전체를 포함하는 복합 전자부품의 실장 기판.
  14. 제13항에 있어서,
    상기 솔더는 상기 제1 및 제2 단자 전극의 측면과 상기 제1 및 제2 외부전극의 하부에 도포된 복합 전자부품의 실장 기판.
  15. 삭제
  16. 제13항에 있어서,
    상기 내부전극은 상기 복합체의 실장면에 대하여 수직으로 적층된 복합 전자부품의 실장 기판.
  17. 상기 제1항의 복합 전자부품; 및
    상기 복합 전자부품이 수납되는 수납부가 형성되는 포장시트;를 포함하며,
    상기 수납부의 저면을 기준으로 상기 내부 전극이 수직하게 배치되어 정렬되는 복합 전자부품의 포장체.
  18. 제17항에 있어서,
    상기 수납부 내에 수납되는 상기 복합 전자부품 각각은 상기 세라믹 칩이 상기 수납부의 저면을 향하도록 배치되는 복합 전자부품의 포장체.
  19. 제17항에 있어서,
    상기 포장시트에 결합되며, 상기 복합 전자부품을 덮는 포장막;을 더 포함하는 복합 전자부품의 포장체.
  20. 제17항에 있어서,
    상기 복합 전자부품이 수납된 포장시트는 릴 타입으로 권선되어 형성되는 복합 전자부품의 포장체.
KR1020140155179A 2014-11-10 2014-11-10 복합 전자부품, 그 실장 기판 및 포장체 KR102070233B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140155179A KR102070233B1 (ko) 2014-11-10 2014-11-10 복합 전자부품, 그 실장 기판 및 포장체

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140155179A KR102070233B1 (ko) 2014-11-10 2014-11-10 복합 전자부품, 그 실장 기판 및 포장체
US14/869,935 US10229790B2 (en) 2014-11-10 2015-09-29 Composite electronic component and board having the same

Publications (2)

Publication Number Publication Date
KR20160055424A KR20160055424A (ko) 2016-05-18
KR102070233B1 true KR102070233B1 (ko) 2020-01-28

Family

ID=55912775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140155179A KR102070233B1 (ko) 2014-11-10 2014-11-10 복합 전자부품, 그 실장 기판 및 포장체

Country Status (2)

Country Link
US (1) US10229790B2 (ko)
KR (1) KR102070233B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10448502B2 (en) * 2015-10-12 2019-10-15 Samsung Electro-Mechanics Co., Ltd. Electronic component and board having electronic component mounted thereon
JP6743602B2 (ja) 2016-09-09 2020-08-19 株式会社村田製作所 複合電子部品および抵抗素子
JP6747202B2 (ja) 2016-09-09 2020-08-26 株式会社村田製作所 複合電子部品
KR102059442B1 (ko) * 2017-08-22 2019-12-27 삼성전기주식회사 복합 전자부품, 그 실장 기판
KR102004804B1 (ko) * 2017-08-28 2019-07-29 삼성전기주식회사 복합 전자부품, 그 실장 기판
KR20190023551A (ko) 2017-08-29 2019-03-08 삼성전기주식회사 복합 전자부품, 그 실장 기판
KR20190036265A (ko) * 2017-09-27 2019-04-04 삼성전기주식회사 복합 전자부품 및 그 실장 기판
KR20190038973A (ko) * 2017-10-02 2019-04-10 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
KR20190057541A (ko) 2017-11-20 2019-05-29 삼성전기주식회사 복합 전자부품, 그 실장 기판
KR20190068082A (ko) 2017-12-08 2019-06-18 삼성전기주식회사 복합 전자 부품
KR20190078031A (ko) 2017-12-26 2019-07-04 삼성전기주식회사 적층형 전자 부품
KR102150551B1 (ko) 2018-09-06 2020-09-01 삼성전기주식회사 전자 부품
KR102041726B1 (ko) 2018-09-11 2019-11-06 삼성전기주식회사 전자 부품

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009107925A (ja) * 2001-06-13 2009-05-21 Seiko Epson Corp セラミックス、ならびに誘電体キャパシタ、アクチュエータ、光変調器、及び超音波センサ
KR101434108B1 (ko) * 2013-07-22 2014-08-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법
JP2014207422A (ja) * 2013-03-19 2014-10-30 株式会社村田製作所 電子部品および電子部品連

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0496310A (en) * 1990-08-13 1992-03-27 Nec Corp Laminated ceramic chip capacitor
US6002168A (en) * 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
JP2001291948A (ja) * 2000-04-06 2001-10-19 Nippon Dempa Kogyo Co Ltd チップ素子の装着方法及び水晶発振器
JP4827157B2 (ja) 2002-10-08 2011-11-30 Tdk株式会社 電子部品
US7292429B2 (en) * 2006-01-18 2007-11-06 Kemet Electronics Corporation Low inductance capacitor
JP5012658B2 (ja) 2008-05-19 2012-08-29 Tdk株式会社 Capacitor module and capacitor mounting structure
KR20100048044A (ko) * 2008-10-30 2010-05-11 조인셋 주식회사 Surface Mountable Composite Ceramic Chip Parts
US9241408B2 (en) * 2010-12-28 2016-01-19 Murata Manufacturing Co., Ltd. Electronic component
JP5360158B2 (ja) 2011-08-05 2013-12-04 株式会社村田製作所 チップ部品構造体
KR102086480B1 (ko) 2013-01-02 2020-03-09 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP5803997B2 (ja) * 2013-07-23 2015-11-04 株式会社村田製作所 電子部品の製造方法
JP6248644B2 (ja) * 2014-01-17 2017-12-20 Tdk株式会社 電子部品
JP6011573B2 (ja) * 2014-03-24 2016-10-19 株式会社村田製作所 電子部品

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009107925A (ja) * 2001-06-13 2009-05-21 Seiko Epson Corp セラミックス、ならびに誘電体キャパシタ、アクチュエータ、光変調器、及び超音波センサ
JP2014207422A (ja) * 2013-03-19 2014-10-30 株式会社村田製作所 電子部品および電子部品連
KR101434108B1 (ko) * 2013-07-22 2014-08-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법

Also Published As

Publication number Publication date
KR20160055424A (ko) 2016-05-18
US20160133386A1 (en) 2016-05-12
US10229790B2 (en) 2019-03-12

Similar Documents

Publication Publication Date Title
JP5563111B2 (ja) 積層セラミックキャパシタ及び積層セラミックキャパシタが実装された回路基板
KR101933412B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101952860B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US9824824B2 (en) Coil electronic component and method of manufacturing the same
US9305704B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
US9053864B2 (en) Multilayer capacitor and method for manufacturing the same
KR101452049B1 (ko) 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체
US9245690B2 (en) Multilayer ceramic capacitor, board having the same mounted thereon, and method of manufacturing the same
KR101546916B1 (ko) 실장구조 및 실장방법
US9439301B2 (en) Multilayered chip electronic component and board for mounting the same
US20130319742A1 (en) Laminated chip electronic component, board for mounting the same, and packing unit thereof
US9545005B2 (en) Multilayer ceramic electronic component and board having the same mounted thereon
KR101376925B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR101412940B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR101452048B1 (ko) 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체
JP6483007B2 (ja) 表面実装電子部品及び電子部品の実装基板
CN108054008B (zh) 多层陶瓷电容器
JP6395002B2 (ja) 積層セラミックキャパシタの回路基板実装構造
US9460854B2 (en) Multilayer ceramic electronic component with interposer substrate having double-layered resin/plating terminals
JP6278595B2 (ja) 積層セラミック電子部品及びその製造方法
KR20150018650A (ko) 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법
KR101499717B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR102069627B1 (ko) 복합 전자부품 및 그 실장 기판
KR101630037B1 (ko) 적층 세라믹 커패시터, 어레이형 적층 세라믹 커패시터, 그 제조 방법 및 그 실장 기판
KR102139763B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X091 Application refused [patent]
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant