CN1479566A - 层叠型陶瓷电子元器件及其制造方法 - Google Patents

层叠型陶瓷电子元器件及其制造方法 Download PDF

Info

Publication number
CN1479566A
CN1479566A CNA031787282A CN03178728A CN1479566A CN 1479566 A CN1479566 A CN 1479566A CN A031787282 A CNA031787282 A CN A031787282A CN 03178728 A CN03178728 A CN 03178728A CN 1479566 A CN1479566 A CN 1479566A
Authority
CN
China
Prior art keywords
external terminal
terminal electrode
electronic component
finished product
semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031787282A
Other languages
English (en)
Other versions
CN1256007C (zh
Inventor
酒井范夫
良
西出充良
章
水白雅章
二
洼田宪二
幸
铃木信幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1479566A publication Critical patent/CN1479566A/zh
Application granted granted Critical
Publication of CN1256007C publication Critical patent/CN1256007C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

在层叠型陶瓷电子元器件中，若利用将导电性糊浆进行烧结而形成的外部端子电极的边缘角小，则在高频带使用时的损耗增大。本发明的外部端子电极27在其边缘部分形成埋入部分32，使其延伸埋入利用陶瓷层22构成的元器件本体23的内部，这样不会因边缘角小而产生影响。

Description

层叠型陶瓷电子元器件及其制造方法
技术领域
本发明涉及层叠型陶瓷电子元器件及其制造方法，特别涉及例如多层陶瓷基片那样的层叠型陶瓷电子元器件外部端子电极的结构及其形成方法。
背景技术
例如片状无线、延迟线、高频复合开关模块及接收器件等电子元器件多采用层叠型陶瓷电子元器件构成。这样的层叠型陶瓷电子元器件要安装在适当的安装基板上的状态下使用，因此具有与安装基板电气连接的外部端子电极。
图9为对于本发明来说是感兴趣的以往的层叠型陶瓷电子元器件1的一部分，用剖视图形式表示形成外部端子电极2的部分。
图9中未表现整个元器件的构成，层叠型陶瓷电子元器件1具有采用层叠的多个陶瓷层3构成的元器件本体4以及在元器件本体4内部设置的作为内部电路要素的内部导体膜5和通孔导体6。然后，前述的外部端子电极2设置在沿陶瓷3延伸方向延伸的元器件本体4的第一主面7上，用来与未图示的安装基板进行电气连接。
外部端子电极2通常是利用对导电性糊浆进行烧结而形成的。
另外，这样的外部端子电极2虽然常常是在烧结后的元器件本体4的主面7上涂上导电性糊浆、再将它烧结而成，但最好是将外部端子电极2用的导电性糊浆烧结步骤与陶瓷烧结步骤同时进行，这对于提高工序效率及降低成本是有利的。为此，最好是形成外部端子电极2用的导电性糊浆涂在陶瓷层3的陶瓷生片上，或涂在烧结前的处于半成品状态的元器件本体4的里面7上，通过这样在得到烧结的元器件本体4用的烧结步骤中，使该导电性糊浆同时进行烧结。
另外，在如上所述通过烧结形成的外部端子电极2上，根据需要有时还进行镀镍及镍金或镀镍及镀锡。
这样的层叠型陶瓷电子元器件1在特别是数百MHz至数GHz的高频带使用时，为了减少高频信号的插入损耗，虽然可以说与之有关的是内部导体膜5及通孔导体6那样内部电路要素，但还特别希望外部端子电极2为低电阻、致密、而且表面光滑性好，除此之外还希望外部端子电极2的边缘角θ要比较大。
在上述的希望中，关于外部端子电极2为低电阻，这通过采用银或铜那样的低电阻材料作为形成外部端子电极2用的导电性糊浆的导电成分，就能够满足这一点要求。另外，这样的银或铜由于其熔点比较低，因此在如前所述同时进行形成外部端子电极2用的烧结及得到陶瓷层3用的烧结时，作为构成陶瓷层3的陶瓷材料，可以采用能够以约1000℃以下的温度进行烧结的所谓低温烧结陶瓷材料。
另外，在上述的希望中，关于外部端子电极2为致密而且表面光滑性好，这通过优化形成外部端子电极2用的导电性糊浆的组成或添加物或导电性糊浆的烧结条件等，就能够比较容易满足这些要求。
但是，关于加大外部端子电极2的边缘角θ，如下所述，就不是那么容易解决的。
外部端子电极2的边缘角θ要减小是由于下述的原因。
首先是因为，在利用丝网印刷涂布形成外部端子电极2用的导电性糊浆时，在丝网的允许导电性糊浆通过的图形边缘部分，有导电性浆料附着并保留着，形成外部端子电极2的导电性糊浆膜在其周围部分有厚度减薄的趋势。
另外是因为，由于压制工序而使导电性糊浆膜在厚度方向被压碎。
结果，外部端子电极2的边缘角θ通常为10度～25度左右。
另外，在外部端子电极2中，规定边缘角θ的尖细部分的尺寸A虽取决于外部端子电极2的厚度、面积或形状，但平均约为30μm左右。
为了增大前述的边缘角θ，例如可以考虑下列的方法：(1)加厚导电性糊浆膜；(2)为了不使导电性糊浆膜因压制而被压碎，在导电性糊浆内添加硬化树脂，使干燥后的导电性糊浆膜更硬化；(3)利用金属箔的刻蚀、光刻技术及加层镀膜形成金属箔，或采用感光性糊浆进行适当的刻蚀等方法，使形成的外部端子电极2的边缘立起，增大边缘角。
但是，在采用上述(1)的方法时，在形成外部端子电极2用的导电性糊浆与形成陶瓷层3的陶瓷之间，烧结收缩动作之差更增大。
因此，有的情况下，在烧结后的元器件本体4中将产生裂纹，或者外部端子电极2的下面产生空洞，或者使元器件本体4的强度降低，或者因镀液进入而使陶瓷层3的电气绝缘性恶化，或者元器件本体4的Q值恶化，这将使高频特性恶化。另外，元器件本体4会产生弯曲或翘曲，共面性恶化，在将该层叠型陶瓷电子元器件1安装在适当的安装基板上时，使层叠型陶瓷电子元器件1与安装基板的连接可靠性下降，或者在元器件本体4上安装IC等片载元器件时，使片载元器件与元器件本体4的连接可靠性下降。
另外，在采用上述(2)的方法时，在向丝网印板上供给导电性糊浆时，有的情况下会加快局部性或时效性的导电性糊浆的硬化，使印刷性恶化。
另外，在烧结步骤中，很难顺利地将硬化树脂挥发，因此有的情况下成为形成空洞或剥离的原因。
再有，在通常的导电性糊浆的情况下，为了使其干燥，例如只要加上2分钟的100℃的温度就足够了，但不同的是，在添加硬化树脂的情况下，则必须使该硬化树脂硬化，因此为了使其干燥，例如要加上5分钟的150℃的温度那样，必须要更加苛刻的干燥条件。结果，在陶瓷生片上涂有导电性糊浆时，陶瓷生片内含有的增塑剂常常在干燥工序中挥发光，因此陶瓷生片变脆，在对它进行处理时，常常发生缺口、破损或裂缝。另外，在陶瓷生片中，因干燥而产生较大的收缩，在层叠多片陶瓷生片时，也有时产生层叠的错位。
另外，在采用上述(3)的方法时，例如要增加光刻胶涂布、曝光、光刻胶玻璃剥离、腐蚀、水洗等步骤。结果，导致成本上升，不太实用。
这样，目前的现状是，对于减小外部端子电极2的边缘角θ，尚没有有效的方法。
再有，在层叠型陶瓷电子元器件1例如是多层陶瓷基片时，由于希望其实现小型化而且布线高密度化，因此内装有各种电路，或者具有复合功能，这样就必须增加外部端子电极2的数量，因促存在各外部端子电极2的面积要更加减小的趋势。要想形成这样小面积的外部端子电极2，则外部端子电极2用的导电性糊浆膜的厚度将更薄，结果存在边缘角θ更小的趋势。
在外部端子电极2的边缘角θ较小时，更具体来说，将产生下述那样的问题。
图10所示为图9所示的层叠型陶瓷电子元器1中与通孔导体6连接的外部端子电极2的剖视图。
参照图10，在有微弱电流从通孔导体6流向外部端子电极2时，该微弱电流的频率越高，则趋肤效应越显著表现出来，如用箭头8所示，则流过外部端子电极2的表面附近。因此，外部端子电极2的边缘角℃越小，则损耗越大。表1所示为求得该边缘角θ与损耗关系的结果。
             表1
  边缘角度θ(度)     损耗
    17     1.00
    25     0.91
    32     0.89
    90     0.75
    半圆状     0.74
表1中所示为高频信号通过外部端子电极2时的损耗，该损耗用边缘角θ为17度时作为1.00的相对值表示。
表1中所示为高频信号通过外部端子电极2时的损耗，该损耗用边缘角θ为17度时作为1.00的相对值表示。
根据表1可知，为了减小损耗，希望要更增大边缘角θ。
图11所示为图9所示的层叠型陶瓷电子元器件1中分别与2个通孔导体6连接的相邻的2个外部端子电极2的剖视图。
参照图11，由于例如多层陶瓷基片构成的层叠型陶瓷电子元器件1的小型化而且高密度化，或者具有复合功能，导致外部端子电极2的数量增加，随之相邻外部端子电极2之间的间距9不断减小，例如达到0.1mm～0.4mm那样。在这种情况下，若外部端子电极2的边缘角θ较小，则在该边缘尖端电场集中，在相邻的外部端子电极2之间容易有电流流过，耐压性能降低。例如，对于通信机的发送系统或汽车用元器件等大电流流过的用途，在采用层叠型陶瓷电子元器件1时，上述的问题将特别严重。
图12所示为图9所示的层叠型陶瓷电子元器件1安装在安装基板10上的状态。
在图12中，简要画出层叠型陶瓷电子元器件1中具有的元器件本体4，另外还简要画出安装基板10。在元器件本体4上装有片载元器件11，另外为了覆盖片载元器件11，在元器件本体4上装有金属罩12。
在层叠型陶瓷电子元器件1面向高频用途的情况下，在将它安装时，加强接地对于提高电气特性是很重要的。因此，在层叠型陶瓷电子元器件1上，在元器件本体4的安装基板10的附近配置接地导体(未图示)，另外在安装基板10上，在其表面附近配置应该与元器件本体4一侧的接地导体为铜电位的接地导体13。
在图12所示的安装结构中，外部端子电极2起到作为微带线的功能。该微带线的损耗受到微带线的边缘部分即外部端子电极2的图12中利用虚线圆圈包围的边缘部分的边缘角θ的影响，边缘角θ越小，则损耗越大。
再参照图9，若外部端子电极2的边缘角θ减小，为此该边缘部分减薄，则该边缘部分的电极有效区域减小。因此，例如若采用包含玻璃成分的低温烧结陶瓷材料以构成陶瓷层3，则在该边缘部分玻璃成分露出，镀层附着性变差。因而，在外部端子电极2上难以适当析出锡等镀膜，结果焊接性能降低，使得与安装基板的连接可靠性下降。另外，在外部端子电极2中，若采用容易被氧化的铜作为其导电成分，则若如上所述镀层附着性差，则将导致铜剥离，容易被氧化，这也导致连接可靠性下降。
如上所述，若外部端子电极2的边缘角θ小，又将引起各种问题。但是另一方面，要利用实用的方法增大外部端子电极2的边缘角θ又不容易做到。
因此，本发明的目的在于想要提供能够解决上述那样问题的层叠型陶瓷电子元器件机器制造方法。
发明内容
本发明正是对于因外部端子电极的边缘角小而引起的问题，不通过更加增大边缘角的方法，而是想通过其它手段来解决。
本发明首先面向安装在适当的安装基板上的层叠型陶瓷电极元器件。该层叠型电子元器件具有采用层叠的多层陶瓷构成的元器件本件、在元器件本件内部设置的内部电路要素、以及在沿陶瓷层延伸方向的元器件本件的第一主面上设置的用来与安装基板电气连接的外部端子电极。
上述外部端子电极虽是通过将导电性糊浆进行烧结而得到的，但为了解决前述的技术课题，它由露出在元器件本体的第一主面的露出部分机器边缘部分的至少一部分埋入元器件本体内部而延伸的埋入部分构成。
上述埋入部分最好利用在外部端子电极露出部分的边缘部分形成的第一弯折部分形成。另外，也可以利用第一弯折部分相连的第二弯折部分形成。
埋入部分最好沿与元器件本体的第一主面平行的方向延伸30μm以上的长度。
外部端子电极最好利用例如通孔电极等与内部电路要素电气连接。
另外，外部端子电极的边缘部分最好在其平面形状中具有圆弧形的延伸部分。
本发明还面向具有上述那样特征结构的层叠型陶瓷电子元器件的制造方法。
本发明有关的层叠型陶瓷电子元器件的制造方法，根据第一实施形态，具有下述的构成。
即，本发明有关的层叠型陶瓷电子元器件的制造方法，首先具有制成采用层叠的多片陶瓷生片构成的而且在内部设置电路要素的半成品层叠体本体的步骤、以及在沿陶瓷生片延伸方向的半成品层叠体本体的第一主面上形成与安装基板电气连接用的外部端子电极的步骤。
制成上述半成品层叠体本体的步骤具有使半成品层叠体本体的第一主面侧的要形成外部端子电极的区域形成凸起而这样使半成品层叠体本体成形的步骤。
另外，形成外部端子电极的步骤具有准备利用载体薄膜进行衬底而且在与所述凸起对应的区域设置使载体薄膜部分露出的通孔的外层用陶瓷生片的步骤、从孔内露出的载体薄膜上到外层用陶瓷生片的形成通孔的边缘部分为止延伸形成成为外部端子电极的导电性糊浆膜的步骤、在使通孔与凸起对准位置的状态下将利用载体薄膜进行衬底的外层用陶瓷生片与半成品层叠体本体重叠从而得到半成品元器件本体的步骤、将载体薄膜从外层用陶瓷生片剥离的步骤、以及将半成品元器件本体沿层叠方向压制的步骤。
然后，再实施将半成品元器件本体进行烧结的步骤。
在这样的第一实施形态中，准备外层用陶瓷生片的步骤作好具有将利用载体薄膜进行衬底的外层用陶瓷生片在与凸起对应的区域中从载体薄膜除去并从而在外层用陶瓷生片上设置通孔的步骤。
另外，在第一实施形态中，最好导电性糊浆膜在外层用陶瓷生片的形成通孔的边缘部分具有30μm以上的宽度延伸而形成。
另外，最好在外层用陶瓷生片上。除了形成通孔的边缘部分以外不形成导电性糊浆膜。
另外，在使半成品层叠体本体成形的步骤中，最好采用具有与凸起对应的凹陷的金属模具，实施将半成品层叠体本体沿层叠方向压制的步骤。
本发明有关的层叠型陶瓷电子元器件的制造方法，根据第二实施形态，具有下述的构成。
即，首先制成半成品层叠体本体，所述半成品层叠体本体采用层叠的多个陶瓷生片构成，而且在内部设置内部电路要素，再在沿陶瓷生片延伸方向延伸的第一主面上形成导电性糊浆膜，用来构成与安装基板电气连接用的外部端子电极。
然后，在半成品层叠体主体的第一主面侧，在形成导电性糊浆膜的区域形成凸起，而且在不应该形成外部端子电极的区域形成凹陷，同时导电性糊浆还位于凸起与凹陷的边界部分，这样使半成品层叠体本体成形。
另外，准备在与上述凸起对应的区域设置通孔的外层用陶瓷生片。
然后，在通孔与凸起对准位置的状态下，将外层用陶瓷生片与前述的半成品层叠体本体重叠，通过这样得到半成品元器件本体。
接着，将半成品元器件本体沿层叠方向压制。
然后，经过该半成品元器件本体的烧结步骤，得到最终的层叠型陶瓷电子元器件。
在这样的第二实施形态中，最好导电性糊浆膜形成的区域要形成外部端子电极的区域宽30μm以上的宽度。
另外，最好在半成品层叠体主体的第一主面上，在不应该形成外部端子电极的区域内，除了凸起与凹陷的边界部分以外，不形成导电性糊浆膜。
另外，在使半成品层叠体本体成形的步骤中，最好采用具有与半成品层叠体本体上要形成的凸起相对应的凹陷以及与半成品层叠体本体上要形成的凹陷相对应的凸起的金属模具，实施将半成品层叠体本体沿层叠方向压制的步骤。
附图说明
图1为说明本发明第一实施形态用的剖视图，依次用剖视图表示为了制造(4)所示的层叠型陶瓷电子元器件21而实施的步骤。
图2所示为图1(3)所示的半成品元器件本体52的一部分放大剖视图，特别表示形成外部端子电极27用的导电性糊浆膜51的部分。
图3为与图2对应的剖视图，是表示导电性糊浆膜51的形成形态的变形例。
图4为说明本发明第二实施形态用的剖视图，是表示与图1(2)所示的步骤相对应的步骤的剖视图。
图5为说明本发明产生的效果用的剖视图，所示为图1(4)所示的层叠型陶瓷电子元器件21中与通孔导体25连接的外部端子电极27的剖视图。
图6为说明本发明产生的其它效果用的剖视图，所示为在安装基板60上安装层叠型陶瓷电子元器件21的状态下外部端子电极27与接地导体61的位置关系的剖视图。
图7为说面本发明第三实施形态用的图形，是从主面26一侧表示元器件本体23的一部分的图形。
图8为说明本发明第四实施形态用的图形，是从主面26一侧表示元器件本体23的一部分的图形。
图9为对于本发明来说是感兴趣的以往的层叠型陶瓷电子元器件1的一部分，所示为特别是形成外部端子电极2的部分的剖视图。
图10为说明图9所示的层叠型陶瓷电子元器件1中所碰到的问题用的剖视图，所示为与通孔导体6连接的外部端子电极2的剖视图。
图11为说明图9所示的层叠型陶瓷电子元器件1中所碰到的问题用的剖视图，所示为分别与2个通孔导体6连接的相邻2个外部端子电极2的剖视图。
图12为说明图9所示的层叠型陶瓷电子元器件1中所碰到的问题用的剖视图，所示为该层叠型陶瓷电子元器件1安装在安装基板10上的状态下的剖视图。
图13为说明本发明第五实施形态用的剖视图，所示为元器件本体的一部分的放大剖视图。
图14为说明本发明第六实施形态用的剖视图，所示为元器件本体的一部分的放大剖视图。
标号说明
21层叠型陶瓷电子元器件
22陶瓷层
23元器件本体
24内部导体膜
25通孔导体
26、28、46、55主面
27外部端子电极
32、54埋入部分
41陶瓷生片
45半成品层叠体本体
47、57凸起
48外层用陶瓷生片
49载体薄膜
50通孔
51导电性糊浆膜
52半成品元器件本体
58凹陷
60安装基板
具体实施方式
图1为说明本发明第一实施形态用的剖视图，图1(4)中用剖视图表示层叠型陶瓷电子元器件21，图1(1)至图1(3)依次用剖视图表示为了制造该层叠型陶瓷电子元器件21而实施的步骤。
参照图1(4)，层叠型陶瓷电子元器件21具有采用层叠的多层陶瓷层22构成的元器件本体23、以及在元器件本体23内部设置的作为内部电路要素的若干内部导体膜24和若干通孔导体25。这些内部导体膜24与通孔导体25相互电气连接，在该层叠型陶瓷电子元器件21中提供所需要的布线，或者构成电容器及/或电感器那样的无源元件。
在沿陶瓷层22延伸方向延伸的元器件本体23的第一主面26上，设置若干外部端子电极27。外部端子电极与特定的通孔导体25电气连接。在将该层叠型陶瓷电子元器件21安装适当的安装基板9(未图示)上时，这些外部端子电极27是用来与安装基板电气连接。
在元器件本体23的第二主面28上，设置若干外部导体膜29。外部导体膜29与特定的通孔导体25电气连接。外部导体膜29在该层叠型陶瓷电子元器件21中提供所需要的布线，或者如虚线所示，在元器件本体23上安装IC或其它片状元器件等片载元器件30时，用作为与所述片载元器件30电气连接用的导电焊盘。
另外，为了覆盖上述片载元器件30，如虚线所示，根据需要在元器件本体23上安装金属罩31。
在该层叠型陶瓷电子元器件21中，在第一主面26形成的外部端子电极27是通过将导电性糊浆进行烧结而得到的。该外部端子电极27由露出在元器件本体23的第一主面26的理出部分及其边缘部分的至少一部分埋入元器件本体23的内部而延伸的埋入部分32构成。
为了制造这样的层叠型陶瓷电子元器件21，实施下述的步骤。
首先，如图1(1)所示，准备多片陶瓷生片41。陶瓷生片41例如是对低温烧结陶瓷材料那样的陶瓷原料粉末混合粘结剂、增塑剂、分散剂及溶剂，将这样得到的浆料成行为片状，从而得到陶瓷生片，它例如具有10～200μm左右的厚度。为了将浆料成形为片状，例如采用聚对苯二甲酸乙二醇酯等树脂构成的厚50～100μm左右的载体薄膜，在该载体薄膜上，对浆料采用刮板、模板涂布或倒转辊涂布等形成。
然后，对特定的陶瓷生片41设置通孔导体25用的通孔，例如具有直径50～200μm左右的大小，对各通孔填入例如包含银或铜作为导电成分的导电性糊浆，形成要成为通孔导体25的导电电性糊浆42。
另外，采用与上述导电性糊浆相同的导电体糊浆，将它利用例如丝网印刷，在特定的陶瓷生片41上形成成为内部导体膜24的导电性糊浆膜43，另外在最上面层叠的陶瓷生片41上形成成为外部导体膜29的导电性糊浆膜44。
然后，如图1(2)的上半部所示，将多片陶瓷生片41层叠，通过这样制成半成品层叠体本体45。
对该半成品层叠体本体45在上述层叠后实施成形用的步骤后，使得在沿陶瓷生片41延伸方向延伸的第一主面46一侧，要形成图(4)所示的外部端子电极27的区域形成凸起47。在该成形时，例如使用具有与上述凸起47对应的凹陷的金属模具(未图示)，将半成品层叠体本体45沿层叠方向进行压制成形。在进行该压制时，例如加上100～1500kg/cm2的压力及从常温至150℃左右的温度。
另外，形成凸起47用的台阶面，最好的如图1(2)所示形成斜面。
另外，如图1(2)的下半部所示，准备具有与陶瓷生片41相同组成的外层用陶瓷生片48。外层用陶瓷生片48保持利用其成形时所用载体薄膜49进行衬底的状态不变，进行下述的处理。
首先，例如利用激光在外层用陶瓷生片48上设置连续孔，使其不穿通载体薄膜49，将由该连续孔包围的部分从载体薄膜49剥去，通过这样在与前述凸起47对应的区域，将外层用陶瓷生片48从载体薄膜49出去。这样，在外层用陶瓷生片48设置使载体薄膜49露出的孔50。
另外，为了得到设置孔50的外层用陶瓷生片48，也可以在载体薄膜49上采用例如丝网印刷等，在一开始形成有通孔的状态下形成外层用陶瓷生片48。
然后，将与前述导电性糊浆相同的导电性糊浆例如进行丝网印刷，使其从孔50内露出的载体薄膜49上到外层用陶瓷生片48的形成孔50的边缘部分延伸，通过这样形成成为外部端子电极27的导电性糊浆51。
在该导电性糊浆膜51中，其边缘部分形成尖细部分。因而，导电性糊浆膜51最好形成为在外层用陶瓷生片48的形成孔50的边缘部分具有30μm以上(例如30～200μm，最好为30～100μm)宽度延伸形状。这是由于，如前所述，形成边缘角的尖细部分的尺寸(参照图9)平均约为30μm左右，为了使这样的尖细部分不位于孔50内。
在外层用陶瓷生片48上，如图1(2)所示，除了形成孔50的边缘部分，使其不形成导电性糊浆膜，这对于提高电气可靠性是有利的。但根据需要，也可以形成提供具有与内部导体膜24相同功能的内部导体膜用的导电性糊浆膜。
然后，在具有图1(2)所示位置关系即孔50与凸起47位置对准的状态下，将利用载体薄膜49进行衬底的外层用陶瓷生片48与半成品层叠体本体45重叠，通过这样如图1(3)所示，得到半成品元器件本体52。
另外，图1(3)所示为半成品元器件本体52在将上述的外层用陶瓷生片48与半成品层叠体本体45重叠后，将载体薄膜49从外层用陶瓷生片48剥离，再进入将它沿层叠方向压制后的阶段。在进行上述压制时，例如加上100～1500kg/cm2的压力及从常温至150℃左右的温度。
关于在上述压制步骤中产生的动作，下面参照图2进行说明。图2所示为半成品元器件本体52中形成成为外部端子电极27的导电性糊浆膜51的部分放大剖视图。
半成品层叠体本体45在与外层用陶瓷生片48重叠前的阶段中，为了形成凸起47，已经进行了压制，因此与外层用陶瓷生片48相比，其密度高20～40％左右，所以较硬。
另外，成为外部端子电极27的导电性糊浆膜虽含有金属粉末，但由于该金属粉末的粒径很小，为亚微米至数微米，另外体积中含有百分之几十的树脂成分，因此能够硬热压而流动。
因而，如前所述，在将半成品层叠体本体45与外层用陶瓷生片48重叠后，若进行热压，则对于半成品层叠体本体45，由于它较硬，因此不太变形，但对于外层用陶瓷生片48及导电性糊浆膜51比较容易变形，使其按照半成品层叠体本体45的形成凸起47的主面46的形状改变。其结果，导电性糊浆膜51在其边缘部分形成第一弯折部分53，并形成埋入半成品元器件本体52内部并延伸的埋入部分54。该埋入部分54参照图1(4)，与在前述外部端子电极27的边缘部分形成的埋入部分32对应。
另一方面，在半成品层叠体本体45与外层用陶瓷生片48重叠后实施的压制步骤中，通过采用平板状金属模具，能够使导电性糊浆膜51露出的半成品元器件本体52的第一主面55形成平面状态。
上述那样的外层用陶瓷生片48及导电性糊浆膜51的变形，由于如前所述，半成品层叠体本体45形成的凸起47具有由斜面形成的台阶面，因此能够产生更光滑的变形。
另外，如图2所示，第一弯折部分53由第一主面55一侧的外侧弯折部分a及元器件本体内侧的内侧弯折部分b构成。而且，在图2的例子中，外侧弯折部分a位于相对于第一主面55垂直的第一辅助直线L1上，内侧弯折部分b位于与第一辅助直线L1平行而且不与其重合的第二辅助直线L2上。在这样的情况下，最好第一辅助直线L1位于埋入部分一侧，第二辅助直线L2位于露出部分一侧，最好第一辅助直线L1与第二辅助直线L2的距离D为2～20μm。若距离D小于2μm，即距离D太小，则几何学上的电极54的尖端角度太尖，容易引起电场集中。在采用该层叠型陶瓷电子元器件的加工步骤中，因静电破坏电压等浪涌电压将使绝缘体损坏，绝缘电阻降低，最恶劣将形成短路通道，造成致命缺陷。若超过20μm，则有时电极54与周围陶瓷的烧结收缩之差增大，在它们的界面上引起剥离(分层)，不能取得所希望的电气特性，或者在湿法镀膜时，镀液或清洗液进入，使绝缘电阻降低，最恶劣将形成短路通道，造成指明缺陷。
另外，第一辅助直线L1与第二辅助直线L2的距离D可以随图1(2)的导电性糊浆膜51的厚度而变。特别是孔50内的侧壁部分设置的导电性糊浆膜的厚度，对该距离D有很大的影响。即，导电性糊浆膜51的厚度(特别是孔50内的侧壁部分的厚度)越大，距离D就越大；其厚度越小，距离D就越小。
图3为与图2对应的剖视图，所示为导电性糊浆膜51的形成形态的变形例。
图3所示的导电性糊浆膜51除了第一弯折部分53之外，还具有一个弯折部分(第二弯折部分)56，利用这2个相连的弯折部分53及56，形成埋入部分54。图3所示的导电性糊浆膜51的形成形态，是在图1(2)所示的导电性糊浆膜51的形成步骤中，使其形成区域更大，超过半成品层叠体本体45的形成凸起47的区域延伸，这样形成导电性糊浆膜51的情况下造成的。
另外，在该例子中，各弯折部分53及56的外侧弯折部分及内侧弯折部分，两者都位于垂至于第一主面55的一条辅助直线上。但是，对于第二弯折部分其外侧弯折部分及内侧弯折部分，最好与图2所示的第一弯折部分相同，分别存在于不同的辅助直线(垂直与第一主面的辅助直线)上。
另外，如图3所示，最好埋入部分54(以第一弯折部分53为基准，相对于该基准的图中左侧部分)的电极平均厚度T2小于露出部分的电极平均厚度。其理由是，若较厚，则该部分形成局部性的低电阻，高频信号容易流过，难以得到图5所示的本发明的效果。具体来说，最好埋入部分的平均厚度为2～20μm，露出部分的厚度为4～30μm。
再参照图1，接着将图1(3)所示的半成品元器件本体52进行烧结，通过这样得到图1(4)所示的烧结后的元器件本体23。这时，将半成品元器件本体52所具有的陶瓷生片41及外层用陶瓷生片48进行烧结，构成元器件本体23的陶瓷层22。另外，本成品元器件本体23的陶瓷层22。另外，半成品元器件本体52所具有的导电性糊浆体42及导电性糊浆膜43、44及51，实际上是在维持各自形状的同时进行烧结，分别构成元器件本体23所具有的通孔导体25、内部导体膜24、外部导电体膜29及外部端子电极27。另外，导电性糊浆膜51所形成的埋入部分54成为外部端子电极27所形成的埋入部分32。
然后，对元器件本体23的外表面上露出的外部端子电极27及外部导体膜29，根据需要，通过进行电镀或化学镀，形成镀镍膜，再在其上形成镀金或镀锡膜。
然后，安装虚线所示的片载元器件30，使其与外部导体膜29的特定部分电气连接。在该片载元器件30安装时，例如可采用回流焊接法、引线键合法或凸点连接法等。
再根据需要，为了覆盖上述的片载元器件30，在元器件本体23上安装虚线所示的金属罩31。
图4为说明本发明第二实施形态用的剖视图，所示为与前述图1(2)相对应的步骤。在图4中，对于与图1所示的要素相当的要素附加相同的参照标号，并省略重复的说明。
在该第二实施形态中，也与前述第一实施形态的情况相同，是采用层叠的多片陶瓷生片41构成，在内部设置成为通孔导体25的导电性糊浆体42及成为部分导体膜24的导电性糊浆膜43，制成半成品层叠体本体45。在该半成品层叠体45上，还形成成为外部导体膜29的导电性糊浆膜44，同时形成成为外部端子电极27的导电性糊浆膜51。
导电性糊浆膜51可以在层叠前的陶瓷生片41的阶段形成，也可以在得到半成品层叠体本体45之后形成。
然后，对上述半成品层叠体本体45实施形态图4所示形态用的成形步骤。
即，对半成品层叠体本体45进行成形，使得在半成品层叠体主体45的第一主面46一侧，在形成导电性糊浆膜51的区域形成凸起57，而且在不需要形成外部端子电极27(参照图1(4))的区域形成凹陷58，同时导电性糊浆膜51还存在于凸起57与凹陷58的边界部分。
在该成形时，采用具有与凸起57对应的凹陷及与凹陷58对应的凸起的金属模具(未图示)，将半成品层叠体本体45沿层叠方向实施压制步骤。在该压制步骤中，例如加上100～1500kg/cm2的压力及从常温至150℃左右的温度。
最好成为外部端子电极27的导电性糊浆膜51形成的区域比要形成外部端子电极27的区域要宽30μm以上的宽度。
另外，在半成品层叠体本体45的第一主面46上，在不需要形成外部端子电极27的区域即形成凹陷58的区域，除了凸起57与凹陷58的边界部分以外，最好不形成导电性糊浆膜。这样，能够对电气绝缘提供高的可靠性。但是，根据需要，在形成凹陷58的区域也可以形成导电性糊浆膜。
另外，如图4的下半部所示，准备在与凸起57对应的区域设置孔50的外层用陶瓷生片48。该外层用陶瓷生片48不需要利用前述的载体薄膜49进行衬底。另外，为了在外层用陶瓷生片48上形成孔50，例如也可以采用冲孔方式来穿孔。
然后，使孔50与凸起对准位置，具有图4所示位置关系，将外层用陶瓷生片48与半成品层叠体本体45重叠，再沿层叠方向进行压制，通过这样得到如图1(3)所示的半成品元器件本体52。
以后若实施与第一实施形态的情况相同的步骤，则能够得到如图1(4)所示的层叠型陶瓷电子元器件21。
如上所述，根据利用第一或第二实施形态得到的层叠型陶瓷电子元器件21，则具有以下的效果。
图5为与前述图10对应的剖视图，所述为层叠型陶瓷电子元器件21中与通孔导体25连接的外部端子电极27的剖视图。
如图5所示，在有微弱电流从通孔导体25流向外部端子电极27时，该微弱电流的频率越高，则趋肤效应越显著表现出来，就越流过外部端子电极27的表面附近，但在本实施形态中，由于外部端子电极27的边缘部分的影响。所以，边缘角θ就好像变成了180度那样产生电流流动，能够减少损耗。
另外，还能够解决参照图11所述的那样问题。即，如图11所示的外部端子电极2，即使相邻2个外部端子电极27相互接近配置，但由于外部端子电极27的边缘部分埋入电气绝缘性的陶瓷内部，因此也能够提高耐压性能。
另外，还能够解决参照图12所述的那样问题。图6所示为在安装基板60上安装层叠型陶瓷电子元器件21的状态下外部端子电极27与安装基板60一侧的接地导体61的位置关系剖视图。
参照图6，层叠型陶瓷电子元器件21设置的外部端子电极27，由于在其边缘部分形成埋入部分32，因此电流仅流过更接近于接近导体61的部分、即外部端子电极27在第一主面侧露出的部分B。所以，不受外部端子电极27的边缘角θ的影响。能够防止因边缘角θ减小而导致的损耗增大。
另外，在外部端子电极27上施加镀层时，若参照图6进行说明，则只要在外部端子电极27的露出部分B施加镀层即可。这样露出的部分B，由于不是外部端子电极27的厚度很薄的边缘部分，因此具有良好的有效区域，所以能够提供良好的镀层附着性。
若考虑到上述的理由，则在以某一剖面剖开外部端子电极时，外部端子电极27的露出部分的长度(与第一主面平行方向的长度)B与埋入部分的长度(与第一主面平行方向的长度)A的比例最好为A∶B＝1∶2～1∶30。另外，埋入部分的长度A最好为30μm以上、200μm以下。
在以上说明的实施形态中，外部端子电极27通常具有矩形的平面形状。这是为了满足想要尽可能增大与安装基板之间电气连接用的面积的要求。在这样的矩形外部端子电极27的情况下，最好在其四边形成埋入部分32。
另外，从高频特性的观点出发，外部端子电极27的边缘部分最好在其平面形状中，具有圆弧形延伸部分，例如最好是圆形或椭圆形。在这种情况下，最好外部端子电极27沿其全部边缘形成埋入部分32。
在本发明中，外部端子电极也有的情况下设置在沿元器件本体的第一主面的特定边缘位置。对于这样的实施形态，下面参照图7及图8进行说明。
图7及图8分别为说明本发明第三及第四实施形态用的图形，都是小哦那个第一主面26一侧表示元器件本体23的一部分的图形。
在图7所示的第三实施形态中，外部端子电极27具有位于元器件主体23的主面26上的部分62及位于侧面63上的部分64，它们是连续形成。即，图7为从第一主面侧来看在元器件本体23的第一主面26、侧面63及第二主面(图示省略)连续形成的
Figure A0317872800211
字形外部端子电极27的示意图。图中，外部端子电极27的部分64表示看起来隆起在侧面63的外部端子电极27的厚度，另外位于第一主面26上的外部端子电极27是为了覆盖元器件本体的边缘部分而设置的翻折部分。在本实施形态中，外部端子电极27中的图中半圆形虚线部分的左侧为露出在元器件本体23的第一主面26的部分，而图中半圆形虚线部分的右侧为埋入部分。
在图8所示的第四实施形态中，在元器件本体23的侧面设置缺口65。外部端子电极27具有位于主面26上的部分66及位于缺口65的内表面上的部分67，它们是连续形成。即，图8为从第一主面侧来看的元器件主体23的第一主面26、侧面63及第二主面(图示省略)连续形成的 字形而且在该侧面63侧具有缺口65的外部端子电极27的示意图。图中，外部端子电极27的部分67表示看起来隆起在侧面63的缺口65一侧的外部端子电极27的厚度，另外位于第一主面26上的外部端子电极27是为了覆盖元器件本体的边缘部分而设置的翻折部分。在本实施形态中，外部端子电极27中的图中半圆形虚线部分的左侧为露出在元器件本体23的第一主面26的部分，而图中半圆形虚线部分的右侧为埋入部分。
在这些第三及第四实施形态中，外部端子电极27仅在位于主面26上的部分62及66，在其边缘部分形成埋入部分(未图示)。这些外部端子电极27由于连续形成位于侧面63上的部分64及位于缺口65的内表面上的部分67，因此这些部分没有碰到边缘部分损耗这样的问题。
另外，位于外部端子电极27的主面上的部分62及66，也可以分别如图7及图8中的虚线所示，其边缘部分在平面形状中具有圆弧形延伸部分。
下面参照图13说明第五实施形态。
在图13所示的层叠型陶瓷电子元器件71中，外部端子电极73由露出在元器件本体72的第一主面77的露出部分74及埋入元器件本体72的内部延伸的埋入部分75构成。图中，埋入部分75的面向元器件本体72内部的一侧76，形成圆弧形。这样，若埋入部分75的面向元器件本体72内部的一侧76形成圆弧形，即若埋入部分75的元器件本体内部一侧的面带有半径R，则能够缓和在用陶瓷层构成的部分5用导电性糊浆形成的埋入部分的界面产生的应力集中，能够防止产生裂纹。
下面参照图14说明第六实施形态。
在图14所示的层叠型陶瓷电子元器件81中，在元器件本体82内，与元器件本体82的第一主面近似平行形成接地电极85，使其与外部端子电极83相对。该接地电极与多个外部端子电极相对配置，在与外部端子电极83的埋入部分84相对的部分，形成与该形状对应的凹陷86。这样，由于接地电极85与埋入部分84之间的距离近似一定，因此在其间产生的寄生电容量为一定，电气特性提高。另外，在加上静电破坏电压等浪涌电压时，具有的优点是无电场集中，均匀加上电场，耐压提高。
如上所述，根据本发明有关的层叠型陶瓷电子元器件，由于外部端子电极是通过将导电性糊浆进行烧结而形成，因而其边缘部分即使形成边缘角小的尖细部分，但外部端子电极具有在其边缘部分的至少一部分中埋入元器件本体内部而延伸的埋入部分，因此能够消除尖细部分的影响，所以即使在高频下使用，也能够减小尖细部分产生的损耗，能够提高高频特性。
另外，即使二个外部端子电极相互接近配置，也由于尖细形状的边缘部分埋入电气绝缘性的元器件本体内部，因此能够提高耐压性能的可靠性。
另外，在对外部端子电极施加镀层时，由于在外部端子电极的从元器件本体露出的露出部分能够得到足够的厚度，能够形成良好的覆盖层，因此能够提供良好的镀层附着性。
在本发明有关的层叠型陶瓷电子元器件中，若使外部端子电极的埋入部分面向元器件本体内部延伸30μm以上的长度，则能够使边缘部分的尖细部分确实位于元器件本体内部，能够更确实发挥上述的效果。
根据本发明有关的层叠型陶瓷电子元器件制造方法的第一实施形态，由于是使半成品层叠体本体的第一主面侧的要形成外部端子电极的区域形成凸起，这样使半成品层叠体本体成形，之后在形成外部端子电极时，准备利用载体薄膜进行衬底而且在与上述凸起对应的区域设置使载体薄膜部分露出的通孔的外层用陶瓷生片，并从孔内露出的载体薄膜上到外层用陶瓷生片的形成通孔的边缘部分为止延伸形成成为外部端子电极的导电性糊浆膜，在使通孔与凸起对准位置的状态下，将利用载体薄膜进行衬底的外层用陶瓷生片与半成品层叠体本体重叠，通过这样得到半成品元器件本体，将载体薄膜从外层用陶瓷生片剥离，然后将半成品元器件本体沿层叠方向压制，因此能够很容易形成具有前述埋入部分的外部端子电极。
另外，根据本发明有关的层叠型陶瓷电子元器件制造方法的第二实施形态，由于是制成在其第一主面上形成成为外部端子电极的导电性糊浆膜的半成品层叠体本体，并在该半成品层叠体本体的第一主面侧，在形成导电性糊浆膜的区域形成凸起，而且在不应该形成外部端子电极的区域形成凹陷，同时导电性糊浆膜还位于凸起与凹陷的边界部分，这样使半成品层叠体本体成形，准备在与凸起对应的区域设置通孔的外层用陶瓷生片，在使通孔与凸起对准位置的状态下，将外层用陶瓷生片与半成品层叠体重叠，通过这样得到半成品元器件本体，然后将半成品元器件本体沿层叠方向压制，因此能够很容易形成具有前述埋入部分的外部端子电极。

Claims (21)

1.一种层叠型陶瓷电子元器件，安装在适当的安装基板上，其特征在于，包括
采用层叠的多层陶瓷层构成的元器件本体，
在所述元器件本体内部设置的内部电路要素，以及
在沿所述陶瓷层延伸方向延伸的所述元器件本体的第一主面上设置的用来与所述安装基板电气连接的外部端子电极，
所述外部端子电极是通过将导电性糊浆进行烧结而得到的，而且由露出在所述第一主面的露出部分及其边缘部分的至少一部分埋入所述元器件本体内部而延伸的埋入部分构成。
2.如权利要求1所述的层叠型陶瓷电子元器件，其特征在于，
所述埋入部分利用在所述外部端子电极的所述露出部分的边缘部分形成的第一弯折部分形成。
3.如权利要求2所述的层叠型陶瓷电子元器件，其特征在于，
所述埋入部分利用与所述第一弯折部分相连的第二弯折部分形成。
4.如权利要求1所述的层叠型陶瓷电子元器件，其特征在于，
所述埋入部分沿与所述元器件本体的所述第一主面平行的方向延伸30μm以上的长度。
5.如权利要求1所述的层叠型陶瓷电子元器件，其特征在于，
所述外部端子电极与所述内部电路要素电气连接。
6.如权利要求1所述的层叠型陶瓷元器件，其特征在于，
所述外部端子电极的边缘部分在其平面形状中具有圆弧形的延伸部分。
7.如权利要求2所述的层叠型陶瓷电子元器件，其特征在于，
所述第一弯折部分由外侧弯折部分及内侧弯折部分构成，所述外侧弯折部分位于相对于所述第一主面垂直的第一辅助直线上，所述内侧弯折部分位于与所述第一辅助直线平行而且不与其重合的第二辅助直线上。
8.如权利要求7所述的层叠型陶瓷电子元器件，其特征在于，
所述第一辅助直线相对于所述第二辅助直线位于所述埋入部分一侧，所述第一辅助直线与所述第二辅助直线的距离为2～20μm。
9.如权利要求1所述的层叠型陶瓷电子元器件，其特征在于，
所述埋入部分的平均厚度小于所述露出部分的厚度。
10.如权利要求9所述的层叠型陶瓷电子元器件，其特征在于，
所述埋入部分的平均厚度为2～20μm，所述露出部分的厚度为4～30μm。
11.如权利要求1所述的层叠型陶瓷电子元器件，其特征在于，
所述埋入部分的面向所述元器件本体内部一侧形成圆弧形。
12.如权利要求1所述的层叠型陶瓷电子元器件，其特征在于，
接地电极设置在所述元器件本体内部，使其与所述外部端子电极相对，在所述接地电极上形成与所述外部端子电极的所述埋入部分的形状对应的凹陷。
13.一种层叠型陶瓷电子元器件的制造方法，是安装在适当的安装基板上的层叠型陶瓷电子元器件的制造方法，其特征在于，包括下述步骤：
制成采用层叠的多片陶瓷生片构成的而且在内部设置内部电路要素的半成品层叠体本体的步骤，以及
在沿所述陶瓷生片延伸方向延伸的所述半成品层叠体本体的第一主面上形成与所述安装基板电气连接用的外部端子电极的步骤，
制成所述半成品层叠体本体的步骤，具有
使所述半成品层叠体本体的第一主面侧的要形成所述外部端子电极的区域形成凸起而这样使所述半成品层叠体本体成形的步骤，
形成所述外部端子电极的步骤，具有
准备利用载体薄膜进行衬底而且在所述凸起对应的区域设置使所述载体薄膜部分露出的通孔的外层用陶瓷生片的步骤，
从所述孔内露出的所述载体薄膜上到所述外层用陶瓷生片所述通孔的边缘部分为止延伸形成成为所述外部端子电极的导电性糊浆膜的步骤，
在使所述通孔与所述凸起对准位置的状态下将利用所述载体薄膜进行衬底的所述外层用陶瓷生片与所述半成品层叠体本体重叠从而得到半成品元器件本体的步骤，
将所述载体薄膜从所述外层用陶瓷生片剥离的步骤，以及
将所述半成品元器件本体沿层叠方向压制的步骤，
还具有将所述半成品元器件本体进行烧结的步骤。
14.如权利要求13所述的层叠型陶瓷电子元器件的制造方法，其特征在于，
准备所述外层用陶瓷生片的步骤，具有将利用所述载体薄膜进行衬底的外层用陶瓷生片在与所述凸起对应的区域中从所述载体薄膜除去、从而在所述外层用陶瓷生片上设置所述通孔的步骤。
15.如权利要求13所述的层叠型陶瓷电子元器件的制造方法，其特征在于，
所述导电性糊浆膜在所述外层用陶瓷生片的形成所述通孔的边缘部分具有30μm以上的宽度延伸而形成。
16.如权利要求13所述的层叠型陶瓷电子元器件的制作方法，其特征在于，
在所述外层用陶瓷生片上，除了形成所述通孔的边缘部分以外、不形成所述导电性糊浆膜。
17.如权利要求13所述的层叠型陶瓷电子元器件的制造方法，其特征在于，
使所述半成品层叠体本体成形的步骤，具有采用有与所述凸起对应的凹陷的金属模具、将所述半成品层叠体主体沿层叠方向压制的步骤。
18.一种层叠型陶瓷电子元器件的制造方法，是安装在适当的安装基板上的层叠型陶瓷电子元器件的制造方法，其特征在于，包括下述步骤：
制成采用层叠的多片陶瓷生片构成的而且在内部设置内部电路要素、再在沿所述陶瓷生片延伸方向延伸的第一主面上形成导电性糊浆膜用来构成与所述安装基板电气连接用的外部端子电极的半成品层叠体本体的步骤，
在所述半导体层叠体本体的第一主面侧的形成所述导电性糊浆膜的区域形成凸起而且在不应该形成所述外部端子电极的区域形成凹陷、同时所述导电性糊浆膜还位于所述凸起与所述凹陷的边界部分、这样使所述半成品层叠体本体成形的步骤，
准备在与所述凸起对应的区域设置通孔的外层用陶瓷生片的步骤，
在所述通孔与所述凸起对准位置的状态下将所述外层用陶瓷生片与所述半成品层叠体本体重叠而得到半成品元器件本体的步骤，
将所述半成品元器件本体沿层叠方向压制的步骤，以及
将所述半成品元器件本体进行烧结的步骤。
19.如权利要求18所述的层叠型陶瓷电子元器件的制造方法，其特征在于，
所述导电性糊浆膜形成的区域比要形成所述外部端子电极的区域宽30μm以上的宽度。
20.如权利要求18所述的层叠型陶瓷电子元器件的制造方法，其特征在于，
在所述半成品层叠体本体的第一主面上，在不应该形成所述外部端子电极的区域内，除了所述凸起与所述凹陷的边界部分，不形成所述导电性糊浆膜。
21.如权利要求18所述的层叠型陶瓷电子元器件的制作方法，其特征在于，
使所述半成品层叠体本体成形的步骤，具有采用有与所述凸起对应的凹陷及与所述凹陷对应的凸起的金属模具、将所述半成品层叠体本体沿层叠方向压制的步骤。
CNB031787282A 2002-07-16 2003-07-16 层叠型陶瓷电子元器件及其制造方法 Expired - Lifetime CN1256007C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002207167 2002-07-16
JP2002207167 2002-07-16

Publications (2)

Publication Number Publication Date
CN1479566A true CN1479566A (zh) 2004-03-03
CN1256007C CN1256007C (zh) 2006-05-10

Family

ID=31184288

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031787282A Expired - Lifetime CN1256007C (zh) 2002-07-16 2003-07-16 层叠型陶瓷电子元器件及其制造方法

Country Status (2)

Country Link
US (1) US6861588B2 (zh)
CN (1) CN1256007C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101213891B (zh) * 2005-08-29 2011-03-30 株式会社村田制作所 陶瓷电子元器件及其制造方法
CN109392245B (zh) * 2016-01-22 2021-08-31 京瓷株式会社 电子部件收纳用封装体、多连片布线基板、电子装置以及电子模块

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7648607B2 (en) * 2005-08-17 2010-01-19 Innegrity, Llc Methods of forming composite materials including high modulus polyolefin fibers
US7892633B2 (en) * 2005-08-17 2011-02-22 Innegrity, Llc Low dielectric composite materials including high modulus polyolefin fibers
US8057887B2 (en) * 2005-08-17 2011-11-15 Rampart Fibers, LLC Composite materials including high modulus polyolefin fibers
CN103535121B (zh) * 2011-05-16 2017-06-20 株式会社村田制作所 陶瓷电子元器件及其制造方法
WO2014020975A1 (ja) * 2012-07-31 2014-02-06 株式会社村田製作所 積層基板
JP5673650B2 (ja) * 2012-10-24 2015-02-18 株式会社村田製作所 電子部品
US9724897B2 (en) * 2015-01-07 2017-08-08 Emisense Technologies, Llc Processing method for constraining lower melting point metals within ceramic laminates during sintering
CN208159004U (zh) * 2015-11-05 2018-11-27 株式会社村田制作所 部件安装基板
CN106535520B (zh) * 2016-10-12 2022-05-03 歌尔光学科技有限公司 功能陶瓷背板制备方法
KR102259995B1 (ko) * 2017-10-30 2021-06-02 니뽄 도쿠슈 도교 가부시키가이샤 전극 매설 부재

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4736520A (en) * 1983-11-04 1988-04-12 Control Data Corporation Process for assembling integrated circuit packages
US4890194A (en) * 1985-11-22 1989-12-26 Texas Instruments Incorporated A chip carrier and mounting structure connected to the chip carrier
JPS63288091A (ja) 1987-05-20 1988-11-25 Toshiba Corp 回路基板
JP2763127B2 (ja) 1989-03-03 1998-06-11 株式会社東芝 セラミックス回路基板の製造方法
US5138115A (en) * 1990-10-12 1992-08-11 Atmel Corporation Carrierles surface mounted integrated circuit die
US5241133A (en) * 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
US5157480A (en) * 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
JPH0897529A (ja) 1994-07-26 1996-04-12 Kyocera Corp 表面実装用回路基板及びその製造方法
JP2002198637A (ja) 2000-12-27 2002-07-12 Kyocera Corp 回路基板およびその製法並びに回路基板装置
JP2002222899A (ja) 2001-01-26 2002-08-09 Matsushita Electric Ind Co Ltd 電子部品、電子部品の製造方法および電子回路装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101213891B (zh) * 2005-08-29 2011-03-30 株式会社村田制作所 陶瓷电子元器件及其制造方法
CN109392245B (zh) * 2016-01-22 2021-08-31 京瓷株式会社 电子部件收纳用封装体、多连片布线基板、电子装置以及电子模块

Also Published As

Publication number Publication date
US6861588B2 (en) 2005-03-01
US20040022043A1 (en) 2004-02-05
CN1256007C (zh) 2006-05-10

Similar Documents

Publication Publication Date Title
CN1258308C (zh) 印刷电路板及其制造方法和半导体器件
CN1242661C (zh) 制造多层陶瓷基板的方法
CN100338978C (zh) 布线基板的制作方法
CN1114946C (zh) 半导体装置及其制造方法和其测试方法
CN101065842A (zh) 电子元器件及其制造方法
CN1076872C (zh) 载片及其制造方法和安装方法
CN1256007C (zh) 层叠型陶瓷电子元器件及其制造方法
CN1251560C (zh) 零件内藏模块及其制造方法
CN1132203C (zh) 独石陶瓷电子元件及其制造方法
CN1820331A (zh) 共模噪声滤波器
CN1768559A (zh) 多层印刷电路板
CN1187806C (zh) 电路装置的制造方法
CN1671274A (zh) 具有层间接合部件的柔性基板及其制造方法
CN1574027A (zh) 布线电路板
CN1639815A (zh) 层叠式电子部件
CN1855451A (zh) 半导体装置及其制造方法
CN1174475C (zh) 用于制造具有声表面波单元的射频模块元件的方法
CN1487583A (zh) 半导体封装及其制造方法以及半导体器件
CN1472805A (zh) 电路元件，电路元件组件，电路元件内置模块及其制造方法
US10319759B2 (en) Image pickup element mounting substrate and image pickup device
CN1873935A (zh) 配线基板的制造方法及半导体器件的制造方法
CN1264390C (zh) 布线基板和布线基板的制造方法
CN1197150C (zh) 半导体装置、安装基板及其制造方法、电路基板和电子装置
CN1182654C (zh) 电子元件及其制造方法
CN1320846C (zh) 电路基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20060510