JP2002222899A - 電子部品、電子部品の製造方法および電子回路装置の製造方法 - Google Patents

電子部品、電子部品の製造方法および電子回路装置の製造方法

Info

Publication number
JP2002222899A
JP2002222899A JP2001018148A JP2001018148A JP2002222899A JP 2002222899 A JP2002222899 A JP 2002222899A JP 2001018148 A JP2001018148 A JP 2001018148A JP 2001018148 A JP2001018148 A JP 2001018148A JP 2002222899 A JP2002222899 A JP 2002222899A
Authority
JP
Japan
Prior art keywords
electronic component
substrate
electrode
manufacturing
protruding electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001018148A
Other languages
English (en)
Inventor
Keiji Onishi
慶治 大西
Akihiko Nanba
昭彦 南波
Katsunori Moritoki
克典 守時
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001018148A priority Critical patent/JP2002222899A/ja
Priority to US10/055,609 priority patent/US6590293B2/en
Publication of JP2002222899A publication Critical patent/JP2002222899A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

(57)【要約】 【課題】 突起電極を用いて回路基板に接続するための
電子部品において、電子部品の製造から回路基板への実
装までの間に突起電極が汚染または酸化されることのな
い構造、その製造方法および電子回路装置の製造方法を
提供する。 【解決手段】 電子部品１は、回路素子３を備えた基板
２の接続端子４上に形成された突起電極５と、回路素子
３、突起電極５を覆って形成された保護膜６とを有して
おり、電子部品１の製造から回路基板への実装までの間
に突起電極５が汚染または酸化されることがなく、回路
基板の接続端子への信頼性の高い接合を実現することが
できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、信頼性に優れた電
子部品、その電子部品の製造方法、および電子回路装置
の製造方法に関するものである。
【０００２】
【従来の技術】近年、携帯電話を初めとする携帯型情報
端末機器の小型・軽量・薄型化の要望が強くなり、関連
する技術開発が多く行われてきている。そのために半導
体部品を含む電子部品の小型・軽量化、さらにはそれら
を用いた電子回路装置の小型・軽量・薄型化が必要不可
欠になってきている。このように、電子部品が小型化す
るにつれて、電子部品の電極と回路基板の接続端子との
接続部における面積が小さくなるために、接続部の信頼
性を確保するための新たな技術が必要になってくる。
【０００３】半導体部品の小型化・薄型化に関してはチ
ップスケールパッケージ（以下、ＣＳＰという）構造が
開発されており、この技術は順次半導体部品以外に高周
波電子部品等にも応用されてきている。
【０００４】ＣＳＰ構造の半導体部品に関してはそれぞ
れ特徴ある構造および製造方法が多く開発されている。
例えば、特開平９−２３７８０６号公報、特開平１１−
２７４２４１号公報には、半導体部品の接続電極に半田
バンプ、金ボールバンプ等の突起電極を形成した後、突
起電極を完全に覆って樹脂膜を形成し、硬化させた後に
樹脂膜の表面を研磨して突起電極の表面を露出させ、個
々の半導体部品に分割する方法、およびそれらの半導体
部品を回路基板に接続する方法が開示されている。これ
らの方法は、従来の樹脂モールド法によるＣＳＰ構造の
半導体部品に比較して格段に薄型化・小型化を可能にし
たものである。
【０００５】また、表面弾性波素子を備えた電子部品に
関しても、特開平９−２４６９０５号公報には、表面弾
性波素子の接続電極に突起電極を形成し、かつ表面弾性
波素子の活性領域に蓋体をかぶせた構造を有する電子部
品、また前出の電子部品を回路基板に接続し、蓋体を保
護樹脂で覆った構造が開示されている。
【０００６】以下、従来の電子部品、電子部品の製造方
法、およびそれを用いた電子回路装置の製造方法につい
て、図８および図９を参照しながら説明する。
【０００７】図８（ａ）から図８（ｅ）は半導体部品を
例とする従来の電子部品および電子回路装置の製造方法
を説明するための工程断面図である。
【０００８】まず、図８（ａ）に示すように、半導体基
板３０の上にはトランジスタ、抵抗等の回路素子を備え
た半導体部品（図示せず）が多数個形成されており、そ
の半導体部品の接続電極（図示せず）上に突起電極３１
を形成する。また、３２は半導体基板３０を個々の半導
体部品に分割するための仮想の切断線（以下、切断線と
いう）を示している。
【０００９】次に図８（ｂ）に示すように、半導体基板
３０の全面にスピンコート法を用いて突起電極３１を完
全に覆って樹脂膜３３を形成する。次に、半導体基板３
０の主面に形成された樹脂膜３３の表面を研磨または研
削して、突起電極３１の先端表面（以下、頂頭部とい
う）３４を露出させ、図８（ｃ）の形状を得る。次に、
半導体基板３０の接続線３２に沿ってダイシングし、個
々の半導体部品３５に分割する。
【００１０】次に図８（ｄ）に示すように、接続端子３
７、内部配線３８等が形成された回路基板３６を準備
し、真空チャック３９で半導体部品３５を吸引し保持し
て、その突起電極３１を接続端子３７に位置合わせした
後、真空チャック３９に超音波を供給して、突起電極３
１と接続端子３７とを接合する。
【００１１】次に図８（ｅ）に示すように、半導体部品
３５の少なくとも周辺部を樹脂膜４０で被覆し、保護す
る。また、半導体部品３５をすべて覆って樹脂膜４０を
形成した例もある。
【００１２】図９は、表面弾性波素子を備えた電子部品
を用いた電子回路装置の例を説明する要部断面図であ
る。図９に示すように、回路基板４１の上には内部配線
４２、接続端子４３が形成されている。一方、電子部品
４４には表面弾性波素子（図示せず）が形成されてお
り、その表面弾性波素子の活性領域を覆って振動空間を
有する蓋体４６が形成されている。４７は樹脂膜であ
る。
【００１３】このような表面弾性波素子を備えた電子部
品は、圧電基板４１の上に多数個の表面弾性波素子を形
成する工程と、表面弾性波素子の活性領域を覆いかつ振
動空間を有する蓋体４６を形成する工程と、接続電極上
に突起電極４５を形成する工程と、個々の電子部品４４
に分割する工程とを有する製造方法によって製造され
る。
【００１４】このようにして得られた電子部品４４の突
起電極４５を回路基板４１上の接続端子４３に位置合わ
せした後、電子部品に超音波を印加して突起電極４５と
接続端子４３とを接合する。その後に、電子部品４４の
周辺部または電子部品の全体を樹脂膜４７で覆うことに
よって、表面弾性波素子を搭載した電子回路装置が形成
されることになる。
【００１５】
【発明が解決しようとする課題】しかしながら、上記の
従来の半導体部品の製造方法においては、突起電極を形
成した後、半導体基板の状態で表面に樹脂を塗布し、樹
脂を研磨または研削して突起電極の表面を露出させてい
る。直径２０cmもの大口径の半導体基板の上に形成され
た樹脂膜を均一に研磨または研削することは困難であ
り、また工程自体が増えるという課題を有していた。
【００１６】また、突起電極の頂頭部を露出させた状態
で個々の半導体部品に分割するのであるが、それ以降半
導体部品を回路基板に実装するまでの間に突起電極の頂
頭部が汚染されないように保管しなければならなかっ
た。突起電極が金で構成されている場合は問題ないが、
酸化されやすい金属で構成されている場合、突起電極の
表面が酸化されることがある。
【００１７】また、上記の従来の表面弾性波素子を有す
る電子部品および電子回路装置の製造方法においても上
記の半導体部品と同様の課題を有しており、また電子部
品を回路基板に実装した後に周辺部を樹脂で保護する方
法では、それまでの工程において蓋体の強度が充分とは
言えないために、その取扱いに細心の注意を要するとい
う課題を有していた。
【００１８】また、表面弾性波素子は圧電基板の主面に
アルミニウム膜でＩＤＴ電極および接続電極を形成して
いるが、蓋体で覆われた領域以外の領域ではアルミニウ
ム膜が露出している。また、アルミニウム膜からなる接
続電極の上には突起電極として金ボールバンプが形成さ
れる。ダイシング工程においては基板に冷却水をかける
が、この冷却水による電極の腐食や蓋体への水の浸入が
発生することがある。
【００１９】また圧電基板としては、ＬｉＴａＯ3やＬ
ｉＮｂＯ3が用いられるが、これらの材料ではダイシン
グ時に発生する切断粉によって冷却水がアルカリ性にな
ることがある。そのためにアルミニウム膜が腐食された
り、またアルミニウム膜からなる接続電極上に金ボール
バンプが形成されている場合に、その界面において電気
化学的腐食が発生したりすることがある。
【００２０】本発明は上記の従来の課題を解決するもの
で、突起電極の頂頭部をはじめ電子部品の主面を機械的
にも環境的にも保護した電子部品およびその製造方法、
ならびにその電子部品を用いた電子回路装置の製造方法
を実現することを目的とするものである。
【００２１】
【課題を解決するための手段】この目的を達成するため
に本発明の電子部品は、回路素子を備えた基板の接続電
極上に形成された突起電極と、基板、回路素子および突
起電極を覆って形成された保護膜とを有するものであ
り、電子部品を回路基板に実装するまでの間突起電極の
先端表面を正常に保持することができ、また電子部品の
製造方法およびその電子部品を用いた電子回路装置の製
造方法も従来に比べて簡略化できるものである。
【００２２】
【発明の実施の形態】本発明の請求項１に記載の電子部
品は、回路素子を備えた基板の接続電極上に形成された
突起電極と、回路素子、配線および突起電極を覆って形
成された保護膜とを有するものであり、突起電極の頂頭
部も含んで全体が保護膜で保護されているため回路基板
へ実装するまでにその表面が汚染されることがない。
【００２３】本発明の請求項２に記載の電子部品は、請
求項１に記載の電子部品において、基板が半導体基板
で、回路素子が半導体デバイスであることを特徴とする
もので、回路基板へ実装するまでにその表面が汚染され
ることがなく、また信頼性に優れたＣＳＰ構造の半導体
部品を提供することができる。
【００２４】本発明の請求項３に記載の電子部品は、回
路素子を備えた基板の接続電極上に形成された突起電極
と、少なくとも回路素子を覆って設けられた中空の蓋体
と、基板、突起電極および蓋体を覆って形成された保護
膜とを有するものであって、請求項１に記載の発明と同
様の効果を有するとともに、電子部品の製造工程から実
装工程終了までの間、蓋体を機械的に保護することがで
きる。
【００２５】本発明の請求項４に記載の電子部品は、請
求項３に記載の電子部品において、基板が圧電基板で、
回路素子が表面弾性波素子であることを特徴とするもの
で、電子部品の製造工程後実装工程完了までの間で蓋体
を機械的に保護することができる。また基板をダイシン
グして個々の電子部品に分割する工程において内部配線
が腐食されることはない。
【００２６】本発明の請求項５に記載の電子部品は、請
求項１または請求項３に記載の電子部品において、保護
膜が、酸化膜、窒化膜または酸化窒化膜であることを特
徴とするもので、突起電極をより完全に保護できる。
【００２７】本発明の請求項６に記載の電子部品は、請
求項１または請求項３において、保護膜が熱硬化性、熱
可塑性または紫外線硬化型の樹脂であることを特徴とす
るもので、簡単な装置で容易に塗布することができると
ともに、特に蓋体と基板との接着部位を機械的にまた水
の浸入から保護するのに適している。
【００２８】本発明の請求項７に記載の電子部品は、請
求項６に記載の電子部品において、突起電極の頂頭部に
おける保護膜の厚さが、その他の領域における厚さより
薄いことを特徴とするもので、充分に電子部品を保護す
ることができるとともに、電子部品を回路基板に実装す
る際に必要とする突起電極の変形を少なくすることがで
きる。すなわち、頂頭部に保護膜を有する突起電極を回
路基板に接合するためには、接合工程において頂頭部の
保護膜は突起電極の変形によって破砕されて突起電極と
接続端子とが直接接触する必要があり、この現象は突起
電極の変形によって実現されることになる。
【００２９】本発明の請求項８に記載の電子部品の製造
方法は、基板上に回路素子および接続電極を有する配線
を形成する工程と、接続電極上に突起電極を形成する工
程と、回路素子を覆って中空の蓋体を形成する工程と、
回転塗布装置に基板を吸着固定し、基板に樹脂を滴下し
た後回転して基板、蓋体および突起電極を覆って樹脂膜
を形成する工程と、樹脂膜を硬化させた後個々の電子部
品に分割する工程とを有するものであり、蓋体と基板と
の接合部位におよび突起電極の根本に充分の樹脂を充填
することができるとともに、突起電極の頂頭部の樹脂の
厚さを薄くすることができる。
【００３０】本発明の請求項９に記載の電子部品の製造
方法は、請求項８に記載の製造方法において、回転塗布
装置の回転軸が鉛直方向から任意の角度まで傾斜できる
ことを特徴とするもので、蓋体と基板との接合部位に樹
脂を十分に充填することができる。
【００３１】本発明の請求項１０に記載の電子部品の製
造方法は、請求項８または請求項９に記載の製造方法に
おいて、基板に樹脂を滴下する前後に基板を樹脂の硬化
開始温度以下の温度に過熱することおよび樹脂を滴下後
に基板に超音波を印加することの少なくとも一つを行う
ことを特徴とするもので、蓋体と基板との接合部位およ
び樹脂中に発生する気泡をより完全に除去することがで
きる。
【００３２】本発明の請求項１１に記載の電子部品の製
造方法は、請求項８、請求項９または請求項１０におい
て、少なくとも回転台を囲む容器が減圧可能に構成され
ており、回転台に吸着固定された基板に樹脂を滴下し、
容器を減圧して脱法した後に回転台を回転するもので、
より完全に脱泡することができる。また脱泡した後に回
転軸を鉛直線に対して傾けて回転させることにより、さ
らに効果的に樹脂膜を形成することができる。
【００３３】本発明の請求項１２に記載の発明は、請求
項１ないし請求項７に記載の電子部品の突起電極を回路
基板の接続端子に位置合わせする工程と、突起電極と接
続端子とを超音波接続する工程とを有することを特徴と
するものであり、電子部品の製造から回路基板への実装
までの間に突起電極が汚染されることがないため、接続
端子と突起電極の信頼度の高い接合が可能となる。
【００３４】本発明の請求項１３に記載の発明は、請求
項１２に記載の製造方法において、突起電極の頂頭部に
突起電極の最大径に比べて十分に細い突起部を有するこ
とを特徴とするもので、この構造により容易に頂頭部の
保護膜を破砕することができる。
【００３５】本発明の請求項１４に記載の発明は、請求
項１２に記載の製造方法において、超音波接続する工程
で電子部品に超音波とともに熱および加重を加えること
を特徴とするものであり、突起電極の頂頭部の保護膜を
容易に破砕することができる。
【００３６】本発明の請求項１５に記載の発明は、請求
項１２に記載の製造方法において、超音波接続する工程
が、突起電極を接続端子に圧接して突起電極の頂頭部の
保護膜を破砕した後に超音波を印加することを特徴とす
るもので、突起電極と接続端子とを容易に接合すること
ができる。
【００３７】本発明の請求項１６に記載の発明は、請求
項１２に記載の製造方法において、回路基板がセラミッ
ク基板または少なくとも主面に絶縁層を有する金属基板
であって、超音波が電子部品の裏面および回路基板の裏
面の両面から供給されることを特徴とするもので、突起
電極と接続端子との界面に強力な超音波エネルギを集中
させやすくなり、強固な接合が得られる。
【００３８】本発明の請求項１７に記載の発明は、請求
項１６に記載の製造方法において、電子部品側から供給
される超音波のエネルギに比べて、回路基板側から供給
される超音波のエネルギを大きくしたことを特徴とする
もので、さらに突起電極と接続端子との界面に強力な超
音波エネルギを集中させやすくなり、強固な接合が得ら
れる。
【００３９】本発明の請求項１８に記載の発明は、請求
項１２に記載の製造方法において、電子部品の突起電極
と回路基板の接続端子とを位置合わせする工程の前に、
その表面が研磨用粗面である水平基台に突起電極を押圧
して電子部品を水平面内で摺動させることおよび水平基
台を回転または水平動させることの少なくとも一つを行
い突起電極の頂頭部の保護膜を破砕する工程を付加した
ことを特徴とするもので、突起電極の頂頭部の保護膜を
より完全に破砕・除去することができる。
【００４０】以下、本発明の実施の形態について、図１
から図８を用いて説明する。
【００４１】（実施の形態１）図１は本発明の実施の形
態１における半導体部品の要部断面図である。
【００４２】本実施の形態における半導体部品１は、半
導体基板２の上にトランジスタ、抵抗素子および内部配
線等からなる半導体デバイス３が形成されたものであ
り、その接続電極４の上には突起電極５が形成されてい
る。さらに半導体基板２、半導体デバイス３および突起
電極５を覆って保護膜としての樹脂膜６が形成されてい
る。
【００４３】このような半導体部品１は下記の工程によ
って製造される。まず、半導体製造プロセスによって半
導体ウエハの上に多数個の半導体デバイス３を形成す
る。次に、半導体デバイス３の接続電極４の上に突起電
極５を形成する。突起電極５の材料としては、金、アル
ミニウム、アルミニウム合金、銅などが用いられる。次
に、半導体ウエハの全面にスピンコート法などにより樹
脂膜６を形成する。次に、半導体ウエハを個々の半導体
部品１に分割する。
【００４４】このようにして得られた半導体部品１は、
その表面が全て樹脂膜６で覆われているために、金以外
に酸化されやすい金属を用いて突起電極が形成されてい
たとしても、半導体部品１を回路基板に実装するまでの
間に突起電極５の表面が汚染されたり、酸化されたりす
ることがない。
【００４５】また、このように突起電極５を含んでその
主面が樹脂膜６で覆われた半導体部品１を回路基板に実
装するには、実装の直前に突起電極５の頂頭部の樹脂膜
６を破砕してからボンディングするか、またはボンディ
ング時に突起電極５の頂頭部を回路基板の接続端子に圧
接して頂頭部の樹脂膜６を破砕しボンディングすること
によって行なうことができる。
【００４６】（実施の形態２）図２は本発明のの実施の
形態２における表面弾性波素子を例とする電子部品の要
部断面図である。
【００４７】図２に示すように、表面弾性波素子を備え
た電子部品７は、圧電基板８の表面にインターディジタ
ルトランスデューサ電極（通常ＩＤＴ電極という）９を
有する表面弾性波素子およびＩＤＴ電極９から導出され
た接続電極１０が形成され、表面弾性波素子の活性領域
は振動空間を有する蓋体１２で覆われ、接続電極１０の
上には突起電極１１が形成され、さらに突起電極１１の
頂頭部および蓋体１２の上をも覆って樹脂膜１３が形成
されている。
【００４８】この場合も、実施の形態１で述べた半導体
部品と同様に、その表面が樹脂膜１３で覆われているた
めに電子部品７を回路基板に実装するまでの間に突起電
極１１の表面が汚染されたり、酸化されたりすることが
ない。
【００４９】また、蓋体１２は一般に感光性ドライフィ
ルムレジスト（以下、フィルムレジストという）を用い
て形成されるが、全体の機械的強度および蓋体１２と圧
電基板８との接合部位の密着強度がそれほど強くないた
めに電子部品として取り扱うには注意が必要であった。
しかしながら、本実施形態のように全体を樹脂膜１３で
保護することにより機械的強度が向上し、また、蓋体１
２と圧電基板８との接合部位も完全に保護されるために
水の浸入によるＩＤＴ電極９の腐食がない。
【００５０】また、このように突起電極１１を含んでそ
の主面が樹脂膜１３で覆われた電子部品７を回路基板に
実装するには、実施の形態１で述べたと同様に、実装の
直前に突起電極１１の頂頭部の樹脂膜１３を破砕してか
らボンディングするか、またはボンディング時に頂頭部
を回路基板の接続端子に圧接して頂頭部の樹脂膜１３を
破砕しボンディングすることによって行うことができ
る。
【００５１】（実施の形態３）実施の形態３は、実施の
形態２に述べた表面弾性波素子を備えた電子部品の製造
方法に関するものであり、図３（ａ）から図３（ｆ）
は、その製造方法を説明するための工程断面図である。
【００５２】まず図３（ａ）に示すように、圧電基板８
の上にＩＤＴ電極９および接続電極１０等からなる表面
弾性波素子を多数個形成する。なお、１４は圧電基板８
から個々の電子部品７に分割するための切断線である。
【００５３】次に図３（ｂ）に示すように、表面弾性波
素子の活性領域を覆って蓋体１２を形成する。この蓋体
１２は、まず表面弾性波素子が形成された圧電基板８の
全面にフィルムレジストを貼付け、露光・現像して蓋体
１２の側壁部を形成する。次に全面にフィルムレジスト
を貼付け、露光・現像して蓋体１２の天井部を形成す
る。
【００５４】次に図３（ｃ）に示すように、接続電極１
０の上に突起電極１１を形成する。突起電極１１は、金
線を用いたワイヤボンディング法と同様に金線の先端に
金ボールを形成し、その金ボールを接続電極１０の表面
に超音波熱圧着法を用いて圧接して突起電極を形成した
後その先端部で金線を切断する方法で形成される。
【００５５】次に図３（ｄ）に示すように、圧電基板８
を回転塗布装置の回転台１５の上に載置し、液状樹脂１
７を滴下した後回転台１５を回転させて樹脂を塗布し、
図３（ｅ）に示すように樹脂膜１３を形成する。なお１
６は回転台１５の回転軸を示す。
【００５６】次に切断線１４に沿って圧電基板８を切断
することによって、突起電極１１の頂頭部を含め全面が
樹脂膜１３で覆われた図３（ｆ）に示す電子部品７が得
られる。
【００５７】（実施の形態４）図４（ａ）、図４（ｂ）
は、本発明の実施の形態４における電子部品の製造方法
を説明するための断面図である。
【００５８】本実施の形態は、図４（ａ）に示すよう
に、図３（ｄ）に示す回転塗布工程において回転軸１６
が鉛直軸１８から任意の角度まて傾斜できるようにした
ものである。なお、回転軸１６の鉛直線１８に対する傾
斜角θは、樹脂の粘性、比重、蓋体の高さ等を考慮して
実験的に決めるのが望ましい。
【００５９】図４（ｂ）は図４（ａ）に示す方法によっ
て樹脂膜１３を塗布した電子部品の要部断面図である。
すなわち、回転軸１６を傾けることにより、圧電基板８
と蓋体１２との接合部位１２ｂに液状樹脂１７を充分に
充填・塗布することができる。したがって、蓋体１２の
機械的強度の向上、蓋体１２の圧電基板８に対する密着
強度の向上を実現でき、さらには接合部位からの水の浸
入を防止できる。この場合、まず回転軸１６を鉛直軸１
８に合せた状態で液状樹脂１７を滴下し、しかる後に回
転軸１６を傾斜させるか、または傾斜させながら回転さ
せることにより、蓋体１２の側壁部に液状樹脂１７をい
っそう充填しやすくできる。
【００６０】また、圧電基板８に樹脂を滴下する前後に
圧電基板８を液状樹脂１７の硬化開始温度以下の温度で
加熱することにより、蓋体１２と圧電基板８の接合部位
１２ｂによりいっそう液状樹脂１７を充填しやすくな
り、液状樹脂１７中または接合部位に含まれる気泡を容
易に除去することができる。
【００６１】また、圧電基板８に液状樹脂１７を滴下し
た後に圧電基板８に超音波を印加することにより、液状
樹脂１７中または接合部位１２ｂに含まれる気泡を容易
に除去することができる。
【００６２】また、液状樹脂１７を滴下する前後に圧電
基板８を加熱し、液状樹脂１７を滴下後に超音波を印加
することにより、液状樹脂１７中または接合部位１７ｂ
に含まれる気泡をより完全に除去することができる。
【００６３】また、回転塗布装置の少なくとも回転台１
５を囲む容器を減圧可能にしておき、液状樹脂１７を滴
下した後に容器内を減圧して液状樹脂１７中を脱泡する
ことによって、液状樹脂１７中および接合部位１７ｂに
気泡が含まれることがない。
【００６４】（実施の形態５）図５（ａ）、（ｂ）は、
本発明の実施の形態５における電子回路装置の製造方法
を説明するための工程断面図である。本実施の形態にお
いては、半導体部品を例として説明するが、接続電極等
は省略した。
【００６５】図５（ａ）に示すように、回路基板１９の
上に内部配線２０および回路部品２１、接続端子２２等
が形成されている。真空チャック２３で半導体部品１を
吸着保持し、突起電極５と接続端子２２とを位置合わせ
する。この状態では、半導体部品１の主面は突起電極５
の頂頭部を含んで樹脂膜６で覆われている。
【００６６】次に図５（ｂ）に示すように、突起電極５
を接続端子２２に圧接することによって突起電極５の頭
頂部を変形させ、樹脂膜６を破砕する。それによって突
起電極５と接続端子２２とが直接接触し、超音波によっ
て両者が接合されることになる。
【００６７】本実施の形態によれば、突起電極５の上に
樹脂膜６が残存した状態で半導体部品を回路基板１９に
実装することになるため、従来のＣＳＰの製造方法のよ
うにウエハ状態で樹脂膜６を研磨して突起電極５の頂頭
部を露出させる工程が不要になる。
【００６８】なお、突起電極５の形状としては図６に示
す断面図のような形状が望ましい。このような形状の突
起電極５は、近年よく用いられている金線の先端に金ボ
ールを形成し、それを超音波熱圧着することによって容
易に形成することができる。この場合、突起電極５の最
大径に比べて十分に細い突起部５ａが形成されるため、
突起電極５を図５に示す回路基板１９接続端子２２に圧
接した時に、まずこの突起部５ａの部分が変形すること
によって頭頂部の樹脂膜６が極めて容易に破砕され、突
起電極５と接続端子２２が直接接触することになり、良
好な接合状態が得られる。なお、必要とする突起部５ａ
の形状は、金ボールを接続端子に圧着するときに用いる
ツールの先端形状を所定の形状に加工しておくことによ
り、容易に実現することができる。
【００６９】また、突起電極５と接続端子２２との接合
時に、超音波とともに加熱することによって、さらに強
固な接合状態が得られる。
【００７０】また、突起電極５を接続端子２２に圧接
し、突起電極５の頭頂部の樹脂膜６を十分に破砕した後
に、超音波を印加する方法も有効である。
【００７１】また、回路基板２２としてセラミック基板
または少なくとも表面に絶縁層を有する金属基板を用い
た場合、回路基板側１９からも超音波を供給することに
より、さらに強固な接合を容易に実現することができ
る。すなわち、突起電極５と接続端子２２との界面に両
側から超音波エネルギが集中するため、半導体部品１側
からのみ超音波を印加する場合に比べて、より大きいエ
ネルギを界面に集中させることができる。
【００７２】すなわち、半導体部品１側から大きなエネ
ルギの超音波を印加した場合、真空チャック２３と半導
体部品１の間に滑りが生ずる等の問題があるが、半導体
部品１側から印加される超音波エネルギを小さくし、回
路基板１９側からの超音波エネルギを大きくすることに
よって、結果的には大きな超音波エネルギを界面に集中
させることができる。
【００７３】なお、本実施の形態は半導体部品を例とし
て説明したが、表面弾性波素子を覆って蓋体を設けた電
子部品を用いた場合に対しても適用できるものであり、
同様の作用効果を有するものである。
【００７４】（実施の形態６）図７（ａ）から図７
（ｃ）は、本発明の実施の形態６における電子回路装置
の製造方法を説明するための工程断面図である。本実施
の形態は、突起電極５を接続端子２２に接合する前に、
予め用意された研磨台２４の上で突起電極５の頭頂部の
樹脂膜６を破砕するものである。
【００７５】まず図７（ａ）に示すように、突起電極５
を含め全面に樹脂膜６が形成された半導体部品１を真空
チャック２３で吸着し、研磨台２４の研磨用粗面２５に
押しつけて、真空チャック２３を水平動させるか、研磨
台２４を水平動または回転させる。このとき、半導体部
品１に印加する加重、研磨用粗面２５の粗さ等を調整す
ることにより、突起電極５を破壊することなく、頭頂部
の樹脂膜６を除去することが可能となる。
【００７６】図７（ｂ）は、突起電極５の頭頂部の樹脂
膜６が除去されて、突起電極の頂頭部に露出面２６が形
成された状態を示している。その後に、図７（ｃ）に示
すように、基板固定台２６の上に設置された回路基板１
９の接続端子２２に突起電極５を位置合わせして、超音
波を印加し、接合する。
【００７７】このように、半導体部品１を回路基板１９
に実装する直前に突起電極５の頂頭部の樹脂膜６を除去
する方法により、突起電極５の表面がその時点まで清浄
に保持されるため、銅などの酸化されやすい金属を用い
て形成した突起電極５を有する半導体部品１でも信頼性
の高い接合を実現することができる。
【００７８】なお、上記の説明は半導体部品の例につい
て行ったが、表面に表面弾性波素子を備え、その部分を
蓋体で保護した電子部品でも全く同様であり、半導体部
品に比べて一層の効果が発揮できるものである。
【００７９】
【発明の効果】以上説明したように、本発明の電子部品
は、回路素子および配線を備えた基板の接続電極上に形
成された突起電極と、回路素子、配線および突起電極を
覆って形成された保護膜とを有するもので、突起電極が
保護膜で覆われているためその表面が汚染されることが
なく、また突起電極を銅等の酸化されやすい金属で形成
した場合でも実装段階までその表面を清浄に保持するこ
とが可能である。
【００８０】本発明は、さらに圧電基板上にＩＤＴ電極
を形成した表面弾性波素子を備え、その活性領域を蓋体
で覆った電子部品において優れた効果を発揮するもので
ある。すなわち、ＩＤＴ電極は通常アルミニウム膜また
はアルミニウム合金膜で形成されるが、一般に、表面弾
性波素子では表面に保護膜を形成することができないの
で、蓋体で覆われた活性領域以外は剥き出しになってい
る。この場合、突起電極を金ボールで形成した場合、金
・アルミニウムの境界で電気化学的な腐食が発生しやす
いが、本発明のように全面が樹脂膜で覆われている電子
部品では、腐食されることがない。
【００８１】また、蓋体は一般的にフィルムレジストを
用いて形成されるが、その側壁と天井部との接合部およ
び側壁と圧電基板との接合部の密着性が弱く、また蓋体
自体が機械的に弱く、また側壁と圧電基板との接合部か
らの水の浸入の問題があるが、本発明のように全体が樹
脂膜で覆われていることにより、これらの問題が解決さ
れる。
【００８２】また、従来のＣＳＰの製造方法において重
要であった、大口径の基板の状態でその表面を研磨また
は研削して突起電極の頂頭部を露出させる工程が本発明
では不要であり、工数が削減できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における半導体部品の要
部断面図
【図２】本発明の実施の形態２における表面弾性波素子
を例とする電子部品の要部断面図
【図３】（ａ）〜（ｆ）は、本発明の実施の形態３にお
ける電子部品の製造方法を説明するための工程断面図
【図４】（ａ）、（ｂ）は、本発明の実施の形態４にお
ける電子部品の製造方法を説明するための断面図
【図５】（ａ）、（ｂ）は、本発明の実施の形態５にお
ける電子回路装置の製造方法を説明するための工程断面
図
【図６】本発明の実施の形態５における電子部品に形成
された突起電極の形状を説明するための要部断面図
【図７】（ａ）〜（ｃ）は、本発明の実施の形態６にお
ける電子回路装置の製造方法を説明するための工程断面
図
【図８】（ａ）〜（ｅ）は半導体部品を例とする従来の
電子部品および電子回路装置の製造方法を説明するため
の工程断面図
【図９】表面弾性波素子を備えた電子部品を用いた従来
の電子回路装置を説明するための要部断面図
【符号の説明】
１ 半導体部品（電子部品） ２ 半導体基板（基板） ３ 半導体デバイス（回路素子） ４ 接続電極 ５ 突起電極 ６ 樹脂膜（保護膜）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｈ 9/25 Ｈ０１Ｌ 21/92 ６０３Ａ ６０４Ｊ (72)発明者 守時 克典 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 4M109 AA01 BA07 CA10 CA26 DA02 DA10 DB17 EA20 5F061 AA01 BA07 CA10 CA26 CB13 5J097 AA25 AA32 AA34 HA03 HA04 HA09 JJ04 KK10

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 回路素子を備えた基板の接続電極上に形
    成された突起電極と、前記回路素子、前記基板および前
    記突起電極を覆って形成された保護膜とを有する電子部
    品。
  2. 【請求項２】 基板が半導体基板で、回路素子が半導体
    デバイスであることを特徴とする請求項１に記載の電子
    部品。
  3. 【請求項３】 回路素子を備えた基板の接続電極上に形
    成された突起電極と、少なくとも前記回路素子を覆って
    設けられた中空の蓋体と、前記基板、前記突起電極およ
    び前記蓋体を覆って形成された保護膜とを有する電子部
    品。
  4. 【請求項４】 基板が圧電基板で、回路素子が表面弾性
    波素子であることを特徴とする請求項３に記載の電子部
    品。
  5. 【請求項５】 保護膜が、酸化膜、窒化膜または酸化窒
    化膜であることを特徴とする請求項１または請求項３に
    記載の電子部品。
  6. 【請求項６】 保護膜が、熱硬化性、熱可塑性または紫
    外線硬化型の樹脂であることを特徴とする請求項１また
    は請求項３に記載の電子部品。
  7. 【請求項７】 突起電極の頂頭部における保護膜の厚さ
    が、その他の領域における厚さより薄いことを特徴とす
    る請求項５または請求項６に記載の電子部品。
  8. 【請求項８】 基板上に回路素子および接続電極を有す
    る配線を形成する工程と、前記接続電極上に突起電極を
    形成する工程と、前記回路素子を覆って中空の蓋体を形
    成する工程と、回転塗布装置の回転台に前記基板を吸着
    固定し、前記基板に樹脂を滴下した後回転して前記基
    板、前記蓋体および前記突起電極を覆って樹脂膜を形成
    する工程と、前記樹脂膜を硬化させた後、個々の電子部
    品に分割する工程と、を有する電子部品の製造方法。
  9. 【請求項９】 回転塗布装置の回転軸が鉛直方向から任
    意の角度まで傾斜可能であることを特徴とする請求項８
    に記載の電子部品の製造方法。
  10. 【請求項１０】 基板に樹脂を滴下する前後に基板を樹
    脂の硬化開始温度以下の温度に加熱することおよび樹脂
    を滴下後に基板に超音波を印加することの少なくとも一
    つを行うことを特徴とする請求項８または請求項９に記
    載の電子部品の製造方法。
  11. 【請求項１１】 回転塗布装置の少なくとも回転台を囲
    む容器が減圧可能に構成されており、前記回転台に吸着
    固定された基板に樹脂を滴下した後容器を減圧して脱泡
    する工程を付加したことを特徴とする請求項８に記載の
    電子部品の製造方法。
  12. 【請求項１２】 回路基板上の接続端子に請求項１乃至
    請求項７のいずれかに記載の電子部品の突起電極を位置
    合わせする工程と、前記突起電極と前記接続端子とを超
    音波接続する工程と、を有する電子回路装置の製造方
    法。
  13. 【請求項１３】 突起電極が、頂頭部に突起電極の最大
    径に比べて細い突起部を有することを特徴とする請求項
    １２に記載の電子回路装置の製造方法。
  14. 【請求項１４】 超音波接続する工程において、電子部
    品に超音波とともに熱を加えることを特徴とする請求項
    １２に記載の電子回路装置の製造方法。
  15. 【請求項１５】 超音波接続する工程が、突起電極を接
    続端子に圧接して前記突起電極の頂頭部の保護膜を破砕
    した後に超音波を印加することを特徴とする請求項１２
    に記載の電子回路装置の製造方法。
  16. 【請求項１６】 回路基板がセラミック基板または少な
    くとも主面に絶縁層を有する金属基板であって、超音波
    が電子部品側および回路基板側の両方から供給されるこ
    とを特徴とする請求項１２に記載の電子回路装置の製造
    方法。
  17. 【請求項１７】 電子部品側から供給される超音波のエ
    ネルギーに比べて、回路基板側から供給される超音波の
    エネルギーが大であることを特徴とする請求項１６に記
    載の電子回路装置の製造方法。
  18. 【請求項１８】 電子部品の突起電極と回路基板の接続
    端子とを位置合わせする工程の前に、その表面が研磨用
    粗面である水平基台に前記突起電極を押圧して電子部品
    を水平面内で摺動させることおよび水平基台を回転また
    は水平動させることの少なくとも一方を行うことによ
    り、前記突起電極の頂頭部の保護膜を破砕する工程を付
    加したことを特徴とする請求項１２に記載の電子回路装
    置の製造方法。
JP2001018148A 2001-01-26 2001-01-26 電子部品、電子部品の製造方法および電子回路装置の製造方法 Withdrawn JP2002222899A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001018148A JP2002222899A (ja) 2001-01-26 2001-01-26 電子部品、電子部品の製造方法および電子回路装置の製造方法
US10/055,609 US6590293B2 (en) 2001-01-26 2002-01-25 Electronic component, having projection electrodes and methods for manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001018148A JP2002222899A (ja) 2001-01-26 2001-01-26 電子部品、電子部品の製造方法および電子回路装置の製造方法

Publications (1)

Publication Number Publication Date
JP2002222899A true JP2002222899A (ja) 2002-08-09

Family

ID=18884206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001018148A Withdrawn JP2002222899A (ja) 2001-01-26 2001-01-26 電子部品、電子部品の製造方法および電子回路装置の製造方法

Country Status (2)

Country Link
US (1) US6590293B2 (ja)
JP (1) JP2002222899A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861588B2 (en) 2002-07-16 2005-03-01 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method of producing the same
WO2005069486A1 (ja) * 2004-01-19 2005-07-28 Murata Manufacturing Co., Ltd. 弾性境界波装置
JP2006310532A (ja) * 2005-04-28 2006-11-09 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2008182292A (ja) * 2007-01-23 2008-08-07 Fujitsu Media Device Kk 弾性波デバイス
JP2012119928A (ja) * 2010-11-30 2012-06-21 Kyocera Corp 弾性波装置およびその製造方法
JP2017147280A (ja) * 2016-02-15 2017-08-24 株式会社デンソー 電子回路部品

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3717899B2 (ja) * 2002-04-01 2005-11-16 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
DE10256116B4 (de) * 2002-11-29 2005-12-22 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zur Herstellung desselben
JP2004193497A (ja) * 2002-12-13 2004-07-08 Nec Electronics Corp チップサイズパッケージおよびその製造方法
JP4585419B2 (ja) * 2005-10-04 2010-11-24 富士通メディアデバイス株式会社 弾性表面波デバイスおよびその製造方法
CN102037549B (zh) * 2008-05-23 2014-07-09 松下电器产业株式会社 安装结构体的制造方法、以及安装结构体
WO2017179574A1 (ja) * 2016-04-11 2017-10-19 株式会社村田製作所 弾性波素子および弾性波装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3258764B2 (ja) * 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
JP3376203B2 (ja) 1996-02-28 2003-02-10 株式会社東芝 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JPH10233413A (ja) * 1997-02-21 1998-09-02 Nec Kansai Ltd 半導体装置およびその製造方法並びに配線基板
JP3326382B2 (ja) 1998-03-26 2002-09-24 松下電器産業株式会社 半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861588B2 (en) 2002-07-16 2005-03-01 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method of producing the same
WO2005069486A1 (ja) * 2004-01-19 2005-07-28 Murata Manufacturing Co., Ltd. 弾性境界波装置
KR100850861B1 (ko) * 2004-01-19 2008-08-06 가부시키가이샤 무라타 세이사쿠쇼 탄성 경계파 장치
US7486001B2 (en) 2004-01-19 2009-02-03 Murata Manufacturing Co., Ltd. Boundary acoustic wave device
JP2006310532A (ja) * 2005-04-28 2006-11-09 Casio Comput Co Ltd 半導体装置およびその製造方法
JP4725178B2 (ja) * 2005-04-28 2011-07-13 カシオ計算機株式会社 半導体装置およびその製造方法
JP2008182292A (ja) * 2007-01-23 2008-08-07 Fujitsu Media Device Kk 弾性波デバイス
JP2012119928A (ja) * 2010-11-30 2012-06-21 Kyocera Corp 弾性波装置およびその製造方法
JP2017147280A (ja) * 2016-02-15 2017-08-24 株式会社デンソー 電子回路部品

Also Published As

Publication number Publication date
US6590293B2 (en) 2003-07-08
US20020100964A1 (en) 2002-08-01

Similar Documents

Publication Publication Date Title
JP4544876B2 (ja) 半導体装置の製造方法
JP4542768B2 (ja) 固体撮像装置及びその製造方法
JP2000353766A (ja) 半導体装置およびその製造方法
JP2001127206A (ja) チップスケールパッケージの製造方法及びｉｃチップの製造方法
JP3326382B2 (ja) 半導体装置の製造方法
JP2002222899A (ja) 電子部品、電子部品の製造方法および電子回路装置の製造方法
JP2007059470A (ja) 半導体装置およびその製造方法
JP2003257930A (ja) 半導体装置およびその製造方法
JPH1126922A (ja) チップ実装方法
JP2001135598A (ja) ウエハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2003264258A (ja) 電子部品、電子部品の製造方法および電子回路装置の製造方法
JP2000340736A (ja) 半導体装置及びその実装構造、並びにこれらの製造方法
JP3706573B2 (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP2002134651A (ja) ベースレス半導体装置およびその製造方法
JP5252007B2 (ja) 電子部品の製造方法
JP2002343827A (ja) 電子部品およびその製造方法
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003163313A (ja) 半導体装置及びその製造方法
JP2000138260A (ja) 半導体装置の製造方法
CN113169064A (zh) 半导体装置的制造方法
JP3975592B2 (ja) 半導体装置及びその製造方法
JP4211149B2 (ja) 半導体装置の製造方法
JP2006054390A (ja) ウェハの製造方法および半導体装置の製造方法
JP2003282629A (ja) 超音波フリップチップ実装方法
JPH06283564A (ja) ワイヤボンディング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070717

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070820

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080924