JPH01164041A - バンプ構造を有するic素子とその製造方法 - Google Patents

バンプ構造を有するic素子とその製造方法

Info

Publication number
JPH01164041A
JPH01164041A JP62321370A JP32137087A JPH01164041A JP H01164041 A JPH01164041 A JP H01164041A JP 62321370 A JP62321370 A JP 62321370A JP 32137087 A JP32137087 A JP 32137087A JP H01164041 A JPH01164041 A JP H01164041A
Authority
JP
Japan
Prior art keywords
bump
film
protective film
wafer
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62321370A
Other languages
English (en)
Inventor
Seietsu Tanaka
田中 誠悦
Yoichi Ushida
牛田 陽一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP62321370A priority Critical patent/JPH01164041A/ja
Publication of JPH01164041A publication Critical patent/JPH01164041A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はバンプ(突起)構造を有するIC(集積回路)
素子とその製造方法に関する。
(従来の技術) バンプ構造を有するIC(集積回路)素子は、フリツブ
チップと呼ばれ、最近ではファクシミリの印字回路等の
厚膜回路として面実装されるようになってきている。
これによれば、コストダウンを図ることができ、益々需
要が増大する傾向にある。
以下、図に基づいて説明する。
第3図及び第4図はかかる従来のバンプ構造を有するI
C素子の実装方法の説明図である。
第3図は、通常、厚膜及び薄膜回路に使用されるフェー
スダウン(Face down)方式で基板に接合され
る、所謂フリップチップ(Flip chip)の実装
方法を示したものであり、第3図(a)はIC素子の断
面図、第3図(b)はIC素子の回路基板への実装状態
を示す断面図、第3図(c)はIC素子の回路基板への
実装状態を示す平面図である。
この実装方法の特徴は、IC素子(ウェハ)l上にハン
ダ、金、銀2w4.ニッケルからなるバンプ2を設ける
。基板回路3との接合はバンプ2がハンダの融点を利用
し、リフローで行う。ハンダ以外の他の金、銀、銅、ニ
ッケルの場合は、熱圧着又は超音波エネルギー、或いは
熱圧着と超音波を併用することで、回路基板3に接合さ
せる0回路基板3はガラス系、セラミック系、プラスチ
ック系と多枝に使用できる。そして、信鎖性を向上させ
るために、フェースダウンボンディングを行った後に、
樹脂でコーティングするのが一般的である。
このようにコーティングするのは、バンプが形成された
IC素子の表面1aは、Sing (酸化シリコン) 
、 PSG(リン、ガラス) 、 AI (アルミニウ
ム)。
5iNe (窒化シリコン)で構成されており、コーテ
ィングなしでは耐湿性が悪くなり、水分の浸入を防ぐた
めに、通常はシリコン系樹脂(例えばJCR−6110
)を最初にコーティングし、次に、エポキシ系樹脂のコ
ーティングを行う、このコーティングは、要求する信鯨
度によって、シリコン系樹脂コーティングのままでもよ
いし、エポキシ系樹脂のみのコーティングでもよいが、
エポキシは一般的に硬化時の収縮応力が大きく、I/C
チップ表面にダメージを与えることもあり、注意を要す
る。
なお、第3図において、4は回路基板3上に形成される
ニッケル、金メツキの配線パターン、5はシール樹脂で
ある。
第4図は、従来の他の例を示すテープキャリアボンディ
ング(tape carrier bonding )
又はTAB(tape autmatic bondl
ng)と呼ばれる方式の説明図であり、次のような特徴
を持っている。
このボンディング方式はインナー・リードボンディング
〔第4図(a)及び第4図(b)参照〕とアウター・リ
ードボンディング〔第4図(c)参照〕に分かれる。
まず、第4図(a)及び第4図(b)に示すように、I
C素子11のバンプ12上にメンキされたり−ド14の
インナー・リード14aを接合する。所謂インナー・リ
ードボンディングを行い、その後、樹脂16等でシール
し、電気的測定を行い、その組み立てられたIC素子1
1のアウター・リード14bを、第4図(c)に示すよ
うに、例えば、ガラスエポキシ或いはセラミックからな
る基板19上の配線パターン17のパッド18に接合す
る。所謂アウター・リードボンディングを行う。
インナー・リードボンディングの時のリードはポリイミ
ドテープ13に張り付けられた銅箔をエツチングでリー
ド14状にし、ハンダメツキ又はスズメツキを行い、こ
のハンダ又はスズメツキ層15を介し、バンプ構造をも
つIC素子11のバンプ12上に熱圧着又は超音波エネ
ルギー、又は超音波エネルギーと熱圧着を併用すること
で接合を行う、そして、先のフリップチップの場合と同
様ICチップの表面の構造は変わらないから樹脂による
シールを行う、この樹脂シールカ月Cの信転性、耐湿性
を決める。しかし、液状樹脂の場合はバンプ側のみのポ
ツテングなので得られる耐湿性には限界がある。
(発明が解決しようとする問題点) しかしながら、前記した第3図及び第4図のバンプ構造
を有するIC素子は、以下の問題点を有している。
(1)浸入してくる水分に弱い、これはIC素子の表面
構造が水分に弱い構造であり、しばしば配線電極が浸入
してくる水分と反応し、腐食が起こるためである。
(2)バンプ構造を有するIC素子は時にシリコン(S
i)等の粉末カケラが付着しており、これがフェースダ
ウンで基板に接合する時に、チップ表面に傷をつけ不良
に至らしめる。
(3)バンブ構造を有するIC素子に僅かな欠陥がある
場合、フェースダウンで基板へ接合後、樹脂でシールし
た際、その収縮応力でIC素子の表面に応力がかかり僅
かな欠陥を更に大きくし、不良に至らしめる。
本発明は、上記問題点を除去し、信鯨性の高いバンブ構
造を有するIC素子とその製造方法を提供するものであ
る。
(問題点を解決するための手段) 本発明は、上記問題点を解決するために、バンプ構造を
有するIC素子において、バンプの頂上部が露出し、そ
の他の部分は保211151によって覆われるように構
成したものである。
そのバンプ構造を有するIC素子の製造方法は、(a)
バンプを有するICの全表面に保護膜を形成する工程と
、(b)前記バンプの頂上部を除去して該バンプを露出
する工程を有するものである。
(作用) 本発明によれば、酸化、ホトリソ、拡散、ホトリソ、蒸
着工程を経たIC素子にバンプ処理を施した後、このI
C素子の表面を、例えば、エポキシ樹脂コーテング材を
含む有機溶剤液に浸漬し、その後、硬化のための乾燥を
行う、この処理によりバンプ構造をもつウェハの表裏全
面に樹脂の薄い膜がバンプ表面を含む全面に得られる。
この後、バンプの頂上側を研摩砥石で研摩し、所定の金
属接合面を得る。その後、研摩汚れを洗い落とし、IC
素子をスクライビング整列を行う。こうして得られたバ
ンプ構造をもつIC素子は表面と裏面に樹脂の薄い保護
膜が具備される。このように保護膜が形成される結果、
スクライビング工程で受ける外部からの衝撃や基板への
接合時に受ける衝撃時の保護機能を有すると共に、基板
への搭載後の水分の浸入に対する保護機能を有する。
(実施例・) 以下、本発明の実施例について図面を参照しながら詳細
に説明する。
第1図は本発明の実施例を示すバンブ構造を有するIC
素子の外観を示す斜視図、第2図は第1図に示すIC素
子の製造工程断面図である。
本発明に係るIC素子は、第1図に示すように、Si基
板20(シリコンサブストレート)に設けられるIC素
子のバンプ26の頂上部を除去して、金属面28が露出
し、その他の部分は保護膜27によって覆われた構造を
有する。
次に、本発明のIC素子の製造方法を第2図を参照しな
がら説明する。
第2図(a)に示すように、20はSi基板で、例えば
、P型拡散層21. N型拡散層22の様に拡散処理が
行われ、同時に、5i(h膜23が形成される。その後
、AI (アルミニウム)導通回路24が形成され、更
に、PSG膜25又は窒化膜等の保護膜処理が行われ、
その後、バンプを形成したい箇所のみホトリソでPSG
膜25又は窒化膜等の保護膜の穴あけを行い、金属層2
6を形成し、その金属層26上にバンプ27が形成され
る。このバンプ27の形成は、−Mに、バンプ材質の電
気メツキによって行い、この電気メツキ後、バンプ以外
のメタルを除去し、最終的にバンプ27が得られる。
次に、第2図(b)に示すように、バンブ処理が完了し
たウェハに、例えば、エポキシ樹脂からなる保護膜28
を形成する。即ち、まず、バンブ処理を終えたらウェハ
は表面に埃等が付着しないように保管する。もし、異物
とか埃が付着した時は洗浄を行う。このウェハの保護膜
形成の前に処理液の原液、例えば、エポキシ樹脂(例え
ば、市販のCC−01−L3)を有機溶剤、例えば、ア
セトンで希釈し混合した液にこのウェハを浸漬する。こ
の混合の比率は要求する保護膜の厚みによって決められ
る。浸漬したら十分に攪拌し、バンプのつけ根まで気泡
がないように塗布する。塗布後、このエポキシ膜を完全
に硬化させる。気泡なく均一な被膜を得るための硬化条
件は最初100℃×30分で、次に200℃×60分の
ように低温側で有機溶剤を飛ばし高温側で完全に硬化さ
せる2段キュアーが望ましい。
なお、上記エポキシ樹脂に代えて、例えば、エポキシ系
、ポリイミド系、シリコン系樹脂を用いるようにしても
よい。
この第2図(b)の状態では、フェースダウンで基板等
に接合する場合は、バンプの頂上に保護膜28があるの
で接合ができない。そこで、この頂上の保護膜28を均
一に取り除くために、ウェハのままでチャックし、テー
ブルにバキューム(真空)でバンプ側を表面にして吸引
し、ボール盤のテーフ゛ルに相当するものをウェハのチ
ャックテーブルとしてドリルを取り付ける側に砥石をセ
ットし、回転させることで、第2図(c)に示すように
、バンプ頂上の金属面29を露出させる。勿論、このバ
ンプの金属面28を露出させる方法は幾通りも有り、ラ
ッピングマシンにセットし、処理できることは勿論であ
る。以上のように処理されたものは切削屑等が生じるの
できれいに洗浄、乾燥を行い、最詩的に保護膜を有する
バンプ構造を有するIC素子を得ることができる。
なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではない。
(発明の効果) 以上、詳細に説明したように、本発明によれば、バンブ
構造を有するIC素子がバンブの頂上部を除いて保護膜
を有するので、 (1)個々のダイスにする際、スクライビングしてダイ
ストレイ等に吸引ビンセント等でピンクアップして並べ
る時、保護膜があるからダイスの表面に傷がつくことは
ない、これに対して、従来の方法では、ウェハからダイ
スにする時のスクライビングでStの粉末が発生し、そ
の粉末がエアーピンセットの先端に付着し、ダイスの吸
引時にダイス表面に傷がつく。
(2)スクライビングされたダイスが実際の回路基板に
フェースダウンで接合する時、異物等が介在するとダイ
ス面に傷が発生するが、本発明の場合、異物等が介在し
ても保護膜の存在によりダイス面に傷が発生することは
ない。
(3)上記のように保護膜が形成される結果、スクライ
ビング工程で受ける外部からの衝撃や基板への接合時に
受ける衝撃時の保護機能を有すると共に、基板への搭載
後の水分の浸入に対する保護機能をも有する。
特に、上記したIC素子を数十個用いて1回路を構成す
る場合、それらのIC素子のうち1個でも不良があると
、その1回路が不良となり大きな損失となるが、上記し
た信頼性の高いIC素子を得ることにより、それによっ
て、組み合わされる回路の信頼性を向上させることがで
きる。
【図面の簡単な説明】
第1図は本発明の実施例を示すバンプ構造を有するIC
素子の外観を示す斜視図、第2図は第1図に示すIC素
子の製造工程断面図、第3図及び第4図は従来のバンブ
構造を有するIC素子の実装方法の説明図である。 20・・・Si基板、21・・・P型拡散層、22・・
・N型拡散層、23・・・s+ot膜、24・・・AI
 (アルミニウム)導通回路、25・・・psc膜、2
6・・・金属層、27・・・バンプ、28・・・保護膜
、29・・・金属面。 特許出願人 沖電気工業株式会社

Claims (2)

    【特許請求の範囲】
  1. (1)バンプの頂上部が露出し、その他の部分は保護膜
    によって覆われるように構成したことを特徴とするバン
    プ構造を有するIC素子。
  2. (2)バンプ構造を有するIC素子の製造方法において
    、 (a)該バンプを有するICの全表面に保護膜を形成す
    る工程と、 (b)前記バンプの頂上部を除去して該バンプを露出す
    る工程を施こすことを特徴とするバンプ構造を有するI
    C素子の製造方法。
JP62321370A 1987-12-21 1987-12-21 バンプ構造を有するic素子とその製造方法 Pending JPH01164041A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62321370A JPH01164041A (ja) 1987-12-21 1987-12-21 バンプ構造を有するic素子とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62321370A JPH01164041A (ja) 1987-12-21 1987-12-21 バンプ構造を有するic素子とその製造方法

Publications (1)

Publication Number Publication Date
JPH01164041A true JPH01164041A (ja) 1989-06-28

Family

ID=18131809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62321370A Pending JPH01164041A (ja) 1987-12-21 1987-12-21 バンプ構造を有するic素子とその製造方法

Country Status (1)

Country Link
JP (1) JPH01164041A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999012200A1 (de) * 1997-09-03 1999-03-11 Siemens Aktiengesellschaft Verfahren zum herstellen eines halbleiterchips oder wafers mit schutzschicht
WO1999030543A1 (en) * 1997-12-08 1999-06-17 Minnesota Mining And Manufacturing Company Method for making circuit elements for a z-axis interconnect
US6260264B1 (en) * 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
US6404051B1 (en) 1992-08-27 2002-06-11 Kabushiki Kaisha Toshiba Semiconductor device having a protruding bump electrode
US8962470B2 (en) 2002-12-27 2015-02-24 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404051B1 (en) 1992-08-27 2002-06-11 Kabushiki Kaisha Toshiba Semiconductor device having a protruding bump electrode
US6605522B1 (en) 1992-08-27 2003-08-12 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device having a protruding bump electrode
WO1999012200A1 (de) * 1997-09-03 1999-03-11 Siemens Aktiengesellschaft Verfahren zum herstellen eines halbleiterchips oder wafers mit schutzschicht
WO1999030543A1 (en) * 1997-12-08 1999-06-17 Minnesota Mining And Manufacturing Company Method for making circuit elements for a z-axis interconnect
US6063647A (en) * 1997-12-08 2000-05-16 3M Innovative Properties Company Method for making circuit elements for a z-axis interconnect
US6260264B1 (en) * 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
US6791036B1 (en) 1997-12-08 2004-09-14 3M Innovative Properties Company Circuit elements using z-axis interconnect
US7170185B1 (en) 1997-12-08 2007-01-30 3M Innovative Properties Company Solvent assisted burnishing of pre-underfilled solder bumped wafers for flipchip bonding
US8962470B2 (en) 2002-12-27 2015-02-24 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus

Similar Documents

Publication Publication Date Title
KR100572525B1 (ko) 플립 칩 반도체 장치를 제조하는 방법
KR100661042B1 (ko) 반도체 장치의 제조 방법
TWI284960B (en) Manufacturing method of semiconductor device
KR100222299B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
US4763829A (en) Soldering of electronic components
JP3842548B2 (ja) 半導体装置の製造方法及び半導体装置
US4172907A (en) Method of protecting bumped semiconductor chips
CA2238974A1 (en) Method for processing semiconductor wafer, method for manufacturing ic card, and carrier
US8642390B2 (en) Tape residue-free bump area after wafer back grinding
US7678706B2 (en) Method of manufacturing a semiconductor device
JP2001168128A (ja) 半導体装置の製造方法
JP2000040773A (ja) 樹脂封止型半導体装置とその製造方法
JP2000040711A (ja) 樹脂封止型半導体装置とその製造方法
JPH053183A (ja) 半導体装置及びその製造方法
JPH01164041A (ja) バンプ構造を有するic素子とその製造方法
KR20060085848A (ko) 뒷면 연마 후 범프 형성 공정을 포함하는 반도체 웨이퍼제조 방법
JP4154797B2 (ja) はんだバンプ形成方法
JP2005039170A (ja) 半導体装置及びその製造方法
JP4002009B2 (ja) 半導体パッケージの製造方法
JPS59202643A (ja) Lsi接続方法
JPH0469427B2 (ja)
JPH11340268A (ja) 半導体装置の製造方法
JPH11135557A (ja) 半導体装置の切断分離方法
JPH06260520A (ja) ワイヤボンディング方法
JP2003124240A (ja) 半導体装置の製造方法