JPH0469427B2 - - Google Patents

Info

Publication number
JPH0469427B2
JPH0469427B2 JP58195644A JP19564483A JPH0469427B2 JP H0469427 B2 JPH0469427 B2 JP H0469427B2 JP 58195644 A JP58195644 A JP 58195644A JP 19564483 A JP19564483 A JP 19564483A JP H0469427 B2 JPH0469427 B2 JP H0469427B2
Authority
JP
Japan
Prior art keywords
electrode
gold
substrate
protruding
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58195644A
Other languages
English (en)
Other versions
JPS6086840A (ja
Inventor
Shuji Kondo
Isamu Kitahiro
Hiroshi Takahashi
Minoru Hirai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58195644A priority Critical patent/JPS6086840A/ja
Publication of JPS6086840A publication Critical patent/JPS6086840A/ja
Publication of JPH0469427B2 publication Critical patent/JPH0469427B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体集積回路の実装方法、特に半導
体素子上への電極形成、並びに多数リードの一括
接続に関するものである。
従来例の構成とその問題点 LSIの高集積化と電子機器の高密度実装の進展
により、LSIの外部回路と接続するための電極数
即ちボンデイングパツド数が増加し、現在200ピ
ンで、前記パツドピツチが100μｍのLSIが出現し
ている。このような多ピン・狭ピツチのLSIにお
いては、もはや金属細線を用いたワイヤボンドで
組立てることができず、フイルムキヤリヤ方式が
導入され始めている。現在実用化されているフイ
ルムキヤリヤ方式はLSIのボンデイングパツド上
に金の突起電極が形成されており、錫メツキされ
たリード群を前記LSI上の金突起電極に一括ボン
デイングするものである。
第１図Ａ〜Ｆに従来のフイルムキヤリヤ方式に
おける突起電極形成プロセスを示す。第１図にお
いて、１はシリコン基板で詳細部分は省略した。
２はボンデイングパツド、３は窒化シリコン、
酸化シリコン等の保護膜、４は多層の金層膜でメ
ツキ用電極、５はメツキレジスト膜、６は金の突
起電極、７は金の突起電極６の下の多層の金属膜
（以下、バリヤメタルと称す）である。
まず、第１図Ａは細部を省略したが、LSIが形
成されたシリコン基板１の一部を示している。
このシリコン基板１上全面に金属膜４を蒸着で
形成する。金属膜４はクロムと銅等の多属膜で、
メツキ電極として働くものである。次にＣに示す
ように感光性樹脂等でメツキレジスト膜５を形成
する。次に金属膜４を一方の電極として金メツキ
を行ない、金の突起電極６を形成する。メツキレ
ジスト膜５を除去した後、金へ突起電極６をマス
クとして金属層４をエツチング除去すれば第１図
Ｆの形状が得られる。
上記工程を経た後、個々のペレツトに載断分割
し、フイルムキヤリヤに一括ボンデイングするの
であるがこの方法ではウエハ状態で突起電極６を
形成するための不良ペレツト上にも金メツキされ
る。さらには、LSIがすでに形成されているウエ
ハをエツチング液、メツキ液等に浸漬するため、
汚染の問題等がある。
発明の目的 本発明はこのような従来の問題に鑑み、通常の
ワイヤボンデイング用ボンデイングパツドを有す
る半導体ペレツトに容易に金突起電極を付与する
方法を提供することを目的とする。
発明の構成 この目的を達成するために本発明は、基板上に
形成された突起電極とホルダーに裏面が吸着、固
定された半導体素子上の電極パツドとを加熱圧接
により接合し、しかる後基板と半導体素子を離間
させるとともに基板上の突起電極を半導体素子上
の電極パツドへ転写することにより、容易に突起
電極付ペレツトを作る方法を提供するものであ
る。
実施例の説明 第２図Ａ，Ｂは本発明の一実施例である別基板
上の金突起電極を半導体ペレツトに転写する工
程、第３図は前記半導体ペレツトをフイルムキヤ
リヤに一括ボンデイングする工程を示す。
第２図Ａ，Ｂにおいて、２１は基板でガラス等
の透明基板が良い。２２は電極、２３はメツキマ
スク、２４は突起電極、２５はホルダ、２６は吸
引口、２７は半導体ペレツト、２８はボンデイン
グパツド、２９は半導体ペレツトに転写された金
突起電極である。
また、第３図Ａ，Ｂにおいて、３０は基台で透
明・弾力性あるものが望ましい。３２は通常のフ
イルムキヤリヤのリードで錫メツキされた銅リー
ドである。３１はフイルムキヤリヤのベースフイ
ルムである。
まず、別工程で基板２１上に金の突起電極２４
が形成される。基板２１はガラス等の透明体が良
い。前記基板２１上にはメツキ用の電極２２が形
成されるがこれも透明電導膜例えば酸化インジウ
ムと酸化錫等が良い。その上にメツキマスク２３
が形成され、ついで電気メツキにより金の突起電
極２４が形成される。一方、半導体ペレツト２７
はホルダ２５に吸着され、加熱されている。半導
体ペレツト２７上のボンデイングパツド２８はア
ルミニウムで形成され、前記基板２１上の金突起
電極２４と熱圧着で接合される。このとき金突起
電極２４とメツキ電極２２の密着強度が低い組合
せの金属を用いると金突起電極２４は半導体ペレ
ツト２７例へ転写される。この方式では、ホルダ
２５を介して超音波を印加すると150℃程度で金
突起電極２４を転写できる。第２図Ｂには半導体
ペレツト２７例に転写された金突起電極２９を示
した。
次に上記突起電極付半導体ペレツト２７をフイ
ルムキヤリヤに接続する方法を第３図により説明
する。
基台３０上にフイルムキヤリヤが載置されてい
る。３２は錫メツキされた銅リードでその先端部
と半導体ペレツト上に転写された金突起電極を一
致させ加圧する。突起電極２９とリード３２は金
錫合金接続されるが、半導体ペレツト２７はホル
ダ２５に吸引されているとともに加熱される。
第２図に示す基板２１は、全ての金突起電極２
４が半導体ペレツト２７に転写された後、洗浄・
メツキを行なえば、再び金突起電極が形成でき
る。
発明の効果 以上のように本発明は、半導体素子とは別基板
である第一基板に形成した金の突起電極を、半導
体素子上のアルミニウムの電極パツドに転写する
のであるが、良品の半導体素子にのみ金突起電極
を転写するため、金の消費量が通常のフイルムキ
ヤリヤ方式に比べ少なくて良い。また、通常のフ
イルムキヤリヤ方式ではLSI等の形成されたシリ
コン基板上に突起電極を形成する工程でのエツチ
ング液やメツキ液による不良発生や汚染が心配さ
れるが、本発明の方式では全く別基板に突起電極
を形成するため半導体素子自身の前記不良発生や
汚染はおきないものとなる。
また本発明においては半導体素子のアルミニウ
ム製の電極パツドと金の突起電極とを先に接合
し、次にこの金の突起電極と錫メツキのリード先
端部を接合するので、この両接合はきわめて安定
したものとなる。すなわちアルミニウムと金の接
合は錫と金の接合よりも高温を必要とし、また錫
は高温になると金に拡散しやすいものとなる。し
たがつて、先に錫メツキのリード先端部と金の突
起電極の接合を行い、次工程で突起電極とアルミ
ニウム製の電極パツドの接合を高温で行うと、こ
の次工程の高温印加接合時に突起電極中に錫が拡
散して変成し、この結果としてこの突起電極と電
極パツドの接合が不安定になつてしまう。
これに対して本発明のごとく先に高温印加が必
要なアルミニウムの電極パツドと金の突起電極の
接合を行い、次にそれより低い温度で錫メツキの
リード先端部と金の突起電極の接合を行えば、両
接合とも安定して行えるようになるのである。
【図面の簡単な説明】
第１図Ａ〜Ｆは従来のフイルムキヤリヤ方式に
おける突起電極形成法を示す断面図、第２図Ａ，
Ｂは本発明による半導体ペレツトへの突起電極転
写法を示す断面図、第３図Ａ，Ｂは本発明による
半導体ペレツトとリードの一括ボンデイング法を
示す断面図である。 １……基板、５……メツキ電極、５……メツキ
マスク、６……金突起電極、２５……ホルダー、
２７……半導体ペレツト、２９……転写された突
起電極、３０……基台、３２……フイルムキヤリ
ヤのリード。

Claims (1)

    【特許請求の範囲】
  1. １ 第一の基板上に形成された金の突起電極と、
    ホルダーに裏面が吸着・固定された半導体素子上
    のアルミニウムの電極パツドとを加熱圧接により
    接合し、しかる後前記第一の基板と前記半導体素
    子を離間させるとともに前記第一の基板上の突起
    電極を前記半導体素子上の電極パツドへ転写する
    工程と、第二の基板上に載置されたフイルムキヤ
    リヤの錫メツキのリード先端部に前記半導体素子
    上の金の突起電極を一致させて加熱・圧接する工
    程とからなることを特徴とする半導体装置の製造
    方法。
JP58195644A 1983-10-19 1983-10-19 半導体装置の製造方法 Granted JPS6086840A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58195644A JPS6086840A (ja) 1983-10-19 1983-10-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58195644A JPS6086840A (ja) 1983-10-19 1983-10-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS6086840A JPS6086840A (ja) 1985-05-16
JPH0469427B2 true JPH0469427B2 (ja) 1992-11-06

Family

ID=16344597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58195644A Granted JPS6086840A (ja) 1983-10-19 1983-10-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6086840A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2674786B2 (ja) * 1988-07-06 1997-11-12 ローム株式会社 Ｉｃの実装方法および実装装置
TW223184B (ja) * 1992-06-18 1994-05-01 Matsushita Electron Co Ltd

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4869471A (ja) * 1971-12-22 1973-09-20
JPS57152147A (en) * 1981-03-16 1982-09-20 Matsushita Electric Ind Co Ltd Formation of metal projection on metal lead

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4869471A (ja) * 1971-12-22 1973-09-20
JPS57152147A (en) * 1981-03-16 1982-09-20 Matsushita Electric Ind Co Ltd Formation of metal projection on metal lead

Also Published As

Publication number Publication date
JPS6086840A (ja) 1985-05-16

Similar Documents

Publication Publication Date Title
JP3829325B2 (ja) 半導体素子およびその製造方法並びに半導体装置の製造方法
JPH0332914B2 (ja)
JPH0357618B2 (ja)
JPS6231819B2 (ja)
JPH02246335A (ja) テープ組立体をボンドさせた半導体装置及びその製造方法
JP2006279062A (ja) 半導体素子および半導体装置
US6936927B2 (en) Circuit device having a multi-layer conductive path
WO1997018584A1 (fr) Procede de formation de bosse de contact sur un dispositif a semi-conducteurs
US6664138B2 (en) Method for fabricating a circuit device
JPH07201864A (ja) 突起電極形成方法
JP2004363573A (ja) 半導体チップ実装体およびその製造方法
JP3279470B2 (ja) 半導体装置およびその製造方法
JPH0469427B2 (ja)
JPH07183304A (ja) 半導体装置の製造方法
JP4440494B2 (ja) 半導体装置の製造方法
JP2002231765A (ja) 半導体装置
JP2000156459A (ja) 半導体装置の製造方法
JPS5944834A (ja) 電子回路素子のダイボンデイング方法
JPH118250A (ja) 半導体集積回路装置およびその製造方法
JPS6234142B2 (ja)
JP3645391B2 (ja) 半導体集積回路装置の製造方法
JPH0422131A (ja) 半導体装置の製造方法
JP2782869B2 (ja) はんだバンプの製造方法
JPS6118157A (ja) 半導体装置
TW507337B (en) Method of forming high flip chip solder bump